JP3680677B2

JP3680677B2 - Semiconductor element manufacturing apparatus and semiconductor element manufacturing method

Info

Publication number: JP3680677B2
Application number: JP2000030756A
Authority: JP
Inventors: 清一郎東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-02-08
Filing date: 2000-02-08
Publication date: 2005-08-10
Anticipated expiration: 2020-02-08
Also published as: JP2001223208A

Description

【０００１】
【発明の属する技術分野】
本発明は単結晶半導体基板上に形成される電界効果トランジスタ、絶縁体上に形成される薄膜トランジスタおよびこれにより形成したロジック回路、メモリ回路、液晶表示装置の表示画素または液晶駆動回路の構成素子として利用される薄膜トランジスタ等の半導体素子の製造装置および製造方法に関するものである。
【０００２】
【従来の技術】
多結晶シリコン等の半導体膜は薄膜トランジスタ（以下本願明細書中ではＴＦＴと称する）や太陽電池に広く利用されている。とりわけ多結晶シリコン（ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度化が可能でありながらガラス基板のように透明で絶縁性の基板上に作成できるという特徴を生かして、液晶表示装置（ＬＣＤ）や液晶プロジェクターなどの光変調素子あるいは液晶駆動用内蔵ドライバーの構成素子として広く用いられ、新しい市場の創出に成功している。
【０００３】
ガラス基板上に高性能なＴＦＴを作成する方法としては高温プロセスと呼ばれる製造方法がすでに実用化されている。ＴＦＴの製造方法として工程最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを作成する事ができることと、熱酸化により良質のゲート絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−Ｓｉとゲート絶縁膜の界面を形成できることである。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。しかし、高温プロセスを用いるためにはＴＦＴを作成する基板が１０００℃以上の高温の熱工程に耐え得る必要がある。この条件を満たす透明な基板は現在のところ石英ガラスしかない。このため昨今のｐｏｌｙ−ＳｉＴＦＴは総て高価で小さい石英ガラス基板上に作成されており、コストの問題上大型化には向かないとされている。また、固相成長法では十数時間という長時間の熱処理が必要であり、生産性が極めて低いとの課題がある。また、この方法では基板全体が長時間加熱されている事に起因して基板の熱変形が大きな問題と化し実質的に安価な大型ガラス基板を使用し得ないとの課題が生じており、これもまた低コスト化の妨げとなっている。
【０００４】
一方、高温プロセスが持つ上記欠点を解消し、尚且つ高移動度のｐｏｌｙ−ＳｉＴＦＴを実現しようとしているのが低温プロセスと呼ばれる技術である。比較的安価な耐熱性ガラス基板を使うために、工程最高温度としておおむね６００℃以下のｐｏｌｙ−ＳｉＴＦＴ製造プロセスを一般に低温プロセスと呼ぶ。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、ガラス基板上のアモルファスシリコン膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームをくり返し照射しながらスキャンすることによって大面積のｐｏｌｙ−Ｓｉ膜を作成する技術が広く使われるようになった。また、ゲート絶縁膜としてはプラズマＣＶＤをもちいた成膜方法で比較的高品質の二酸化珪素（ＳｉＯ２）膜が成膜可能となり実用化への見通しが得られるほどになった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にｐｏｌｙ−ＳｉＴＦＴが作成可能となっている。
【０００５】
しかし、この低温プロセスで問題となるのはレーザー結晶化したｐｏｌｙ−Ｓｉ膜は高い欠陥密度を有しており、これがＴＦＴの移動度、閾値電圧を大きく左右する要因となることである。詳細に調べた結果、レーザー結晶化ｐｏｌｙ−Ｓｉ膜中には１０¹⁸〜１０¹⁹（ｃｍ^-3）の高い密度で欠陥が存在していることが分かった。これは現在よく使われる５０ｎｍのｐｏｌｙ−Ｓｉ膜を想定した場合、面密度にして５×１０¹¹〜５×１０¹²（ｃｍ^-2）の値になる。更に重大な課題として、ＴＦＴのＭＯＳ界面にも高密度の界面準位が存在する。その値はおよそ１０¹²（ｃｍ^-2）程度である。これからわかるように、ＭＯＳ界面およびｐｏｌｙ−Ｓｉ膜中の両方に同程度の高い密度で欠陥が存在している。電界効果トランジスタの場合、ゲート電極に電圧を印加するとＭＯＳキャパシタ容量によって決まるキャリアが半導体側に誘起される。しかし半導体側、すなわちｐｏｌｙ−Ｓｉ膜およびＭＯＳ界面に欠陥があると、誘起されたキャリアがこれら欠陥に捕獲され伝導に寄与できない。結果として、より高いゲート電圧を印加し、欠陥よりも多くのキャリアを誘起してやらないとドレイン電流が得られないことになる。これがＴＦＴの閾値電圧を高くしている原因である。現状では上記欠陥を積極的に制御する有効な手段がないため、ＴＦＴの閾値電圧が高い、あるいはロット間でのばらつきが大きいという結果を招き、これが現在の製造プロセスでの最大の問題となっている。現状としてレーザー結晶化ｐｏｌｙ−Ｓｉ膜を用いて作製したＴＦＴの閾値電圧はおおむね３〜４Ｖ程度である。閾値電圧を例えば１Ｖ程度に下げることができればＴＦＴで作製した回路の駆動電圧を現在の３分の１以下に下げることができる。回路の消費電力は駆動電圧の２乗に比例するので、駆動電圧を３分の１以下に下げることができれば消費電力を１０分の１ちかくに飛躍的に下げることが可能となるのである。こうすることによって、例えば携帯情報機器向けのディスプレイに適した超低消費電力の液晶ディスプレイが実現できるのである。このような目的を達成するためには、ｐｏｌｙ−ＳｉおよびＭＯＳ界面の欠陥面密度を共に１０¹⁰（ｃｍ^-2）程度にまで低減することが求められる。
【０００６】
前述の課題を解決するために従来技術として、例えば特開昭６１−２６０６２５がある。これはシリコン膜と絶縁膜の積層構造にレーザー照射をおこなうことによって、シリコン−絶縁膜界面の改質をおこなう技術を開示したものである。レーザーによってシリコン膜を加熱し界面改質をおこなうものであるが、このような方法では既にシリコン−絶縁膜の構造が形成されている状態で局所的加熱をおこなうので、界面におけるシリコン原子と酸素原子の結合の再構成化が難しく界面準位密度を十分には低減できないと言う欠点がある。
【０００７】
【発明が解決しようとする課題】
そこで本発明は上述の諸課題を鑑み、低温プロセスでレーザー結晶化ｐｏｌｙ−Ｓｉの膜中欠陥およびＭＯＳ界面の欠陥の両方を共に低減せしめ、ｐｏｌｙ−ＳｉＴＦＴおよび回路の特性向上を大面積基板に適用可能ならしめる半導体素子製造装置および半導体素子の製造方法を与えるものである。
【０００８】
【課題を解決するための手段】
上記課題を解決する為に本発明の半導体素子製造装置は、真空中で基板を２次元的に走査できる基板ステージおよびＳｉＯ真空蒸着セルおよびラジカル発生源および試料に光照射をおこなう窓を具備することを特徴とする。ここで真空中とは少なくとも大気圧より減圧状態にあることを意味する。またここで２次元的に走査できるとは基板を第１の方向に動かすことが可能であると同時に、これに直行する第２の方向にも基板を動かすことが可能であることを言う。またここでＳｉＯ真空蒸着セルとは真空中において雰囲気圧力より高い蒸気圧をもつＳｉＯ分子線を基板方向に拡散せしめることにより基板上に成膜をおこなう機能を有する装置を意味する。ここでラジカルとは基底状態より高いエネルギーをもち活性な状態にある電気的に中性な原子または分子を意味する。
【０００９】
また、本発明の半導体素子製造装置は、真空中で基板を２次元的に走査できるステージおよびＳｉＯ真空蒸着セルおよびラジカル発生源および試料に光照射をおこなう窓および容量結合型プラズマ放電電極を具備することを特徴とする。
【００１０】
また本発明の半導体素子製造装置において、前記ＳｉＯ真空蒸着セルは、該ＳｉＯ真空蒸着セルの形状を基板面に投影したとき投影像の中心軸が前記ステージのどちらかの走査方向に対して平行となるような位置に配置されてなることを特徴とする。ここで投影像の中心軸とは、ＳｉＯ真空蒸着セルの分子線放射方向にとった、ＳｉＯ真空蒸着セル投影像の形状対称軸線をいう。
【００１１】
上記課題を解決する為に本発明の半導体素子製造装置において、前記ラジカル発生源は誘導結合型プラズマ放電、ＥＣＲプラズマ放電のいずれかによりラジカル発生をおこなっていることを特徴とする。ここでＥＣＲプラズマとは電子サイイクロトロン共鳴法により発生させたプラズマを意味する。
【００１５】
上記課題を解決する為に本発明の半導体素子の製造方法は、ラジカル発生源によりラジカルを発生させながら基板を走査することにより基板上の半導体膜表面のラジカル処理をおこなうことを特徴とする。
【００１６】
上記課題を解決する為に本発明の半導体素子の製造方法において、前記ラジカルは酸素ラジカルであることを特徴とする。
【００１７】
また、本発明の半導体素子の製造方法は、ラジカル発生源により酸素ラジカルを発生させながら基板を走査することにより基板上の半導体膜表面のラジカル処理をおこなったのち、酸素ラジカルの供給を持続したままＳｉＯ真空蒸着セルによりＳｉＯ分子線照射を開始し、この状態で基板を走査することによって半導体膜上に絶縁膜を形成することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態の一例を述べる。
【００１９】
本発明の半導体素子製造装置は減圧下で製造プロセスを実行するために、真空排気装置のついた真空容器を有する。装置材料はステンレスやアルミニウムが用いられ、排気装置はターボ分子ポンプ、油拡散ポンプ、クライオポンプとロータリーポンプ、ドライポンプ等から構成される。半導体への不純物の影響と真空排気速度の観点から、ターボ分子ポンプとドライポンプの組み合わせによって真空排気をおこなうのが望ましい。該真空容器内にはＸ−Ｙステージが具備されており、この上に処理をおこなう基板を保持する構造となっている。基板を保持するホルダは加熱機構も備えている方が望ましく、基板を最高４００℃程度まで加熱できる機構が必要とされる。Ｘ−Ｙステージは基板をＸ方向とこれに直行するＹ方向に少なくとも基板直径の２〜３倍程度の距離移動できる構成になっている。具体的には基板を保持するホルダの下部にボールネジがあり、それぞれがＸ，Ｙ方向の駆動をおこなう。Ｘ，Ｙ方向の基板移動速度はそれぞれ任意の速度で制御できるようになっており、最大毎秒１０ｃｍ程度の速度で基板の移動が可能である必要がある。
【００２０】
次にＳｉＯ真空蒸着セルに付いて説明する。原理的にはＳｉＯを加熱することにより分子線を発生させ、これを基板に照射することによってＳｉＯ膜を形成する機能をもった蒸着装置を言う。ＳｉＯ真空蒸着セルは主にパウダー状のＳｉＯを保持するるつぼとこれを抵抗加熱するフィラメントから成る。るつぼはセラミック製のものやＰＢＮ製のものが使用可能である。るつぼの周りをリング状に取り囲むように形成されたフィラメントはタングステンやタンタル等の高融点金属が適しており、フィラメントの抵抗値は０．１〜０．５（Ω）程度が効率的に加熱でき適している。ＳｉＯの蒸気圧が１０^-4〜１０^-2（ｔｏｒｒ）に成るには１０００℃〜１２００℃に加熱する必要がある。ＳｉＯの温度に対する蒸気圧曲線は急峻な傾きを持っているので、安定したＳｉＯ分子線フラックスを得るためには温度コントロールが重要である。通常、るつぼの背後に白金温度計を設置しるつぼの温度をモニタしながら、フィラメントに投入する電力にフィードバックをかけてフラックスを安定化させる。ＳｉＯ真空蒸着セルの前面にはシャッタがあり、回転式のものがよく用いられる。ＳｉＯの加熱を開始し、安定な分子線フラックスが得られるまでは予備加熱をしながら徐々に温度を上げていく必要がある。不必要なときには分子線フラックスが基板へと照射されないようにシャッタを閉じておき、フラックスが安定したらシャッタを開けて成膜をおこなう。
【００２１】
従来、ＳｉＯ蒸着はＴＦＴ製造工程に適用された例はほとんど無い。それは成膜できる面積がかぎられていることと、膜の均一性を確保することが困難であるからである。しかしながら本発明が開示する半導体素子の製造装置は基板を加熱しながら真空中にてＸ−Ｙに走査する機能と共に、ＳｉＯ真空蒸着セルを有する。この構成であるがために大面積でのＳｉＯ膜の均一成膜が可能となることを図５を用いながら説明する。例えばＳｉＯフラックスの方向（中心軸）（５１１）と平行なＹ方向（５０３）に基板（５０１）を移動しながらＳｉＯ真空蒸着をすると、図に模式的に示すような３次元膜厚プロファイル（５００）が得られる。ＳｉＯ真空蒸着セル（５１０）は図示のように斜め方向の配置で使用することが多いが、その形状を基板面への投影したとき中心軸が前記ステージのどちらかの走査方向に対して平行となるような位置に配置し、Ｘ−Ｙステージとの相対的な位置関係を図示のようにすることによって、Ｙ方向の均一化が可能となる。次に基板をＸ方向（５０２）に適当量ずらし、再度Ｙ方向（５０３）に基板を移動させながらＳｉＯ蒸着をおこなう。ここで適当量とは図５下に示すように、Ｘ方向のＳｉＯ膜厚分布から丁度半値幅に相当する距離のことである。このようにＸ方向に適当量ずらしながら５０５→５０６→５０７・・・と成膜を繰り返すこと、すなわち基板を２次元的に走査することにより、最終的にはＸ方向の膜厚分布も均一化（５０８）され、基板全面に均一な膜厚でＳｉＯ膜を形成することが可能となるのである。
【００２２】
次にラジカル発生源に付いて説明する。ラジカルはプラズマ放電や熱フィラメント、光励起などによって発生することができるが、比較的容易に効率的ラジカルを供給ができることからプラズマをラジカル源として用いる場合が多い。プラズマはＲＦ放電によって簡単に発生可能であるが、本発明に適用可能なプラズマ発生方法としては誘導結合型プラズマおよびＥＣＲプラズマがある。その理由はプラズマ放電を１０^-3（ｔｏｒｒ）以下の低圧力領域においても持続可能だからである。本発明の半導体素子製造装置は前述のＳｉＯ真空蒸着装置とラジカル発生源を同一真空チャンバに具備するため、これら２つの装置が同一圧力下で効率的に動作する必要がある。先に述べたようにＳｉＯの飽和蒸気圧は１０^-4〜１０^-2（ｔｏｒｒ）程度であるため、ラジカル発生源は同程度の圧力範囲で効率的にラジカルを発生できる能力が要求される。成膜装置でよく用いられる平行平板型ＲＦ放電は容量結合型の放電であるため動作圧力範囲が１０^-2〜１（ｔｏｒｒ）と高く、低圧力領域では放電維持が困難なため、本発明のラジカル源としては適さない。またプラズマの電子密度も１０¹⁰（ｃｍ^-3）と一般的に低いこともラジカルの効率的発生には不利である。一方、誘導結合型プラズマとＥＣＲプラズマはどちらも１０^-4〜１０^-2（ｔｏｒｒ）の低圧力で放電が可能で、しかも１０¹²（ｃｍ^-3）の電子密度を持つプラズマを発生できるので高効率なラジカル発生ができる。これらの理由から、本発明のラジカル源としては誘導結合型プラズマとＥＣＲプラズマがもっともふさわしい。
【００２３】
一般的にラジカル源はプラズマ放電により励起状態にある中性粒子を得るが、放電領域と処理領域はメッシュ等によって区切るのが普通である。これはプラズマを放電領域に閉じ込め、中性のラジカルが拡散により基板上に到達し、荷電粒子の無い（若しくは非常に少ない）状態で反応を起こさせるためである。プラズマ中には高エネルギーのイオンが存在しており、そのエネルギーは一般的に原子同士の結合エネルギーより高いものが相当量含まれている。これらのイオンエネルギーを積極的に利用するプロセスもあるが、本発明が適用される、ＭＯＳ界面の形成にはできる限りイオンダメージを低減することが重要である。このため、誘導結合型プラズマ、ＥＣＲプラズマは放電領域のみに閉じ込め、プロセス領域とはメッシュにより区切るのが望ましい。更にこのメッシュは容量を介して接地電位に接続することによりハイパスフィルターを形成すれば、メッシュの電位は高周波変動電位に振られること無く安定化することが可能となる。
【００２４】
ラジカル源は高効率でラジカルを発生する必要から、一般的には直径１０ｃｍ以下程度の放電領域のものが多い。従ってこれを大面積基板に適用するために本発明の半導体素子の製造装置は基板を走査することによって小さいラジカル源を用いつつ大面積基板のラジカル処理が可能となるのである。特にＳｉＯ真空蒸着セルと併用することによって、これまで大面積成膜に不向きとされていた真空蒸着を大面積処理に適用せしめると同時に、低ダメージプロセスであるＳｉＯ真空蒸着法と低ダメージで反応エネルギー供給の役割を果たすラジカル処理の相乗効果により低温プロセスでありながら高品質のＭＯＳ界面および絶縁膜の形成を実現できるのである。
【００２５】
次に、本発明の半導体素子の製造方法に付いて図１にそって述べる。
【００２６】
（１．半導体薄膜の形成）
本願発明の実施のためには通常、基板（１０１）の上に下地保護膜（１０２）を形成しその上に半導体薄膜（１０３）を形成するので、この一連の形成方法について説明する。
【００２７】
本発明を適応し得る基板（１０１）としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ₂Ｏ₃）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコンウェーハー等の半導体物質、並びにそれを加工したＬＳＩ基板等が可能である。半導体膜は基板上に直接又は下地保護膜や下部電極等を介して堆積する。
【００２８】
下地保護膜（１０２）としては酸化硅素膜（ＳｉＯ_X：０＜ｘ≦２）や窒化硅素膜（Ｓｉ₃Ｎ_X：０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム（Ｎａ）等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。同じ事情は各種セラミック材料を基板として用いる場合にも通ずる。下地保護膜はセラミック中に添加されている焼結助材原料などの不純物が半導体部に拡散及び混入するのを防止するのである。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。
【００２９】
下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッター法等で形成する。下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ₄ ）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から４００℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００３０】
次に半導体薄膜（１０３）について説明する。本発明が適用される半導体膜としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（Ｓｉ_XＧｅ_1-X ：０＜ｘ＜１）やシリコン・カーバイド（Ｓｉ_XＣ_1-X ：０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_XＣ_1-X ：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素（Ｓｉ_XＧｅ_YＧａ_ZＡｓ_Z：ｘ＋ｙ＋ｚ＝１）と云った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜に対しても本発明は適応可能である。これら半導体膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法等や蒸着法等のＰＶＤ法で形成する。半導体膜としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ₂Ｈ₆）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ₄）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から４００℃程度である。この様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明にあっては初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００３１】
（２．半導体薄膜のレーザー結晶化）
基板上に下地絶縁膜と半導体膜を形成した後、この半導体膜をレーザー照射によって結晶化する。通常、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜表面は自然酸化膜で覆われていることが多い。従って、レーザー光を照射する前にこの自然酸化膜を除去する必要がある。このためには弗酸溶液に浸してウエットエッチングする方法や、フッ素ガスを含んだプラズマ中でのドライエッチング等がある。
【００３２】
次に半導体膜のついた基板を真空容器にセットする。真空容器はレーザー照射のために一部分が石英の窓によってできており、真空排気後この石英窓からレーザー光を照射する。
【００３３】
ここでレーザー光について説明する。レーザー光は半導体薄膜（１０３）表面で強く吸収され、その直下の絶縁膜（１０２）や基板（１０１）にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等のエキシマ・レーザーが最も適している。次にこれらのレーザー光の照射方法について図２にそって述べる。レーザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザー照射は基板（２００）を室温（２５℃）程度から４００℃程度の間とし、背景真空度が１０^-4Ｔｏｒｒ程度から１０^-9Ｔｏｒｒ程度の真空中にて行う。レーザー照射の一回の照射面積は対角５ｍｍ程度から６０ｍｍ程度の正方形または長方形状である。レーザー照射の一回の照射で例えば８ｍｍの正方形面積が結晶化できるビームを用いた場合について説明する。１カ所に１発のレーザー照射（２０１）をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす（２０３）。この後再び１発のレーザー照射（２０２）をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を１％程度から９９％程度ずらして行く（例えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ方向）に走査した後、次に垂直方向（Ｙ方向）に適当量（２０４）ずらせて、再び水平方向に所定量（２０３）ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は５０ｍＪ／ｃｍ²程度から６００ｍＪ／ｃｍ²程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、１００ｍＪ／ｃｍ²程度から１０００ｍＪ／ｃｍ²程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をＹ方向とＸ方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図３に示すように、照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライン状（３０１）とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は８０％程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。
【００３４】
（３．半導体薄膜のプラズマ処理）
レーザー結晶化直後のｐｏｌｙ−Ｓｉ膜中には１０¹⁸（ｃｍ^-3）程度の高い密度で欠陥が存在する。これはレーザー結晶化が極めて高速の結晶成長であるためで、特に結晶粒界に多くの欠陥が局在する。これら欠陥の正体はシリコンの未結合手（ダングリングボンド）であり、通常は中性であるがキャリアを捕獲して電荷を帯びる性質がある。これら欠陥が高密度でｐｏｌｙ−Ｓｉ膜中に存在すると、ＴＦＴを動作させようとしたとき電界効果によって誘起されたキャリアがことごとく欠陥に捕獲されてしまうので、ソース−ドレイン電極間に電流が流れないことになってしまう。結果としてより高いゲート電圧をかける必要が生じ、閾値電圧の上昇を招くのである。これを防ぐために上記レーザー結晶化工程によって全面結晶化が終了した後、真空雰囲気であったレーザー結晶化チャンバー内に水素や酸素、窒素ガスをマスフローコントローラを経て導入し、平行平板ＲＦ電極により試料全面にてプラズマ放電をおこなう。ここでガスは例えば１Ｔｏｒｒ程度の圧力になるように流量を調整する。プラズマ発生は、他にも誘導結合型ＲＦ放電や直流放電あるいは熱フィラメントによる熱電子をもちいた電離によって発生させることが出来る。レーザー結晶化直後のｐｏｌｙ−Ｓｉ膜に水素プラズマ処理を５秒から３００秒施すことによって膜中の欠陥は１０¹⁶（ｃｍ^-3）程度の密度に劇的に減少し、電気的に優れたｐｏｌｙ−Ｓｉ膜を得ることが出来る。
【００３５】
水素はシリコン膜中での拡散速度が極めて大きいので、例えば５０ｎｍ程度の膜厚のｐｏｌｙ−Ｓｉならば処理時間は１６０秒程度で十分である。水素は原子半径が小さくｐｏｌｙ−Ｓｉ膜の深い位置、すなわち下地層との界面まで効率的に欠陥パシベーションが短時間で可能となる。水素プラズマは基板温度に依存してシリコンエッチングモードの効果が生じる。これを回避するためには基板温度をおおむね１００℃〜４００℃に保つ必要がある。尚、工程のタクトタイムを短縮するためにはレーザー結晶化を行った後基板を真空ロボットアームによって別の真空チャンバーに移動させ、前記水素、酸素、窒素プラズマ処理を行うことが有効である。
【００３６】
欠陥を低減させるプロセスとしては上記の理由により水素プラズマが適しているが、他にも酸素プラズマ、窒素プラズマ、フッ素プラズマなどのプラズマ処理によって欠陥を低減することも可能である。
【００３７】
（４．ＭＯＳ界面形成）
斯様にしてｐｏｌｙ−Ｓｉ膜の高品質化を達成することが可能であるが、更に重要なプロセスは高品質なｐｏｌｙ−Ｓｉ膜−ゲート絶縁膜界面を形成する工程である。ｐｏｌｙ−Ｓｉ表面に存在するシリコン原子にうまく酸素原子を結合させて界面準位密度を低減させる必要がある。シリコン膜表面にはおよそ１０¹⁵（ｃｍ^-2）の結合手が存在する。ＴＦＴのトランジスタ特性を良好なものにするには、界面準位密度を１０¹⁰（ｃｍ^-2）程度に抑える必要がある。すなわち、１０万個のシリコン結合手に対して１個程度の欠陥しか許容されず、あとの結合手は酸素原子と秩序正しく結合をしていなければならないという大変厳しいものである。従来のプロセスではこのｐｏｌｙ−Ｓｉ表面はフォトレジストや薬液にさらされて積極的に制御されていないため界面準位密度はせいぜい１０¹²（ｃｍ^-2）程度にしか制御することができなかった。しかし、本発明が開示する酸素ラジカル雰囲気中においてＳｉＯ蒸着をおこなう技術によって４００℃以下の低温プロセスでも極めて良好な界面が形成されるのである。ｐｏｌｙ−Ｓｉ膜表面には炭素原子が相当量存在しており、これが清浄なＭＯＳ界面を形成する妨げとなっている。この炭素原子を表面からとりさり、なお且つシリコン原子と良好なシリコン−酸素結合を形成するのに酸素ラジカル処理が極めて有効である。これは酸素ラジカルが表面の炭素と反応しこれを引き離す役割と、次に表面に現れたシリコン原子と結合して結合を形成する役割の両方を演じるためである。単純な酸素プラズマ処理によっても酸素ラジカルは形成されるが、プラズマ中に存在する高エネルギーイオンによってシリコン原子と酸素原子の良好な結合が容易に切断されてしまうので、結果的に界面準位密度を低減できないのである。酸素ラジカルにより高品質なＭＯＳ界面を形成した後、表面にやってきたＳｉＯ分子線と酸素ラジカルが反応することによって低ダメージで良好な絶縁膜を連続的に成膜することができる。酸素ラジカルによって形成されたＭＯＳ界面は極表面に限られているので、第１層ゲート絶縁膜（１０５）形成をプラズマＣＶＤ等の方法でおこなうと良好なＭＯＳ界面が乱される。従って、酸素ラジカル雰囲気中でＳｉＯ蒸着をすることによって低界面準位密度のＭＯＳ界面が保持されるのである。このように酸素ラジカルの存在はシリコン−酸素の良好な結合を形成する上で本質的なものである。単純に酸素雰囲気中でＳｉＯを蒸着することによってもＭＯＳ界面形成は可能であるが、界面準位密度では酸素ラジカル雰囲気中で形成したものに劣る。図６は本発明のＭＯＳ界面形成法により作製したＭＯＳキャパシタ（６００）と、酸素ラジカルを用いずＳｉＯを真空蒸着し酸素プラズマによって絶縁膜の酸化をおこなうことにより作製したＭＯＳキャパシタ（６０１）の高周波Ｃ−Ｖ特性（１ＭＨｚ）の違いを示したものである。絶縁膜厚はどちらも５０から６０ｎｍであるが、酸素ラジカル中でＳｉＯを蒸着し形成したＭＯＳキャパシタは界面準位がすくなく極めて急峻なカーブの立ち上がりを示した（６００）。これからもわかるように、酸素ラジカルによる界面処理が界面準位密度の低減に極めて重要なのである。
【００３８】
具体的な工程としては、レーザー結晶化によって形成されたｐｏｌｙ−Ｓｉ膜は真空中連続で水素プラズマ処理され、その後更に真空を破ること無くＭＯＳ界面形成プロセスへとすすむ。基板は工程のタクトタイムを低減させるためにレーザー結晶化、プラズマ処理、ＭＯＳ界面形成プロセスの工程中常に一定温度に保ったまま処理がおこなわれるのが望ましい。この時の基板温度はおおむね１００℃〜３５０℃が適当である。真空チャンバー中で基板を１００℃〜３５０℃に保持し、背景真空度が１０^-7（ｔｏｒｒ）台になるまで真空排気する。ＳｉＯの蒸着はパウダーをるつぼに入れ、この周りをヒータによって１０００℃〜１２００℃の温度に加熱する機構を持ったＫセルを用いる方法や、電子線蒸着の方法がある。ＳｉＯの飽和蒸気圧は上記加熱温度で１０^-4〜１０^-3（ｔｏｒｒ）に達するため、シャッタをあけるとＳｉＯの分子線が基板に向かって照射される。ここで蒸発源としてはＳｉＯ以外にシリコンを用いてもよいが、この場合はより高温で加熱しないと十分な蒸気圧が得られない。このような状態で処理チャンバーに酸素ガスあるいは窒素ガスまたは不活性ガスと酸素、窒素ガスとの混合ガスを導入し、圧力を１０^-5〜１０^-2（ｔｏｒｒ）程度に調整する。ＳｉＯを蒸発させ、誘導結合型のプラズマ放電により酸素ラジカルを供給する場合には、１×１０^-4〜１×１０^-3（ｔｏｒｒ）の酸素ガス圧が適当である。この圧力下で、酸素ラジカルや窒素ラジカルを発生させる。ラジカル発生効率を上げるために、ヘリウムやクリプトンなどの不活性ガスと酸素ガス、窒素ガスの混合ガスを用いて放電をおこなうのも有効である。前述のようにＭＯＳ界面の最も重要な第１層を形成するのは酸素ラジカルによる効果であるので、はじめにＳｉＯ蒸着源のシャッタを閉じた状態で酸素ラジカルによるｐｏｌｙ−Ｓｉ膜表面処理をおこなう。ラジカル源からラジカルを供給しながらＸ−Ｙステージで基板を走査する。基板全面がラジカル処理されるように適当な基板移動速度にて全面を処理するのである。このようにして良好な界面が形成された後、Ｋセルのシャッタを開き引き続き酸素ラジカル雰囲気中でＳｉＯを基板表面に供給する。こうすると良好に形成されたＭＯＳ界面に引き続いて良質の絶縁膜が堆積されていくので、以上の方法によって極めて優れたＭＯＳ構造を形成することができるのである。Ｋセルのシャッタを開けると同時にふたたびＸ−Ｙステージを用いて基板を走査し、基板全面にＳｉＯ₂膜の形成をおこなう。基板の走査は先に述べたように、ＳｉＯ蒸着セルの膜厚プロファイルから決定する。この時形成する絶縁膜（１０５）の膜厚は、引き続くプロセスによって高品質のＭＯＳ界面が影響を受けない程度の厚さが必要である。したがって、最低限１０ｎｍ程度の厚さの絶縁膜を形成する。このように本発明によるＭＯＳ界面形成プロセスはすべて４００℃以下の低温プロセスでありながら、きわめて高品質のＭＯＳ界面を与えるものである。
【００３９】
（５．素子分離工程）
レーザー結晶化、プラズマ処理、ＭＯＳ界面形成の真空中連続プロセスにより極めて高品質のＭＯＳ構造が形成された。次にＴＦＴ素子同士を電気的に絶縁するために素子分離工程をおこなう。ここでは図１に示すように絶縁膜とｐｏｌｙ−Ｓｉ膜を連続でエッチングする。絶縁膜（１０５）上にフォトリソグラフィーによりパターンを形成した後、ウエットまたはドライエッチングによりＳｉＯ₂をエッチングする。引き続きｐｏｌｙ−Ｓｉ膜をドライエッチングによりエッチングする。ここではＳｉＯ₂とｐｏｌｙ−Ｓｉ膜の２層をエッチングするので、エッチング後のエッジの形状が庇状にならないよう注意する必要がある。
【００４０】
（６．ゲート絶縁膜形成）
アイランド状のＳｉＯ₂、ｐｏｌｙ−Ｓｉ膜を形成した後、基板全面に更にゲート絶縁膜（１０６）を形成する。ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板ＲＦ放電プラズマＣＶＤ法などがある。または再度酸素ラジカル中でＳｉＯ蒸着することによって絶縁膜を形成してもよい。
【００４１】
（７．以降の工程）
引き続いてゲート電極（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオンドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ７００ｎｍ程度必要になる。前記高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０８、１０９）を形成する。この時ゲート電極がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ₃）やジボラン（Ｂ₂Ｈ₆）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜を安定に保つ為には、イオン・ドーピング法にしろイオン打ち込み法にしろイオン注入時の基板温度は３５０℃以下である事が好ましい。一方注入不純物の活性化を３５０℃以下の低温にて常に安定的に行うには（本願ではこれを低温活性化と称する）、イオン注入時の基板温度は２００℃以上である事が望ましい。トランジスタのしきい値電圧を調整する為にチャンネル・ドープ行うとか、或いはＬＤＤ構造を作成すると云った様に低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は２５０℃以上で有る事が必要となる。この様に基板温度が高い状態でイオン注入を行うと、半導体膜のイオン注入に伴う結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事が出来るのである。即ちイオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。ＣＭＯＳＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【００４２】
また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化させ、不純物を活性化させる方法である。
【００４３】
次にソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１０、１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【００４４】
【実施例】
本発明の半導体素子の製造装置を図４にそって説明する。真空容器（４００）はターボ分子ポンプとドライポンプによって真空排気（４１８）される。被処理基板（４０１）は３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラスで、加熱機構の付いた基板ホルダ（４０２）に保持され、Ｘ−Ｙ方向に移動可能となっている。十分なトルクが得られるようにＸ−Ｙステージはボールネジ（４０４）を介して、大気側に設置された外部のモータ（４０３）により駆動される構成となっている。基板表面のシリコン膜をレーザー結晶化するために石英のレーザー光透過窓（４０９）が設置されており、この窓を通してエキシマレーザー光（４１０）を照射する。この窓はレーザー照射を重ねると、アブレーションされたシリコンが内側（真空側）に付着することによって透過率低下が起こる。このためこの窓近くの大気側にコイル（４０８）が取り付けてあり、窓の透過率が低下したらＳＦ₆ガスを流しながら誘導結合型プラズマ放電をし付着したシリコンのエッチングをおこなう。この誘導結合型放電機構は当然ラジカル源としても利用できるので、この放電領域の基板側には必要なときに設置できる可動式のメッシュ（４１６）を具備する。レーザー結晶化した半導体膜の欠陥低減処理のために可動電極（４１５）を具備する。この電極はレーザー照射後に基板正面位置に移動できる。この状態で平行平板型ＲＦ放電をおこない、半導体膜中の欠陥を電気的に不活性化する機能を果たす。基板正面位置にはレーザー透過用の窓が設置されているため、ＳｉＯ真空蒸着セルは基板に対して斜めの方向から分子線を照射する位置に配置されている。ＳｉＯ真空蒸着セルはＳｉＯパウダーを保持するるつぼ（４０６）とるつぼ温度モニタ熱電対、加熱用電源（４０７）、シャッタ（４０５）からなる。またＳｉＯ真空蒸着セルは必要に応じてその位置を前後方向に移動できるようになっている。また、酸化性雰囲気で連続使用を続けるとフィラメントの劣化が顕著になるため、作動排気用の小型真空ポンプを具備する。これによってフィラメント部分は高真空に保たれるので劣化を抑えることができる。ラジカル源はセラミック製の放電室（４２１）のまわりにコイル（４２０）を巻き、これにＲＦを供給することにより誘導結合型プラズマを発生させる。この方法により電子密度１０１１（ｃｍ−３）の高密度プラズマを発生でき、プラズマはメッシュ（４１６）によって放電領域内に閉じ込められる。一部の高エネルギー電子がメッシュを通り抜けて反応室側に到達するがすぐに中性ガスの電離に使われるため、反応室側のプラズマは極めて低密度かつ低電子温度となり、ＭＯＳ界面形成などの低ダメージプロセスには十分適用可能な状態となる。一方、中性粒子であるラジカルはメッシュを通り抜けて反応室側に大量に拡散してくるため、基板表面での反応はこのラジカルが支配的となる。
【００４５】
次に本発明の半導体素子の製造方法の実施例を図１および図４にそって説明する。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス（１０１、４０１）を用いる。まず基板（１０１）上に絶縁性物質である下地保護膜（１０２）を形成する。ここでは基板温度を１５０゜ＣとしてＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜（１０３）を堆積する。半導体膜の厚みは５０ｎｍ程度で有る。本例では高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有るジシラン（Ｓｉ₂Ｈ₆）を２００ｓｃｃｍ流し、４２５℃の堆積温度で非晶質シリコン膜（１０３）を堆積する。まず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした状態で反応室の内部に複数枚（例えば１７枚）の基板を表側を下向きとして配置する。こうした後にターボ分子ポンプの運転を開始する。ターボ分子ポンプが定常回転に達した後、反応室内の温度を約１時間掛けて２５０℃から４２５℃の堆積温度に迄上昇させる。昇温開始後の最初の１０分間は反応室にガスを全く導入せず真空中で昇温を行ない、しかる後純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。この時の反応室内における平衡圧力は、３．０×１０^-3Ｔｏｒｒで有る。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ₂Ｈ₆）を２００ｓｃｃｍ流すと共に、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ｓｃｃｍ流す。堆積開始直後の反応室内圧力は凡そ０．８５Ｔｏｒｒで有る。堆積の進行と共に反応室内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ１．２５Ｔｏｒｒと成る。斯様に堆積したシリコン膜（１０３）は基板の周辺部約７ｍｍを除いた２８６ｍｍ角の領域内に於いて、その膜厚変動は±５％以内で有る。
【００４６】
次にレーザー結晶化を行うのであるが、これに先立って非晶質シリコン膜を弗酸溶液に浸し、半導体膜（１０３）上の自然酸化膜をエッチングする。一般的にシリコン膜が露出した表面は非常に不安定で、シリコン薄膜を保持している雰囲気物質と容易に反応を起こす。従って、レーザー照射をおこなう前処理では単に自然酸化膜を除去するだけでなく、露出したシリコン膜表面を安定化させる必要がある。このためには、弗酸溶液による処理が望ましい。弗酸は純水との混合比が１：３０になるようにする。この弗酸溶液中に約２０から３０秒浸した後、すぐに純水洗浄を１０から２０分おこなう。この後スピンナーで純水を取り除く。これによって、シリコン膜表面は水素原子でターミネートされた安定化表面になる。
【００４７】
次にレーザー光の照射をおこなう。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長：３０８ｎｍ）を照射する。レーザーパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。基板を前述の半導体素子製造装置の真空容器（４００）にセットした後、真空排気をおこなう。真空排気後基板温度を２５０度℃まで上昇させる。一回のレーザー照射面積は１０ｍｍ角の正方形状で、照射面でのエネルギー密度は１６０ｍＪ／ｃｍ² である。このレーザー光を９０％ずつ重ねつつ（つまり照射するごとに１ｍｍづつ）相対的にずらしながら照射を繰り返す（図２参照）。こうして一辺３００ｍｍの基板全体のアモルファスシリコンを結晶化する。同様な照射方法を用いて２回目のレーザー照射を行う。２回目のエネルギー密度は１８０ｍＪ／ｃｍ²で有る。これをくり返し、３回目、４回目と約２０ｍＪ／ｃｍ²づつ照射エネルギー密度を上昇させながら最終的にはのエネルギー密度４４０ｍＪ／ｃｍ²の照射をおこないレーザー照射を終了する。ここで４５０ｍＪ／ｃｍ²の照射レーザーエネルギー密度を超えた高いエネルギーを照射すると、ｐ−Ｓｉのグレインが微結晶化を起こすため、これ以上のエネルギー照射を避けた。
【００４８】
次にこの真空容器に水素ガスを導入する。本例では９９．９９９％水素ガスをマスフローコントローラから導入し、チャンバー内圧力は１（ｔｏｒｒ）になるように調整した。この状態で真空中で移動可能な平行平板電極（４１５）を基板正面まで移動させ、これに１３．５６ＭＨｚのＲＦを印可することによって放電を行い、水素によるレーザー結晶化ｐｏｌｙ−Ｓｉ膜中の欠陥終端をおこなった。基板温度は２５０℃、投入したＲＦパワーは３Ｗ／ｃｍ²とした。水素は十分短時間に膜中に拡散しうるので、１６０秒の処理で特にｐｏｌｙ−Ｓｉ膜の深い位置および下地層との界面に存在する欠陥を効率的に終端する。
【００４９】
次に真空を保ったままでＭＯＳ界面形成プロセスを実行する。チャンバー内を１０^-7（ｔｏｒｒ）台の真空度に排気する。ＳｉＯ真空蒸着装置はシャッタ（４０５）を閉じた状態で、２００メッシュ、純度９９．９９％のＳｉＯパウダーを入れたるつぼ（４０６）がタンタルワイヤを使って１０００℃から１２００℃に加熱されている。この状態でチャンバー内に酸素ガスをマスフローコントローラで制御しながら１ｓｃｃｍ導入し圧力を１×１０^-4（ｔｏｒｒ）に保持する。ラジカル発生源にも酸素ガスが供給され、セラミック放電室（４２１）に誘導結合型の放電（パワー３００Ｗ）により同圧力下で酸素ラジカルを発生させた。プラズマは放電室内（４２１）に閉じ込められるが、拡散してくる中性の酸素ラジカルによってｐｏｌｙ−Ｓｉ膜のＭＯＳ界面形成をおこなうために、酸素ラジカルを発生させながら、基板のＸ−Ｙステージによる走査をおこなった。基板走査は毎秒１ｃｍの速度でＸ軸方向に移動させた後、Ｙ方向に１０ｃｍ移動させ再度Ｘ方向に毎秒１ｃｍの速度で移動させた。このようにして基板全面にたいしてシリコン膜表面の酸素ラジカル処理をおこなった。しかる後、ＳｉＯ真空蒸着セルのシャッタ（４０５）を開けＳｉＯ分子線を基板へ照射し第１層目のゲート絶縁膜（１０５）を３０ｎｍ形成した。ＳｉＯ真空蒸着セルによって形成される絶縁膜の分布は半値幅が６ｃｍのガウス分布的な形を示した。従って、酸素ラジカル中でＳｉＯ真空蒸着を開始すると同時にＸ軸方向に基板を毎秒０．２ｃｍの速度で移動させながら絶縁膜形成をおこなった。Ｘ方向の操作が終わったら基板をＹ方向に６ｃｍ移動し、再度Ｘ方向に毎秒０．２ｃｍの速度で移動させながら絶縁膜形成をおこなった。この方法により基板全面に均一な膜厚の絶縁膜を形成した。
【００５０】
次に基板を真空容器から取り出し、ｐｏｌｙ−Ｓｉ膜と第１層絶縁膜の連続エッチングをおこなった。引き続き、第２層絶縁膜（１０６）を本例では平行平板型ｒｆ放電ＰＥＣＶＤ法で基板温度を３５０℃として７０ｎｍ堆積した。原料ガスとしてはＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ₂−ＣＨ₃）₄）と酸素（Ｏ₂）の混合ガスをもちいた。引き続いてゲート電極（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られる為、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。斯様に形成したタンタル薄膜は結晶構造がα構造と成っており、その比抵抗は凡そ４０μΩｃｍである。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０８、１０９）及びチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ₃）やジボラン（Ｂ₂Ｈ₆）等の注入不純物元素の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ₃）を加速電圧１００ｋｅＶで注入する。ＰＨ₃ ⁺やＨ₂ ⁺イオンを含むの全イオン注入量量は１×１０¹⁶ｃｍ^-2である。
【００５１】
次にソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１０、１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【００５２】
従来の技術では、高品質なＭＯＳ界面を形成する有効なプロセスが明確でなかった。しかし、以上述べて来た様に本発明の半導体素子の製造装置および半導体素子の製造方法を用いることによって極めて高品質なＭＯＳ界面形成が可能となる。結果として高移動度、低しきい値電圧の電界効果トランジスタの製造が可能となり、超低消費電力回路の実現が可能となる。
【図面の簡単な説明】
【図１】本発明の電界効果トランジスタの製造方法を示した工程断面図。
【図２】レーザー結晶化時のレーザービーム照射方法。
【図３】レーザー結晶化時のレーザービーム照射方法。
【図４】本発明の半導体素子製造装置を示す図。
【図５】本発明のＳｉＯ真空蒸着セルと基板移動方法を説明した図。
【図６】本発明のＭＯＳ界面形成方法により作製したＭＯＳキャパシタのＣＶ特性の例。
【符号の説明】
１０１．．．基板
１０２．．．下地絶縁膜
１０３．．．半導体膜
１０４．．．レーザー光
１０５．．．第１層ゲート絶縁膜
１０６．．．第２層ゲート絶縁膜
１０７．．．ゲート電極
１０８．．．ソース
１０９．．．ドレイン
１１０．．．ソース電極
１１１．．．ドレイン電極
２０１．．．レーザー照射領域
２０３．．．ｘ方向移動
２０４．．．ｙ方向移動
３０１．．．ライン状レーザービーム
４００．．．真空容器
４０１．．．被処理基板
４０２．．．基板ホルダ
４０３．．．モータ
４０４．．．ボールネジ
４０５．．．シャッタ
４０６．．．るつぼ
４０７．．．ヒータ電源
４０８、４２０．．．コイル
４０９．．．レーザー導入窓
４１０．．．エキシマレーザー光
４１１．．．マッチングユニット
４１３．．．マスフローコントローラ
４１４．．．酸素ガス
４１５．．．可動電極
４１６．．．メッシュ[0001]
BACKGROUND OF THE INVENTION
The present invention is used as a field effect transistor formed on a single crystal semiconductor substrate, a thin film transistor formed on an insulator, and a logic circuit, a memory circuit, a display pixel of a liquid crystal display device, or a constituent element of a liquid crystal driving circuit formed thereby. The present invention relates to a manufacturing device and a manufacturing method of a semiconductor element such as a thin film transistor.
[0002]
[Prior art]
Semiconductor films such as polycrystalline silicon are widely used for thin film transistors (hereinafter referred to as TFTs in the present specification) and solar cells. In particular, polycrystalline silicon (poly-Si) TFTs can be made on a transparent and insulating substrate such as a glass substrate while being capable of high mobility, making it possible to make liquid crystal display devices (LCD) and liquid crystal projectors. It is widely used as a component of light modulation elements such as built-in drivers for driving liquid crystals, and has succeeded in creating new markets.
[0003]
As a method for producing a high-performance TFT on a glass substrate, a manufacturing method called a high-temperature process has already been put into practical use. A process using a high temperature with a maximum process temperature of about 1000 ° C. as a TFT manufacturing method is generally called a high temperature process. The characteristics of the high-temperature process are that a relatively high-quality poly-Si can be produced by solid phase growth of silicon, a high-quality gate insulating film (generally silicon dioxide) and a clean poly-Si and gate by thermal oxidation. That is, the interface of the insulating film can be formed. Due to these characteristics, a high-performance TFT having high mobility and high reliability can be stably manufactured in a high-temperature process. However, in order to use a high temperature process, it is necessary that the substrate on which the TFT is formed can withstand a high temperature heat process of 1000 ° C. or higher. The only transparent substrate that satisfies this condition is currently quartz glass. For this reason, poly-Si TFTs of recent years are all manufactured on a small and expensive quartz glass substrate, and are not suitable for enlargement due to cost problems. In addition, the solid phase growth method requires a heat treatment for a long time of ten and several hours, and there is a problem that productivity is extremely low. In addition, this method has caused a problem that the thermal deformation of the substrate becomes a big problem due to the whole substrate being heated for a long time, and it is impossible to use a substantially inexpensive large glass substrate. This also hinders cost reduction.
[0004]
On the other hand, a technique called a low-temperature process is intended to solve the above-mentioned drawbacks of a high-temperature process and to realize a poly-Si TFT with high mobility. In order to use a relatively inexpensive heat-resistant glass substrate, a poly-Si TFT manufacturing process having a maximum process temperature of approximately 600 ° C. or lower is generally called a low-temperature process. In a low temperature process, a laser crystallization technique for crystallizing a silicon film by using a pulse laser having an extremely short oscillation time is widely used. Laser crystallization is a technology that utilizes the property of crystallizing in the process of solidifying instantaneously by irradiating an amorphous silicon film on a glass substrate with high-power pulsed laser light. Recently, a technique for forming a poly-Si film having a large area by scanning an amorphous silicon film on a glass substrate while repeatedly irradiating it with an excimer laser beam has been widely used. In addition, a relatively high quality silicon dioxide (SiO 2) film can be formed by a film forming method using plasma CVD as the gate insulating film, and the prospect for practical use is obtained. With these technologies, poly-Si TFTs can be created on a large glass substrate that is currently several tens of centimeters on a side.
[0005]
  However, a problem in this low temperature process is that the polycrystal-Si film crystallized by laser has a high defect density, which is a factor that greatly affects the mobility and threshold voltage of the TFT. As a result of detailed investigations, it was found that there was 10 in the laser crystallized poly-Si film.¹⁸-10¹⁹(Cm^-3) Was found to be present at a high density. This assumes a surface density of 5 × 10 5 assuming a poly-Si film of 50 nm that is often used at present.¹¹~ 5x10¹²(Cm^-2) Value. A more important issue is the high-density interface at the MOS interface of the TFT.AssociateThere is a place. Its value is about 10¹²(Cm^-2) As can be seen, defects are present at a similar high density both at the MOS interface and in the poly-Si film. In the case of a field effect transistor, when a voltage is applied to the gate electrode, carriers determined by the MOS capacitor capacitance are induced on the semiconductor side. However, if there is a defect on the semiconductor side, that is, the poly-Si film and the MOS interface, the induced carriers are captured by these defects and cannot contribute to conduction. As a result, a drain current cannot be obtained unless a higher gate voltage is applied to induce more carriers than defects. This is the reason why the threshold voltage of the TFT is increased. At present, there is no effective means for actively controlling the above defects, which results in high TFT threshold voltage or large variation between lots, which is the biggest problem in the current manufacturing process. Yes. Currently, the threshold voltage of a TFT manufactured using a laser crystallized poly-Si film is about 3 to 4V. If the threshold voltage can be lowered to, for example, about 1 V, the driving voltage of a circuit made of TFTs can be lowered to one third or less. Since the power consumption of the circuit is proportional to the square of the drive voltage, if the drive voltage can be lowered to 1/3 or less, the power consumption can be drastically reduced to 1/10. By doing so, an ultra-low power consumption liquid crystal display suitable for a display for portable information devices, for example, can be realized. In order to achieve such an object, both the defect surface density of the poly-Si and MOS interfaces are 10^Ten(Cm^-2) To a certain extent.
[0006]
  As a prior art for solving the above-mentioned problems, there is, for example, Japanese Patent Application Laid-Open No. 61-260625. This discloses a technique for modifying a silicon-insulating film interface by irradiating a laminated structure of a silicon film and an insulating film with a laser. The silicon film is heated by a laser to modify the interface. In such a method, local heating is performed in a state where the structure of the silicon-insulating film is already formed. Interface is difficult to restructureAssociateThere is a drawback that the unit density cannot be sufficiently reduced.
[0007]
[Problems to be solved by the invention]
In view of the above-mentioned problems, the present invention reduces both defects in the film of laser-crystallized poly-Si and defects at the MOS interface in a low-temperature process, and applies improved characteristics of poly-Si TFTs and circuits to large-area substrates. The present invention provides a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method that can be realized.
[0008]
[Means for Solving the Problems]
  In order to solve the above problems, a semiconductor device manufacturing apparatus of the present invention comprises a substrate stage capable of two-dimensionally scanning a substrate in a vacuum, a SiO vacuum deposition cell, a radical generation source, and a window for irradiating a sample with light. It is characterized by. Here, “in vacuum” means that the pressure is reduced at least from atmospheric pressure. Further, here, “scanning two-dimensionally” means that the substrate can be moved in the first direction, and at the same time, the substrate can also be moved in the second direction perpendicular to the first direction. Here, the SiO vacuum deposition cell means an apparatus having a function of forming a film on a substrate by diffusing a SiO molecular beam having a vapor pressure higher than the atmospheric pressure in a vacuum toward the substrate. Here, the radical means an electrically neutral atom or molecule having an energy higher than that of the ground state and in an active state.
[0009]
  The semiconductor device manufacturing apparatus of the present invention includes a stage capable of two-dimensionally scanning a substrate in a vacuum, a SiO vacuum deposition cell, a radical generation source, a window for irradiating a sample, and a capacitively coupled plasma discharge electrode. It is characterized by that.
[0010]
  Moreover, in the semiconductor element manufacturing apparatus of the present invention, the SiO vacuum deposition cell has a central axis of the projected image parallel to the scanning direction of one of the stages when the shape of the SiO vacuum deposition cell is projected onto the substrate surface. It is arranged at such a position. Here, the central axis of the projected image refers to the shape symmetry axis of the projected image of the SiO vacuum deposition cell taken in the molecular beam radiation direction of the SiO vacuum deposition cell.
[0011]
  In order to solve the above problems, in the semiconductor device manufacturing apparatus of the present invention, the radical generation source generates radicals by either inductively coupled plasma discharge or ECR plasma discharge. Here, the ECR plasma means plasma generated by an electron cyclotron resonance method.
[0015]
  In order to solve the above-described problems, a method for manufacturing a semiconductor device according to the present invention is characterized in that radical processing is performed on the surface of a semiconductor film on a substrate by scanning the substrate while generating radicals by a radical generation source.
[0016]
  In order to solve the above problems, in the method for manufacturing a semiconductor device of the present invention, the radical is an oxygen radical.
[0017]
  In addition, the semiconductor device manufacturing method of the present invention performs radical treatment on the surface of the semiconductor film on the substrate by scanning the substrate while generating oxygen radicals by a radical generation source, and then continues supplying oxygen radicals. SiO molecular beam irradiation is started by a SiO vacuum deposition cell, and an insulating film is formed on the semiconductor film by scanning the substrate in this state.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an embodiment of the present invention will be described.
[0019]
The semiconductor device manufacturing apparatus of the present invention has a vacuum vessel with a vacuum exhaust device in order to execute a manufacturing process under reduced pressure. Stainless steel or aluminum is used as the device material, and the exhaust device is composed of a turbo molecular pump, an oil diffusion pump, a cryopump, a rotary pump, a dry pump, and the like. From the viewpoint of the influence of impurities on the semiconductor and the vacuum pumping speed, it is desirable to perform vacuum pumping by a combination of a turbo molecular pump and a dry pump. An XY stage is provided in the vacuum vessel, and has a structure for holding a substrate for processing thereon. The holder for holding the substrate is preferably provided with a heating mechanism, and a mechanism capable of heating the substrate up to about 400 ° C. is required. The XY stage is configured to be able to move the substrate in the X direction and the Y direction perpendicular to the X direction by a distance of at least about 2 to 3 times the substrate diameter. Specifically, there are ball screws below the holder for holding the substrate, and each drives in the X and Y directions. The substrate moving speed in the X and Y directions can be controlled at an arbitrary speed, and the substrate must be moved at a speed of about 10 cm per second at the maximum.
[0020]
Next, the SiO vacuum deposition cell will be described. In principle, this means a vapor deposition apparatus having a function of forming a SiO film by generating molecular beams by heating SiO and irradiating a substrate with the molecular beam. The SiO vacuum deposition cell is mainly composed of a crucible holding powdery SiO and a filament for resistance heating. The crucible made of ceramic or PBN can be used. A high melting point metal such as tungsten or tantalum is suitable for the filament formed so as to surround the crucible in a ring shape, and the resistance value of the filament can be efficiently heated to about 0.1 to 0.5 (Ω). Are suitable. The vapor pressure of SiO is 10^-Four-10^-2(Torr) needs to be heated to 1000 ° C. to 1200 ° C. Since the vapor pressure curve with respect to the temperature of SiO has a steep slope, temperature control is important for obtaining a stable SiO molecular beam flux. Usually, a platinum thermometer is installed behind the crucible, and while monitoring the temperature of the crucible, feedback is applied to the electric power supplied to the filament to stabilize the flux. There is a shutter in front of the SiO vacuum deposition cell, and a rotary type is often used. It is necessary to gradually increase the temperature while preheating until the heating of SiO is started and a stable molecular beam flux is obtained. When unnecessary, the shutter is closed so that the molecular beam flux is not irradiated onto the substrate, and when the flux is stabilized, the shutter is opened to perform film formation.
[0021]
  Conventionally, there are almost no examples where SiO deposition is applied to a TFT manufacturing process. This is because the area where the film can be formed is limited and it is difficult to ensure the uniformity of the film. However, the semiconductor device manufacturing apparatus disclosed in the present invention has a SiO vacuum deposition cell as well as a function of scanning the substrate in an XY direction while heating the substrate. With this configuration, it will be described with reference to FIG. 5 that the SiO film can be uniformly formed in a large area. For example, when SiO vacuum deposition is performed while moving the substrate (501) in the Y direction (503) parallel to the direction (center axis) (511) of the SiO flux, a three-dimensional film thickness profile (500 shown schematically in the figure). ) Is obtained. The SiO vacuum deposition cell (510) is often used in an oblique arrangement as shown in the figure, but when the shape is projected onto the substrate surface, the central axis is parallel to one of the scanning directions of the stage. By arranging in such a position and making the relative positional relationship with the XY stage as shown in the figure, it is possible to make the Y direction uniform. Next, the substrate is shifted by an appropriate amount in the X direction (502), and SiO deposition is performed while moving the substrate in the Y direction (503) again. Here, as shown in the lower part of FIG. 5, the appropriate amount is a distance corresponding to the half-value width from the SiO film thickness distribution in the X direction. ThisURepeat the film formation with 505 → 506 → 507.I.e. scanning the substrate two-dimensionallyThus, the film thickness distribution in the X direction is finally made uniform (508), and it becomes possible to form the SiO film with a uniform film thickness on the entire surface of the substrate.
[0022]
Next, the radical generation source will be described. Although radicals can be generated by plasma discharge, hot filament, photoexcitation, etc., plasma is often used as a radical source because it can supply radicals relatively easily. Plasma can be easily generated by RF discharge, but plasma generation methods applicable to the present invention include inductively coupled plasma and ECR plasma. The reason is that 10 plasma discharges^-3This is because it is sustainable even in a low pressure region below (torr). Since the semiconductor element manufacturing apparatus of the present invention includes the above-described SiO vacuum deposition apparatus and radical generating source in the same vacuum chamber, these two apparatuses need to operate efficiently under the same pressure. As mentioned above, the saturated vapor pressure of SiO is 10^-Four-10^-2Therefore, the radical generation source is required to have the ability to efficiently generate radicals in the same pressure range. Since the parallel plate type RF discharge often used in the film forming apparatus is a capacitive coupling type discharge, the operating pressure range is 10.^-2Since it is as high as ˜1 (torr) and it is difficult to maintain discharge in a low pressure region, it is not suitable as a radical source of the present invention. The electron density of the plasma is also 10^Ten(Cm^-3) And generally low is also disadvantageous for the efficient generation of radicals. On the other hand, both inductively coupled plasma and ECR plasma are 10^-Four-10^-2Discharge at low pressure (torr), and 10¹²(Cm^-3) Can generate a plasma having an electron density, and can generate radicals with high efficiency. For these reasons, inductively coupled plasma and ECR plasma are most suitable as the radical source of the present invention.
[0023]
Generally, the radical source obtains neutral particles in an excited state by plasma discharge, but the discharge region and the treatment region are usually separated by a mesh or the like. This is because the plasma is confined in the discharge region, and neutral radicals reach the substrate by diffusion and cause a reaction without (or very little) charged particles. High energy ions are present in the plasma, and the energy is generally higher than the bonding energy between atoms. Although there is a process that positively uses these ion energies, it is important to reduce ion damage as much as possible in forming the MOS interface to which the present invention is applied. For this reason, inductively coupled plasma and ECR plasma are preferably confined only in the discharge region and separated from the process region by a mesh. Furthermore, if the mesh is connected to the ground potential via a capacitor to form a high-pass filter, the mesh potential can be stabilized without being shaken by the high-frequency fluctuation potential.
[0024]
Since radical sources need to generate radicals with high efficiency, in general, there are many discharge sources having a diameter of about 10 cm or less. Therefore, in order to apply this to a large area substrate, the semiconductor device manufacturing apparatus of the present invention can perform radical processing on a large area substrate while using a small radical source by scanning the substrate. In particular, when used in combination with a SiO vacuum deposition cell, vacuum deposition, which was previously unsuitable for large-area film formation, can be applied to large-area processing. The synergistic effect of radical processing that plays the role of supplying can realize the formation of high-quality MOS interface and insulating film while being a low-temperature process.
[0025]
Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG.
[0026]
(1. Formation of semiconductor thin film)
In order to carry out the present invention, usually, a base protective film (102) is formed on a substrate (101) and a semiconductor thin film (103) is formed thereon, and this series of forming methods will be described.
[0027]
The substrate (101) to which the present invention can be applied is a conductive material such as metal, silicon carbide (SiC), alumina (Al₂O_Three) And aluminum nitride (AlN), a transparent or non-transparent insulating material such as fused quartz or glass, a semiconductor material such as a silicon wafer, and an LSI substrate processed therewith. The semiconductor film is deposited directly on the substrate or via a base protective film, a lower electrode, or the like.
[0028]
As the base protective film (102), a silicon oxide film (SiO_X: 0 <x ≦ 2) or silicon nitride film (Si_ThreeN_X: Insulating substances such as 0 <x ≦ 4). When it is important to control impurities in a semiconductor film as in the case where a thin film semiconductor device such as a TFT is formed on a normal glass substrate, movable ions such as sodium (Na) contained in the glass substrate are transferred to the semiconductor film. It is preferable to deposit the semiconductor film after forming the base protective film so as not to be mixed therein. The same is true when various ceramic materials are used as the substrate. The base protective film prevents impurities such as a sintering aid material added to the ceramic from diffusing and mixing into the semiconductor portion. In the case where a conductive material such as a metal material is used as a substrate and the semiconductor film must be electrically insulated from the metal substrate, a base protective film is naturally indispensable to ensure insulation. Further, when a semiconductor film is formed on a semiconductor substrate or an LSI element, an interlayer insulating film between transistors or wirings is also a base protective film.
[0029]
For the base protective film, the substrate is first cleaned with an organic solvent such as pure water or alcohol, and then an atmospheric pressure chemical vapor deposition method (APCVD method), a low pressure chemical vapor deposition method (LPCVD method), or a plasma chemical vapor phase is formed on the substrate. It is formed by a CVD method such as a deposition method (PECVD method) or a sputtering method. When a silicon oxide film is used as an undercoat protective film, monosilane (SiH) is used with atmospheric pressure chemical vapor deposition with a substrate temperature of about 250 ° C. to 450 ° C._Four ) Or oxygen as a raw material. In the plasma chemical vapor deposition method or the sputtering method, the substrate temperature is about room temperature to 400 ° C. The film thickness of the base protective film needs to be sufficient to prevent the impurity element from diffusing and mixing from the substrate, and its value is at least about 100 nm. Considering the variation between lots and substrates, the thickness is preferably about 200 nm or more, and if it is about 300 nm, the function as a protective film can be sufficiently achieved. In the case where the base protective film also serves as an interlayer insulating film such as a wiring connecting IC elements or wirings between them, the film thickness is usually about 400 nm to 600 nm. If the insulating film becomes too thick, cracks due to the stress of the insulating film occur. Therefore, the maximum film thickness is preferably about 2 μm. When it is necessary to consider productivity, the upper limit of the insulating film thickness is about 1 μm.
[0030]
Next, the semiconductor thin film (103) will be described. As a semiconductor film to which the present invention is applied, a silicon-germanium (Si) in addition to a group 4 simple semiconductor film such as silicon (Si) or germanium (Ge)._XGe_1-X : 0 <x <1) and silicon carbide (Si_XC_1-X : 0 <x <1) and germanium carbide (Ge_XC_1-X : Group 4 element composite semiconductor film such as 0 <x <1), a compound compound semiconductor film of a group 3 element and a group 5 element such as gallium / arsenic (GaAs) or indium / antimony (InSb), or cadmium A composite compound semiconductor film of a group 2 element and a group 6 element such as selenium (CdSe) is available. Or silicon, germanium, gallium, arsenic (Si_XGe_YGa_ZAs_Z: X + y + z = 1), further compound compound semiconductor films, N-type semiconductor films in which donor elements such as phosphorus (P), arsenic (As), and antimony (Sb) are added to these semiconductor films, or boron (B ), Aluminum (Al), gallium (Ga), indium (In) and the like, the present invention can be applied to a P-type semiconductor film to which an acceptor element is added. These semiconductor films are formed by a CVD method such as an APCVD method, an LPCVD method, or a PECVD method, or a PVD method such as a sputtering method or a vapor deposition method. When a silicon film is used as the semiconductor film, the LPCVD method sets the substrate temperature to about 400 ° C. to 700 ° C. and disilane (Si₂H₆) Or the like as a raw material. In the PECVD method, monosilane (SiH_Four) Or the like as a raw material, and can be deposited at a substrate temperature of about 100 ° C. to 500 ° C. When using the sputtering method, the substrate temperature is about room temperature to 400 ° C. There are various states, such as amorphous, mixed crystal, microcrystalline, and polycrystalline, as the initial state (as-deposited state) of the semiconductor film deposited in this way. May be in any state. In the present specification, not only amorphous crystallization but also polycrystalline and microcrystalline recrystallization are all called crystallization. The thickness of the semiconductor film is suitably about 20 nm to 100 nm when it is used for a TFT.
[0031]
(2. Laser crystallization of semiconductor thin films)
After a base insulating film and a semiconductor film are formed over the substrate, the semiconductor film is crystallized by laser irradiation. Usually, a silicon film surface deposited by a CVD method such as an LPCVD method or a PECVD method is often covered with a natural oxide film. Therefore, it is necessary to remove this natural oxide film before irradiating the laser beam. For this purpose, there are a method of wet etching by immersing in a hydrofluoric acid solution, dry etching in a plasma containing fluorine gas, and the like.
[0032]
Next, the substrate with the semiconductor film is set in a vacuum vessel. The vacuum vessel is partly made of a quartz window for laser irradiation, and laser light is emitted from the quartz window after evacuation.
[0033]
Here, laser light will be described. It is desired that the laser light is strongly absorbed on the surface of the semiconductor thin film (103) and hardly absorbed by the insulating film (102) and the substrate (101) immediately below the laser light. Therefore, excimer laser, argon ion laser, YAG laser harmonic, etc. having a wavelength in the ultraviolet region or the vicinity thereof are preferable as this laser light. Further, in order to heat the semiconductor thin film to a high temperature and simultaneously prevent damage to the substrate, it is necessary to have a pulse output with a large output and a very short time. Therefore, among the above laser beams, excimer lasers such as a xenon chloride (XeCl) laser (wavelength 308 nm) and a krypton fluoride (KrF) laser (wavelength 248 nm) are most suitable. Next, the laser light irradiation method will be described with reference to FIG. The half width of the intensity of the laser pulse is an extremely short time of about 10 ns to about 500 ns. In the laser irradiation, the substrate (200) is set between room temperature (25 ° C.) and about 400 ° C., and the background vacuum is 10 °.^-FourAbout 10 Torr^-9It is performed in a vacuum of about Torr. A single irradiation area of the laser irradiation is a square or a rectangle with a diagonal of about 5 mm to about 60 mm. A case will be described where a beam capable of crystallizing, for example, a square area of 8 mm is used by a single laser irradiation. After one laser irradiation (201) is performed at one place, the position of the substrate and the laser is slightly shifted in the horizontal direction relatively (203). Thereafter, one laser irradiation (202) is performed again. By repeating this shot and scan continuously, it is possible to cope with a large area substrate. More specifically, the irradiation region is shifted from about 1% to about 99% for each irradiation (for example, 50%: 4 mm in the previous example). After scanning in the horizontal direction (X direction) first, the scanning is then shifted by an appropriate amount (204) in the vertical direction (Y direction) and again by a predetermined amount (203) in the horizontal direction, and this scanning is repeated thereafter. The first laser irradiation is performed on the entire surface of the substrate. The first laser irradiation energy density is 50 mJ / cm.²About 600mJ / cm²Between about is preferred. After the first laser irradiation is completed, the second laser irradiation is performed on the entire surface as necessary. When performing the second laser irradiation, the energy density is preferably higher than that of the first, and 100 mJ / cm.²About 1000mJ / cm²It may be between degrees. The scanning method is the same as the first laser irradiation, and the square irradiation region is scanned by shifting an appropriate amount in the Y direction and the X direction. Furthermore, it is possible to perform the third or fourth laser irradiation with a higher energy density as required. When such a multi-stage laser irradiation method is used, it is possible to completely eliminate variations caused by the end of the laser irradiation region. The laser irradiation is performed at an energy density that does not damage the semiconductor film, not only in the multi-stage laser irradiation but also in the normal one-step irradiation. In addition to this, as shown in FIG. 3, the irradiation region shape may be a line shape (301) having a width of about 100 μm or more and a length of several tens of centimeters or more, and the crystallization may be advanced by scanning this line-shaped laser beam. . In this case, the overlap in the beam width direction for each irradiation is about 5% to 95% of the beam width. If the beam width is 100 μm and the overlap amount for each beam is 90%, the beam advances 10 μm for each irradiation, so that the same point receives 10 laser irradiations. Usually, in order to crystallize the semiconductor film uniformly over the entire substrate, at least about 5 times of laser irradiation is desired. Therefore, the overlap amount of the beam for each irradiation is required to be about 80% or more. In order to reliably obtain a highly crystalline polycrystalline film, it is preferable to adjust the overlap amount from about 90% to about 97% so that the same point is irradiated about 10 to 30 times.
[0034]
(3. Plasma treatment of semiconductor thin film)
10 in the poly-Si film immediately after laser crystallization.¹⁸(Cm^-3) Defects present at a high density. This is because laser crystallization is extremely fast crystal growth, and many defects are localized particularly at the crystal grain boundaries. These defects are actually silicon dangling bonds (dangling bonds), which are normally neutral but have the property of trapping carriers and being charged. If these defects are present in the poly-Si film at a high density, carriers induced by the field effect are trapped by the defects when the TFT is operated, so that no current flows between the source and drain electrodes. It will be. As a result, it is necessary to apply a higher gate voltage, leading to an increase in threshold voltage. In order to prevent this, after the entire surface crystallization is completed by the laser crystallization process, hydrogen, oxygen, and nitrogen gas are introduced into the laser crystallization chamber which is a vacuum atmosphere through a mass flow controller, and the entire surface of the sample is read by the parallel plate RF electrode. Perform plasma discharge at. Here, the flow rate of the gas is adjusted so that the pressure becomes, for example, about 1 Torr. Plasma generation can be generated by ionization using thermoelectrons by inductively coupled RF discharge, direct current discharge, or hot filament. By applying hydrogen plasma treatment to the poly-Si film immediately after laser crystallization for 5 seconds to 300 seconds, defects in the film are reduced to 10¹⁶(Cm^-3) Drastically reduced to a density of about), and an electrically superior poly-Si film can be obtained.
[0035]
Since hydrogen has a very high diffusion rate in the silicon film, a processing time of about 160 seconds is sufficient for poly-Si having a film thickness of about 50 nm, for example. Hydrogen has a small atomic radius and enables defect passivation efficiently in a short time to a deep position of the poly-Si film, that is, to the interface with the underlying layer. Hydrogen plasma has an effect of a silicon etching mode depending on the substrate temperature. In order to avoid this, it is necessary to keep the substrate temperature at approximately 100 ° C. to 400 ° C. In order to shorten the tact time of the process, it is effective to perform the hydrogen, oxygen and nitrogen plasma treatment by moving the substrate to another vacuum chamber by a vacuum robot arm after laser crystallization.
[0036]
As a process for reducing defects, hydrogen plasma is suitable for the above-mentioned reasons, but defects can also be reduced by plasma treatment such as oxygen plasma, nitrogen plasma, and fluorine plasma.
[0037]
(4. MOS interface formation)
  Although it is possible to improve the quality of the poly-Si film in this way, a more important process is a step of forming a high-quality poly-Si film-gate insulating film interface. An interface between oxygen atoms and silicon atoms existing on the poly-Si surface.AssociateIt is necessary to reduce the unit density. Approximately 10 on the silicon film surface¹⁵(Cm^-2) Exists. In order to improve the TFT transistor characteristics,AssociateThe unit density is 10^Ten(Cm^-2) It is necessary to suppress to a degree. That is, only about one defect is allowed for 100,000 silicon bonds, and the remaining bonds must be in order with oxygen atoms. In the conventional process, this poly-Si surface is exposed to a photoresist or a chemical solution and is not actively controlled.AssociateThe density is at most 10¹²(Cm^-2) Could only be controlled to a certain extent. However, a very good interface is formed even in a low temperature process of 400 ° C. or lower by the technique of performing SiO deposition in an oxygen radical atmosphere disclosed by the present invention. A considerable amount of carbon atoms are present on the surface of the poly-Si film, which hinders the formation of a clean MOS interface. Oxygen radical treatment is extremely effective for removing carbon atoms from the surface and forming a good silicon-oxygen bond with silicon atoms. This is because oxygen radicals play both a role of reacting with and separating from surface carbon and a role of forming a bond by bonding to silicon atoms that appear on the surface. Oxygen radicals are also formed by simple oxygen plasma treatment, but the high-energy ions present in the plasma easily break the good bond between silicon and oxygen atoms, resulting in an interface.AssociateThe unit density cannot be reduced. After a high-quality MOS interface is formed by oxygen radicals, a good insulating film can be continuously formed with low damage by reacting the SiO molecular beam coming to the surface with oxygen radicals. Since the MOS interface formed by oxygen radicals is limited to the extreme surface, if the first layer gate insulating film (105) is formed by a method such as plasma CVD, a good MOS interface is disturbed. Therefore, by depositing SiO in oxygen radical atmosphere, low interfaceAssociateThe density density MOS interface is maintained. Thus, the presence of oxygen radicals is essential for forming a good silicon-oxygen bond. MOS interface formation is possible by simply depositing SiO in an oxygen atmosphere.AssociateThe unit density is inferior to that formed in an oxygen radical atmosphere. FIG. 6 shows a high frequency of a MOS capacitor (600) manufactured by the MOS interface forming method of the present invention and a MOS capacitor (601) manufactured by vacuum-depositing SiO without using oxygen radicals and oxidizing the insulating film with oxygen plasma. The difference in CV characteristics (1 MHz) is shown. The insulation film thickness is 50 to 60 nm for both, but the MOS capacitor formed by depositing SiO in oxygen radical is the interface.AssociateThe rise of the curve was very steep (600). As you can see, the interface treatment with oxygen radicalsAssociateThis is extremely important for reducing the density of units.
[0038]
As a specific process, the poly-Si film formed by laser crystallization is continuously subjected to hydrogen plasma treatment in a vacuum, and then proceeds to a MOS interface forming process without breaking the vacuum. In order to reduce the tact time of the process, it is desirable that the substrate be processed while being kept at a constant temperature during the steps of laser crystallization, plasma processing, and MOS interface formation process. The substrate temperature at this time is generally 100 ° C to 350 ° C. The substrate is held at 100 ° C. to 350 ° C. in a vacuum chamber, and the background vacuum is 10^-7(Torr) Evacuate until it reaches the stage. SiO deposition includes a method using a K cell having a mechanism in which powder is put in a crucible and the surroundings are heated to a temperature of 1000 ° C. to 1200 ° C. by a heater, and a method of electron beam evaporation. The saturated vapor pressure of SiO is 10 at the above heating temperature.^-Four-10^-3In order to reach (torr), when the shutter is opened, a molecular beam of SiO is irradiated toward the substrate. Here, silicon may be used as the evaporation source in addition to SiO. In this case, a sufficient vapor pressure cannot be obtained unless heating is performed at a higher temperature. In this state, oxygen gas, nitrogen gas, or a mixed gas of inert gas and oxygen and nitrogen gas is introduced into the processing chamber, and the pressure is set to 10.^-Five-10^-2Adjust to about (torr). When SiO is evaporated and oxygen radicals are supplied by inductively coupled plasma discharge, 1 × 10^-Four~ 1x10^-3An oxygen gas pressure of (torr) is appropriate. Under this pressure, oxygen radicals and nitrogen radicals are generated. In order to increase radical generation efficiency, it is also effective to perform discharge using a mixed gas of an inert gas such as helium and krypton, oxygen gas, and nitrogen gas. As described above, since the most important first layer at the MOS interface is formed by the effect of oxygen radicals, the surface treatment of the poly-Si film with oxygen radicals is first performed with the shutter of the SiO vapor deposition source closed. The substrate is scanned on an XY stage while supplying radicals from a radical source. The entire surface is processed at an appropriate substrate moving speed so that the entire surface of the substrate is subjected to radical processing. After a good interface is formed in this way, the shutter of the K cell is opened and SiO is continuously supplied to the substrate surface in an oxygen radical atmosphere. In this way, a high-quality insulating film is subsequently deposited on the well-formed MOS interface, so that an extremely excellent MOS structure can be formed by the above method. At the same time when the shutter of the K cell is opened, the substrate is scanned again using the XY stage, and the entire surface of the substrate is SiO.₂A film is formed. As described above, the scanning of the substrate is determined from the film thickness profile of the SiO vapor deposition cell. The insulating film (105) formed at this time needs to have a thickness that does not affect the high-quality MOS interface by the subsequent process. Therefore, an insulating film with a thickness of at least about 10 nm is formed. As described above, the MOS interface formation process according to the present invention is a low-temperature process of 400 ° C. or lower, but provides an extremely high quality MOS interface.
[0039]
(5. Element isolation process)
An extremely high-quality MOS structure was formed by a continuous process in vacuum of laser crystallization, plasma treatment, and MOS interface formation. Next, an element isolation step is performed to electrically insulate the TFT elements from each other. Here, as shown in FIG. 1, the insulating film and the poly-Si film are continuously etched. After a pattern is formed on the insulating film (105) by photolithography, SiO or SiO2 is formed by wet or dry etching.₂Etch. Subsequently, the poly-Si film is etched by dry etching. Here, SiO₂Since the two layers of the poly-Si film and the poly-Si film are etched, care must be taken so that the edge shape after the etching does not become wrinkled.
[0040]
(6. Formation of gate insulating film)
Island-like SiO₂After the poly-Si film is formed, a gate insulating film (106) is further formed on the entire surface of the substrate. Examples of the method for forming the gate insulating film include an ECR plasma CVD method and a parallel plate RF discharge plasma CVD method. Alternatively, the insulating film may be formed by again depositing SiO in oxygen radicals.
[0041]
(7. Subsequent steps)
Subsequently, a thin film to be the gate electrode (107) is deposited by the PVD method or the CVD method. This material has a low electric resistance and is desired to be stable to a heat process of about 350 ° C., and a high melting point metal such as tantalum, tungsten, or chromium is suitable. Further, when the source and drain are formed by ion doping, the thickness of the gate electrode needs to be about 700 nm in order to prevent hydrogen channeling. Among the refractory metals, tantalum is most suitable when it becomes a material that does not cause cracks due to film stress even if it has a film thickness of 700 nm. After depositing a thin film to be a gate electrode, patterning is performed, and subsequently impurity ion implantation is performed on the semiconductor film to form source / drain regions (108, 109). At this time, since the gate electrode is a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. Impurity ion implantation uses an ion doping method in which hydride and hydrogen of an implanted impurity element are implanted using a mass non-separable ion implanter, and ion implantation in which only a desired impurity element is implanted using a mass separated ion implanter. Two types of law can be applied. The source gas for the ion doping method is phosphine (PH) having a concentration of about 0.1% to about 10% diluted in hydrogen._Three) And diborane (B₂H₆) Of the implanted impurity element such as In the ion implantation method, only a desired impurity element is implanted, and then hydrogen ions (protons and hydrogen molecular ions) are implanted. As described above, in order to keep the MOS interface and the gate insulating film stable, it is preferable that the substrate temperature at the time of ion implantation is 350 ° C. or lower, regardless of the ion doping method or the ion implantation method. On the other hand, in order to always stably activate the implanted impurities at a low temperature of 350 ° C. or lower (this is referred to as low-temperature activation in the present application), the substrate temperature at the time of ion implantation is desirably 200 ° C. or higher. In order to reliably activate impurity ions implanted at a low concentration at a low temperature, such as channel doping to adjust the threshold voltage of the transistor or creation of an LDD structure, it is necessary to The substrate temperature must be 250 ° C. or higher. When ion implantation is performed in such a state where the substrate temperature is high, recrystallization occurs at the same time as crystal breakage accompanying ion implantation of the semiconductor film, and as a result, it is possible to prevent the ion implantation portion from becoming amorphous. It is. That is, the ion-implanted region remains as crystalline after the implantation, and the implanted ions can be activated even if the subsequent activation temperature is as low as about 350 ° C. or less. When a CMOS TFT is formed, one of NMOS and PMOS is alternately covered with a mask using an appropriate mask material such as polyimide resin, and each ion implantation is performed by the method described above.
[0042]
Further, there is laser activation that irradiates an excimer laser or the like as an efficient method for activating impurities. This is a method of activating impurities by melting and solidifying doped poly-Si in the source and drain portions by laser irradiation through an insulating film.
[0043]
Next, contact holes are formed on the source / drain, and source / drain extraction electrodes (110, 111) and wirings are formed by a PVD method, a CVD method, or the like to complete the thin film transistor.
[0044]
【Example】
The semiconductor device manufacturing apparatus of the present invention will be described with reference to FIG. The vacuum vessel (400) is evacuated (418) by a turbo molecular pump and a dry pump. The substrate to be processed (401) is a 300 mm × 300 mm square general-purpose non-alkali glass, is held by a substrate holder (402) with a heating mechanism, and is movable in the XY direction. The XY stage is configured to be driven by an external motor (403) installed on the atmosphere side via a ball screw (404) so that sufficient torque can be obtained. A quartz laser light transmission window (409) is provided for laser crystallization of the silicon film on the substrate surface, and excimer laser light (410) is irradiated through the window. When this window is repeatedly irradiated with laser, the ablated silicon adheres to the inside (vacuum side), resulting in a decrease in transmittance. For this reason, a coil (408) is attached to the atmosphere side near this window, and if the transmittance of the window decreases, SF₆Etching of the deposited silicon is performed by inductively coupled plasma discharge while flowing gas. Since this inductively coupled discharge mechanism can naturally also be used as a radical source, a movable mesh (416) that can be installed when necessary is provided on the substrate side of the discharge region. A movable electrode (415) is provided for defect reduction processing of the laser-crystallized semiconductor film. This electrode can be moved to the front position of the substrate after laser irradiation. In this state, parallel plate type RF discharge is performed, and the defect in the semiconductor film is electrically inactivated. Since a window for laser transmission is installed at a position in front of the substrate, the SiO vacuum deposition cell is disposed at a position where the molecular beam is irradiated from an oblique direction with respect to the substrate. The SiO vacuum deposition cell includes a crucible (406) for holding SiO powder, a crucible temperature monitor thermocouple, a heating power source (407), and a shutter (405). In addition, the position of the SiO vacuum deposition cell can be moved in the front-rear direction as needed. In addition, since continuous filament use in an oxidizing atmosphere causes significant deterioration of the filament, a small vacuum pump for working exhaust is provided. As a result, the filament portion is maintained at a high vacuum, so that deterioration can be suppressed. The radical source winds a coil (420) around a ceramic discharge chamber (421) and supplies RF to the coil (420) to generate inductively coupled plasma. By this method, high-density plasma having an electron density of 1011 (cm −3) can be generated, and the plasma is confined in the discharge region by the mesh (416). Some high-energy electrons pass through the mesh and reach the reaction chamber, but are immediately used for ionization of neutral gas. Therefore, the plasma on the reaction chamber has a very low density and low electron temperature, which can be used to form MOS interfaces. It is fully applicable to the low damage process. On the other hand, radicals that are neutral particles pass through the mesh and diffuse in a large amount to the reaction chamber side, so that the radicals are dominant in the reaction on the substrate surface.
[0045]
  Next, an embodiment of the semiconductor device manufacturing method of the present invention will be described with reference to FIGS. Although the substrate and the base protective film used in the present invention are in accordance with the above description, 300 mm × 300 mm square general-purpose non-alkali glass (101, 401) is used here as an example of the substrate. First, a base protective film (102) that is an insulating material is formed on a substrate (101). Here, a silicon oxide film having a thickness of about 200 nm is deposited by ECR-PECVD at a substrate temperature of 150.degree. Next, a semiconductor film (103) such as an intrinsic silicon film to be an active layer of the thin film transistor later is deposited. The thickness of the semiconductor film is about 50 nm. In this example, using a high vacuum type LPCVD apparatus, disilane (Si₂H₆) Is flowed at 200 sccm, and an amorphous silicon film (103) is deposited at a deposition temperature of 425.degree. First, in a state where the reaction chamber of the high vacuum LPCVD apparatus is set to 250 ° C., a plurality of (for example, 17) substrates are arranged inside the reaction chamber with the front side facing downward. After this, the operation of the turbo molecular pump is started. After the turbomolecular pump reaches steady rotation, the temperature in the reaction chamber is increased from 250 ° C. to a deposition temperature of 425 ° C. over about 1 hour. During the first 10 minutes after the start of temperature increase, no gas is introduced into the reaction chamber and the temperature is increased in vacuum, and then nitrogen gas having a purity of 99.9999% or more is continuously supplied at 300 SCCM. The equilibrium pressure in the reaction chamber at this time is 3.0 × 10^-3It is Torr. After reaching the deposition temperature, the source gas disilane (Si₂H₆) For 200 sccm, and diluting helium (He) with a purity of 99.9999% or more for 1000 sccm. The pressure in the reaction chamber immediately after the start of deposition is about 0.85 Torr. As the deposition proceeds, the pressure in the reaction chamber gradually increases, and the pressure immediately before the end of the deposition is approximately 1.25 Torr. The silicon film (103) thus deposited has a film thickness variation within ± 5% within a 286 mm square area excluding the peripheral part of the substrate of about 7 mm.
[0046]
Next, laser crystallization is performed. Prior to this, the amorphous silicon film is immersed in a hydrofluoric acid solution, and the natural oxide film on the semiconductor film (103) is etched. In general, the surface on which the silicon film is exposed is very unstable, and easily reacts with the atmospheric substance holding the silicon thin film. Therefore, it is necessary to stabilize not only the natural oxide film but also the exposed silicon film surface in the pretreatment with laser irradiation. For this purpose, treatment with a hydrofluoric acid solution is desirable. The mixing ratio of hydrofluoric acid with pure water is 1:30. After being immersed in the hydrofluoric acid solution for about 20 to 30 seconds, pure water washing is immediately performed for 10 to 20 minutes. After this, pure water is removed with a spinner. As a result, the surface of the silicon film becomes a stabilized surface terminated with hydrogen atoms.
[0047]
Next, laser light is irradiated. In this example, xenon chloride (XeCl) excimer laser (wavelength: 308 nm) is irradiated. The intensity half width (half width with respect to time) of the laser pulse is 25 ns. After the substrate is set in the vacuum container (400) of the above-described semiconductor element manufacturing apparatus, vacuum evacuation is performed. After evacuation, the substrate temperature is raised to 250 ° C. The laser irradiation area is a square of 10 mm square, and the energy density on the irradiated surface is 160 mJ / cm.² It is. Irradiation is repeated while overlapping the laser light by 90% (that is, by 1 mm for each irradiation) (see FIG. 2). In this way, the amorphous silicon of the entire substrate having a side of 300 mm is crystallized. A second laser irradiation is performed using the same irradiation method. The second energy density is 180 mJ / cm²It is. Repeat this for the third and fourth times and about 20 mJ / cm.²While gradually increasing the irradiation energy density, the final energy density is 440 mJ / cm.²The laser irradiation is terminated. 450 mJ / cm here²When high energy exceeding the irradiation laser energy density was irradiated, the p-Si grains were microcrystallized, so that further energy irradiation was avoided.
[0048]
Next, hydrogen gas is introduced into the vacuum vessel. In this example, 99.999% hydrogen gas was introduced from the mass flow controller, and the pressure in the chamber was adjusted to 1 (torr). In this state, a parallel plate electrode (415) movable in a vacuum is moved to the front of the substrate, and a 13.56 MHz RF is applied to the parallel plate electrode, thereby discharging, and defects in the laser-crystallized poly-Si film by hydrogen. Terminate. The substrate temperature is 250 ° C., and the input RF power is 3 W / cm.²It was. Since hydrogen can diffuse into the film for a sufficiently short time, the defects existing at the deep position of the poly-Si film and at the interface with the base layer are effectively terminated by the treatment for 160 seconds.
[0049]
  Next, the MOS interface forming process is executed while maintaining the vacuum. 10 inside the chamber^-7(Torr) Exhaust to a degree of vacuum. In the SiO vacuum deposition apparatus, a crucible (406) containing 200 mesh and 99.99% purity SiO powder is heated from 1000 ° C. to 1200 ° C. using a tantalum wire with the shutter (405) closed. In this state, 1 sccm is introduced while controlling oxygen gas in the chamber with a mass flow controller, and the pressure is 1 × 10.^-Four(Torr). Oxygen gas was also supplied to the radical generation source, and oxygen radicals were generated in the ceramic discharge chamber (421) by the inductively coupled discharge (power 300 W) under the same pressure. The plasma is confined in the discharge chamber (421), but in order to form the MOS interface of the poly-Si film by the neutral oxygen radicals that diffuse, the substrate is scanned by the XY stage while generating oxygen radicals. I did it. The substrate scan was moved in the X axis direction at a speed of 1 cm per second, then moved 10 cm in the Y direction, and again moved in the X direction at a speed of 1 cm per second. In this way the entire board surfaceInThe silicon radical surface was treated with oxygen radicals. Thereafter, the shutter (405) of the SiO vacuum deposition cell was opened, and the substrate was irradiated with a SiO molecular beam to form a first-layer gate insulating film (105) of 30 nm. The distribution of the insulating film formed by the SiO vacuum deposition cell showed a Gaussian distribution shape with a half width of 6 cm. Accordingly, the SiO vacuum deposition was started in oxygen radicals, and at the same time, the insulating film was formed while moving the substrate in the X-axis direction at a speed of 0.2 cm per second. When the operation in the X direction was completed, the substrate was moved 6 cm in the Y direction, and an insulating film was formed while moving again in the X direction at a speed of 0.2 cm per second. By this method, an insulating film having a uniform film thickness was formed on the entire surface of the substrate.
[0050]
Next, the substrate was taken out from the vacuum vessel, and the poly-Si film and the first insulating layer were continuously etched. Subsequently, in the present example, the second layer insulating film (106) was deposited to a thickness of 70 nm at a substrate temperature of 350 ° C. by a parallel plate type rf discharge PECVD method. As the source gas, TEOS (Si- (O-CH₂-CH_Three)_Four) And oxygen (O₂) Was used. Subsequently, a thin film to be the gate electrode (107) is deposited by the PVD method or the CVD method. Usually, since the gate electrode and the gate wiring are made of the same material and in the same process, it is desirable that this material has a low electric resistance and is stable to a heat process of about 350 ° C. In this example, a tantalum thin film having a thickness of 600 nm is formed by sputtering. The substrate temperature when forming the tantalum thin film is 180 ° C., and an argon gas containing 6.7% nitrogen gas is used as the sputtering gas. The tantalum thin film thus formed has an α structure in crystal structure and a specific resistance of approximately 40 μΩcm. After depositing a thin film to be a gate electrode, patterning is performed, and subsequently impurity ion implantation is performed on the semiconductor film to form source / drain regions (108, 109) and a channel region. At this time, since the gate electrode is a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. The source gas for the ion doping method is phosphine (PH) having a concentration of about 0.1% to about 10% diluted in hydrogen._Three) And diborane (B₂H₆) Of the implanted impurity element such as In this example, aiming at NMOS formation, an ion doping apparatus is used to dilute 5% phosphine (PH_Three) At an acceleration voltage of 100 keV. PH_Three ⁺And H₂ ⁺The total ion implantation amount including ions is 1 × 10¹⁶cm^-2It is.
[0051]
Next, contact holes are formed on the source / drain, and source / drain extraction electrodes (110, 111) and wirings are formed by a PVD method, a CVD method, or the like to complete the thin film transistor.
[0052]
In the prior art, an effective process for forming a high-quality MOS interface has not been clarified. However, as described above, by using the semiconductor device manufacturing apparatus and the semiconductor device manufacturing method of the present invention, it is possible to form an extremely high quality MOS interface. As a result, a field effect transistor with high mobility and low threshold voltage can be manufactured, and an ultra-low power consumption circuit can be realized.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a field effect transistor of the present invention.
FIG. 2 shows a laser beam irradiation method during laser crystallization.
FIG. 3 shows a laser beam irradiation method during laser crystallization.
FIG. 4 is a diagram showing a semiconductor device manufacturing apparatus according to the present invention.
FIG. 5 is a diagram illustrating a SiO vacuum deposition cell and a substrate moving method according to the present invention.
FIG. 6 shows an example of CV characteristics of a MOS capacitor manufactured by the MOS interface forming method of the present invention.
[Explanation of symbols]
101. . . substrate
102. . . Base insulation film
103. . . Semiconductor film
104. . . Laser light
105. . . First layer gate insulating film
106. . . Second layer gate insulating film
107. . . Gate electrode
108. . . Source
109. . . drain
110. . . Source electrode
111. . . Drain electrode
201. . . Laser irradiation area
203. . . Move in x direction
204. . . y-direction movement
301. . . Line laser beam
400. . . Vacuum vessel
401. . . Substrate to be processed
402. . . Board holder
403. . . motor
404. . . Ball screw
405. . . Shutter
406. . . Crucible
407. . . Heater power
408, 420. . . coil
409. . . Laser introduction window
410. . . Excimer laser light
411. . . Matching unit
413. . . Mass flow controller
414. . . Oxygen gas
415. . . Movable electrode
416. . . mesh

Claims

A semiconductor device manufacturing apparatus comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; a SiO vacuum deposition cell; a radical generation source; and a window for irradiating a sample with light.

A semiconductor device manufacturing apparatus comprising a stage capable of two-dimensionally scanning a substrate in a vacuum, a SiO vacuum deposition cell, a radical generation source, a window for irradiating a sample with light, and a capacitively coupled plasma discharge electrode.

The SiO vacuum deposition cell is arranged at a position where the central axis of the projected image is parallel to one of the scanning directions of the stage when the shape of the SiO vacuum deposition cell is projected onto the substrate surface. The semiconductor element manufacturing apparatus according to claim 1, wherein:

3. The semiconductor element manufacturing apparatus according to claim 1, wherein the radical generating source generates radicals by either inductively coupled plasma discharge or ECR plasma discharge.

After radical processing of the surface of the semiconductor film on the substrate is performed by scanning the substrate while generating radicals from a radical generation source, the substrate is scanned two-dimensionally while irradiating the SiO molecular beam with the SiO vacuum deposition cell. A method of manufacturing a semiconductor element, comprising forming an insulating film on a substrate.

6. The method of manufacturing a semiconductor device according to claim 5, wherein the radical is an oxygen radical.

After performing radical treatment on the surface of the semiconductor film on the substrate by scanning the substrate while generating oxygen radicals from a radical generation source, SiO molecular beam irradiation is started by the SiO vacuum deposition cell while supplying oxygen radicals continuously. A method for manufacturing a semiconductor device, comprising: forming an insulating film on the semiconductor film by two-dimensionally scanning the substrate in this state.