JP2001223208A - Semiconductor element manufacturing device and method of manufacturing the same - Google Patents

Semiconductor element manufacturing device and method of manufacturing the same

Info

Publication number
JP2001223208A
JP2001223208A JP2000030756A JP2000030756A JP2001223208A JP 2001223208 A JP2001223208 A JP 2001223208A JP 2000030756 A JP2000030756 A JP 2000030756A JP 2000030756 A JP2000030756 A JP 2000030756A JP 2001223208 A JP2001223208 A JP 2001223208A
Authority
JP
Japan
Prior art keywords
substrate
film
sio
radical
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000030756A
Other languages
Japanese (ja)
Other versions
JP3680677B2 (en
Inventor
Seiichiro Azuma
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000030756A priority Critical patent/JP3680677B2/en
Publication of JP2001223208A publication Critical patent/JP2001223208A/en
Application granted granted Critical
Publication of JP3680677B2 publication Critical patent/JP3680677B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element manufacturing device and a method by which a MOS interface of high quality can be formed at a low processing temperature. SOLUTION: A MOS interface of low interface state density is formed through an oxygen radical treatment, and an insulating film is consecutively formed through the deposition of SiO in an oxygen radical atmosphere, causing less damage in a series of processes, and the above processes are applied to a substrate of large area by the use of a substrate scanning-type device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は単結晶半導体基板上
に形成される電界効果トランジスタ、絶縁体上に形成さ
れる薄膜トランジスタおよびこれにより形成したロジッ
ク回路、メモリ回路、液晶表示装置の表示画素または液
晶駆動回路の構成素子として利用される薄膜トランジス
タ等の半導体素子の製造装置および製造方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor formed on a single crystal semiconductor substrate, a thin film transistor formed on an insulator, and a logic circuit, a memory circuit, a display pixel or a liquid crystal of a liquid crystal display formed by the same. The present invention relates to an apparatus and a method for manufacturing a semiconductor element such as a thin film transistor used as a component of a drive circuit.

【0002】[0002]

【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ(以下本願明細書中ではTFTと称する)や太
陽電池に広く利用されている。とりわけ多結晶シリコン
( poly−Si)TFTは高移動度化が可能であり
ながらガラス基板のように透明で絶縁性の基板上に作成
できるという特徴を生かして、液晶表示装置(LCD)
や液晶プロジェクターなどの光変調素子あるいは液晶駆
動用内蔵ドライバーの構成素子として広く用いられ、新
しい市場の創出に成功している。
2. Description of the Related Art Semiconductor films such as polycrystalline silicon are widely used in thin film transistors (hereinafter referred to as TFTs) and solar cells. In particular, polycrystalline silicon (poly-Si) TFTs can be formed on a transparent and insulating substrate such as a glass substrate while being able to have a high mobility, and are used for a liquid crystal display (LCD).
It is widely used as a light modulation element for LCDs and liquid crystal projectors, or as a component of a built-in driver for driving liquid crystals, and has successfully created a new market.

【0003】ガラス基板上に高性能なTFTを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。TFTの製造方法として工程最高温
度が1000℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のpoly−Siを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜(一般的に二酸化珪素)および清浄なpoly−
Siとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能TFTを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはTFTを
作成する基板が1000℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のpoly−S
i TFTは総て高価で小さい石英ガラス基板上に作成
されており、コストの問題上大型化には向かないとされ
ている。また、固相成長法では十数時間という長時間の
熱処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。
As a method of forming a high-performance TFT on a glass substrate, a manufacturing method called a high-temperature process has already been put to practical use. As a method of manufacturing a TFT, a process using a high temperature of about 1000 ° C. is generally called a high-temperature process. The features of the high-temperature process are that relatively high-quality poly-Si can be formed by solid-phase growth of silicon, and that a high-quality gate insulating film (generally silicon dioxide) and a clean poly-
That is, an interface between Si and the gate insulating film can be formed. Due to these characteristics in a high-temperature process, a high-performance TFT with high mobility and high reliability can be stably manufactured. However, in order to use a high-temperature process, a substrate on which a TFT is formed must be able to withstand a high-temperature heat process of 1000 ° C. or higher. Currently, the only transparent substrate that meets this condition is quartz glass. For this reason, the recent poly-S
All iTFTs are formed on a small and expensive quartz glass substrate, and are not suitable for a large size due to cost issues. In addition, the solid phase growth method requires a heat treatment for a long time of about ten hours, and there is a problem that productivity is extremely low. In addition, in this method, since the entire substrate is heated for a long time, thermal deformation of the substrate becomes a big problem, and there is a problem that it is not possible to use a substantially inexpensive large glass substrate. Also hinder cost reduction.

【0004】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のpoly−Si TFTを実現し
ようとしているのが低温プロセスと呼ばれる技術であ
る。比較的安価な耐熱性ガラス基板を使うために、工程
最高温度としておおむね600℃以下のpoly−Si
TFT製造プロセスを一般に低温プロセスと呼ぶ。低
温プロセスでは発振時間が極短時間のパルスレーザーを
用いてシリコン膜の結晶化をおこなうレーザー結晶化技
術が広く使われている。レーザー結晶化とは、ガラス基
板上のアモルファスシリコン膜に高出力のパルスレーザ
ー光を照射することによって瞬時に溶融させ、これが凝
固する過程で結晶化する性質を利用する技術である。最
近ではガラス基板上のアモルファスシリコン膜にエキシ
マレーザービームをくり返し照射しながらスキャンする
ことによって大面積のpoly−Si膜を作成する技術
が広く使われるようになった。また、ゲート絶縁膜とし
てはプラズマCVDをもちいた成膜方法で比較的高品質
の二酸化珪素(SiO2)膜が成膜可能となり実用化へ
の見通しが得られるほどになった。これらの技術によっ
て、現在では一辺が数十センチほどもある大型のガラス
基板上にpoly−Si TFTが作成可能となってい
る。
On the other hand, a technique called a low-temperature process is intended to solve the above-mentioned disadvantages of the high-temperature process and to realize a poly-Si TFT with high mobility. In order to use a relatively inexpensive heat-resistant glass substrate, poly-Si with a process maximum temperature of approximately 600 ° C or less
The TFT manufacturing process is generally called a low temperature process. In a low-temperature process, a laser crystallization technique for crystallizing a silicon film using a pulse laser having an extremely short oscillation time is widely used. Laser crystallization is a technique that utilizes the property that an amorphous silicon film on a glass substrate is instantaneously melted by irradiating it with a high-power pulsed laser beam and then crystallized in the process of solidification. Recently, a technique of forming a large-area poly-Si film by scanning while repeatedly irradiating an amorphous silicon film on a glass substrate with an excimer laser beam has been widely used. Further, as a gate insulating film, a silicon dioxide (SiO 2) film of relatively high quality can be formed by a film forming method using plasma CVD, and the prospect of practical use can be obtained. With these techniques, a poly-Si TFT can now be formed on a large-sized glass substrate having a side of about several tens of centimeters.

【0005】しかし、この低温プロセスで問題となるの
はレーザー結晶化したpoly−Si膜は高い欠陥密度
を有しており、これがTFTの移動度、閾値電圧を大き
く左右する要因となることである。詳細に調べた結果、
レーザー結晶化poly−Si膜中には1018〜1019
(cm-3)の高い密度で欠陥が存在していることが分か
った。これは現在よく使われる50nmのpoly−S
i膜を想定した場合、面密度にして5×1011〜5×1
12(cm-2)の値になる。更に重大な課題として、T
FTのMOS界面にも高密度の界面順位が存在する。そ
の値はおよそ1012(cm-2)程度である。これからわ
かるように、MOS界面およびpoly−Si膜中の両
方に同程度の高い密度で欠陥が存在している。電界効果
トランジスタの場合、ゲート電極に電圧を印加するとM
OSキャパシタ容量によって決まるキャリアが半導体側
に誘起される。しかし半導体側、すなわちpoly−S
i膜およびMOS界面に欠陥があると、誘起されたキャ
リアがこれら欠陥に捕獲され伝導に寄与できない。結果
として、より高いゲート電圧を印加し、欠陥よりも多く
のキャリアを誘起してやらないとドレイン電流が得られ
ないことになる。これがTFTの閾値電圧を高くしてい
る原因である。現状では上記欠陥を積極的に制御する有
効な手段がないため、TFTの閾値電圧が高い、あるい
はロット間でのばらつきが大きいという結果を招き、こ
れが現在の製造プロセスでの最大の問題となっている。
現状としてレーザー結晶化poly−Si膜を用いて作
製したTFTの閾値電圧はおおむね3〜4V程度であ
る。閾値電圧を例えば1V程度に下げることができれば
TFTで作製した回路の駆動電圧を現在の3分の1以下
に下げることができる。回路の消費電力は駆動電圧の2
乗に比例するので、駆動電圧を3分の1以下に下げるこ
とができれば消費電力を10分の1ちかくに飛躍的に下
げることが可能となるのである。こうすることによっ
て、例えば携帯情報機器向けのディスプレイに適した超
低消費電力の液晶ディスプレイが実現できるのである。
このような目的を達成するためには、poly−Siお
よびMOS界面の欠陥面密度を共に1010(cm-2)程
度にまで低減することが求められる。
However, the problem with this low-temperature process is that the laser-crystallized poly-Si film has a high defect density, which greatly affects the mobility and threshold voltage of the TFT. . After a detailed investigation,
10 18 to 10 19 is contained in the laser-crystallized poly-Si film.
It was found that defects were present at a high density of (cm −3 ). This is a 50nm poly-S which is currently used
Assuming an i film, the surface density is 5 × 10 11 to 5 × 1
It will be a value of 0 12 (cm -2 ). As a more serious task, T
The FT MOS interface also has a high-density interface order. Its value is about 10 12 (cm −2 ). As can be seen, defects exist at the same high density both in the MOS interface and in the poly-Si film. In the case of a field effect transistor, when a voltage is applied to the gate electrode, M
Carriers determined by the OS capacitor capacitance are induced on the semiconductor side. However, the semiconductor side, that is, poly-S
If there are defects at the i film and the MOS interface, the induced carriers are trapped by these defects and cannot contribute to conduction. As a result, a drain current cannot be obtained unless a higher gate voltage is applied to induce more carriers than defects. This is the reason why the threshold voltage of the TFT is increased. At present, there is no effective means for actively controlling the above defects, which results in a high threshold voltage of the TFT or a large variation between lots, which is the biggest problem in the current manufacturing process. I have.
At present, the threshold voltage of a TFT manufactured using a laser-crystallized poly-Si film is about 3 to 4 V. If the threshold voltage can be reduced to, for example, about 1 V, the driving voltage of a circuit made of a TFT can be reduced to one third or less of the current level. The power consumption of the circuit is 2 of the drive voltage.
Since it is proportional to the power, if the driving voltage can be reduced to one third or less, the power consumption can be drastically reduced to about one tenth. By doing so, for example, an ultra-low power consumption liquid crystal display suitable for a display for a portable information device can be realized.
In order to achieve such an object, it is required to reduce both the defect surface densities at the poly-Si and MOS interfaces to about 10 10 (cm −2 ).

【0006】前述の課題を解決するために従来技術とし
て、例えば特開昭61−260625がある。これはシ
リコン膜と絶縁膜の積層構造にレーザー照射をおこなう
ことによって、シリコン−絶縁膜界面の改質をおこなう
技術を開示したものである。レーザーによってシリコン
膜を加熱し界面改質をおこなうものであるが、このよう
な方法では既にシリコン−絶縁膜の構造が形成されてい
る状態で局所的加熱をおこなうので、界面におけるシリ
コン原子と酸素原子の結合の再構成化が難しく界面順位
密度を十分には低減できないと言う欠点がある。
As a prior art for solving the above-mentioned problem, there is Japanese Patent Application Laid-Open No. 61-260625, for example. This discloses a technique for modifying a silicon-insulating film interface by irradiating a laser to a laminated structure of a silicon film and an insulating film. The silicon film is heated by a laser to modify the interface. In such a method, local heating is performed in a state where the silicon-insulating film structure is already formed. However, there is a drawback that it is difficult to reconstruct the bond of the compound and the interface order density cannot be sufficiently reduced.

【0007】[0007]

【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、低温プロセスでレーザー結晶化poly
−Siの膜中欠陥およびMOS界面の欠陥の両方を共に
低減せしめ、poly−SiTFTおよび回路の特性向
上を大面積基板に適用可能ならしめる半導体素子製造装
置および半導体素子の製造方法を与えるものである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention has been made in consideration of the above-mentioned problems, and it has been found that a laser crystallization poly by a low temperature process.
It is intended to provide a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of reducing both the defects in the film of Si and the defects at the MOS interface, and making it possible to apply the characteristics of poly-Si TFTs and circuits to large-area substrates. .

【0008】[0008]

【課題を解決するための手段】上記課題を解決する為に
請求項1記載の半導体素子製造装置は、真空中で基板を
2次元的に走査できる基板ステージおよびSiO真空蒸
着セルを具備することを特徴とする。ここで真空中とは
少なくとも大気圧より減圧状態にあることを意味する。
またここで2次元的に走査できるとは基板を第1の方向
に動かすことが可能であると同時に、これに直行する第
2の方向にも基板を動かすことが可能であることを言
う。またここでSiO真空蒸着セルとは真空中において
雰囲気圧力より高い蒸気圧をもつSiO分子線を基板方
向に拡散せしめることにより基板上に成膜をおこなう機
能を有する装置を意味する。
According to a first aspect of the present invention, there is provided an apparatus for manufacturing a semiconductor device, comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; and a SiO vacuum deposition cell. Features. Here, "in vacuum" means that the pressure is at least lower than atmospheric pressure.
Here, "scanning two-dimensionally" means that the substrate can be moved in the first direction and, at the same time, the substrate can be moved in the second direction orthogonal to the first direction. Here, the SiO vacuum deposition cell means an apparatus having a function of forming a film on a substrate by diffusing an SiO molecular beam having a vapor pressure higher than the atmospheric pressure in a vacuum toward the substrate.

【0009】上記課題を解決する為に請求項2記載の発
明は請求項1記載の半導体素子製造装置において、前記
SiO真空蒸着セルは、該SiO真空蒸着セルの形状を
基板面への投影したとき中心軸が前記ステージのどちら
かの走査方向に対して平行となるような位置に配置され
てなることを特徴とする。ここで中心軸とはSiO真空
蒸着セルから分子線が放射される方向に引いた直線をも
って中心軸とする。
According to a second aspect of the present invention, there is provided a semiconductor device manufacturing apparatus according to the first aspect, wherein the SiO vacuum deposition cell is formed by projecting a shape of the SiO vacuum deposition cell onto a substrate surface. The stage is arranged at a position where the center axis is parallel to one of the scanning directions of the stage. Here, the central axis is defined as a straight line drawn in the direction in which the molecular beam is emitted from the SiO vacuum deposition cell.

【0010】上記課題を解決する為に請求項3記載の半
導体素子製造装置は、真空中で基板を2次元的に走査で
きる基板ステージおよびSiO真空蒸着セルおよびラジ
カル発生源を具備することを特徴とする。ここでラジカ
ルとは基底状態より高いエネルギーをもち活性な状態に
ある電気的に中性な原子または分子を意味する。
According to another aspect of the present invention, there is provided an apparatus for manufacturing a semiconductor device, comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; an SiO vacuum deposition cell; and a radical generation source. I do. Here, the radical means an electrically neutral atom or molecule in an active state having higher energy than the ground state.

【0011】上記課題を解決する為に請求項4記載の発
明は、請求項3記載の半導体素子製造装置で、前記前記
ラジカル発生源は誘導結合型プラズマ放電、ECRプラ
ズマ放電のいずれかによりラジカル発生をおこなってい
ることを特徴とする。ここでECRプラズマとは電子サ
イイクロトロン共鳴法により発生させたプラズマを意味
する。
According to a fourth aspect of the present invention, there is provided a semiconductor device manufacturing apparatus according to the third aspect, wherein the radical generating source generates radicals by any of an inductively coupled plasma discharge and an ECR plasma discharge. It is characterized by performing. Here, ECR plasma means plasma generated by the electron cyclotron resonance method.

【0012】上記課題を解決する為に請求項5記載の半
導体素子製造装置は、真空中で基板を2次元的に走査で
きる基板ステージおよびSiO真空蒸着セルおよびラジ
カル発生源および試料に光照射をおこなう窓を具備する
ことを特徴とする。
According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing apparatus in which a substrate stage capable of two-dimensionally scanning a substrate in a vacuum, a SiO vacuum deposition cell, a radical generation source, and a sample are irradiated with light. It is characterized by having a window.

【0013】上記課題を解決する為に請求項6記載の半
導体素子製造装置は、真空中で基板を2次元的に走査で
きるステージおよびSiO真空蒸着セルおよびラジカル
発生源および試料に光照射をおこなう窓および容量結合
型プラズマ放電電極を具備することを特徴とする。
According to another aspect of the present invention, there is provided a semiconductor device manufacturing apparatus comprising: a stage capable of two-dimensionally scanning a substrate in a vacuum; a SiO vacuum deposition cell; and a window for irradiating light to a radical generation source and a sample. And a capacitively coupled plasma discharge electrode.

【0014】上記課題を解決する為に請求項7記載の半
導体素子の製造方法は、SiO真空蒸着セルによりSi
O分子線を照射しながら基板を走査することにより基板
上に絶縁膜を形成することを特徴とする。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of:
The method is characterized in that an insulating film is formed on a substrate by scanning the substrate while irradiating an O molecular beam.

【0015】上記課題を解決する為に請求項8記載の半
導体素子の製造方法は、ラジカル発生源によりラジカル
を発生させながら基板を走査することにより基板上の半
導体膜表面のラジカル処理をおこなうことを特徴とす
る。
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: performing radical processing on a surface of a semiconductor film on a substrate by scanning the substrate while generating radicals by a radical generating source. Features.

【0016】上記課題を解決する為に請求項9記載の発
明は請求項8記載の半導体素子の製造方法において、前
記ラジカルは酸素ラジカルであることを特徴とする。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the eighth aspect, wherein the radical is an oxygen radical.

【0017】上記課題を解決する為に請求項10記載の
半導体素子の製造方法は、ラジカル発生源により酸素ラ
ジカルを発生させながら基板を走査することにより基板
上の半導体膜表面のラジカル処理をおこなったのち、酸
素ラジカルの供給を持続したままSiO真空蒸着セルに
よりSiO分子線照射を開始し、この状態で基板を走査
することによって半導体膜上に絶縁膜を形成することを
特徴とする。
According to a tenth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a radical processing is performed on a surface of a semiconductor film on a substrate by scanning the substrate while generating oxygen radicals by a radical generating source. Thereafter, irradiation of SiO molecular beam is started by a SiO vacuum deposition cell while the supply of oxygen radicals is maintained, and an insulating film is formed on the semiconductor film by scanning the substrate in this state.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態の一例
を述べる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below.

【0019】本発明の半導体素子製造装置は減圧下で製
造プロセスを実行するために、真空排気装置のついた真
空容器を有する。装置材料はステンレスやアルミニウム
が用いられ、排気装置はターボ分子ポンプ、油拡散ポン
プ、クライオポンプとロータリーポンプ、ドライポンプ
等から構成される。半導体への不純物の影響と真空排気
速度の観点から、ターボ分子ポンプとドライポンプの組
み合わせによって真空排気をおこなうのが望ましい。該
真空容器内にはX−Yステージが具備されており、この
上に処理をおこなう基板を保持する構造となっている。
基板を保持するホルダは加熱機構も備えている方が望ま
しく、基板を最高400℃程度まで加熱できる機構が必
要とされる。X−Yステージは基板をX方向とこれに直
行するY方向に少なくとも基板直径の2〜3倍程度の距
離移動できる構成になっている。具体的には基板を保持
するホルダの下部にボールネジがあり、それぞれがX,
Y方向の駆動をおこなう。X,Y方向の基板移動速度は
それぞれ任意の速度で制御できるようになっており、最
大毎秒10cm程度の速度で基板の移動が可能である必
要がある。
The semiconductor device manufacturing apparatus of the present invention has a vacuum vessel equipped with a vacuum exhaust device for executing a manufacturing process under reduced pressure. The device material is stainless steel or aluminum, and the exhaust device is composed of a turbo molecular pump, an oil diffusion pump, a cryopump and a rotary pump, a dry pump, and the like. From the viewpoint of the influence of impurities on the semiconductor and the vacuum pumping speed, it is desirable to perform vacuum pumping using a combination of a turbo molecular pump and a dry pump. The vacuum vessel is provided with an XY stage, on which a substrate to be processed is held.
It is desirable that the holder holding the substrate also has a heating mechanism, and a mechanism capable of heating the substrate up to about 400 ° C. is required. The XY stage is configured to move the substrate in the X direction and the Y direction orthogonal thereto at least a distance of about two to three times the diameter of the substrate. Specifically, there are ball screws at the bottom of the holder that holds the substrate,
Driving in the Y direction is performed. The substrate moving speed in the X and Y directions can be controlled at an arbitrary speed, and it is necessary that the substrate can be moved at a maximum speed of about 10 cm per second.

【0020】次にSiO真空蒸着セルに付いて説明す
る。原理的にはSiOを加熱することにより分子線を発
生させ、これを基板に照射することによってSiO膜を
形成する機能をもった蒸着装置を言う。SiO真空蒸着
セルは主にパウダー状のSiOを保持するるつぼとこれ
を抵抗加熱するフィラメントから成る。るつぼはセラミ
ック製のものやPBN製のものが使用可能である。るつ
ぼの周りをリング状に取り囲むように形成されたフィラ
メントはタングステンやタンタル等の高融点金属が適し
ており、フィラメントの抵抗値は0.1〜0.5(Ω)
程度が効率的に加熱でき適している。SiOの蒸気圧が
10-4〜10-2(torr)に成るには1000℃〜1
200℃に加熱する必要がある。SiOの温度に対する
蒸気圧曲線は急峻な傾きを持っているので、安定したS
iO分子線フラックスを得るためには温度コントロール
が重要である。通常、るつぼの背後に白金温度計を設置
しるつぼの温度をモニタしながら、フィラメントに投入
する電力にフィードバックをかけてフラックスを安定化
させる。SiO真空蒸着セルの前面にはシャッタがあ
り、回転式のものがよく用いられる。SiOの加熱を開
始し、安定な分子線フラックスが得られるまでは予備加
熱をしながら徐々に温度を上げていく必要がある。不必
要なときには分子線フラックスが基板へと照射されない
ようにシャッタを閉じておき、フラックスが安定したら
シャッタを開けて成膜をおこなう。
Next, the SiO vacuum deposition cell will be described. In principle, it refers to a vapor deposition apparatus having a function of generating a molecular beam by heating SiO and irradiating it with a substrate to form an SiO film. The SiO vacuum deposition cell mainly comprises a crucible holding powdered SiO and a filament for heating the crucible by resistance. A crucible made of ceramic or PBN can be used. For the filament formed so as to surround the crucible in a ring shape, a high melting point metal such as tungsten or tantalum is suitable, and the resistance value of the filament is 0.1 to 0.5 (Ω).
The degree is suitable for efficient heating. 1000 ° C. to 1 so that the vapor pressure of SiO becomes 10 −4 to 10 −2 (torr)
It needs to be heated to 200 ° C. Since the vapor pressure curve with respect to the temperature of SiO has a steep slope, stable S
Temperature control is important for obtaining the iO molecular beam flux. Usually, a platinum thermometer is placed behind the crucible, and while monitoring the temperature of the crucible, the power supplied to the filament is fed back to stabilize the flux. A shutter is provided on the front surface of the SiO vacuum deposition cell, and a rotary type is often used. It is necessary to start heating of SiO and gradually increase the temperature while performing preheating until a stable molecular beam flux is obtained. When unnecessary, the shutter is closed so that the molecular beam flux is not irradiated on the substrate, and when the flux is stabilized, the shutter is opened to form a film.

【0021】従来、SiO蒸着はTFT製造工程に適用
された例はほとんど無い。それは成膜できる面積がかぎ
られていることと、膜の均一性を確保することが困難で
あるからである。しかしながら本発明が開示する半導体
素子の製造装置は基板を加熱しながら真空中にてX−Y
に走査する機能と共に、SiO真空蒸着セルを有する。
この構成であるがために大面積でのSiO膜の均一成膜
が可能となることを図5を用いながら説明する。例えば
SiOフラックスの方向(中心軸)(511)と平行な
Y方向(503)に基板(501)を移動しながらSi
O真空蒸着をすると、図に模式的に示すような3次元膜
厚プロファイル(500)が得られる。SiO真空蒸着
セル(510)は図示のように斜め方向の配置で使用す
ることが多いが、その形状を基板面への投影したとき中
心軸が前記ステージのどちらかの走査方向に対して平行
となるような位置に配置し、X−Yステージとの相対的
な位置関係を図示のようにすることによって、Y方向の
均一化が可能となる。次に基板をX方向(502)に適
当量ずらし、再度Y方向(503)に基板を移動させな
がらSiO蒸着をおこなう。ここで適当量とは図5下に
示すように、X方向のSiO膜厚分布から丁度半値幅に
相当する距離のことである。このよにX方向に適当量ず
らしながら505→506→507・・・と成膜を繰り返
すことにより、最終的にはX方向の膜厚分布も均一化
(508)され、基板全面に均一な膜厚でSiO膜を形
成することが可能となるのである。
Conventionally, there is almost no example in which SiO deposition is applied to a TFT manufacturing process. This is because the area in which the film can be formed is limited, and it is difficult to ensure the uniformity of the film. However, the semiconductor device manufacturing apparatus disclosed in the present invention employs an X-Y
It has a SiO vacuum deposition cell with the function of scanning.
With reference to FIG. 5, a description will be given, with reference to FIG. 5, of the fact that this structure enables uniform formation of a SiO film over a large area. For example, while moving the substrate (501) in the Y direction (503) parallel to the direction (center axis) (511) of the SiO flux,
When O vacuum deposition is performed, a three-dimensional film thickness profile (500) as schematically shown in the figure is obtained. The SiO vacuum deposition cell (510) is often used in an oblique direction as shown in the figure, but when its shape is projected on the substrate surface, the center axis is parallel to one of the scanning directions of the stage. By arranging them at such positions and making the relative positional relationship with the XY stage as shown in the figure, uniformization in the Y direction becomes possible. Next, the substrate is shifted in the X direction (502) by an appropriate amount, and SiO evaporation is performed while moving the substrate in the Y direction (503) again. Here, as shown in the lower part of FIG. 5, the appropriate amount is a distance corresponding to just the half width from the SiO film thickness distribution in the X direction. By repeating the film formation in the order of 505 → 506 → 507... While shifting in an appropriate amount in the X direction, the film thickness distribution in the X direction is finally made uniform (508), and a uniform film is formed on the entire surface of the substrate. This makes it possible to form a thick SiO film.

【0022】次にラジカル発生源に付いて説明する。ラ
ジカルはプラズマ放電や熱フィラメント、光励起などに
よって発生することができるが、比較的容易に効率的ラ
ジカルを供給ができることからプラズマをラジカル源と
して用いる場合が多い。プラズマはRF放電によって簡
単に発生可能であるが、本発明に適用可能なプラズマ発
生方法としては誘導結合型プラズマおよびECRプラズ
マがある。その理由はプラズマ放電を10-3(tor
r)以下の低圧力領域においても持続可能だからであ
る。本発明の半導体素子製造装置は前述のSiO真空蒸
着装置とラジカル発生源を同一真空チャンバに具備する
ため、これら2つの装置が同一圧力下で効率的に動作す
る必要がある。先に述べたようにSiOの飽和蒸気圧は
10-4〜10 -2(torr)程度であるため、ラジカル
発生源は同程度の圧力範囲で効率的にラジカルを発生で
きる能力が要求される。成膜装置でよく用いられる平行
平板型RF放電は容量結合型の放電であるため動作圧力
範囲が10-2〜1(torr)と高く、低圧力領域では
放電維持が困難なため、本発明のラジカル源としては適
さない。またプラズマの電子密度も1010(cm-3)と
一般的に低いこともラジカルの効率的発生には不利であ
る。一方、誘導結合型プラズマとECRプラズマはどち
らも10-4〜10-2(torr)の低圧力で放電が可能
で、しかも1012(cm-3)の電子密度を持つプラズマ
を発生できるので高効率なラジカル発生ができる。これ
らの理由から、本発明のラジカル源としては誘導結合型
プラズマとECRプラズマがもっともふさわしい。
Next, the radical generating source will be described. La
Zical is used for plasma discharge, hot filament, light excitation, etc.
But can be generated relatively easily
Because plasma can be supplied, plasma can be used as a radical source.
Often used. Plasma is simplified by RF discharge
Plasma generation that can only be generated, but is applicable to the present invention
Raw methods include inductively coupled plasma and ECR plasma.
There is a ma. The reason is that a plasma discharge of 10-3(Tor
r) It can be sustained even in the low pressure range below
You. The semiconductor device manufacturing apparatus according to the present invention employs the above-described SiO vacuum evaporation.
Equip the same vacuum chamber with the deposition device and the radical generation source
Therefore, these two devices operate efficiently under the same pressure.
Need to be As mentioned earlier, the saturated vapor pressure of SiO is
10-Four-10 -2(Torr)
The source can efficiently generate radicals in the same pressure range.
Ability is required. Parallel often used in film forming equipment
Since the flat plate type RF discharge is a capacitively coupled discharge, the operating pressure
Range is 10-2~ 1 (torr), and in the low pressure region
Since it is difficult to maintain discharge, it is suitable as a radical source in the present invention.
Not. Also, the electron density of the plasma is 10Ten(Cm-3)When
In general, a low level is disadvantageous for efficient radical generation.
You. On the other hand, inductively coupled plasma and ECR plasma
Ramo 10-Four-10-2Discharge at low pressure (torr)
And 1012(Cm-3Plasma with electron density of
Can be generated, so that radical generation can be performed with high efficiency. this
For these reasons, the radical source of the present invention is an inductively coupled radical source.
Plasma and ECR plasma are the most suitable.

【0023】一般的にラジカル源はプラズマ放電により
励起状態にある中性粒子を得るが、放電領域と処理領域
はメッシュ等によって区切るのが普通である。これはプ
ラズマを放電領域に閉じ込め、中性のラジカルが拡散に
より基板上に到達し、荷電粒子の無い(若しくは非常に
少ない)状態で反応を起こさせるためである。プラズマ
中には高エネルギーのイオンが存在しており、そのエネ
ルギーは一般的に原子同士の結合エネルギーより高いも
のが相当量含まれている。これらのイオンエネルギーを
積極的に利用するプロセスもあるが、本発明が適用され
る、MOS界面の形成にはできる限りイオンダメージを
低減することが重要である。このため、誘導結合型プラ
ズマ、ECRプラズマは放電領域のみに閉じ込め、プロ
セス領域とはメッシュにより区切るのが望ましい。更に
このメッシュは容量を介して接地電位に接続することに
よりハイパスフィルターを形成すれば、メッシュの電位
は高周波変動電位に振られること無く安定化することが
可能となる。
Generally, a radical source obtains neutral particles in an excited state by plasma discharge, but the discharge region and the processing region are usually separated by a mesh or the like. This is because the plasma is confined in the discharge region, neutral radicals reach the substrate by diffusion, and cause a reaction without (or very little) charged particles. High-energy ions are present in the plasma, and generally contain a considerable amount of energy higher than the bonding energy between atoms. Although there is a process for positively utilizing these ion energies, it is important to reduce ion damage as much as possible in forming a MOS interface to which the present invention is applied. For this reason, it is desirable that the inductively coupled plasma and ECR plasma be confined only in the discharge region and separated from the process region by a mesh. Furthermore, if this mesh is connected to a ground potential via a capacitor to form a high-pass filter, the potential of the mesh can be stabilized without swinging to a high-frequency fluctuation potential.

【0024】ラジカル源は高効率でラジカルを発生する
必要から、一般的には直径10cm以下程度の放電領域
のものが多い。従ってこれを大面積基板に適用するため
に本発明の半導体素子の製造装置は基板を走査すること
によって小さいラジカル源を用いつつ大面積基板のラジ
カル処理が可能となるのである。特にSiO真空蒸着セ
ルと併用することによって、これまで大面積成膜に不向
きとされていた真空蒸着を大面積処理に適用せしめると
同時に、低ダメージプロセスであるSiO真空蒸着法と
低ダメージで反応エネルギー供給の役割を果たすラジカ
ル処理の相乗効果により低温プロセスでありながら高品
質のMOS界面および絶縁膜の形成を実現できるのであ
る。
Since the radical source needs to generate radicals with high efficiency, the discharge source generally has a diameter of about 10 cm or less. Therefore, in order to apply this to a large-area substrate, the semiconductor device manufacturing apparatus of the present invention can perform radical processing on a large-area substrate by using a small radical source by scanning the substrate. In particular, by using it in combination with an SiO vacuum deposition cell, it is possible to apply vacuum deposition, which was previously unsuitable for large-area deposition, to large-area processing, and at the same time, to use a low-damage SiO vacuum deposition method and a low-damage reaction energy. Due to the synergistic effect of the radical treatment that plays a role of supply, the formation of a high-quality MOS interface and an insulating film can be realized even in a low-temperature process.

【0025】次に、本発明の半導体素子の製造方法に付
いて図1にそって述べる。
Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG.

【0026】(1.半導体薄膜の形成)本願発明の実施
のためには通常、基板(101)の上に下地保護膜(1
02)を形成しその上に半導体薄膜(103)を形成す
るので、この一連の形成方法について説明する。
(1. Formation of Semiconductor Thin Film) In order to carry out the present invention, a base protective film (1) is usually formed on a substrate (101).
02) and a semiconductor thin film (103) are formed thereon. A series of forming methods will be described.

【0027】本発明を適応し得る基板(101)として
は金属等の導電性物質、シリコン・カーバイト(Si
C)やアルミナ(Al23)や窒化アルミニウム(Al
N)等のセラミック材料、溶融石英やガラス等の透明ま
たは非透明絶縁性物質、シリコンウェーハー等の半導体
物質、並びにそれを加工したLSI基板等が可能であ
る。半導体膜は基板上に直接又は下地保護膜や下部電極
等を介して堆積する。
The substrate (101) to which the present invention can be applied is a conductive substance such as a metal, silicon carbide (Si).
C), alumina (Al 2 O 3 ), aluminum nitride (Al
Ceramic materials such as N), transparent or non-transparent insulating materials such as fused quartz and glass, semiconductor materials such as silicon wafers, and LSI substrates processed therefrom are possible. The semiconductor film is deposited directly on the substrate or via a lower protective film, a lower electrode, and the like.

【0028】下地保護膜(102)としては酸化硅素膜
(SiOX:0<x≦2)や窒化硅素膜(Si3X:0
<x≦4)等の絶縁性物質が挙げられる。TFTなどの
薄膜半導体装置を通常のガラス基板上に作成する場合の
様な半導体膜への不純物制御が重要である時、ガラス基
板中に含まれているナトリウム(Na)等の可動イオン
が半導体膜中に混入しない様に下地保護膜を形成した後
に半導体膜を堆積する事が好ましい。同じ事情は各種セ
ラミック材料を基板として用いる場合にも通ずる。下地
保護膜はセラミック中に添加されている焼結助材原料な
どの不純物が半導体部に拡散及び混入するのを防止する
のである。金属材料などの導電性材料を基板として用
い、且つ半導体膜が金属基板と電気的に絶縁されていな
ければならない場合には、絶縁性を確保する為に当然下
地保護膜は必要不可欠である。更に半導体基板やLSI
素子上に半導体膜を形成する時にはトランジスタ間や配
線間の層間絶縁膜が同時に下地保護膜でもある。
As the underlying protective film (102), a silicon oxide film (SiO x : 0 <x ≦ 2) or a silicon nitride film (Si 3 N x : 0)
<X ≦ 4). When it is important to control impurities in a semiconductor film, such as when a thin-film semiconductor device such as a TFT is formed on a normal glass substrate, mobile ions such as sodium (Na) contained in the glass substrate are removed from the semiconductor film. It is preferable to deposit a semiconductor film after forming a base protective film so as not to mix in the semiconductor film. The same situation applies when various ceramic materials are used as the substrate. The underlayer protective film prevents impurities such as a sintering aid material added to the ceramic from diffusing and mixing into the semiconductor portion. When a conductive material such as a metal material is used as a substrate and the semiconductor film must be electrically insulated from the metal substrate, a base protective film is indispensable to ensure insulation. In addition, semiconductor substrates and LSI
When a semiconductor film is formed on an element, an interlayer insulating film between transistors and between wirings is also a base protective film.

【0029】下地保護膜はまず基板を純水やアルコール
などの有機溶剤で洗浄した後、基板上に常圧化学気相堆
積法(APCVD法)や低圧化学気相堆積法(LPCV
D法)、プラズマ化学気相堆積法(PECVD法)等の
CVD法或いはスパッター法等で形成する。 下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を250℃程度から450℃程度としてモノ
シラン(SiH4 )や酸素を原料として堆積し得る。プ
ラズマ化学気相堆積法やスパッター法では基板温度は室
温から400℃程度である。下地保護膜の膜厚は基板か
らの不純物元素の拡散と混入を防ぐのに十分な厚さが必
要で、その値は最小で100nm程度以上である。ロッ
ト間や基板間のばらつきを考慮すると200nm程度以
上が好ましく、300nm程度あれば保護膜としての機
能を十分に果たし得る。下地保護膜がIC素子間やこれ
らを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常4
00nmから600nm程度の膜厚となる。絶縁膜が余
りにも厚くなると絶縁膜のストレスに起因するクラック
が生ずる。その為最大膜厚は2μm程度が好ましい。生
産性を考慮する必要が強い場合、絶縁膜厚は1μm程度
が上限である。
The undercoat protective film is first washed with an organic solvent such as pure water or alcohol, and then is deposited on the substrate by atmospheric pressure chemical vapor deposition (APCVD) or low pressure chemical vapor deposition (LPCV).
D method), a CVD method such as a plasma enhanced chemical vapor deposition method (PECVD method), or a sputtering method. When a silicon oxide film is used as the base protective film, the atmospheric pressure chemical vapor deposition method can deposit the substrate using monosilane (SiH 4 ) or oxygen as a raw material at a substrate temperature of about 250 ° C. to about 450 ° C. In the plasma chemical vapor deposition method and the sputtering method, the substrate temperature is from room temperature to about 400 ° C. The thickness of the base protective film must be sufficient to prevent diffusion and mixing of the impurity element from the substrate, and the value is at least about 100 nm or more. Considering the variation between lots and substrates, the thickness is preferably about 200 nm or more, and if it is about 300 nm, it can sufficiently function as a protective film. When the underlayer protective film also serves as an interlayer insulating film between IC elements or wiring connecting these, usually 4
The thickness is about 00 to 600 nm. If the insulating film is too thick, cracks occur due to stress in the insulating film. Therefore, the maximum thickness is preferably about 2 μm. When it is strongly necessary to consider productivity, the upper limit of the insulating film thickness is about 1 μm.

【0030】次に半導体薄膜(103)について説明す
る。本発明が適用される半導体膜としてはシリコン(S
i)やゲルマニウム(Ge)等の四族単体の半導体膜の
他に、シリコン・ゲルマニウム(SiXGe1-X :0<
x<1)やシリコン・カーバイド(SiX1-X :0<
x<1)やゲルマニウム・カーバイド(GeX1-X
0<x<1)等の四族元素複合体の半導体膜、ガリウム
・ヒ素(GaAs)やインジウム・アンチモン(InS
b)等の三族元素と五族元素との複合体化合物半導体
膜、またはカドミウム・セレン(CdSe)等の二族元
素と六族元素との複合体化合物半導体膜等がある。或い
はシリコン・ゲルマニウム・ガリウム・ヒ素(SiX
YGaZAsZ:x+y+z=1)と云った更なる複合
化合物半導体膜やこれらの半導体膜にリン(P)、ヒ素
(As)、アンチモン(Sb)などのドナー元素を添加
したN型半導体膜、或いはホウ素(B)、アルミニウム
(Al)、ガリウム(Ga)、インジウム(In)等の
アクセプター元素を添加したP型半導体膜に対しても本
発明は適応可能である。これら半導体膜はAPCVD法
やLPCVD法、PECVD法等のCVD法、或いはス
パッター法等や蒸着法等のPVD法で形成する。半導体
膜としてシリコン膜を用いる場合、LPCVD法では基
板温度を400℃程度から700℃程度としてジシラン
(Si26)などを原料として堆積し得る。PECVD
法ではモノシラン(SiH4)などを原料として基板温
度が100℃程度から500℃程度で堆積可能である。
スパッター法を用いる時には基板温度は室温から400
℃程度である。この様に堆積された半導体膜の初期状態
(as−deposited状態)は非晶質や混晶質、
微結晶質、或いは多結晶質等様々な状態があるが、本願
発明にあっては初期状態はいずれの状態であっても構わ
ない。尚本願明細書中では非晶質の結晶化のみならず、
多結晶質や微結晶質の再結晶化をも含めて総て結晶化と
呼ぶ。半導体膜の膜厚はそれをTFTに用いる時には2
0nm程度から100nm程度が適している。
Next, the semiconductor thin film (103) will be described. As a semiconductor film to which the present invention is applied, silicon (S
i) or a semiconductor film of a simple substance of Group 4 such as germanium (Ge), as well as silicon germanium (Si x Ge 1 -x: 0 <
x <1) or silicon carbide (Si x C 1-x : 0 <
x <1) or germanium carbide (Ge X C 1-X :
Semiconductor film of a group 4 element complex such as 0 <x <1), gallium arsenide (GaAs), indium antimony (InS
b) or a composite compound semiconductor film of a Group III element and a Group V element, or a composite compound semiconductor film of a Group II element and a Group 6 element such as cadmium selenium (CdSe). Alternatively, silicon, germanium, gallium, arsenic (Si X G
e Y Ga Z As Z: x + y + z = 1) and the further complex compound semiconductor film say and phosphorus in these semiconductor films (P), arsenic (As), N-type semiconductor obtained by adding a donor element such as antimony (Sb) The present invention is applicable to a film or a P-type semiconductor film to which an acceptor element such as boron (B), aluminum (Al), gallium (Ga), or indium (In) is added. These semiconductor films are formed by a CVD method such as an APCVD method, an LPCVD method, or a PECVD method, or a PVD method such as a sputtering method or an evaporation method. When a silicon film is used as a semiconductor film, disilane (Si 2 H 6 ) or the like can be deposited at a substrate temperature of about 400 ° C. to about 700 ° C. by LPCVD. PECVD
In this method, deposition can be performed at a substrate temperature of about 100 ° C. to about 500 ° C. using monosilane (SiH 4 ) as a raw material.
When using the sputter method, the substrate temperature is set to 400 from room temperature.
It is about ° C. The initial state (as-deposited state) of the semiconductor film thus deposited is amorphous, mixed crystal,
There are various states such as microcrystalline or polycrystalline, but in the present invention, the initial state may be any state. Incidentally, in the present specification, not only amorphous crystallization,
The term “crystallization” includes recrystallization of polycrystalline and microcrystalline materials. The thickness of the semiconductor film is 2 when it is used for a TFT.
About 0 nm to about 100 nm is suitable.

【0031】(2.半導体薄膜のレーザー結晶化)基板
上に下地絶縁膜と半導体膜を形成した後、この半導体膜
をレーザー照射によって結晶化する。通常、 LPCV
D法、PECVD法等のCVD法で堆積させたシリコン
膜表面は自然酸化膜で覆われていることが多い。従っ
て、レーザー光を照射する前にこの自然酸化膜を除去す
る必要がある。このためには弗酸溶液に浸してウエット
エッチングする方法や、フッ素ガスを含んだプラズマ中
でのドライエッチング等がある。
(2. Laser Crystallization of Semiconductor Thin Film) After forming a base insulating film and a semiconductor film on a substrate, the semiconductor film is crystallized by laser irradiation. Usually, LPCV
The surface of a silicon film deposited by a CVD method such as the D method or the PECVD method is often covered with a natural oxide film. Therefore, it is necessary to remove the natural oxide film before irradiating the laser beam. For this purpose, there are a method of immersing in a hydrofluoric acid solution for wet etching, a method of dry etching in plasma containing fluorine gas, and the like.

【0032】次に半導体膜のついた基板を真空容器にセ
ットする。真空容器はレーザー照射のために一部分が石
英の窓によってできており、真空排気後この石英窓から
レーザー光を照射する。
Next, the substrate provided with the semiconductor film is set in a vacuum vessel. The vacuum vessel is partially made of a quartz window for laser irradiation, and irradiates a laser beam from the quartz window after evacuation.

【0033】ここでレーザー光について説明する。レー
ザー光は半導体薄膜(103)表面で強く吸収され、そ
の直下の絶縁膜(102)や基板(101)にはほとん
ど吸収されないことが望まれる。従ってこのレーザー光
としては紫外域またはその近傍の波長を持つエキシマレ
ーザー、アルゴンイオンレーザー、YAGレーザー高調
波等が好ましい。また、半導体薄膜を高温に加熱すると
同時に基板へのダメージを防ぐためには大出力でしかも
極短時間のパルス発振であることが必要となる。従っ
て、上記レーザー光の中でも特にキセノン・クロライド
(XeCl)レーザー(波長308nm)やクリプトン
フロライド(KrF)レーザー(波長248nm)等の
エキシマ・レーザーが最も適している。 次にこれらの
レーザー光の照射方法について図2にそって述べる。レ
ーザーパルスの強度半値幅は10ns程度から500n
s程度の極短時間である。レーザー照射は基板(20
0)を室温(25℃)程度から400℃程度の間とし、
背景真空度が10-4Torr程度から10-9Torr程
度の真空中にて行う。レーザー照射の一回の照射面積は
対角5mm程度から60mm程度の正方形または長方形
状である。レーザー照射の一回の照射で例えば8mmの
正方形面積が結晶化できるビームを用いた場合について
説明する。1カ所に1発のレーザー照射(201)をお
こなった後、基板とレーザーとの位置を相対的に水平方
向にわずかにずらす(203)。この後再び1発のレー
ザー照射(202)をおこなう。このショットアンドス
キャンを連続的に繰り返していく事によって大面積の基
板にも対応できる。更に具体的には、各照射毎に照射領
域を1%程度から99%程度ずらして行く(例えば50
%:先の例では4mm)。最初に水平方向(X方向)に
走査した後、次に垂直方向(Y方向)に適当量(20
4)ずらせて、再び水平方向に所定量(203)ずつず
らせて走査し、以後この走査を繰り返して基板全面に第
一回目のレーザー照射を行う。この第一回目のレーザー
照射エネルギー密度は50mJ/cm2程度から600
mJ/cm2程度の間が好ましい。第一回目のレーザー
照射が終了した後、必要に応じて第二回目のレーザー照
射を全面に施す。第二回目のレーザー照射を行う場合、
そのエネルギー密度は一回目より高い値が好ましく、1
00mJ/cm2程度から1000mJ/cm2程度の間
としても良い。走査方法は第一回目のレーザー照射と同
じで正方形状の照射領域をY方向とX方向に適当量ずら
せて走査する。更に必要に応じてエネルギー密度をより
高くした第三回目或いは第四回目のレーザー照射を行う
事も可能で有る。こうした多段階レーザー照射法を用い
るとレーザー照射領域端部に起因するばらつきを完全に
消失させる事が可能になる。多段階レーザー照射の各回
目の照射に限らず通常の一段階照射でも、レーザー照射
は総て半導体膜に損傷が入らぬエネルギー密度で行う。
これ以外にも図3に示すように、照射領域形状を幅10
0μm程度以上で長さが数10cm以上のライン状(3
01)とし、このライン状レーザー光を走査して結晶化
を進めても良い。この場合各照射毎のビームの幅方向の
重なりはビーム幅の5%程度から95%程度とする。ビ
ーム幅が100μmでビーム毎の重なり量が90%で有
れば、一回の照射毎にビームは10μm進むので同一点
は10回のレーザー照射を受ける事となる。通常半導体
膜を基板全体で均一に結晶化させるには少なくとも5回
程度以上のレーザー照射が望まれるので、照射毎のビー
ムの重なり量は80%程度以上が求められる。高い結晶
性の多結晶膜を確実に得るには同一点が10回程度から
30回程度の照射が行われる様に重なり量を90%程度
から97%程度へと調整するのが好ましい。
Here, the laser beam will be described. It is desired that the laser light is strongly absorbed on the surface of the semiconductor thin film (103) and hardly absorbed by the insulating film (102) and the substrate (101) directly below. Therefore, as the laser light, an excimer laser, an argon ion laser, a YAG laser harmonic, or the like having a wavelength in or near the ultraviolet region is preferable. Further, in order to heat the semiconductor thin film to a high temperature and to prevent damage to the substrate at the same time, it is necessary to have a large output and an extremely short pulse oscillation. Accordingly, among the above laser beams, an excimer laser such as a xenon chloride (XeCl) laser (wavelength 308 nm) or a krypton fluoride (KrF) laser (wavelength 248 nm) is most suitable. Next, a method for irradiating these laser beams will be described with reference to FIG. Laser pulse intensity half width is about 10ns to 500n
This is a very short time of about s. Laser irradiation is performed on the substrate (20
0) between room temperature (about 25 ° C.) and about 400 ° C.
The process is performed in a vacuum having a background vacuum degree of about 10 −4 Torr to about 10 −9 Torr. One irradiation area of the laser irradiation has a square or rectangular shape with a diagonal of about 5 mm to about 60 mm. A case will be described in which a beam that can crystallize a square area of, for example, 8 mm by one irradiation of laser is used. After one laser irradiation (201) is performed in one place, the position of the laser is slightly shifted relative to the substrate in the horizontal direction (203). Thereafter, one laser irradiation (202) is performed again. By continuously repeating the shot and scan, it is possible to cope with a substrate having a large area. More specifically, the irradiation area is shifted from about 1% to about 99% for each irradiation (for example, 50%).
%: 4 mm in the above example). After scanning first in the horizontal direction (X direction), then in the vertical direction (Y direction), an appropriate amount (20
4) The laser beam is shifted and scanned again by a predetermined amount (203) in the horizontal direction. Thereafter, this scanning is repeated to perform the first laser irradiation on the entire surface of the substrate. The first laser irradiation energy density is from about 50 mJ / cm 2 to 600
It is preferably between about mJ / cm 2 . After the first laser irradiation is completed, a second laser irradiation is performed on the entire surface as necessary. When performing the second laser irradiation,
The energy density is preferably higher than the first time.
From mJ / cm 2 about it may be between about 1000 mJ / cm 2. The scanning method is the same as that of the first laser irradiation, and scans the square irradiation area by shifting it by an appropriate amount in the Y direction and the X direction. Further, if necessary, the third or fourth laser irradiation with a higher energy density can be performed. When such a multi-step laser irradiation method is used, it is possible to completely eliminate the variation caused by the end portion of the laser irradiation area. The laser irradiation is performed not only at each irradiation of the multi-stage laser irradiation but also at an ordinary one-step irradiation at an energy density that does not damage the semiconductor film.
In addition, as shown in FIG.
Line-shaped (3 μm or more and several tens cm or more in length)
01), and the crystallization may be advanced by scanning this linear laser beam. In this case, the overlap in the width direction of the beam for each irradiation is about 5% to about 95% of the beam width. If the beam width is 100 μm and the amount of overlap of each beam is 90%, the beam advances 10 μm for each irradiation, so that the same point receives 10 laser irradiations. Normally, at least about five times of laser irradiation is desired to uniformly crystallize the semiconductor film over the entire substrate, so that the beam overlap amount for each irradiation needs to be about 80% or more. In order to reliably obtain a polycrystalline film having high crystallinity, it is preferable to adjust the overlap amount from about 90% to about 97% so that the same point is irradiated about 10 to 30 times.

【0034】(3.半導体薄膜のプラズマ処理)レーザ
ー結晶化直後のpoly−Si膜中には1018(c
-3)程度の高い密度で欠陥が存在する。これはレーザ
ー結晶化が極めて高速の結晶成長であるためで、特に結
晶粒界に多くの欠陥が局在する。これら欠陥の正体はシ
リコンの未結合手(ダングリングボンド)であり、通常
は中性であるがキャリアを捕獲して電荷を帯びる性質が
ある。これら欠陥が高密度でpoly−Si膜中に存在
すると、TFTを動作させようとしたとき電界効果によ
って誘起されたキャリアがことごとく欠陥に捕獲されて
しまうので、ソース−ドレイン電極間に電流が流れない
ことになってしまう。結果としてより高いゲート電圧を
かける必要が生じ、閾値電圧の上昇を招くのである。こ
れを防ぐために上記レーザー結晶化工程によって全面結
晶化が終了した後、真空雰囲気であったレーザー結晶化
チャンバー内に水素や酸素、窒素ガスをマスフローコン
トローラを経て導入し、平行平板RF電極により試料全
面にてプラズマ放電をおこなう。ここでガスは例えば1
Torr程度の圧力になるように流量を調整する。プラ
ズマ発生は、他にも誘導結合型RF放電や直流放電ある
いは熱フィラメントによる熱電子をもちいた電離によっ
て発生させることが出来る。レーザー結晶化直後のpo
ly−Si膜に水素プラズマ処理を5秒から300秒施
すことによって膜中の欠陥は1016(cm-3)程度の密
度に劇的に減少し、電気的に優れたpoly−Si膜を
得ることが出来る。
(3. Plasma Treatment of Semiconductor Thin Film) The poly-Si film immediately after laser crystallization contains 10 18 (c)
Defects are present at a density as high as m −3 ). This is because laser crystallization is an extremely high-speed crystal growth, and particularly, many defects are localized at crystal grain boundaries. The nature of these defects is dangling bonds of silicon, which are usually neutral but have the property of capturing carriers and being charged. If these defects are present in the poly-Si film at a high density, all the carriers induced by the field effect are trapped by the defects when trying to operate the TFT, so that no current flows between the source and drain electrodes. It will be. As a result, it becomes necessary to apply a higher gate voltage, which causes an increase in the threshold voltage. In order to prevent this, after the entire crystallization is completed by the above-mentioned laser crystallization step, hydrogen, oxygen, and nitrogen gas are introduced into the laser crystallization chamber, which was in a vacuum atmosphere, through a mass flow controller, and the entire sample is scattered by a parallel plate RF electrode. To perform plasma discharge. Here, the gas is, for example, 1
The flow rate is adjusted so that the pressure becomes about Torr. Plasma can also be generated by inductively coupled RF discharge, DC discharge, or ionization using thermoelectrons by a hot filament. Po immediately after laser crystallization
By subjecting the ly-Si film to hydrogen plasma treatment for 5 seconds to 300 seconds, the defects in the film are dramatically reduced to a density of about 10 16 (cm −3 ), and an electrically excellent poly-Si film is obtained. I can do it.

【0035】水素はシリコン膜中での拡散速度が極めて
大きいので、例えば50nm程度の膜厚のpoly−S
iならば処理時間は160秒程度で十分である。水素は
原子半径が小さくpoly−Si膜の深い位置、すなわ
ち下地層との界面まで効率的に欠陥パシベーションが短
時間で可能となる。水素プラズマは基板温度に依存して
シリコンエッチングモードの効果が生じる。これを回避
するためには基板温度をおおむね100℃〜400℃に
保つ必要がある。尚、工程のタクトタイムを短縮するた
めにはレーザー結晶化を行った後基板を真空ロボットア
ームによって別の真空チャンバーに移動させ、前記水
素、酸素、窒素プラズマ処理を行うことが有効である。
Since hydrogen has a very high diffusion rate in a silicon film, for example, poly-S having a thickness of about 50 nm is used.
For i, a processing time of about 160 seconds is sufficient. Hydrogen has a small atomic radius and can efficiently passivate defects to a deep position of the poly-Si film, that is, an interface with the underlayer. The hydrogen plasma has the effect of the silicon etching mode depending on the substrate temperature. In order to avoid this, it is necessary to keep the substrate temperature at approximately 100 ° C. to 400 ° C. In order to shorten the tact time of the process, it is effective to move the substrate to another vacuum chamber by a vacuum robot arm after performing the laser crystallization and perform the hydrogen, oxygen and nitrogen plasma treatment.

【0036】欠陥を低減させるプロセスとしては上記の
理由により水素プラズマが適しているが、他にも酸素プ
ラズマ、窒素プラズマ、フッ素プラズマなどのプラズマ
処理によって欠陥を低減することも可能である。
As a process for reducing defects, hydrogen plasma is suitable for the above-described reason, but it is also possible to reduce defects by plasma treatment such as oxygen plasma, nitrogen plasma, or fluorine plasma.

【0037】(4.MOS界面形成)斯様にしてpol
y−Si膜の高品質化を達成することが可能であるが、
更に重要なプロセスは高品質なpoly−Si膜−ゲー
ト絶縁膜界面を形成する工程である。poly−Si表
面に存在するシリコン原子にうまく酸素原子を結合させ
て界面順位密度を低減させる必要がある。シリコン膜表
面にはおよそ1015(cm-2)の結合手が存在する。T
FTのトランジスタ特性を良好なものにするには、界面
順位密度を1010(cm-2)程度に抑える必要がある。
すなわち、10万個のシリコン結合手に対して1個程度
の欠陥しか許容されず、あとの結合手は酸素原子と秩序
正しく結合をしていなければならないという大変厳しい
ものである。従来のプロセスではこのpoly−Si表
面はフォトレジストや薬液にさらされて積極的に制御さ
れていないため界面順位密度はせいぜい1012(c
-2)程度にしか制御することができなかった。しか
し、本発明が開示する酸素ラジカル雰囲気中においてS
iO蒸着をおこなう技術によって400℃以下の低温プ
ロセスでも極めて良好な界面が形成されるのである。p
oly−Si膜表面には炭素原子が相当量存在してお
り、これが清浄なMOS界面を形成する妨げとなってい
る。この炭素原子を表面からとりさり、なお且つシリコ
ン原子と良好なシリコン−酸素結合を形成するのに酸素
ラジカル処理が極めて有効である。これは酸素ラジカル
が表面の炭素と反応しこれを引き離す役割と、次に表面
に現れたシリコン原子と結合して結合を形成する役割の
両方を演じるためである。単純な酸素プラズマ処理によ
っても酸素ラジカルは形成されるが、プラズマ中に存在
する高エネルギーイオンによってシリコン原子と酸素原
子の良好な結合が容易に切断されてしまうので、結果的
に界面順位密度を低減できないのである。酸素ラジカル
により高品質なMOS界面を形成した後、表面にやって
きたSiO分子線と酸素ラジカルが反応することによっ
て低ダメージで良好な絶縁膜を連続的に成膜することが
できる。酸素ラジカルによって形成されたMOS界面は
極表面に限られているので、第1層ゲート絶縁膜(10
5)形成をプラズマCVD等の方法でおこなうと良好な
MOS界面が乱される。従って、酸素ラジカル雰囲気中
でSiO蒸着をすることによって低界面順位密度のMO
S界面が保持されるのである。このように酸素ラジカル
の存在はシリコン−酸素の良好な結合を形成する上で本
質的なものである。単純に酸素雰囲気中でSiOを蒸着
することによってもMOS界面形成は可能であるが、界
面順位密度では酸素ラジカル雰囲気中で形成したものに
劣る。図6は本発明のMOS界面形成法により作製した
MOSキャパシタ(600)と、酸素ラジカルを用いず
SiOを真空蒸着し酸素プラズマによって絶縁膜の酸化
をおこなうことにより作製したMOSキャパシタ(60
1)の高周波C−V特性(1MHz)の違いを示したも
のである。絶縁膜厚はどちらも50から60nmである
が、酸素ラジカル中でSiOを蒸着し形成したMOSキ
ャパシタは界面順位がすくなく極めて急峻なカーブの立
ち上がりを示した(600)。これからもわかるよう
に、酸素ラジカルによる界面処理が界面順位密度の低減
に極めて重要なのである。
(4. Formation of MOS interface)
Although it is possible to achieve high quality of the y-Si film,
A more important process is a step of forming a high-quality poly-Si film-gate insulating film interface. It is necessary to reduce the interface order density by successfully bonding oxygen atoms to silicon atoms existing on the poly-Si surface. There are approximately 10 15 (cm −2 ) bonds on the surface of the silicon film. T
In order to improve the transistor characteristics of the FT, it is necessary to suppress the interface order density to about 10 10 (cm −2 ).
That is, only about one defect is allowed for 100,000 silicon bonds, and the other bonds must be bonded to oxygen atoms in an orderly manner, which is very severe. In the conventional process, the poly-Si surface is exposed to a photoresist or a chemical solution and is not actively controlled, so that the interface order density is at most 10 12 (c).
m −2 ). However, in the oxygen radical atmosphere disclosed in the present invention, S
An extremely good interface is formed even in a low-temperature process of 400 ° C. or less by the technique of performing iO vapor deposition. p
A considerable amount of carbon atoms are present on the surface of the poly-Si film, which hinders formation of a clean MOS interface. The oxygen radical treatment is extremely effective in removing the carbon atoms from the surface and forming a good silicon-oxygen bond with the silicon atoms. This is because oxygen radicals play a role both in reacting with and separating carbon on the surface, and in forming a bond by bonding with a silicon atom that subsequently appears on the surface. Oxygen radicals are formed even by simple oxygen plasma treatment, but high-energy ions present in the plasma can easily break good bonds between silicon and oxygen atoms, resulting in lower interface order density. You can't. After a high-quality MOS interface is formed by oxygen radicals, the SiO molecular beam coming to the surface reacts with the oxygen radicals, so that a good insulating film with low damage can be continuously formed. Since the MOS interface formed by oxygen radicals is limited to the very surface, the first-layer gate insulating film (10
5) When the formation is performed by a method such as plasma CVD, a favorable MOS interface is disturbed. Therefore, MO deposition with low interface order density can be performed by depositing SiO in an oxygen radical atmosphere.
The S interface is maintained. Thus, the presence of oxygen radicals is essential in forming a good silicon-oxygen bond. Although the MOS interface can be formed by simply depositing SiO in an oxygen atmosphere, the interface order density is inferior to that formed in an oxygen radical atmosphere. FIG. 6 shows a MOS capacitor (600) manufactured by the MOS interface forming method of the present invention and a MOS capacitor (60) manufactured by vacuum-depositing SiO without using oxygen radicals and oxidizing an insulating film by oxygen plasma.
It shows the difference in the high frequency CV characteristic (1 MHz) of 1). The insulating film thickness is 50 to 60 nm in both cases, but the MOS capacitor formed by vapor deposition of SiO in oxygen radicals has a small interface order and shows a very steep rising curve (600). As can be seen, the interface treatment with oxygen radicals is extremely important for reducing the interface order density.

【0038】具体的な工程としては、レーザー結晶化に
よって形成されたpoly−Si膜は真空中連続で水素
プラズマ処理され、その後更に真空を破ること無くMO
S界面形成プロセスへとすすむ。基板は工程のタクトタ
イムを低減させるためにレーザー結晶化、プラズマ処
理、MOS界面形成プロセスの工程中常に一定温度に保
ったまま処理がおこなわれるのが望ましい。この時の基
板温度はおおむね100℃〜350℃が適当である。真
空チャンバー中で基板を100℃〜350℃に保持し、
背景真空度が10-7(torr)台になるまで真空排気
する。SiOの蒸着はパウダーをるつぼに入れ、この周
りをヒータによって1000℃〜1200℃の温度に加
熱する機構を持ったKセルを用いる方法や、電子線蒸着
の方法がある。SiOの飽和蒸気圧は上記加熱温度で1
-4〜10-3(torr)に達するため、シャッタをあ
けるとSiOの分子線が基板に向かって照射される。こ
こで蒸発源としてはSiO以外にシリコンを用いてもよ
いが、この場合はより高温で加熱しないと十分な蒸気圧
が得られない。このような状態で処理チャンバーに酸素
ガスあるいは窒素ガスまたは不活性ガスと酸素、窒素ガ
スとの混合ガスを導入し、圧力を10-5〜10-2(to
rr)程度に調整する。SiOを蒸発させ、誘導結合型
のプラズマ放電により酸素ラジカルを供給する場合に
は、1×10-4〜1×10-3(torr)の酸素ガス圧
が適当である。この圧力下で、酸素ラジカルや窒素ラジ
カルを発生させる。ラジカル発生効率を上げるために、
ヘリウムやクリプトンなどの不活性ガスと酸素ガス、窒
素ガスの混合ガスを用いて放電をおこなうのも有効であ
る。前述のようにMOS界面の最も重要な第1層を形成
するのは酸素ラジカルによる効果であるので、はじめに
SiO蒸着源のシャッタを閉じた状態で酸素ラジカルに
よるpoly−Si膜表面処理をおこなう。ラジカル源
からラジカルを供給しながらX−Yステージで基板を走
査する。基板全面がラジカル処理されるように適当な基
板移動速度にて全面を処理するのである。このようにし
て良好な界面が形成された後、Kセルのシャッタを開き
引き続き酸素ラジカル雰囲気中でSiOを基板表面に供
給する。こうすると良好に形成されたMOS界面に引き
続いて良質の絶縁膜が堆積されていくので、以上の方法
によって極めて優れたMOS構造を形成することができ
るのである。Kセルのシャッタを開けると同時にふたた
びX−Yステージを用いて基板を走査し、基板全面にS
iO2膜の形成をおこなう。基板の走査は先に述べたよ
うに、SiO蒸着セルの膜厚プロファイルから決定す
る。この時形成する絶縁膜(105)の膜厚は、引き続
くプロセスによって高品質のMOS界面が影響を受けな
い程度の厚さが必要である。したがって、最低限10n
m程度の厚さの絶縁膜を形成する。このように本発明に
よるMOS界面形成プロセスはすべて400℃以下の低
温プロセスでありながら、きわめて高品質のMOS界面
を与えるものである。
As a specific process, the poly-Si film formed by laser crystallization is subjected to a hydrogen plasma treatment continuously in a vacuum, and then the MO
Proceed to the S interface formation process. In order to reduce the tact time of the process, it is desirable that the substrate be processed while constantly maintaining a constant temperature during the processes of laser crystallization, plasma processing, and MOS interface formation process. An appropriate substrate temperature at this time is approximately 100 ° C. to 350 ° C. Holding the substrate at 100 ° C. to 350 ° C. in a vacuum chamber,
Vacuum evacuation is performed until the background vacuum degree reaches the order of 10 −7 (torr). For the deposition of SiO, there is a method of using a K cell having a mechanism in which a powder is put in a crucible and the periphery thereof is heated to a temperature of 1000 to 1200 ° C. by a heater, or a method of electron beam deposition. The saturated vapor pressure of SiO is 1 at the above heating temperature.
Since the shutter reaches 0 -4 to 10 -3 (torr), a molecular beam of SiO is irradiated toward the substrate when the shutter is opened. Here, silicon may be used in addition to SiO as the evaporation source, but in this case, a sufficient vapor pressure cannot be obtained unless heating is performed at a higher temperature. In this state, an oxygen gas, a nitrogen gas, or a mixed gas of an inert gas, an oxygen gas, and a nitrogen gas is introduced into the processing chamber, and the pressure is set to 10 −5 to 10 −2 (to
rr). When evaporating SiO and supplying oxygen radicals by inductively coupled plasma discharge, an oxygen gas pressure of 1 × 10 −4 to 1 × 10 −3 (torr) is appropriate. Under this pressure, oxygen radicals and nitrogen radicals are generated. To increase the radical generation efficiency,
It is also effective to discharge using a mixed gas of an inert gas such as helium or krypton, oxygen gas, and nitrogen gas. As described above, since the most important first layer at the MOS interface is formed by the effect of oxygen radicals, first, the surface treatment of the poly-Si film with oxygen radicals is performed while the shutter of the SiO vapor deposition source is closed. The substrate is scanned on the XY stage while supplying radicals from the radical source. The entire surface is processed at an appropriate substrate moving speed so that the entire surface of the substrate is subjected to radical processing. After a good interface is formed in this way, the shutter of the K cell is opened and SiO is continuously supplied to the substrate surface in an oxygen radical atmosphere. In this way, a good quality insulating film is deposited successively on the well-formed MOS interface, so that an extremely excellent MOS structure can be formed by the above method. When the shutter of the K cell is opened, the substrate is scanned again using the XY stage, and S
An iO 2 film is formed. The scanning of the substrate is determined from the film thickness profile of the SiO vapor deposition cell as described above. The thickness of the insulating film (105) formed at this time needs to be such that the high quality MOS interface is not affected by the subsequent process. Therefore, at least 10n
An insulating film having a thickness of about m is formed. As described above, the MOS interface forming process according to the present invention provides a very high quality MOS interface while being a low temperature process of 400 ° C. or less.

【0039】(5.素子分離工程)レーザー結晶化、プ
ラズマ処理、MOS界面形成の真空中連続プロセスによ
り極めて高品質のMOS構造が形成された。次にTFT
素子同士を電気的に絶縁するために素子分離工程をおこ
なう。ここでは図1に示すように絶縁膜とpoly−S
i膜を連続でエッチングする。絶縁膜(105)上にフ
ォトリソグラフィーによりパターンを形成した後、ウエ
ットまたはドライエッチングによりSiO2をエッチン
グする。引き続きpoly−Si膜をドライエッチング
によりエッチングする。ここではSiO2とpoly−
Si膜の2層をエッチングするので、エッチング後のエ
ッジの形状が庇状にならないよう注意する必要がある。
(5. Element Isolation Step) An extremely high-quality MOS structure was formed by a continuous process in a vacuum of laser crystallization, plasma processing, and MOS interface formation. Next, TFT
An element isolation step is performed to electrically insulate the elements. Here, as shown in FIG. 1, the insulating film and the poly-S
The i film is continuously etched. After a pattern is formed on the insulating film (105) by photolithography, SiO 2 is etched by wet or dry etching. Subsequently, the poly-Si film is etched by dry etching. Here, SiO 2 and poly-
Since two layers of the Si film are etched, care must be taken so that the shape of the edge after the etching does not become an eaves shape.

【0040】(6.ゲート絶縁膜形成)アイランド状の
SiO2、poly−Si膜を形成した後、基板全面に
更にゲート絶縁膜(106)を形成する。ゲート絶縁膜
の成膜方法としては、ECRプラズマCVD法、平行平
板RF放電プラズマCVD法などがある。または再度酸
素ラジカル中でSiO蒸着することによって絶縁膜を形
成してもよい。
(6. Formation of Gate Insulating Film) After forming an island-shaped SiO 2 or poly-Si film, a gate insulating film (106) is further formed on the entire surface of the substrate. Examples of a method for forming the gate insulating film include an ECR plasma CVD method and a parallel plate RF discharge plasma CVD method. Alternatively, the insulating film may be formed again by vapor deposition of SiO in oxygen radicals.

【0041】(7.以降の工程)引き続いてゲート電極
(107)となる薄膜をPVD法或いはCVD法などで
堆積する。この材質は電気抵抗が低く、350℃程度の
熱工程に対して安定である事が望まれ、例えばタンタ
ル、タングステン、クロム等の高融点金属がふさわし
い。また、イオンドーピングによってソース、ドレイン
を形成する場合、水素のチャネリングを防止するために
このゲート電極の膜厚がおよそ700nm程度必要にな
る。前記高融点金属の中で700nmもの膜厚で成膜し
ても膜ストレスによるクラックが生じない材料となる
と、タンタルが最もふさわしい。ゲート電極となる薄膜
を堆積後パターニングを行い、引き続いて半導体膜に不
純物イオン注入を行ってソース・ドレイン領域(10
8、109)を形成する。この時ゲート電極がイオン注
入のマスクとなっているので、チャンネルはゲート電極
下のみに形成される自己整合構造となる。不純物イオン
注入は質量非分離型イオン注入装置を用いて注入不純物
元素の水素化物と水素を注入するイオン・ドーピング法
と、質量分離型イオン注入装置を用いて所望の不純物元
素のみを注入するイオン打ち込み法の二種類が適応され
得る。イオン・ドーピング法の原料ガスとしては水素中
に希釈された濃度0.1%程度から10%程度のホスフ
ィン(PH3)やジボラン(B26)等の注入不純物元
素の水素化物を用いる。イオン打ち込み法では所望の不
純物元素のみを注入した後に引き続いて水素イオン(プ
ロトンや水素分子イオン)を注入する。前述の如くMO
S界面やゲート絶縁膜を安定に保つ為には、イオン・ド
ーピング法にしろイオン打ち込み法にしろイオン注入時
の基板温度は350℃以下である事が好ましい。一方注
入不純物の活性化を350℃以下の低温にて常に安定的
に行うには(本願ではこれを低温活性化と称する)、イ
オン注入時の基板温度は200℃以上である事が望まし
い。トランジスタのしきい値電圧を調整する為にチャン
ネル・ドープ行うとか、或いはLDD構造を作成すると
云った様に低濃度に注入された不純物イオンを低温で確
実に活性化するには、イオン注入時の基板温度は250
℃以上で有る事が必要となる。この様に基板温度が高い
状態でイオン注入を行うと、半導体膜のイオン注入に伴
う結晶壊破の際に再結晶化も同時に生じ、結果としてイ
オン注入部の非晶質化を防ぐ事が出来るのである。即ち
イオン注入された領域は注入後も依然として結晶質とし
て残り、その後の活性化温度が350℃程度以下と低温
で有っても注入イオンの活性化が可能に成る訳で有る。
CMOS TFTを作成する時はポリイミド樹脂等の適
当なマスク材を用いてNMOS又はPMOSの一方を交
互にマスクで覆い、上述の方法にてそれぞれのイオン注
入を行う。
(7. Subsequent Steps) Subsequently, a thin film to be the gate electrode (107) is deposited by a PVD method or a CVD method. This material is desired to have a low electric resistance and to be stable to a heat process at about 350 ° C., for example, a high melting point metal such as tantalum, tungsten, and chromium is suitable. When the source and the drain are formed by ion doping, the gate electrode needs to have a thickness of about 700 nm in order to prevent channeling of hydrogen. Tantalum is the most suitable as the material which does not cause cracks due to film stress even when formed into a film having a thickness of 700 nm among the refractory metals. After depositing a thin film to be a gate electrode, patterning is performed, and then impurity ions are implanted into the semiconductor film to form source / drain regions (10
8, 109) are formed. At this time, since the gate electrode serves as a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. Impurity ion implantation is an ion doping method in which hydride and hydrogen of an impurity element are implanted using a mass non-separable ion implanter, and an ion implantation method in which only a desired impurity element is implanted using a mass separable ion implanter. Two types of law can be applied. As a source gas for the ion doping method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) diluted in hydrogen and having a concentration of about 0.1% to about 10% is used. In the ion implantation method, only a desired impurity element is implanted, and then hydrogen ions (protons or hydrogen molecular ions) are implanted. MO as described above
In order to keep the S interface and the gate insulating film stable, it is preferable that the substrate temperature at the time of ion implantation be 350 ° C. or lower regardless of the ion doping method or the ion implantation method. On the other hand, in order to constantly and stably activate the implanted impurities at a low temperature of 350 ° C. or less (this is referred to as low-temperature activation in this application), it is desirable that the substrate temperature at the time of ion implantation be 200 ° C. or more. In order to reliably activate low-concentration impurity ions implanted at a low temperature, such as performing channel doping to adjust the threshold voltage of a transistor or forming an LDD structure, it is necessary to perform ion doping at the time of ion implantation. Substrate temperature is 250
It is necessary that the temperature be at least ℃. When the ion implantation is performed in such a state where the substrate temperature is high, recrystallization occurs at the same time as the crystal breakage accompanying the ion implantation of the semiconductor film, and as a result, it is possible to prevent the ion implantation portion from becoming amorphous. It is. That is, the ion-implanted region remains crystalline after the implantation, and the implanted ions can be activated even if the subsequent activation temperature is as low as about 350 ° C. or less.
When fabricating a CMOS TFT, one of an NMOS and a PMOS is alternately covered with a mask using an appropriate mask material such as a polyimide resin, and the respective ions are implanted by the above-described method.

【0042】また、不純物の効率的な活性化法としてエ
キシマレーザーなどを照射するレーザー活性化がある。
これは絶縁膜を通してレーザー照射することによりソー
ス、ドレイン部のドープpoly−Siを溶融・固化さ
せ、不純物を活性化させる方法である。
As an efficient activation method of impurities, there is laser activation by irradiating an excimer laser or the like.
This is a method in which the doped poly-Si in the source and drain portions is melted and solidified by laser irradiation through an insulating film to activate the impurities.

【0043】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極(110、
111)と配線をPVD法やCVD法などで形成して薄
膜トランジスタが完成する。
Next, a contact hole is formed on the source / drain, and a source / drain extraction electrode (110,
111) and wiring are formed by a PVD method, a CVD method, or the like to complete a thin film transistor.

【0044】[0044]

【実施例】本発明の半導体素子の製造装置を図4にそっ
て説明する。真空容器(400)はターボ分子ポンプと
ドライポンプによって真空排気(418)される。被処
理基板(401)は300mm×300mmの正方形状
汎用無アルカリガラスで、加熱機構の付いた基板ホルダ
(402)に保持され、X−Y方向に移動可能となって
いる。十分なトルクが得られるようにX−Yステージは
ボールネジ(404)を介して、大気側に設置された外
部のモータ(403)により駆動される構成となってい
る。基板表面のシリコン膜をレーザー結晶化するために
石英のレーザー光透過窓(409)が設置されており、
この窓を通してエキシマレーザー光(410)を照射す
る。この窓はレーザー照射を重ねると、アブレーション
されたシリコンが内側(真空側)に付着することによっ
て透過率低下が起こる。このためこの窓近くの大気側に
コイル(408)が取り付けてあり、窓の透過率が低下
したらSF6ガスを流しながら誘導結合型プラズマ放電
をし付着したシリコンのエッチングをおこなう。この誘
導結合型放電機構は当然ラジカル源としても利用できる
ので、この放電領域の基板側には必要なときに設置でき
る可動式のメッシュ(416)を具備する。レーザー結
晶化した半導体膜の欠陥低減処理のために可動電極(4
15)を具備する。この電極はレーザー照射後に基板正
面位置に移動できる。この状態で平行平板型RF放電を
おこない、半導体膜中の欠陥を電気的に不活性化する機
能を果たす。基板正面位置にはレーザー透過用の窓が設
置されているため、SiO真空蒸着セルは基板に対して
斜めの方向から分子線を照射する位置に配置されてい
る。SiO真空蒸着セルはSiOパウダーを保持するる
つぼ(406)とるつぼ温度モニタ熱電対、加熱用電源
(407)、シャッタ(405)からなる。またSiO
真空蒸着セルは必要に応じてその位置を前後方向に移動
できるようになっている。また、酸化性雰囲気で連続使
用を続けるとフィラメントの劣化が顕著になるため、作
動排気用の小型真空ポンプを具備する。これによってフ
ィラメント部分は高真空に保たれるので劣化を抑えるこ
とができる。ラジカル源はセラミック製の放電室(42
1)のまわりにコイル(420)を巻き、これにRFを
供給することにより誘導結合型プラズマを発生させる。
この方法により電子密度1011(cm−3)の高密度
プラズマを発生でき、プラズマはメッシュ(416)に
よって放電領域内に閉じ込められる。一部の高エネルギ
ー電子がメッシュを通り抜けて反応室側に到達するがす
ぐに中性ガスの電離に使われるため、反応室側のプラズ
マは極めて低密度かつ低電子温度となり、MOS界面形
成などの低ダメージプロセスには十分適用可能な状態と
なる。一方、中性粒子であるラジカルはメッシュを通り
抜けて反応室側に大量に拡散してくるため、基板表面で
の反応はこのラジカルが支配的となる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An apparatus for manufacturing a semiconductor device according to the present invention will be described with reference to FIG. The vacuum container (400) is evacuated (418) by a turbo molecular pump and a dry pump. The substrate to be processed (401) is 300 mm × 300 mm square general-purpose non-alkali glass, is held by a substrate holder (402) with a heating mechanism, and is movable in the X-Y direction. The XY stage is driven by an external motor (403) installed on the atmosphere side via a ball screw (404) so that a sufficient torque can be obtained. A quartz laser light transmission window (409) is provided for laser crystallization of the silicon film on the substrate surface,
Excimer laser light (410) is irradiated through this window. When laser irradiation is repeated on this window, the transmittance is reduced due to the ablated silicon adhering to the inside (vacuum side). For this reason, a coil (408) is attached to the air side near this window, and when the transmittance of the window decreases, an inductively coupled plasma discharge is performed while flowing SF 6 gas to etch the attached silicon. Since the inductively coupled discharge mechanism can naturally be used as a radical source, a movable mesh (416) that can be installed when necessary is provided on the substrate side of the discharge region. A movable electrode (4) is used to reduce defects in the laser-crystallized semiconductor film.
15). This electrode can be moved to the front position of the substrate after laser irradiation. In this state, a parallel plate type RF discharge is performed to perform a function of electrically inactivating defects in the semiconductor film. Since a window for laser transmission is provided at the front position of the substrate, the SiO vacuum deposition cell is arranged at a position where the molecular beam is irradiated from an oblique direction to the substrate. The SiO vacuum deposition cell includes a crucible (406) for holding SiO powder, a crucible temperature monitor thermocouple, a heating power supply (407), and a shutter (405). In addition, SiO
The position of the vacuum deposition cell can be moved in the front-back direction as needed. Further, if the filament is continuously used in an oxidizing atmosphere, the filament is significantly deteriorated. Therefore, a small vacuum pump for working exhaust is provided. As a result, the filament portion is kept at a high vacuum, so that deterioration can be suppressed. The radical source is a ceramic discharge chamber (42
A coil (420) is wound around 1), and RF is supplied to this to generate an inductively coupled plasma.
By this method, high-density plasma having an electron density of 1011 (cm −3) can be generated, and the plasma is confined in the discharge region by the mesh (416). Some high-energy electrons pass through the mesh and reach the reaction chamber side, but are used immediately for neutralization of neutral gas. This is a state that can be sufficiently applied to the low damage process. On the other hand, radicals, which are neutral particles, pass through the mesh and diffuse into the reaction chamber in a large amount, so that the radicals are dominant in the reaction on the substrate surface.

【0045】次に本発明の半導体素子の製造方法の実施
例を図1および図4にそって説明する。本発明で用いら
れる基板及び下地保護膜に関しては前述の説明に準ずる
が、ここでは基板の一例として300mm×300mm
の正方形状汎用無アルカリガラス(101、401)を
用いる。まず基板(101)上に絶縁性物質である下地
保護膜(102)を形成する。ここでは基板温度を15
0゜CとしてECR−PECVD法にて200nm程度
の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜ト
ランジスタの能動層となる真性シリコン膜等の半導体膜
(103)を堆積する。半導体膜の厚みは50nm程度
で有る。本例では高真空型LPCVD装置を用いて、原
料ガスで有るジシラン(Si26)を200sccm流
し、425℃の堆積温度で非晶質シリコン膜(103)
を堆積する。まず高真空型LPCVD装置の反応室を2
50℃とした状態で反応室の内部に複数枚(例えば17
枚)の基板を表側を下向きとして配置する。こうした後
にターボ分子ポンプの運転を開始する。ターボ分子ポン
プが定常回転に達した後、反応室内の温度を約1時間掛
けて250℃から425℃の堆積温度に迄上昇させる。
昇温開始後の最初の10分間は反応室にガスを全く導入
せず真空中で昇温を行ない、しかる後純度が99.99
99%以上の窒素ガスを300SCCM流し続ける。こ
の時の反応室内における平衡圧力は、3.0×10-3
orrで有る。堆積温度に到達した後、原料ガスである
ジシラン(Si26)を200sccm流すと共に、純
度が99.9999%以上の希釈用ヘリウム(He)を
1000sccm流す。堆積開始直後の反応室内圧力は
凡そ0.85Torrで有る。堆積の進行と共に反応室
内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ
1.25Torrと成る。斯様に堆積したシリコン膜
(103)は基板の周辺部約7mmを除いた286mm
角の領域内に於いて、その膜厚変動はア5%以内で有
る。
Next, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. The substrate and the base protective film used in the present invention follow the above description, but here, as an example of the substrate, 300 mm × 300 mm
Square general-purpose non-alkali glass (101, 401) is used. First, a base protective film (102), which is an insulating material, is formed on a substrate (101). Here, the substrate temperature is set to 15
At 0 ° C., a silicon oxide film having a thickness of about 200 nm is deposited by ECR-PECVD. Next, a semiconductor film (103), such as an intrinsic silicon film, which will be an active layer of the thin film transistor later, is deposited. The thickness of the semiconductor film is about 50 nm. In this example, using a high-vacuum LPCVD apparatus, disilane (Si 2 H 6 ) as a source gas is flowed at 200 sccm, and an amorphous silicon film (103) is deposited at a deposition temperature of 425 ° C.
Is deposited. First, the reaction chamber of the high vacuum type LPCVD
At a temperature of 50 ° C., a plurality of sheets (for example, 17
Are placed with their front sides facing downward. After this, the operation of the turbo-molecular pump is started. After the turbo-molecular pump reaches steady rotation, the temperature in the reaction chamber is raised from 250 ° C. to a deposition temperature of 425 ° C. over about one hour.
During the first 10 minutes after the start of the temperature rise, the temperature was raised in a vacuum without introducing any gas into the reaction chamber, and then the purity was 99.99.
The nitrogen gas of 99% or more is kept flowing at 300 SCCM. The equilibrium pressure in the reaction chamber at this time is 3.0 × 10 −3 T
orr. After reaching the deposition temperature, disilane (Si 2 H 6 ) as a source gas is flowed at 200 sccm, and helium (He) for dilution having a purity of 99.9999% or more is flowed at 1000 sccm. The pressure in the reaction chamber immediately after the start of the deposition is about 0.85 Torr. As the deposition proceeds, the pressure in the reaction chamber gradually increases, and the pressure immediately before the end of the deposition becomes approximately 1.25 Torr. The silicon film (103) thus deposited has a thickness of 286 mm except for about 7 mm at the periphery of the substrate.
In the corner region, the variation in the film thickness is within 5%.

【0046】次にレーザー結晶化を行うのであるが、こ
れに先立って非晶質シリコン膜を弗酸溶液に浸し、半導
体膜(103)上の自然酸化膜をエッチングする。一般
的にシリコン膜が露出した表面は非常に不安定で、シリ
コン薄膜を保持している雰囲気物質と容易に反応を起こ
す。従って、レーザー照射をおこなう前処理では単に自
然酸化膜を除去するだけでなく、露出したシリコン膜表
面を安定化させる必要がある。このためには、弗酸溶液
による処理が望ましい。弗酸は純水との混合比が1:3
0になるようにする。この弗酸溶液中に約20から30
秒浸した後、すぐに純水洗浄を10から20分おこな
う。この後スピンナーで純水を取り除く。これによっ
て、シリコン膜表面は水素原子でターミネートされた安
定化表面になる。
Next, prior to the laser crystallization, the amorphous silicon film is immersed in a hydrofluoric acid solution to etch the natural oxide film on the semiconductor film (103). Generally, the surface where the silicon film is exposed is very unstable, and easily reacts with the atmospheric substance holding the silicon thin film. Therefore, it is necessary to not only remove the natural oxide film but also to stabilize the exposed surface of the silicon film in the pretreatment for performing the laser irradiation. For this purpose, treatment with a hydrofluoric acid solution is desirable. Hydrofluoric acid has a mixing ratio of 1: 3 with pure water.
Set to 0. About 20 to 30 in this hydrofluoric acid solution
Immediately after soaking for 2 seconds, pure water washing is performed for 10 to 20 minutes. Thereafter, pure water is removed with a spinner. As a result, the silicon film surface becomes a stabilized surface terminated with hydrogen atoms.

【0047】次にレーザー光の照射をおこなう。本例で
はキセノン・クロライド(XeCl)のエキシマ・レー
ザー(波長:308nm)を照射する。レーザーパルス
の強度半値幅(時間に対する半値幅)は25nsであ
る。基板を前述の半導体素子製造装置の真空容器(40
0)にセットした後、真空排気をおこなう。真空排気後
基板温度を250度℃まで上昇させる。一回のレーザー
照射面積は10mm角の正方形状で、照射面でのエネル
ギー密度は160mJ/cm2 である。このレーザー光
を90%ずつ重ねつつ(つまり照射するごとに1mmづ
つ)相対的にずらしながら照射を繰り返す(図2参
照)。こうして一辺300mmの基板全体のアモルファ
スシリコンを結晶化する。同様な照射方法を用いて2回
目のレーザー照射を行う。2回目のエネルギー密度は1
80mJ/cm2で有る。これをくり返し、3回目、4
回目と約20mJ/cm2づつ照射エネルギー密度を上
昇させながら最終的にはのエネルギー密度440mJ/
cm2の照射をおこないレーザー照射を終了する。ここ
で450mJ/cm2の照射レーザーエネルギー密度を
超えた高いエネルギーを照射すると、p−Siのグレイ
ンが微結晶化を起こすため、これ以上のエネルギー照射
を避けた。
Next, laser light irradiation is performed. In the present embodiment, an excimer laser (wavelength: 308 nm) of xenon chloride (XeCl) is applied. The half width of the laser pulse intensity (half width with respect to time) is 25 ns. The substrate is placed in the vacuum container (40) of the above-described semiconductor device manufacturing apparatus.
After setting to 0), evacuation is performed. After evacuation, the substrate temperature is raised to 250 ° C. One laser irradiation area is a square shape of 10 mm square, and the energy density on the irradiation surface is 160 mJ / cm 2 . Irradiation is repeated while overlapping the laser beams by 90% (that is, 1 mm each time they are irradiated) and relatively displaced (see FIG. 2). Thus, the amorphous silicon on the entire substrate having a side of 300 mm is crystallized. A second laser irradiation is performed using a similar irradiation method. The second energy density is 1
It is 80 mJ / cm 2 . Repeat this for the third time, 4
While increasing the irradiation energy density by about 20 mJ / cm 2 each time, the energy density finally becomes 440 mJ / cm 2.
Irradiation of cm 2 is performed and laser irradiation is completed. Here, when high energy exceeding the irradiation laser energy density of 450 mJ / cm 2 was applied, p-Si grains caused microcrystallization, so that further energy irradiation was avoided.

【0048】次にこの真空容器に水素ガスを導入する。
本例では99.999%水素ガスをマスフローコントロ
ーラから導入し、チャンバー内圧力は1(torr)に
なるように調整した。この状態で真空中で移動可能な平
行平板電極(415)を基板正面まで移動させ、これに
13.56MHzのRFを印可することによって放電を
行い、水素によるレーザー結晶化poly−Si膜中の
欠陥終端をおこなった。基板温度は250℃、投入した
RFパワーは3W/cm2とした。水素は十分短時間に
膜中に拡散しうるので、160秒の処理で特にpoly
−Si膜の深い位置および下地層との界面に存在する欠
陥を効率的に終端する。
Next, hydrogen gas is introduced into the vacuum vessel.
In this example, 99.999% hydrogen gas was introduced from a mass flow controller, and the pressure in the chamber was adjusted to 1 (torr). In this state, the parallel plate electrode (415) movable in a vacuum is moved to the front of the substrate, and discharge is performed by applying RF of 13.56 MHz to the laser. The defects in the laser-crystallized poly-Si film by hydrogen are generated. Termination was done. The substrate temperature was 250 ° C., and the input RF power was 3 W / cm 2 . Hydrogen can diffuse into the film in a sufficiently short time.
-Efficiently terminate defects existing at a deep position in the Si film and at the interface with the underlying layer.

【0049】次に真空を保ったままでMOS界面形成プ
ロセスを実行する。チャンバー内を10-7(torr)
台の真空度に排気する。SiO真空蒸着装置はシャッタ
(405)を閉じた状態で、200メッシュ、純度9
9.99%のSiOパウダーを入れたるつぼ(406)
がタンタルワイヤを使って1000℃から1200℃に
加熱されている。この状態でチャンバー内に酸素ガスを
マスフローコントローラで制御しながら1sccm導入
し圧力を1×10-4(torr)に保持する。ラジカル
発生源にも酸素ガスが供給され、セラミック放電室(4
21)に誘導結合型の放電(パワー300W)により同
圧力下で酸素ラジカルを発生させた。プラズマは放電室
内(421)に閉じ込められるが、拡散してくる中性の
酸素ラジカルによってpoly−Si膜のMOS界面形
成をおこなうために、酸素ラジカルを発生させながら、
基板のX−Yステージによる走査をおこなった。基板走
査は毎秒1cmの速度でX軸方向に移動させた後、Y方
向に10cm移動させ再度X方向に毎秒1cmの速度で
移動させた。このようにして基板全面たいしてシリコン
膜表面の酸素ラジカル処理をおこなった。しかる後、S
iO真空蒸着セルのシャッタ(405)を開けSiO分
子線を基板へ照射し第1層目のゲート絶縁膜(105)
を30nm形成した。SiO真空蒸着セルによって形成
される絶縁膜の分布は半値幅が6cmのガウス分布的な
形を示した。従って、酸素ラジカル中でSiO真空蒸着
を開始すると同時にX軸方向に基板を毎秒0.2cmの
速度で移動させながら絶縁膜形成をおこなった。X方向
の操作が終わったら基板をY方向に6cm移動し、再度
X方向に毎秒0.2cmの速度で移動させながら絶縁膜
形成をおこなった。この方法により基板全面に均一な膜
厚の絶縁膜を形成した。
Next, a process for forming a MOS interface is performed while maintaining the vacuum. 10 -7 (torr) inside the chamber
Evacuate to the vacuum of the table. The SiO vacuum evaporation apparatus is 200 mesh, purity 9 with the shutter (405) closed.
Crucible containing 9.9% SiO powder (406)
Are heated from 1000 ° C. to 1200 ° C. using tantalum wire. In this state, oxygen gas is introduced into the chamber at 1 sccm while being controlled by a mass flow controller, and the pressure is maintained at 1 × 10 −4 (torr). Oxygen gas is also supplied to the radical generation source and the ceramic discharge chamber (4
In 21), oxygen radicals were generated under the same pressure by inductively-coupled discharge (power 300 W). Although the plasma is confined in the discharge chamber (421), while generating the MOS interface of the poly-Si film by the diffused neutral oxygen radicals, while generating oxygen radicals,
The substrate was scanned by an XY stage. The substrate was moved in the X-axis direction at a speed of 1 cm / sec, moved 10 cm in the Y direction, and moved again in the X direction at a speed of 1 cm / sec. Thus, the oxygen radical treatment of the silicon film surface was performed on the entire surface of the substrate. After a while, S
Opening the shutter (405) of the iO vacuum deposition cell, irradiating the substrate with a SiO molecular beam, and the first gate insulating film (105)
Was formed to a thickness of 30 nm. The distribution of the insulating film formed by the SiO vacuum deposition cell showed a Gaussian shape with a half width of 6 cm. Accordingly, the insulating film was formed while moving the substrate in the X-axis direction at a rate of 0.2 cm / sec at the same time as starting the SiO vacuum deposition in oxygen radicals. After the operation in the X direction was completed, the substrate was moved 6 cm in the Y direction, and the insulating film was formed while being moved again in the X direction at a speed of 0.2 cm per second. By this method, an insulating film having a uniform thickness was formed on the entire surface of the substrate.

【0050】次に基板を真空容器から取り出し、pol
y−Si膜と第1層絶縁膜の連続エッチングをおこなっ
た。引き続き、第2層絶縁膜(106)を本例では平行
平板型rf放電PECVD法で基板温度を350℃とし
て70nm堆積した。原料ガスとしてはTEOS(Si
−(O−CH2−CH34)と酸素(O2)の混合ガスを
もちいた。引き続いてゲート電極(107)となる薄膜
をPVD法或いはCVD法などで堆積する。通常はゲー
ト電極とゲート配線は同一材料にて同一工程で作られる
為、この材質は電気抵抗が低く、350℃程度の熱工程
に対して安定である事が望まれる。本例では膜厚が60
0nmのタンタル薄膜をスパッタ法により形成する。タ
ンタル薄膜を形成する際の基板温度は180℃であり、
スパッタガスとして窒素ガスを6.7%含むアルゴンガ
スを用いる。斯様に形成したタンタル薄膜は結晶構造が
α構造と成っており、その比抵抗は凡そ40μΩcmで
ある。ゲート電極となる薄膜を堆積後パターニングを行
い、引き続いて半導体膜に不純物イオン注入を行ってソ
ース・ドレイン領域(108、109)及びチャンネル
領域を形成する。この時ゲート電極がイオン注入のマス
クとなっているため、チャンネルはゲート電極下のみに
形成される自己整合構造となる。イオン・ドーピング法
の原料ガスとしては水素中に希釈された濃度0.1%程
度から10%程度のホスフィン(PH3)やジボラン
(B26)等の注入不純物元素の水素化物を用いる。本
例ではNMOS形成を目指し、イオン・ドーピング装置
を用いて、水素中に希釈された濃度5%のホスフィン
(PH3)を加速電圧100keVで注入する。PH3 +
やH2 +イオンを含むの全イオン注入量量は1×1016
-2である。
Next, the substrate is taken out of the vacuum vessel and pol
The y-Si film and the first layer insulating film were continuously etched. Subsequently, in this example, a second layer insulating film (106) was deposited by a parallel plate type rf discharge PECVD method at a substrate temperature of 350 ° C. and a thickness of 70 nm. TEOS (Si
- employing a mixed gas (O-CH 2 -CH 3) 4) and oxygen (O 2). Subsequently, a thin film serving as a gate electrode (107) is deposited by a PVD method or a CVD method. Normally, the gate electrode and the gate wiring are made of the same material in the same process. Therefore, it is desired that this material has low electric resistance and is stable to a heat process at about 350 ° C. In this example, the film thickness is 60
A tantalum thin film of 0 nm is formed by a sputtering method. The substrate temperature when forming the tantalum thin film is 180 ° C.,
An argon gas containing 6.7% of a nitrogen gas is used as a sputtering gas. The thus formed tantalum thin film has an α-structure crystal structure, and its specific resistance is approximately 40 μΩcm. After depositing a thin film to be a gate electrode, patterning is performed, and then impurity ions are implanted into the semiconductor film to form source / drain regions (108, 109) and a channel region. At this time, since the gate electrode serves as a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. As a source gas for the ion doping method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) diluted in hydrogen and having a concentration of about 0.1% to about 10% is used. In this example, phosphine (PH 3 ) having a concentration of 5% diluted in hydrogen is injected at an acceleration voltage of 100 keV by using an ion doping apparatus in order to form an NMOS. PH 3 +
Total ion implantation amount including H 2 + ions is 1 × 10 16 c
m- 2 .

【0051】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極(110、
111)と配線をPVD法やCVD法などで形成して薄
膜トランジスタが完成する。
Next, a contact hole is formed on the source / drain, and a source / drain extraction electrode (110,
111) and wiring are formed by a PVD method, a CVD method, or the like to complete a thin film transistor.

【0052】従来の技術では、高品質なMOS界面を形
成する有効なプロセスが明確でなかった。しかし、以上
述べて来た様に本発明の半導体素子の製造装置および半
導体素子の製造方法を用いることによって極めて高品質
なMOS界面形成が可能となる。結果として高移動度、
低しきい値電圧の電界効果トランジスタの製造が可能と
なり、超低消費電力回路の実現が可能となる。
In the prior art, an effective process for forming a high quality MOS interface has not been clarified. However, as described above, the use of the semiconductor device manufacturing apparatus and the semiconductor device manufacturing method of the present invention makes it possible to form an extremely high-quality MOS interface. Resulting in high mobility,
It becomes possible to manufacture a field effect transistor having a low threshold voltage, and to realize an ultra-low power consumption circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電界効果トランジスタの製造方法を示
した工程断面図。
FIG. 1 is a process sectional view showing a method for manufacturing a field effect transistor of the present invention.

【図2】レーザー結晶化時のレーザービーム照射方法。FIG. 2 shows a laser beam irradiation method during laser crystallization.

【図3】レーザー結晶化時のレーザービーム照射方法。FIG. 3 shows a laser beam irradiation method during laser crystallization.

【図4】本発明の半導体素子製造装置を示す図。FIG. 4 is a diagram showing a semiconductor device manufacturing apparatus of the present invention.

【図5】本発明のSiO真空蒸着セルと基板移動方法を
説明した図。
FIG. 5 is a diagram illustrating a SiO vacuum deposition cell and a substrate moving method according to the present invention.

【図6】本発明のMOS界面形成方法により作製したM
OSキャパシタのCV特性の例。
FIG. 6 is a diagram showing an example of M fabricated by the MOS interface forming method of the present invention.
4 illustrates an example of CV characteristics of an OS capacitor.

【符号の説明】[Explanation of symbols]

101...基板 102...下地絶縁膜 103...半導体膜 104...レーザー光 105...第1層ゲート絶縁膜 106...第2層ゲート絶縁膜 107...ゲート電極 108...ソース 109...ドレイン 110...ソース電極 111...ドレイン電極 201...レーザー照射領域 203...x方向移動 204...y方向移動 301...ライン状レーザービーム 400...真空容器 401...被処理基板 402...基板ホルダ 403...モータ 404...ボールネジ 405...シャッタ 406...るつぼ 407...ヒータ電源 408、420...コイル 409...レーザー導入窓 410...エキシマレーザー光 411...マッチングユニット 413...マスフローコントローラ 414...酸素ガス 415...可動電極 416...メッシュ 101. . . Substrate 102. . . Base insulating film 103. . . Semiconductor film 104. . . Laser light 105. . . First layer gate insulating film 106. . . Second layer gate insulating film 107. . . Gate electrode 108. . . Source 109. . . Drain 110. . . Source electrode 111. . . Drain electrode 201. . . Laser irradiation area 203. . . x direction movement 204. . . Movement in y direction 301. . . Line-shaped laser beam 400. . . Vacuum container 401. . . Substrate to be processed 402. . . Substrate holder 403. . . Motor 404. . . Ball screw 405. . . Shutter 406. . . Crucible 407. . . Heater power supply 408, 420. . . Coil 409. . . Laser introduction window 410. . . Excimer laser light 411. . . Matching unit 413. . . Mass flow controller 414. . . Oxygen gas 415. . . Movable electrode 416. . . mesh

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA06 BA46 BD01 CA01 CA15 CA17 DB05 5F045 AA06 AA08 AA10 AA16 AA19 AB03 AB04 AB05 AB06 AB10 AB13 AB23 AB32 AB33 AC01 AC11 AD06 AD07 AD08 AF02 AF03 AF04 AF09 AF10 BB07 BB12 BB16 CA15 EC03 EG03 EH11 EH13 EH17 EM10 HA18 5F103 AA01 AA04 AA08 BB02 BB16 BB36 DD03 DD12 DD16 DD27 HH03 HH04 HH05 LL07 LL13 PP01 PP20 RR03 RR06 5F110 AA17 AA30 BB04 CC02 DD01 DD02 DD03 DD13 DD14 EE04 EE45 FF02 FF30 FF31 GG01 GG02 GG03 GG04 GG13 GG25 GG32 GG35 GG43 GG46 GG47 HJ04 HJ12 HJ13 HJ22 HJ23 HL24 HM15 PP03 PP04 PP06 PP31 PP38 QQ11  ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 4K029 AA06 BA46 BD01 CA01 CA15 CA17 DB05 5F045 AA06 AA08 AA10 AA16 AA19 AB03 AB04 AB05 AB06 AB10 AB13 AB23 AB32 AB33 AC01 AC11 AD06 AD07 AD08 AF02 AF03 AF04 AF09 AF10 BB07 BB12 BB03 EG03 EH11 EH13 EH17 EM10 HA18 5F103 AA01 AA04 AA08 BB02 BB16 BB36 DD03 DD12 DD16 DD27 HH03 HH04 HH05 LL07 LL13 PP01 PP20 RR03 RR06 5F110 AA17 AA30 BB04 CC02 DD01 DD02 GG03 GG03 GG03 GG03 GG03 GG02 GG46 GG47 HJ04 HJ12 HJ13 HJ22 HJ23 HL24 HM15 PP03 PP04 PP06 PP31 PP38 QQ11

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】真空中で基板を2次元的に走査できる基板
ステージおよびSiO真空蒸着セルを具備することを特
徴とする半導体素子製造装置。
1. An apparatus for manufacturing a semiconductor device, comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; and an SiO vacuum deposition cell.
【請求項2】前記SiO真空蒸着セルは、該SiO真空
蒸着セルの形状を基板面への投影したとき中心軸が前記
ステージのどちらかの走査方向に対して平行となるよう
な位置に配置されてなることを特徴とする請求項1記載
の半導体素子製造装置。
2. The SiO vacuum deposition cell is arranged at a position such that when the shape of the SiO vacuum deposition cell is projected onto a substrate surface, a central axis is parallel to one of the scanning directions of the stage. 2. The semiconductor device manufacturing apparatus according to claim 1, wherein:
【請求項3】真空中で基板を2次元的に走査できる基板
ステージおよびSiO真空蒸着セルおよびラジカル発生
源を具備することを特徴とする半導体素子製造装置。
3. A semiconductor device manufacturing apparatus comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; a SiO vacuum deposition cell; and a radical generation source.
【請求項4】前記ラジカル発生源は誘導結合型プラズマ
放電、ECRプラズマ放電のいずれかによりラジカル発
生をおこなっていることを特徴とする請求項3記載の半
導体素子製造装置。
4. The apparatus according to claim 3, wherein said radical generating source generates radicals by one of an inductively coupled plasma discharge and an ECR plasma discharge.
【請求項5】真空中で基板を2次元的に走査できる基板
ステージおよびSiO真空蒸着セルおよびラジカル発生
源および試料に光照射をおこなう窓を具備することを特
徴とする半導体素子製造装置。
5. A semiconductor device manufacturing apparatus comprising: a substrate stage capable of two-dimensionally scanning a substrate in a vacuum; an SiO vacuum deposition cell; and a window for irradiating a radical generation source and a sample with light.
【請求項6】真空中で基板を2次元的に走査できるステ
ージおよびSiO真空蒸着セルおよびラジカル発生源お
よび試料に光照射をおこなう窓および容量結合型プラズ
マ放電電極を具備することを特徴とする半導体素子製造
装置。
6. A semiconductor comprising a stage capable of two-dimensionally scanning a substrate in a vacuum, a SiO vacuum deposition cell, a window for irradiating a radical generation source and a sample with light, and a capacitively coupled plasma discharge electrode. Device manufacturing equipment.
【請求項7】SiO真空蒸着セルによりSiO分子線を
照射しながら基板を走査することにより基板上に絶縁膜
を形成することを特徴とする半導体素子の製造方法。
7. A method for manufacturing a semiconductor device, wherein an insulating film is formed on a substrate by scanning the substrate while irradiating an SiO molecular beam with a SiO vacuum deposition cell.
【請求項8】ラジカル発生源によりラジカルを発生させ
ながら基板を走査することにより基板上の半導体膜表面
のラジカル処理をおこなうことを特徴とする半導体素子
の製造方法。
8. A method for manufacturing a semiconductor device, wherein a radical processing is performed on a surface of a semiconductor film on a substrate by scanning the substrate while generating radicals by a radical generating source.
【請求項9】前記ラジカルは酸素ラジカルであることを
特徴とする請求項8記載の半導体素子の製造方法。
9. The method according to claim 8, wherein said radical is an oxygen radical.
【請求項10】ラジカル発生源により酸素ラジカルを発
生させながら基板を走査することにより基板上の半導体
膜表面のラジカル処理をおこなったのち、酸素ラジカル
の供給を持続したままSiO真空蒸着セルによりSiO
分子線照射を開始し、この状態で基板を走査することに
よって半導体膜上に絶縁膜を形成することを特徴とする
半導体素子の製造方法。
10. A substrate is scanned while generating oxygen radicals by a radical generating source to perform a radical treatment on the surface of the semiconductor film on the substrate, and then a SiO vacuum deposition cell is used while maintaining the supply of oxygen radicals.
A method for manufacturing a semiconductor device, comprising: starting molecular beam irradiation; and scanning the substrate in this state to form an insulating film on the semiconductor film.
JP2000030756A 2000-02-08 2000-02-08 Semiconductor element manufacturing apparatus and semiconductor element manufacturing method Expired - Fee Related JP3680677B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000030756A JP3680677B2 (en) 2000-02-08 2000-02-08 Semiconductor element manufacturing apparatus and semiconductor element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000030756A JP3680677B2 (en) 2000-02-08 2000-02-08 Semiconductor element manufacturing apparatus and semiconductor element manufacturing method

Publications (2)

Publication Number Publication Date
JP2001223208A true JP2001223208A (en) 2001-08-17
JP3680677B2 JP3680677B2 (en) 2005-08-10

Family

ID=18555732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000030756A Expired - Fee Related JP3680677B2 (en) 2000-02-08 2000-02-08 Semiconductor element manufacturing apparatus and semiconductor element manufacturing method

Country Status (1)

Country Link
JP (1) JP3680677B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098316A1 (en) * 2005-03-15 2006-09-21 Nec Corporation Method for thin film formation
WO2008056557A1 (en) * 2006-11-09 2008-05-15 Nissin Electric Co., Ltd. Method for forming silicon based thin film by plasma cvd method
JP2008538658A (en) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド Intermediate substrate and manufacturing method thereof
JP2012054586A (en) * 2000-05-08 2012-03-15 Denki Kagaku Kogyo Kk METHOD OF PRODUCING LOW DIELECTRIC CONSTANT SiOx FILM

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054586A (en) * 2000-05-08 2012-03-15 Denki Kagaku Kogyo Kk METHOD OF PRODUCING LOW DIELECTRIC CONSTANT SiOx FILM
WO2006098316A1 (en) * 2005-03-15 2006-09-21 Nec Corporation Method for thin film formation
JP2006261217A (en) * 2005-03-15 2006-09-28 Canon Anelva Corp Method of forming thin film
JP2008538658A (en) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド Intermediate substrate and manufacturing method thereof
WO2008056557A1 (en) * 2006-11-09 2008-05-15 Nissin Electric Co., Ltd. Method for forming silicon based thin film by plasma cvd method
JP2008124111A (en) * 2006-11-09 2008-05-29 Nissin Electric Co Ltd Method for forming silicon thin film by plasma cvd method

Also Published As

Publication number Publication date
JP3680677B2 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JP2000353666A (en) Semiconductor thin film and manufacture thereof
JP2001313262A (en) Semiconductor thin film, semiconductor device using the same, manufacturing method for both the same and apparatus for manufacturing semiconductor thin film
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
JP3680677B2 (en) Semiconductor element manufacturing apparatus and semiconductor element manufacturing method
JP3925085B2 (en) Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device
JP2004288864A (en) Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment
JP2002359192A (en) Method for manufacturing semiconductor device
JP4200530B2 (en) Thin film transistor manufacturing method
JP3911947B2 (en) Method for manufacturing field effect transistor
JP2002237598A (en) Manufacturing method of thin-film transistor
JP4123410B2 (en) Manufacturing method of semiconductor device
JP2010034463A (en) Laser annealing device
JP2002237600A (en) Manufacturing method of thin-film transistor
JP2001060690A (en) Manufacture of thin film transistor
JP2002237599A (en) Manufacturing method of thin-film transistor
JP2001053278A (en) Thin film transistor and manufacture of display device wherein it is used
JP2000277579A (en) Method for testing crystallinity of semiconductor thin film
JPH11186165A (en) Manufacture of polycrystalline thin film and manufacture of semiconductor device
JPH08339965A (en) Formation of crystalline semiconductor film
JP2005259818A (en) Method of crystallizing semiconductor film, method of manufacturing thin film transistor, electrooptic device, and electronic apparatus
JP4016525B2 (en) Semiconductor manufacturing method
JP2003124231A (en) Method for manufacturing thin film transistor, electronic device and electrooptic device
JP2004327649A (en) Semiconductor device, thin film transistor, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees