JPH0748639B2 - 適応ディジタルフィルタ - Google Patents
適応ディジタルフィルタInfo
- Publication number
- JPH0748639B2 JPH0748639B2 JP12265187A JP12265187A JPH0748639B2 JP H0748639 B2 JPH0748639 B2 JP H0748639B2 JP 12265187 A JP12265187 A JP 12265187A JP 12265187 A JP12265187 A JP 12265187A JP H0748639 B2 JPH0748639 B2 JP H0748639B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- basic
- multiplier
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、エコーキャンセラや自動等化器として多用さ
れ、入力信号と希望出力信号を与えると、その制御係数
を自動的に適応修正し、希望出力信号を近時生成して出
力する適応ディジタルフィルタに関するものである。
れ、入力信号と希望出力信号を与えると、その制御係数
を自動的に適応修正し、希望出力信号を近時生成して出
力する適応ディジタルフィルタに関するものである。
（従来の技術） 従来多用されている適応ディジタルフィルタの構成につ
いては、『ディジタル信号処理，電子通信学会編,pp.22
8〜231』昭和58年２月20日発行（以下、文献〔１〕と呼
ぶ）に記載されている。また、従来多用されている制御
係数の制御方法については、この文献〔１〕と『アフィ
ン部分空間への直交射影を用いた適応フィルタ・アルゴ
リズムとその諸性質，電子通信学会論文誌,67−Ａ巻２
号,pp.126〜132』（以下、文献〔２〕と呼ぶ）に記載さ
れている。
いては、『ディジタル信号処理，電子通信学会編,pp.22
8〜231』昭和58年２月20日発行（以下、文献〔１〕と呼
ぶ）に記載されている。また、従来多用されている制御
係数の制御方法については、この文献〔１〕と『アフィ
ン部分空間への直交射影を用いた適応フィルタ・アルゴ
リズムとその諸性質，電子通信学会論文誌,67−Ａ巻２
号,pp.126〜132』（以下、文献〔２〕と呼ぶ）に記載さ
れている。
第２図は、適応ディジタルフィルタの構成例を示す図で
ある。第２図において、１は入力端子、７は出力端子、
８はディジタルフィルタ部、９は制御部である。適応デ
ィジタルフィルタは、一般に、大きく分けて、ディジタ
ルフィルタ部８と制御部９とから構成されている。
ある。第２図において、１は入力端子、７は出力端子、
８はディジタルフィルタ部、９は制御部である。適応デ
ィジタルフィルタは、一般に、大きく分けて、ディジタ
ルフィルタ部８と制御部９とから構成されている。
ディジタルフィルタ部８は、適応ディジタルフィルタの
特性を形成する部分であり、また、制御部９は、ディジ
タルフィルタ部８内の制御係数を制御することにより、
特性を制御する部分である。制御部９は、ディジタルフ
ィルタ部８の出力信号を入力とし、この出力信号が希望
出力信号にできるだけ近くなるようにディジタルフィル
タ部８内の制御係数を制御する。
特性を形成する部分であり、また、制御部９は、ディジ
タルフィルタ部８内の制御係数を制御することにより、
特性を制御する部分である。制御部９は、ディジタルフ
ィルタ部８の出力信号を入力とし、この出力信号が希望
出力信号にできるだけ近くなるようにディジタルフィル
タ部８内の制御係数を制御する。
第３図は、従来のディジタルフィルタ部８の構成例を示
す図である。第３図において、２は加算器、３は乗算
器、４は単位時間だけ信号を遅らせる遅延回路であり、
w0，w1，w2，…wMは制御係数である。また、第２図と同
一の要素には、同一の記号が付されている。単位時間と
は、ディジタルフィルタを動作させる１クロックに対応
する時間であり、本明細書ではTcで表す。
す図である。第３図において、２は加算器、３は乗算
器、４は単位時間だけ信号を遅らせる遅延回路であり、
w0，w1，w2，…wMは制御係数である。また、第２図と同
一の要素には、同一の記号が付されている。単位時間と
は、ディジタルフィルタを動作させる１クロックに対応
する時間であり、本明細書ではTcで表す。
入力端子１から入力された信号は、Ｍ個の遅延回路４に
入力され、遅延回路４を全く通らない信号と各遅延回路
４の出力信号とに制御係数w0，w1，w2，…wMを各乗算器
３で掛けられ、その出力が各加算器２で加え合せられ
て、出力端子７へ出力される。第２図に示した制御部９
で制御係数w0，w1，w2，…wMの値を決めて、そのように
設定することで、希望の特性を得ることができる。
入力され、遅延回路４を全く通らない信号と各遅延回路
４の出力信号とに制御係数w0，w1，w2，…wMを各乗算器
３で掛けられ、その出力が各加算器２で加え合せられ
て、出力端子７へ出力される。第２図に示した制御部９
で制御係数w0，w1，w2，…wMの値を決めて、そのように
設定することで、希望の特性を得ることができる。
制御係数w0，w1，w2，…wMの制御は、通常、二乗誤差を
最小にするように繰り返し制御係数を修正する反復アル
ゴリズムにより行われる。その代表的なものは、最大傾
斜法や学習同定法である。時刻ｎにおける入力端子１か
らの入力信号をXn，誤差信号すなわち出力信号と希望出
力信号との差信号をenとして、これらは、次式で表せ
る。
最小にするように繰り返し制御係数を修正する反復アル
ゴリズムにより行われる。その代表的なものは、最大傾
斜法や学習同定法である。時刻ｎにおける入力端子１か
らの入力信号をXn，誤差信号すなわち出力信号と希望出
力信号との差信号をenとして、これらは、次式で表せ
る。
最大傾斜法：wk (n+1)＝wk (n)−α・en・Xn-k …（１） 学習同定法：wk (n+1)＝wk (n)−α・en・Xn-k／（X2 n＋X
2 n-1＋X2 n-2＋…＋X2 n-M） …（２） ここで、αは修正係数であり、アルゴリズムの収束のた
めには、十分小さく選ぶ必要がある。学習同定法では０
＜α＜２になるようにすれば、収束する。また、wk (n)
は、時刻ｎにおける制御係数wkの値を示している。αが
適当に選らばれていれば、上の反復アルゴリズムによ
り、制御係数は徐々に希望出力信号を与える最適値に近
付き、希望出力信号を近時することができる。
2 n-1＋X2 n-2＋…＋X2 n-M） …（２） ここで、αは修正係数であり、アルゴリズムの収束のた
めには、十分小さく選ぶ必要がある。学習同定法では０
＜α＜２になるようにすれば、収束する。また、wk (n)
は、時刻ｎにおける制御係数wkの値を示している。αが
適当に選らばれていれば、上の反復アルゴリズムによ
り、制御係数は徐々に希望出力信号を与える最適値に近
付き、希望出力信号を近時することができる。
（発明が解決しようとする問題点） しかしながら、第３図に示す従来のディジタルフィルタ
部を用いた適応ディジタルフィルタにおいては、文献
〔２〕に述べられているように、入力信号が白色信号で
なく、特定のスペクトル成分が大きくなる有色信号の場
合、修正係数αを適当に選んだとしても、収束時間、す
なわち、出力信号が希望出力信号に十分近くなるまでの
時間が、極めて長くなるという問題点があった。
部を用いた適応ディジタルフィルタにおいては、文献
〔２〕に述べられているように、入力信号が白色信号で
なく、特定のスペクトル成分が大きくなる有色信号の場
合、修正係数αを適当に選んだとしても、収束時間、す
なわち、出力信号が希望出力信号に十分近くなるまでの
時間が、極めて長くなるという問題点があった。
そこで、この発明の目的は、入力信号が有色信号のとき
にも収束時間が短い適応ディジタルフィルタを提供する
ことにある。
にも収束時間が短い適応ディジタルフィルタを提供する
ことにある。
（問題点を解決するための手段） 本発明は、前記問題点を解決するために、２次巡回フィ
ルタと、この２次巡回フィルタの第１の出力に第１の係
数を掛ける第１の乗算器と、この第１の出力に第２の係
数を掛ける第２の乗算器と、この第１の出力よりも単位
時間遅れた第２の出力に第３の係数を掛ける第３の乗算
器と、この第２の出力に第４の係数を掛ける第４の乗算
器と、第１の乗算器の出力と第３の乗算器の出力を加え
る第１の加算器と、第２の乗算器の出力と第４の乗算器
の出力を加える第２の加算器と、第１の加算器の出力に
第１の制御係数を掛ける第５の乗算器と、第２の加算器
の出力に第２の制御係数を掛ける第６の乗算器とで基本
フィルタを構成し、Ｚ平面の単位円上を等間隔に分割し
た位置に複素共役零点あるいは実多重零点を有する櫛形
フィルタと、この櫛形フィルタの出力を入力とする複数
の前記の基本フィルタと、この複数の基本フィルタ内の
各第５の乗算器と第６の乗算器の出力を全て加え合せる
加算器群あるいは多入力加算器とで前記ディジタルフィ
ルタ部を構成し、前記櫛形フィルタの零点の総対数は、
前記のディジタルフィルタ部内の基本フィルタの総数と
同じになるようにし、前記の櫛形フィルタの出力を入力
とする複数の前記の基本フィルタの内の任意に１つを選
んだとき、この基本フィルタ内の２次巡回フィルタの２
つの極は、前記櫛形フィルタの複素共役零点あるいは実
多重零点の内の１対と同じ位置になるようにし、かつ、
前記の櫛形フィルタの出力を入力とする複数の前記の基
本フィルタの内のここで選んだ基本フィルタ以外の基本
フィルタ内の２次巡回フィルタの２つの極と同じになら
ないようにし、前記の櫛形フィルタの出力を入力とする
複数の前記の基本フィルタの内の任意の１つを選んだと
き、この選んだ基本フィルタ内の第１の係数は、この選
んだ基本フィルタ内の２次巡回フィルタの２つの極のう
ちの虚数部が非負となる極の偏角に予め定められた整数
を掛けた第１の角度の余弦値となるようにし、この選ん
だ基本フィルタ内の第３の係数は、前記の偏角に前記の
予め定められた整数から１を減じた整数を掛けた第２の
角度の余弦値となるようにし、この選んだ基本フィルタ
内の第４の係数は、この第２の角度の正弦値となるよう
にし、前記の予め定められた整数は、前記のディジタル
フィルタ部を構成する全ての基本フィルタに対して同じ
値となるようにして、適応ディジタルフィルタのディジ
タルフィルタ部を構成したものである。
ルタと、この２次巡回フィルタの第１の出力に第１の係
数を掛ける第１の乗算器と、この第１の出力に第２の係
数を掛ける第２の乗算器と、この第１の出力よりも単位
時間遅れた第２の出力に第３の係数を掛ける第３の乗算
器と、この第２の出力に第４の係数を掛ける第４の乗算
器と、第１の乗算器の出力と第３の乗算器の出力を加え
る第１の加算器と、第２の乗算器の出力と第４の乗算器
の出力を加える第２の加算器と、第１の加算器の出力に
第１の制御係数を掛ける第５の乗算器と、第２の加算器
の出力に第２の制御係数を掛ける第６の乗算器とで基本
フィルタを構成し、Ｚ平面の単位円上を等間隔に分割し
た位置に複素共役零点あるいは実多重零点を有する櫛形
フィルタと、この櫛形フィルタの出力を入力とする複数
の前記の基本フィルタと、この複数の基本フィルタ内の
各第５の乗算器と第６の乗算器の出力を全て加え合せる
加算器群あるいは多入力加算器とで前記ディジタルフィ
ルタ部を構成し、前記櫛形フィルタの零点の総対数は、
前記のディジタルフィルタ部内の基本フィルタの総数と
同じになるようにし、前記の櫛形フィルタの出力を入力
とする複数の前記の基本フィルタの内の任意に１つを選
んだとき、この基本フィルタ内の２次巡回フィルタの２
つの極は、前記櫛形フィルタの複素共役零点あるいは実
多重零点の内の１対と同じ位置になるようにし、かつ、
前記の櫛形フィルタの出力を入力とする複数の前記の基
本フィルタの内のここで選んだ基本フィルタ以外の基本
フィルタ内の２次巡回フィルタの２つの極と同じになら
ないようにし、前記の櫛形フィルタの出力を入力とする
複数の前記の基本フィルタの内の任意の１つを選んだと
き、この選んだ基本フィルタ内の第１の係数は、この選
んだ基本フィルタ内の２次巡回フィルタの２つの極のう
ちの虚数部が非負となる極の偏角に予め定められた整数
を掛けた第１の角度の余弦値となるようにし、この選ん
だ基本フィルタ内の第３の係数は、前記の偏角に前記の
予め定められた整数から１を減じた整数を掛けた第２の
角度の余弦値となるようにし、この選んだ基本フィルタ
内の第４の係数は、この第２の角度の正弦値となるよう
にし、前記の予め定められた整数は、前記のディジタル
フィルタ部を構成する全ての基本フィルタに対して同じ
値となるようにして、適応ディジタルフィルタのディジ
タルフィルタ部を構成したものである。
（作用） 本発明によれば、以上のように適応ディジタルフィルタ
のディジタルフィルタ部を構成したため、ディジタルフ
ィルタ部内の各基本フィルタ内の制御係数を掛ける第５
の乗算器への入力信号と第６の乗算器への入力信号は、
ディジタルフィルタ部内の任意の２つをとったときに全
ての場合で相関が極めて小さく、それゆえ、入力信号が
有色信号のときにも収束時間が長くならない。換言すれ
ば入力信号が白色信号と有色信号のときで収束時間がほ
とんど変化がなく、かつ、短い。したがって、前記問題
点を解決できるのである。
のディジタルフィルタ部を構成したため、ディジタルフ
ィルタ部内の各基本フィルタ内の制御係数を掛ける第５
の乗算器への入力信号と第６の乗算器への入力信号は、
ディジタルフィルタ部内の任意の２つをとったときに全
ての場合で相関が極めて小さく、それゆえ、入力信号が
有色信号のときにも収束時間が長くならない。換言すれ
ば入力信号が白色信号と有色信号のときで収束時間がほ
とんど変化がなく、かつ、短い。したがって、前記問題
点を解決できるのである。
（実施例） 第１図は、本発明の適応ディジタルフィルタのディジタ
ルフィルタ部８の構成例を示す図である。第１図におい
て、400は単位時間の2M倍に相当する2MTcの遅延時間を
有する遅延回路、50,51,52,…,5Mは２次巡回フィルタ，
wC0，wC1，wC2，…，wCM，wS1，wS2，…，wS(M-1），は
制御係数、g,a0，a1，a2，…，aM，b0，b1，b2，…，
bM，pC0，pC1，pC2，…，pCM，pS1，pS2，…，
pS(M-1)，qC0，qC1，qC2，…qCM，qS1，qS2，…，q
S(M-1)は係数である。また、第２図，第３図と同一の要
素には、サフィックスのみ異ならせて同一の記号が付さ
れている。第１図において、２次巡回フィルタの総数を
Ｍ＋１としている。
ルフィルタ部８の構成例を示す図である。第１図におい
て、400は単位時間の2M倍に相当する2MTcの遅延時間を
有する遅延回路、50,51,52,…,5Mは２次巡回フィルタ，
wC0，wC1，wC2，…，wCM，wS1，wS2，…，wS(M-1），は
制御係数、g,a0，a1，a2，…，aM，b0，b1，b2，…，
bM，pC0，pC1，pC2，…，pCM，pS1，pS2，…，
pS(M-1)，qC0，qC1，qC2，…qCM，qS1，qS2，…，q
S(M-1)は係数である。また、第２図，第３図と同一の要
素には、サフィックスのみ異ならせて同一の記号が付さ
れている。第１図において、２次巡回フィルタの総数を
Ｍ＋１としている。
第１図のディジタルフィルタ部８は、第３図のときと同
様に、第２図の形で制御部９と合せられて適応ディジタ
ルフィルタを構成する。制御部９における作用は、前記
の従来の適応ディジタルフィルタにおける制御部９の作
用と同様である。
様に、第２図の形で制御部９と合せられて適応ディジタ
ルフィルタを構成する。制御部９における作用は、前記
の従来の適応ディジタルフィルタにおける制御部９の作
用と同様である。
入力端子１から入力された入力信号は、左端の加算器2
00により、遅延回路400を通り遅れた入力信号に係数ｇ
を乗算器300で掛けられた信号と加えられる。以上の作
用を行なう部分が、櫛形フィルタを構成している。櫛形
フィルタ部分の伝達関数Hg(z)は、次式で表される。
00により、遅延回路400を通り遅れた入力信号に係数ｇ
を乗算器300で掛けられた信号と加えられる。以上の作
用を行なう部分が、櫛形フィルタを構成している。櫛形
フィルタ部分の伝達関数Hg(z)は、次式で表される。
HK（Ｚ）＝（１＋ｇ・z-2M） …（３） 但し、 ｚ＝exp（ｊωＴｃ） …（４） ｇ＝−１ …（５） である。櫛形フィルタの出力すなわち加算器200の出力
は、Ｍ＋１個の２次巡回フィルタ50,51,52,…,5Mに入力
される。
は、Ｍ＋１個の２次巡回フィルタ50,51,52,…,5Mに入力
される。
代表として、上からｋ＋１番目の２次巡回フィルタ5kへ
の信号について、流れを説明する。２次巡回フィルタ5k
へ入力された信号は、２つの加算器2k6，2k7により、遅
延回路4k1を１つ通ってから乗算器3k7で係数akを掛けら
れた信号と、２つの遅延回路4k1，4k2通ってから乗算器
3k8で係数bkを掛けられた信号とを、加えられる。２次
巡回フィルタ5kの伝達関数Hbk(z)は、次式で表される。
の信号について、流れを説明する。２次巡回フィルタ5k
へ入力された信号は、２つの加算器2k6，2k7により、遅
延回路4k1を１つ通ってから乗算器3k7で係数akを掛けら
れた信号と、２つの遅延回路4k1，4k2通ってから乗算器
3k8で係数bkを掛けられた信号とを、加えられる。２次
巡回フィルタ5kの伝達関数Hbk(z)は、次式で表される。
Hbk(z)＝1/（１−ak・z-1−bk・z-2） …（６） 但し、 ak＝2cos（kd） …（７） bk＝−１ …（８） ｄ＝π/M …（９） である。したがって、２次巡回フィルタ5kは、ｋが０と
Ｍのときは実重極、それ以外のときは複素共役極を、ｚ
平面の単位円上に有している。
Ｍのときは実重極、それ以外のときは複素共役極を、ｚ
平面の単位円上に有している。
２次巡回フィルタ5k内の上の加算器2k6の出力は、２つ
の乗算器3k1，3k2で、第１の係数pckと第２の係数pSkを
掛けられる。また、２次巡回フィルタ5k内の上の遅延回
路411の出力に、２つの乗算器3k3，3k4で、第３の係数q
ckと第４の係数qSkが掛けられる。そして、係数pckを掛
けられた信号と係数qCKを掛けられた信号が、加算器2k2
で加えられ、更に乗算器3k6で第１の制御係数WCkを掛け
られる。また、係数Pskを掛けられた信号と係数qSkを掛
けられた信号が、加算器2k1で加えられ、更に乗算器3k5
で第２の制御係数Wskを掛けられる。ここで、各係数
は、次式で表わされる。
の乗算器3k1，3k2で、第１の係数pckと第２の係数pSkを
掛けられる。また、２次巡回フィルタ5k内の上の遅延回
路411の出力に、２つの乗算器3k3，3k4で、第３の係数q
ckと第４の係数qSkが掛けられる。そして、係数pckを掛
けられた信号と係数qCKを掛けられた信号が、加算器2k2
で加えられ、更に乗算器3k6で第１の制御係数WCkを掛け
られる。また、係数Pskを掛けられた信号と係数qSkを掛
けられた信号が、加算器2k1で加えられ、更に乗算器3k5
で第２の制御係数Wskを掛けられる。ここで、各係数
は、次式で表わされる。
pck＝cos（kdi） …（10） psk＝sin（kdi） …（11） qck＝ーcos［kd（ｉ−１）］ …（12） qsk＝ーsin［kd（ｉ−１）］ …（13） 但し、ｉは、この適応ディジタルフィルタに対して、予
め決められた整数である。２次巡回フィルタ5kと、係数
pck，psk，qck，qsk制御係数Wck，Wskを掛ける６つの乗
算器3k1〜3k6と、２つの加算器2k1，2k2とで、上からｋ
＋１番目の基本フィルタを構成する。
め決められた整数である。２次巡回フィルタ5kと、係数
pck，psk，qck，qsk制御係数Wck，Wskを掛ける６つの乗
算器3k1〜3k6と、２つの加算器2k1，2k2とで、上からｋ
＋１番目の基本フィルタを構成する。
入力端子１から、上からｋ＋１番目の基本フィルタ内の
第１の制御係数Wckを掛ける乗算器3k5の入力までの伝達
関数Hck(z)は、次式で表わされる。
第１の制御係数Wckを掛ける乗算器3k5の入力までの伝達
関数Hck(z)は、次式で表わされる。
Hck（ｚ）＝（１＋ｇ・z-2M）・（pck＋qck・z-1）／
（１−ak・z-1−bk・z-2） …（14） また、入力端子１から、上からｋ＋１番目の基本フィル
タ内の第２の制御係数wskを掛ける乗算器3k6の入力まで
の伝達関数Hsk（ｚ）は、次式で表わされる。
（１−ak・z-1−bk・z-2） …（14） また、入力端子１から、上からｋ＋１番目の基本フィル
タ内の第２の制御係数wskを掛ける乗算器3k6の入力まで
の伝達関数Hsk（ｚ）は、次式で表わされる。
Hsk（ｚ）＝（１＋ｇ・z-2M）・（psk＋qsk・z-1）／
（１−ak・z-1−bk・z-2） …（15） なお、第１図において、一番上と一番下の基本フィルタ
は、係数ps0，qs0，pSM，qSMが０になるため、回路が簡
単になっている。
（１−ak・z-1−bk・z-2） …（15） なお、第１図において、一番上と一番下の基本フィルタ
は、係数ps0，qs0，pSM，qSMが０になるため、回路が簡
単になっている。
式（14）と式（15）に、各係数を代入して、ｚ逆変換を
施して、上からｋ＋１番目の基本フィルタ内の第１の制
御係数wckを掛ける乗算器3k5の入力における単位サンプ
ル応答hck（ｎ）と、第２の制御係数wskを掛ける乗算器
3k6の入力における単位サンプル応答hSk（ｎ）とを求め
ると、以下のようになる。
施して、上からｋ＋１番目の基本フィルタ内の第１の制
御係数wckを掛ける乗算器3k5の入力における単位サンプ
ル応答hck（ｎ）と、第２の制御係数wskを掛ける乗算器
3k6の入力における単位サンプル応答hSk（ｎ）とを求め
ると、以下のようになる。
hck（ｎ）＝cos［kd（ｎ＋ｉ）］・［ｕ（ｎ）−ｎ（ｎ
−2M）］ …（16） hSk（ｎ）＝sin［kd（ｎ＋ｉ）］・［ｕ（ｎ）−ｎ（ｎ
−2M）］ …（17） 但し、ｕ（ｎ）はｎが負で0,非負で１であるようなステ
ップ関数である。式（16）と式（17）は、長さ2Mの余弦
波と正弦波を表わしている。これより、２次巡回フィル
タ5kは、kdに対応する周波数成分付近のみを通過する極
めて帯域の狭いバンドパスフィルタ（以下、BPFと略
す）になっており、制御係数wckとwskを掛ける乗算器3k
5，3k6の入力へは、この周波数成分を余弦波成分と正弦
波成分に分解した信号が到来することがわかる。すなわ
ち、第１図本発明のディジタルフィルタ部８は、入力信
号をフーリエ展開する作用を近似的に行なっている。
−2M）］ …（16） hSk（ｎ）＝sin［kd（ｎ＋ｉ）］・［ｕ（ｎ）−ｎ（ｎ
−2M）］ …（17） 但し、ｕ（ｎ）はｎが負で0,非負で１であるようなステ
ップ関数である。式（16）と式（17）は、長さ2Mの余弦
波と正弦波を表わしている。これより、２次巡回フィル
タ5kは、kdに対応する周波数成分付近のみを通過する極
めて帯域の狭いバンドパスフィルタ（以下、BPFと略
す）になっており、制御係数wckとwskを掛ける乗算器3k
5，3k6の入力へは、この周波数成分を余弦波成分と正弦
波成分に分解した信号が到来することがわかる。すなわ
ち、第１図本発明のディジタルフィルタ部８は、入力信
号をフーリエ展開する作用を近似的に行なっている。
入力信号を近似的にフーリエ展開し、各周波数の余弦波
成分ならびに正弦波成分に対する修正係数である制御係
数wC0，wC1，wC2，…wCM，wS1，wS2，…wS(M-1)を掛け
られた信号は、合計2M−１個の加算器214〜2(M-1)4，2
05〜2(M-1)5で全て加え合せられて合成される。そし
て、出力端子７へ出力される。
成分ならびに正弦波成分に対する修正係数である制御係
数wC0，wC1，wC2，…wCM，wS1，wS2，…wS(M-1)を掛け
られた信号は、合計2M−１個の加算器214〜2(M-1)4，2
05〜2(M-1)5で全て加え合せられて合成される。そし
て、出力端子７へ出力される。
本発明の適応ディジタルフィルタにおいても、制御部９
による制御係数の制御アルゴリズムとして、最大傾斜法
や学習同定法を用いることができる。これらは、時刻ｎ
における制御係数wckを掛ける乗算器3k5の入力信号をx
kn，制御係数wskを掛ける乗算器3k5の入力信号をyknと
して、次式で表せる。
による制御係数の制御アルゴリズムとして、最大傾斜法
や学習同定法を用いることができる。これらは、時刻ｎ
における制御係数wckを掛ける乗算器3k5の入力信号をx
kn，制御係数wskを掛ける乗算器3k5の入力信号をyknと
して、次式で表せる。
最大傾斜法： wck (n+1)＝wck (n)−α・en・Xkn …（18） wsk (n+1)＝wsk (n)−α・en・Xyn …（19） 学習同定法： wck (n+1)＝wck (n)−α・en・xkn／（x2 0n＋x2 1n＋…＋x
2 Mn＋y2 1n＋y2 2n＋…＋y2 (M-1)n） …（20） wsk (n+1)＝wsk (n)−α・en・ykn／（x2 0n＋x2 1n＋…＋x
2 Mn＋y2 1n＋y2 2n＋…＋y2 (M-1)n） …（21） 但し、、wck (n)，wsk (n)は、それぞれ、時刻ｎにおける
制御係数wck，wskの値を表わしている。
2 Mn＋y2 1n＋y2 2n＋…＋y2 (M-1)n） …（20） wsk (n+1)＝wsk (n)−α・en・ykn／（x2 0n＋x2 1n＋…＋x
2 Mn＋y2 1n＋y2 2n＋…＋y2 (M-1)n） …（21） 但し、、wck (n)，wsk (n)は、それぞれ、時刻ｎにおける
制御係数wck，wskの値を表わしている。
第４図は、本発明の適応ディジタルフィルタのディジタ
ルフィルタ部８の他の構成例を示す図である。第４図に
おいて、11,12は１次巡回フィルタ、c0，cMは係数であ
る。また、第１図，第２図，第３図と同一の要素には、
同一の記号が付されている。前記の適応ディジタルフィ
ルタに付して予め決められた整数ｉを０とすると、第１
図は第４図のように縮退される。
ルフィルタ部８の他の構成例を示す図である。第４図に
おいて、11,12は１次巡回フィルタ、c0，cMは係数であ
る。また、第１図，第２図，第３図と同一の要素には、
同一の記号が付されている。前記の適応ディジタルフィ
ルタに付して予め決められた整数ｉを０とすると、第１
図は第４図のように縮退される。
第４図において、係数c0，cMは、それぞれ1,−１であ
る。他の係数は、第１図における同じ記号で示された係
数と同じ値である。第４図のディジタルフィルタ部８
は、第１図のディジタルフィルタ部８よりもハードウエ
アの規模あるいは処理量が小さくてすむため、有利であ
る。
る。他の係数は、第１図における同じ記号で示された係
数と同じ値である。第４図のディジタルフィルタ部８
は、第１図のディジタルフィルタ部８よりもハードウエ
アの規模あるいは処理量が小さくてすむため、有利であ
る。
第１図あるいは第４図に対する以上の説明では、係数
b0，b1，b2，…bM，cMは−１、係数c0は１としていた。
巡回フィルタは、極がｚ平面の単位円の外に出ると不安
定になるため、雑音等の影響を考慮すると、安定性を完
全に確保するためには、これらの係数の絶対値を、１よ
り小さく１に極めて近い値に設定する方が安心である。
但し、このようにすると、直交性の乱れが大きくなっ
て、僅かではあるが収束時間は長くなる。また、このと
きには、櫛形フィルタの係数ｇも、同じ程度絶対値を１
より小さくした方が、極と零点の整合性が良くなる。
b0，b1，b2，…bM，cMは−１、係数c0は１としていた。
巡回フィルタは、極がｚ平面の単位円の外に出ると不安
定になるため、雑音等の影響を考慮すると、安定性を完
全に確保するためには、これらの係数の絶対値を、１よ
り小さく１に極めて近い値に設定する方が安心である。
但し、このようにすると、直交性の乱れが大きくなっ
て、僅かではあるが収束時間は長くなる。また、このと
きには、櫛形フィルタの係数ｇも、同じ程度絶対値を１
より小さくした方が、極と零点の整合性が良くなる。
以上の説明では、ディジタルフィルタ部８をハードウエ
アで作ることを前提に説明したが、この一部あるいは全
部を、ディジタル・シグナル・プロセッサにより処理す
ることも可能である。
アで作ることを前提に説明したが、この一部あるいは全
部を、ディジタル・シグナル・プロセッサにより処理す
ることも可能である。
（発明の効果） 以上詳細に説明したように、本発明の適応ディジタルフ
ィルタのディジタルフィルタ部８は、入力信号を近似的
にフーリエ展開し、これを再合成している。そして、こ
の再合成における各周波数の余弦波成分と正弦波成分の
大きさを制御することで、適応ディジタルフィルタの特
性を制御している。フーリエ展開は、良く知られている
ように、直交展開である。したがって、展開された後の
各信号成分の間の相関は、０である。このため、制御係
数wC0，wC1，wC2，…wCM，wS1，wS2，…wS(M-1)を掛け
る各乗算器305〜3M5，316〜3(M-1)6の入力信号、すなわ
ち、x0n，x1n，x2n，…xMn，y1n，y2n，…，y(M-1)nの
間の相関は、極めて小さくなる。これは、適応ディジタ
ルフィルタの入力信号にほとんど依存しない。文献
〔２〕にも示されているように、アルゴリズムの収束時
間は、全ての組み合わせにおいて、誤差信号と相関をと
ることになるこれらの信号の間の相関が小さい方が短
い。したがって、本発明の適応ディジタルフィルタで
は、有色信号においてさえも、収束時間の短い適応ディ
ジタルフィルタを実現することができる。
ィルタのディジタルフィルタ部８は、入力信号を近似的
にフーリエ展開し、これを再合成している。そして、こ
の再合成における各周波数の余弦波成分と正弦波成分の
大きさを制御することで、適応ディジタルフィルタの特
性を制御している。フーリエ展開は、良く知られている
ように、直交展開である。したがって、展開された後の
各信号成分の間の相関は、０である。このため、制御係
数wC0，wC1，wC2，…wCM，wS1，wS2，…wS(M-1)を掛け
る各乗算器305〜3M5，316〜3(M-1)6の入力信号、すなわ
ち、x0n，x1n，x2n，…xMn，y1n，y2n，…，y(M-1)nの
間の相関は、極めて小さくなる。これは、適応ディジタ
ルフィルタの入力信号にほとんど依存しない。文献
〔２〕にも示されているように、アルゴリズムの収束時
間は、全ての組み合わせにおいて、誤差信号と相関をと
ることになるこれらの信号の間の相関が小さい方が短
い。したがって、本発明の適応ディジタルフィルタで
は、有色信号においてさえも、収束時間の短い適応ディ
ジタルフィルタを実現することができる。
第１図は本発明の適応ディジタルフィルタのディジタル
フィルタ部の構成例を示す図、第２図は適応ディジタル
フィルタの構成を示す図、第３図は従来の適応ディジタ
ルフィルタのディジタルフィルタ部の構成例を示す図、
第４図は本発明の適応ディジタルフィルタのディジタル
フィルタ部の構成例を示す図である。 １…入力端子、２…加算器、３…乗算器、４…遅延回
路、50,51,52,5（Ｍ−１）,5M…２次巡回フィルタ、７
…出力端子、８…ディジタルフィルタ部、９…制御部、
11,12…１次巡回フィルタ、wCO，wC1，wC2，…wCM，
wS1，wS2，…wS(M-1)…制御係数、g,a0，a1，a2，…，a
M，b0，b1，b2，…，bM,PC0,PC1、PC2，…，pCM，pS1，p
S2，…，pS(M-1)，qC0，qC1，qC2，…，qCM，qS1，
qS2，…，qS(M-1)，c0，cM…係数。
フィルタ部の構成例を示す図、第２図は適応ディジタル
フィルタの構成を示す図、第３図は従来の適応ディジタ
ルフィルタのディジタルフィルタ部の構成例を示す図、
第４図は本発明の適応ディジタルフィルタのディジタル
フィルタ部の構成例を示す図である。 １…入力端子、２…加算器、３…乗算器、４…遅延回
路、50,51,52,5（Ｍ−１）,5M…２次巡回フィルタ、７
…出力端子、８…ディジタルフィルタ部、９…制御部、
11,12…１次巡回フィルタ、wCO，wC1，wC2，…wCM，
wS1，wS2，…wS(M-1)…制御係数、g,a0，a1，a2，…，a
M，b0，b1，b2，…，bM,PC0,PC1、PC2，…，pCM，pS1，p
S2，…，pS(M-1)，qC0，qC1，qC2，…，qCM，qS1，
qS2，…，qS(M-1)，c0，cM…係数。
Claims (5)
- 【請求項１】ディジタルフィルタ部と制御部とから成
り、制御部により、ディジタルフィルタ部内の制御係数
を適応的に制御して、ディジタルフィルタ部の特性を適
応的に変化することができる適応ディジタルフィルタに
おいて、 ２次巡回フィルタと、この２次巡回フィルタの第１の出
力に第１の係数を掛ける第１の乗算器と、この第１の出
力に第２の係数を掛ける第２の乗算器と、この第１の出
力よりも単位時間遅れた第２の出力に第３の係数を掛け
る第３の乗算器と、この第２の出力に第４の係数を掛け
る第４の乗算器と、第１の乗算器の出力と第３の乗算器
の出力を加える第１の加算器と、第２の乗算器の出力と
第４の乗算器の出力を加える第２の加算器と、第１の加
算器の出力に第１の制御係数を掛ける第５の乗算器と、
第２の加算器の出力に第２の制御係数を掛ける第６の乗
算器とで基本フィルタを構成し、 Ｚ平面の単位円上を等間隔に分割した位置に複素共役零
点あるいは実多重零点を有する櫛形フィルタと、この櫛
形フィルタの出力を入力とする複数の前記の基本フィル
タと、この複数の基本フィルタ内の各第５の乗算器と第
６の乗算器の出力を全て加え合せる加算器群あるいは多
入力加算器とで前記のディジタルフィルタ部を構成し、 前記の櫛形フィルタの零点の総対数は、前記のディジタ
ルフィルタ部内の基本フィルタの総数と同じになるよう
にし、 前記の櫛形フィルタの出力を入力とする複数の前記の基
本フィルタの内の任意の１つを選んだとき、この基本フ
ィルタ内の２次巡回フィルタの２つの極は、前記櫛形フ
ィルタの複素共役零点あるいは実多重零点の内の１対と
同じ位置になるようにし、かつ、前記の櫛形フィルタの
出力を入力とする複数の前記の基本フィルタの内のここ
で選んだ基本フィルタ以外の基本フィルタ内の２次巡回
フィルタの２つの極と同じにならないようにし、 前記の櫛形フィルタの出力を入力とする複数の前記の基
本フィルタの内の任意の１つを選んだとき、この選んだ
基本フィルタ内の第１の係数は、この選んだ基本フィル
タ内の２次巡回フィルタの２つの極の内の虚数部が非負
となる極の偏角に予め定められた整数を掛けた第１の角
度の余弦値となるようにし、 この選んだ基本フィルタ内の第２の係数は、この第１の
角度の正弦値となるようにし、 この選んだ基本フィルタ内の第３の係数は、前記の偏角
に前記の予め定められた整数から１を減じた整数を掛け
た第２の角度の余弦値となるようにし、 この選んだ基本フィルタ内の第４の係数は、この第２の
角度の正弦値となるようにし、 前記の予め定められた整数は、前記のディジタルフィル
タ部を構成する全ての基本フィルタに対して同じ値とな
るようにしたことを特徴とする適応ディジタルフィル
タ。 - 【請求項２】ディジタルフィルタ部と制御部とから成
り、制御部により、ディジタルフィルタ部内の制御係数
を適応的に制御して、ディジタルフィルタ部の特性を適
応的に変化することができる適応ディジタルフィルタに
おいて、 ２次巡回フィルタと、この２次巡回フィルタの第１の出
力よりも単位時間遅れた第２の出力に第３の係数を掛け
る第３の乗算器と、この第２の出力に第４の係数を掛け
る第４の乗算器と、前記の第１の出力と第３の乗算器の
出力を加える加算器と、この加算器の出力に第１の制御
係数を掛ける第５の乗算器と、第４の乗算器の出力に第
２の制御係数を掛ける第６の乗算器とで複素共役極の基
本フィルタを構成し、 １次巡回フィルタと、この１次巡回フィルタの出力に制
御係数を掛ける乗算器とで実極の基本フィルタを構成
し、 Ｚ平面の単位円上を等間隔に分割した位置に複素共役零
点あるいは実多重零点を有する櫛形フィルタと、この櫛
形フィルタの出力を入力とする複数の前記の複素共役極
の基本フィルタと、この櫛形フィルタの出力を入力とす
る２つの前記の実極の基本フィルタと、複数の前記の複
素共役極の基本フィルタ内の各第５の乗算器と第６の乗
算器出力と２つの前記の実極の基本フィルタ内の乗算器
の出力を全て加え合せる加算器群あるいは多入力加算器
とで前記のディジタルフィルタ部を構成し、 前記の櫛形フィルタの零点の総対数は、前記のディジタ
ルフィルタ部内の複素共役極の基本フィルタと実極の基
本フィルタの総数と同じになるようにし、 前記の櫛形フィルタの出力を入力とする複数の前記の複
素共役極の基本フィルタの内の任意の１つを選んだと
き、この複素共役極の基本フィルタ内の２次巡回フィル
タの２つの極は、前記の櫛形フィルタの複素共役零点の
内の１対と同じ位置になるようにし、かつ、前記の櫛形
フィルタの出力を入力とする複数の前記の複素共役極の
基本フィルタの内のここで選んだ複素共役極の基本フィ
ルタ以外の複素共役極の基本フィルタ内の２次巡回フィ
ルタの２つの極と同じにならないようにし、 前記の櫛形フィルタの出力を入力とする２つの前記の実
極の基本フィルタ内の１次巡回フィルタの極は、それぞ
れ１と−１となるようにし、 前記の櫛形フィルタの出力を入力とする複数の前記の複
素共役極の基本フィルタの内の任意の１つを選んだと
き、この選んだ複素共役極の基本フィルタ内の第３の係
数は、この選んだ複素共役極の基本フィルタ内の２次巡
回フィルタの２つの極の内の虚数部が非負となる極の偏
角の余弦値となるようにし、 この選んだ複素共役極の基本フィルタ内の第４の係数
は、この偏角の正弦値となるようにしたことを特徴とす
る適応ディジタルフィルタ。 - 【請求項３】各２次巡回フィルタの２つの極を、Ｚ平面
の単位円の内側で、かつ、櫛形フィルタの対応する１対
の複素共役零点あるいは実多重零点の近傍に置くことを
特徴とする前記特許請求の範囲第１項記載の適応ディジ
タルフィルタ。 - 【請求項４】各２次巡回フィルタの２つの極を、Ｚ平面
の単位円の内側で、かつ、櫛形フィルタの対応する１対
の複素共役零点の近傍に置き、 ２つの１次巡回フィルタの極を、Ｚ平面の単位円の内側
で、かつ、櫛形フィルタの対応する１対の実多重零点の
近傍に置くことを特徴とする前記特許請求の範囲第２項
記載の適応ディジタルフィルタ。 - 【請求項５】櫛形フィルタあるいはそれに代るフィルタ
と各２次巡回フィルタと各１次巡回フィルタと各乗算器
と各加算器の作用の一部あるいは全部を、ディジタル・
シグナル・プロセッサにより行うようにしたことを特徴
とする前記特許請求の範囲第１項、第２項、第３項、又
は第４項記載の適応ディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265187A JPH0748639B2 (ja) | 1987-05-21 | 1987-05-21 | 適応ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265187A JPH0748639B2 (ja) | 1987-05-21 | 1987-05-21 | 適応ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63288509A JPS63288509A (ja) | 1988-11-25 |
| JPH0748639B2 true JPH0748639B2 (ja) | 1995-05-24 |
Family
ID=14841251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12265187A Expired - Lifetime JPH0748639B2 (ja) | 1987-05-21 | 1987-05-21 | 適応ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748639B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535552B1 (en) * | 1999-05-19 | 2003-03-18 | Motorola, Inc. | Fast training of equalizers in discrete multi-tone (DMT) systems |
-
1987
- 1987-05-21 JP JP12265187A patent/JPH0748639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63288509A (ja) | 1988-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038536A (en) | Adaptive recursive least mean square error filter | |
| EP0649578B1 (en) | Digital filter having high accuracy and efficiency | |
| JP5029355B2 (ja) | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム | |
| Nongpiur et al. | Improved design method for nearly linear-phase IIR filters using constrained optimization | |
| KR100926983B1 (ko) | 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 | |
| Soderstrand et al. | Suppression of multiple narrow-band interference using real-time adaptive notch filters | |
| US20060031275A1 (en) | Digital IF processing block having finite impulse response (FIR) decimation stages | |
| US7395290B2 (en) | Digital filter and method thereof using frequency translations | |
| JPH0362628A (ja) | ディジタル等化器 | |
| US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
| JPH0748639B2 (ja) | 適応ディジタルフィルタ | |
| US5895479A (en) | Prediction filter | |
| Troncoso Romero et al. | Optimal sharpening of compensated comb decimation filters: analysis and design | |
| JP2003188747A (ja) | 歪補償送信装置 | |
| US6804359B1 (en) | Signal processor for reducing undesirable signal content | |
| JP2752692B2 (ja) | 位相変調信号復調器 | |
| KR100639694B1 (ko) | 물리적으로 실현된 필터의 임펄스 주파수 응답의 사전결정된 점을 고정시키기 위한 장치 및 방법 | |
| Nishihara | Design of limit-cycle-free digital biquad filters | |
| Turulin et al. | Method and Algorithm for Synthesis of Controlled Digital Low-Pass Butterworth Filters on the Example of A 4 th Order Filter | |
| Noceti Filho et al. | Filter design with simultaneous magnitude and phase specifications | |
| CA2244446C (en) | Signal processor for reducing undesirable signal content | |
| JP2837614B2 (ja) | 不要信号抑圧装置 | |
| Mishra et al. | Design of sixth order CIC compensation filter | |
| Yeshwantrao | Design and Implementation of Some Digital Signal Processing Blocks | |
| US6025750A (en) | Digital filter with long impulse response |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |