JPH0746809B2 - Data signal receiving device - Google Patents
Data signal receiving deviceInfo
- Publication number
- JPH0746809B2 JPH0746809B2 JP58159085A JP15908583A JPH0746809B2 JP H0746809 B2 JPH0746809 B2 JP H0746809B2 JP 58159085 A JP58159085 A JP 58159085A JP 15908583 A JP15908583 A JP 15908583A JP H0746809 B2 JPH0746809 B2 JP H0746809B2
- Authority
- JP
- Japan
- Prior art keywords
- scf
- data signal
- clock
- transmission rate
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、信号伝送速度の異なる複数のデータ信号を選
択的に受信するデータ信号受信装置に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a data signal receiving apparatus for selectively receiving a plurality of data signals having different signal transmission rates.
第１図はこの種データ信号受信装置の従来例を示すブロ
ック図である。同図において、１は受信信号入力端子、
２は出力端子、４は波形整形回路、31,32,33はそれぞれ
到来可能な各伝送速度に合わせて設定した低域フイルタ
（以下LPFと呼ぶ）である。FIG. 1 is a block diagram showing a conventional example of this type of data signal receiving apparatus. In the figure, 1 is a reception signal input terminal,
Reference numeral 2 is an output terminal, 4 is a waveform shaping circuit, and 31, 32 and 33 are low-pass filters (hereinafter referred to as LPFs) set according to respective transmission rates that can be reached.
第１図では、入力端子１に受信されたデータ信号の各伝
送速度が異なればそれに対して、出力端子２もそれぞれ
異なるように対応しており、入力端子１に受信されたデ
ータ信号はその伝送速度に合わせて設定されたLPF（31
〜33のうちの一つ）を通過した後、対応した出力端子２
に現われる。従つて到来の予想される伝送速度の異なる
データ信号の種類だけLPFが必要となり、スペース的に
もコスト的にも無駄が多いという欠点が上述のような従
来装置にはあつた。In FIG. 1, if the transmission speed of the data signal received at the input terminal 1 is different, the output terminal 2 is also made to respond to it, and the data signal received at the input terminal 1 is transmitted accordingly. LPF (31 set according to speed
Corresponding output terminal 2 after passing through one of
Appears in. Therefore, LPFs are required only for the types of data signals having different expected transmission rates, and there is a large amount of waste in terms of space and cost.
第２図はデータ信号受信装置の他の従来例を示すブロツ
ク図である。同図において、34は、到来が予想される複
数の伝送速度のうち、最大の伝送速度を有するデータ信
号に合わせて設定したLPFである。この第２図に示した
受信方式では、最大伝送速度より伝送速度の遅いデータ
信号を受信する場合、LPF34の帯域が受信データ信号の
帯域に比較して広くなりすぎ、その分雑音が増加すると
いう欠点があつた。FIG. 2 is a block diagram showing another conventional example of the data signal receiving apparatus. In the figure, 34 is an LPF set according to the data signal having the maximum transmission rate among the plurality of transmission rates expected to arrive. According to the receiving method shown in FIG. 2, when a data signal having a transmission rate lower than the maximum transmission rate is received, the band of the LPF 34 becomes too wide as compared with the band of the received data signal, and noise increases accordingly. There was a flaw.
本発明は、上述の如き従来技術の欠点を除去するために
なされたものであり、従つて本発明の目的は、信号伝送
速度の異なる複数のデータ信号を選択的に受信するデー
タ信号受信装置であつて、LPFの所要個数の低減を図つ
て無駄を省き、しかも常に雑音の混入も少なくてすむよ
うなデータ信号受信装置を提供することにある。The present invention has been made in order to eliminate the above-mentioned drawbacks of the prior art. Therefore, an object of the present invention is to provide a data signal receiving apparatus for selectively receiving a plurality of data signals having different signal transmission rates. At the same time, the object is to provide a data signal receiving apparatus that reduces the required number of LPFs, eliminates waste, and constantly reduces noise.
本発明の構成の要点は、信号伝送速度の異なる複数のデ
ータ信号を選択的に受信するデータ信号受信装置におい
て、到来したデータ信号を入力されるスイツチトキヤパ
シタフイルタ（以下、SCFと略す）と、該フイルタの出
力を波形整形して出力する波形整形回路と、波形整形さ
れた該出力から受信データに同期するクロツクを抽出す
ると共にそのクロツク周波数により受信データ信号の伝
送速度を知つてそれに応じた周波数のSCF用クロツクを
作成して出力するSCF用クロツク発生回路とを有し、こ
のようにして作成されたSCF用クロツクを前記SCFに供給
することにより、該SCFのフイルタ特性を受信データの
信号伝送速度に対して最適化するようにした点にある。The point of the configuration of the present invention is, in a data signal receiving device for selectively receiving a plurality of data signals having different signal transmission rates, a switch toki capacitor filter (hereinafter, abbreviated as SCF) to which an incoming data signal is input, A waveform shaping circuit for shaping the output of the filter and outputting it, and extracting a clock synchronized with the received data from the shaped output, and knowing the transmission rate of the received data signal by the clock frequency, and corresponding frequency SCF clock generation circuit that creates and outputs the SCF clock, and by supplying the SCF clock thus created to the SCF, the filter characteristics of the SCF are transmitted to the received data signal. The point is that it is optimized for speed.
次に図を参照して本発明の一実施例を説明する。 Next, an embodiment of the present invention will be described with reference to the drawings.
第３図は本発明の一実施例を示すブロツク図である。同
図において、１は受信信号入力端子、２は出力端子、３
はスイツチトキヤパシタフイルタ（SCF）を用いたLPF、
４は波形整形回路、５はSCFクロツク発生回路である。FIG. 3 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a reception signal input terminal, 2 is an output terminal, 3
Is an LPF that uses a switch tokipa passa filter (SCF),
Reference numeral 4 is a waveform shaping circuit, and 5 is an SCF clock generation circuit.
なお、本実施例は、基本伝送速度f0に対し、その整数Ｎ
倍の信号伝送速度Nf0をもつデータ信号を受信するもの
として説明する。In this embodiment, the integer N for the basic transmission rate f 0
The description will be given assuming that the data signal having the double signal transmission rate Nf 0 is received.
第３図を参照する。入力端子１に入力した伝送速度Nf0
のデータ信号はスイツチトキヤパシタフイルタ（SCF）
３を通過して波形整形回路４において波形整形される。Please refer to FIG. Transmission speed Nf 0 input to input terminal 1
The data signal of the switch is Toki Tokiya Pacifica Filter (SCF)
After passing through 3, the waveform is shaped by the waveform shaping circuit 4.
次にSCFクロツク発生回路５においては、波形整形され
て出力端子２に現われたデータ信号から該データ信号に
同期するクロツクを抽出する。そしてSCF発生回路５は
抽出した該クロツクをもとに、SCF3が受信データ信号に
対して最適のカツトオフ周波数を持つに至るようなSCF
用のクロツクを作成して発生する。Next, in the SCF clock generation circuit 5, a clock synchronized with the data signal is extracted from the data signal which is waveform-shaped and appears at the output terminal 2. Based on the extracted clock, the SCF generation circuit 5 causes the SCF3 to reach the optimum cutoff frequency for the received data signal.
It is generated by creating a clock for.
このSCF用のクロツクをSCF3に供給することにより、SCF
3はデータ信号の伝送速度に最適のカツトオフ周波数を
もつLPFとして動作する。By supplying this SCF clock to SCF3, SCF
3 operates as an LPF with a cutoff frequency that is optimal for the data signal transmission rate.
データ信号の伝送速度は、基本伝送速度f0の整数倍Ｎ
（Ｎは任意の整数）により変化するが、その場合、上述
の回路動作によりSCF3のカツトオフ周波数がデータ信号
の伝送速度に対して常に最適に設定されるので、一つの
SCF3により伝送速度が異なるデータ信号の何れに対して
も最適な受信が常に可能となる。The data signal transmission rate is an integer multiple N of the basic transmission rate f 0.
(N is an arbitrary integer), but in that case, the cut-off frequency of SCF3 is always set optimally to the transmission rate of the data signal by the circuit operation described above.
With SCF3, optimum reception is always possible for any data signal with a different transmission rate.
第４図は、第３図におけるSCFクロツク発生回路５の具
体例を示すブロツク図である。同図において、51は位相
比較器、52はLPF、53はVCO（電圧制御発振器）、54は分
周回路（分周比は1/n）であり、以上の諸回路によつて
周知のPLL（Phase Locked Loop）回路を構成する。また
55は分周回路（分周比は1/m）である。FIG. 4 is a block diagram showing a concrete example of the SCF clock generation circuit 5 in FIG. In the figure, 51 is a phase comparator, 52 is an LPF, 53 is a VCO (voltage controlled oscillator), 54 is a frequency dividing circuit (frequency division ratio is 1 / n), (Phase Locked Loop) circuit. Also
55 is a frequency dividing circuit (frequency dividing ratio is 1 / m).
波形整形回路４の出力により、伝送速度NF0のクロツク
イが位相比較器51の一方の入力側に入力されたとき、VC
O3の出力ロにはnNf0のクロツクが出力され、従つてこの
クロツクnNf0は分周回路54を介することにより、その出
力ハ（Nf0）として位相比較器51の他方の入力側に入力
される。When the clock of the transmission speed NF 0 is input to one input side of the phase comparator 51 by the output of the waveform shaping circuit 4, VC
A clock of nNf 0 is output to the output B of O3. Therefore, this clock nNf 0 is input to the other input side of the phase comparator 51 as its output C (Nf 0 ) via the frequency dividing circuit 54. It
PLL回路の動作を簡単に説明すると、位相比較器51は入
力信号イとVCO53の出力信号（分周回路54を経由して）
ハの位相を比較し、両信号の位相差に応じた差信号電圧
を出力し、この差信号電圧はLPF52を介してVCO53に加わ
り、その発振周波数を制御することにより、入力信号イ
とVCO53の出力信号ハの周波数差および位相差をなくし
両信号をロツクさせる。Briefly explaining the operation of the PLL circuit, the phase comparator 51 uses the input signal a and the output signal of the VCO 53 (via the frequency dividing circuit 54).
By comparing the phases of C and outputting the difference signal voltage according to the phase difference between both signals, this difference signal voltage is applied to VCO53 via LPF52, and its oscillation frequency is controlled to control the input signal B and VCO53. Both signals are locked by eliminating the frequency difference and phase difference of the output signal C.
分周回路55の出力ニとしての のクロツクがSCF用クロツクとなつてSCF3に供給され
る。As the output of the frequency divider 55 This clock is supplied to SCF3 as the SCF clock.
なお、 のクロツクを供給されることにより、SCF3がNf0の伝送
速度をもつ受信データ信号に対して最適のフイルタ特性
をもつように、m,nの値を予め設定しておくことは勿論
である。In addition, It is needless to say that the values of m and n are set in advance so that the SCF3 has the optimum filter characteristic for the received data signal having the transmission rate of Nf 0 by being supplied with the clock of.
次に第３図において、入力信号に対応したSCFクロック
を抽出する過程を、伝送速度が異なる２つのデータ信号
により説明する。（高速のデータ信号をＡ、低速のデー
タ信号をＢとする。） （１）高速のデータ信号Ａ受信中に、低速のデータ信号
Ｂに変化した場合 Ａ受信中にはSCFクロックはSCF3のフィルタ特性がＡに
最適になるように設定されている。ＡからＢに伝送速度
が変化した時、ＢはＡよりも伝送速度が遅いことからSC
F3を通過し、波形整形回路４を経て、SCFクロック発生
回路５の入力となる。この結果、SCF3のフィルタ特性が
Ｂに最適となるSCFクロックがSCFクロック発生回路５に
おいて作成される。Next, referring to FIG. 3, the process of extracting the SCF clock corresponding to the input signal will be described with reference to two data signals having different transmission rates. (A high-speed data signal is A and a low-speed data signal is B.) (1) When changing to a low-speed data signal B while receiving a high-speed data signal A The SCF clock is an SCF3 filter during A reception. The characteristics are set to be optimal for A. Since the transmission speed of B is slower than that of A when the transmission speed changes from A to B, SC
It passes through F3, passes through the waveform shaping circuit 4, and becomes the input of the SCF clock generation circuit 5. As a result, the SCF clock with which the filter characteristic of SCF3 is optimum for B is created in the SCF clock generation circuit 5.
（２）低速のデータ信号Ｂ受信中に高速のデータ信号Ａ
に変化した場合 Ｂ受信中にはSCFクロックはSCF3のフィルタ特性がＢに
最適になるように設定されている。ＢからＡに伝送速度
が変化した時、ＡはＢよりも伝送速度が速いことからSC
F3を通過しない。この時SCFクロック発生回路５の入力
は無くなり、その結果、VCO53は自走発振周波数を出力
する。この出力をＡがSCF3を通過するクロックとなるよ
うにしておくことでＡが波形整形回路４を経てSCFクロ
ック発生回路５の入力となる。この結果、SCF3のフィル
タ特性がＡに最適となるSCFクロックがSCFクロック発生
回路５において作成される。(2) High-speed data signal A while receiving low-speed data signal B
When changing to B, the SCF clock is set so that the filter characteristic of SCF3 becomes optimum for B during B reception. When the transmission speed changes from B to A, the transmission speed of A is higher than that of B, so SC
Do not pass F3. At this time, the input to the SCF clock generation circuit 5 is lost, and as a result, the VCO 53 outputs the free-running oscillation frequency. By setting this output so that A becomes a clock that passes through SCF3, A becomes an input to the SCF clock generation circuit 5 via the waveform shaping circuit 4. As a result, the SCF clock in which the filter characteristic of SCF3 is optimum for A is created in the SCF clock generation circuit 5.
以上説明したように、本発明によれば、信号伝送速度の
異なる複数のデータ信号を選択的に受信するデータ信号
受信装置において、所要のLPFがSCF1個ですむので、従
来に比し、回路規模の低減を計れるという利点があり、
また、LPFの帯域を受信データ信号の伝送速度に対して
常に最適に設定できるため雑音特性を向上できるという
利点もある。As described above, according to the present invention, in the data signal receiving device for selectively receiving a plurality of data signals having different signal transmission rates, the required LPF is only one SCF, so that the circuit scale is larger than the conventional one. Has the advantage that
Further, since the LPF band can always be optimally set with respect to the transmission rate of the received data signal, there is an advantage that the noise characteristic can be improved.
第１図は従来のデータ信号受信装置の一例を示すブロツ
ク図、第２図は同じく他の例を示すブロツク図、第３図
は本発明の一実施例を示すブロツク図、第４図は第３図
におけるSCFクロツク発生回路５の具体例を示すブロツ
ク図、である。 符号説明 １……受信入力端子、２……出力端子、３……SCFフイ
ルタ（LPF）、４……波形整形回路、５……SCFクロツク
発生回路、31,32,33……各伝送速度に設定したLPFフイ
ルタ、34……最大伝送速度に設定したLPFフイルタ、51
……位相比較器、52……LPF、53……VCO、54,55……分
周回路FIG. 1 is a block diagram showing an example of a conventional data signal receiving apparatus, FIG. 2 is a block diagram showing another example of the same, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. 4 is a block diagram showing a specific example of an SCF clock generation circuit 5 in FIG. 3. FIG. Explanation of code 1 …… Reception input terminal, 2 …… output terminal, 3 …… SCF filter (LPF), 4 …… waveform shaping circuit, 5 …… SCF clock generation circuit, 31,32,33 …… for each transmission rate LPF filter set, 34 …… LPF filter set to the maximum transmission speed, 51
...... Phase comparator, 52 …… LPF, 53 …… VCO, 54,55 …… Dividing circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 勝美 神奈川県横須賀市武１丁目2356番地 日本 通信電話公社横須賀電気通信研究所内 (72)発明者 永田 清人 神奈川県横須賀市武１丁目2356番地 日本 通信電話公社横須賀電気通信研究所内 審査官 梅沢 俊 (56)参考文献 特開 昭51−94707（ＪＰ，Ａ) 特開 昭58−30260（ＪＰ，Ａ) ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Katsumi Kobayashi 1-2356 Takeshi, Yokosuka City, Kanagawa Prefecture Yokosuka Electro-Communications Research Laboratories, Japan Telephone and Telephone Corporation (72) Kiyoto Nagata 1-2356 Takeshi City, Yokosuka, Kanagawa Japan Yokosuka Electro-Communications Research Laboratory Examiner Shun Umezawa (56) References JP-A-51-94707 (JP, A) JP-A-58-30260 (JP, A)
Claims (1)
選択的に受信するデータ信号受信装置において、 到来したデータ信号を入力されるスイッチトキャパシタ
フィルタ（以下、SCFと略す）と、 該フィルタの出力を波形整形して出力する波形整形回路
と、 波形整形された該出力から受信データの信号伝送速度に
比例した周波数のSCF用クロックを作成し、前記SCFのフ
ィルタ特性を受信データの信号伝送速度に対して最適化
するに足る周波数のSCF用クロックとして、前記SCFに供
給するSCF用クロック発生回路と、 を具備して成ることを特徴とするデータ信号受信装置。1. A data signal receiving apparatus for selectively receiving a plurality of data signals having different signal transmission rates, and a switched capacitor filter (hereinafter abbreviated as SCF) to which an incoming data signal is input, and an output of the filter. A waveform shaping circuit that shapes and outputs the waveform, and creates an SCF clock with a frequency proportional to the signal transmission rate of the received data from the waveform shaped output, and sets the SCF filter characteristic to the signal transmission rate of the received data. A data signal receiving device, comprising: an SCF clock generation circuit which supplies the SCF clock to the SCF as an SCF clock having a frequency sufficient for optimization.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (en) | 1983-09-01 | 1983-09-01 | Data signal receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (en) | 1983-09-01 | 1983-09-01 | Data signal receiving device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052145A JPS6052145A (en) | 1985-03-25 |
| JPH0746809B2 true JPH0746809B2 (en) | 1995-05-17 |
Family
ID=15685898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159085A Expired - Lifetime JPH0746809B2 (en) | 1983-09-01 | 1983-09-01 | Data signal receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746809B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162241A (en) * | 1984-09-04 | 1986-03-31 | Nec Corp | Automatic railway equalizer of switched capacitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194707A (en) * | 1975-02-17 | 1976-08-19 | Daiparusufugonyoru deetadensosochi | |
| JPS5830260A (en) * | 1981-08-17 | 1983-02-22 | Seiko Epson Corp | Fsk demodulating circuit |
-
1983
- 1983-09-01 JP JP58159085A patent/JPH0746809B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6052145A (en) | 1985-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680780A (en) | Clock recovery digital phase-locked loop | |
| EP0471506A2 (en) | Phase locked loop including non-integer multiple frequency reference signal | |
| CN1026544C (en) | Noise reduction method and apparatus for phase-locked loops | |
| JPH077498A (en) | Clock restoration demultiplexer circuit and of clock signal restoration method | |
| CN100563222C (en) | A kind of method of clock and data recovery and circuit | |
| US20010038675A1 (en) | Digital clock/data signal recovery method and apparatus | |
| EP0153107A3 (en) | Clock recovery apparatus and method for a ring-type data communications network | |
| JPH01126023A (en) | Radio equipment for simultaneous transmission and reception communication | |
| CN1003205B (en) | Oscillating circuit | |
| CN211908768U (en) | High-speed clock data recovery circuit | |
| JPH0746809B2 (en) | Data signal receiving device | |
| EP0527780A1 (en) | Scaler for synchronous digital clock. | |
| KR100271717B1 (en) | Data transfer device of semiconductor memory including a divider device of clock frequency | |
| JP3284702B2 (en) | Multistage relay method | |
| EP1502180A2 (en) | System and method for clockless data recovery | |
| US4547751A (en) | System for frequency modulation | |
| JP3594362B2 (en) | Clock recovery device | |
| JPH02203622A (en) | Multiple frequency phase locked loop circuit | |
| JP2641942B2 (en) | Timing extraction circuit | |
| JPH08330956A (en) | Pll circuit | |
| SU1215185A1 (en) | Synchronizing device with phase-lock control | |
| SU1381729A1 (en) | Phase-telegraph signal demodulator | |
| JP3136824B2 (en) | PLL circuit | |
| SU1198739A1 (en) | Digital frequency synthesizer | |
| JPS6367823A (en) | Dpll by delay line |