JPH0746439A - Terminal circuit for video signal - Google Patents

Terminal circuit for video signal

Info

Publication number
JPH0746439A
JPH0746439A JP20705993A JP20705993A JPH0746439A JP H0746439 A JPH0746439 A JP H0746439A JP 20705993 A JP20705993 A JP 20705993A JP 20705993 A JP20705993 A JP 20705993A JP H0746439 A JPH0746439 A JP H0746439A
Authority
JP
Japan
Prior art keywords
signal
comparator
level
output
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20705993A
Other languages
Japanese (ja)
Inventor
Haruhiko Yagi
春彦 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentel Co Ltd
Original Assignee
Pentel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pentel Co Ltd filed Critical Pentel Co Ltd
Priority to JP20705993A priority Critical patent/JPH0746439A/en
Publication of JPH0746439A publication Critical patent/JPH0746439A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To attain automatic impedance matching by providing a means detecting a falling time of an edge with respect to a received synchronizing signal and a means selecting a termination resistor based on the result of detection of the detection means to the circuit. CONSTITUTION:A level of a synchronizing signal 4 is compared with a level Va deciding an upper limit designated in advance by a microcomputer 13 at a comparator 5 and when the level is lower than the Va, an output of the comparator 5 goes to 1. When the level of the signal 4 is going to be less than a level Vb deciding a lower limit of a comparator 19 as lapse of time, an output of the comparator 19 goes to 0, an analog switch 6 is turned off and a charging voltage is held. Whether or not reflection is produced is discriminated by the microcomputer 13 based on the transition from the Va to the Vb, that is, of a falling time T of the signal 4. The microcomputer 13 outputs a selection signal 16 to an analog switch 2 when the falling time T is longer, a termination resistor 3 is sequentially selected to control an ON/OFF control signal 14 so as to minimize the falling time T.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は映像信号出力装置より送
出されるビデオ信号を表示する表示装置に関し、ビデオ
信号の同期信号を確実に受け取る為の制御回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for displaying a video signal sent from a video signal output device, and to a control circuit for surely receiving a synchronizing signal of the video signal.

【0002】[0002]

【従来技術】従来のビデオ信号の同期信号の受け取り方
を図3、4を参照して説明する。従来、コンピュータに
代表される映像信号出力装置からはビデオ信号が出力さ
れ、モニター(表示装置)により映像を見る事ができ
る。ビデオ信号には水平同期信号、垂直同期信号また
は、水平、垂直同期信号が同一線内に存在するコンポジ
ットビデオ信号がR、G、Bビデオ信号とともに送られ
てくる。しかしながら、ビデオ信号を送る側の映像信号
出力装置からの信号源インピーダンスはいろいろと種類
があり、TTLレベルで送る機器もあれば、75Ωのイ
ンピーダンスで送る機器もあり、信号源インピーダンス
が不明のまま表示装置側では図3の回路で同期信号を受
けていた。
2. Description of the Related Art A conventional method of receiving a sync signal of a video signal will be described with reference to FIGS. Conventionally, a video signal is output from a video signal output device represented by a computer, and a video can be viewed on a monitor (display device). As the video signal, a horizontal sync signal, a vertical sync signal, or a composite video signal in which the horizontal and vertical sync signals are present in the same line is sent together with the R, G, B video signals. However, there are various types of signal source impedances from the video signal output device on the video signal sending side, and there are devices that send at TTL level and devices that send at 75Ω impedance, and the signal source impedance is displayed as unknown. On the device side, the circuit of FIG. 3 received the synchronizing signal.

【0003】図3の回路では同期信号入力19は、ター
ミネーション抵抗20でインピーダンスのマッチングを
とっていた。また、コンデンサ21により多少波形をな
まらしてからヒステリシス特性を持ったシュミットイン
バータ22により受け、波形成形した出力信号23を基
準同期信号とし、表示装置側では図示しないPLL回路
によりクロックを生成し、RGBビデオ信号に同期せし
めRGBビデオ信号を取り込み表示していた。
In the circuit shown in FIG. 3, the synchronizing signal input 19 has a termination resistance 20 for impedance matching. Further, after the waveform is slightly blunted by the capacitor 21, it is received by the Schmitt inverter 22 having a hysteresis characteristic and the waveform-shaped output signal 23 is used as a reference synchronization signal. The RGB video signal was captured and displayed in synchronization with the video signal.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、信号源
インピーダンスの異なる同期信号が入ってきた場合、抵
抗20とはマッチングが取れない場合が発生し、図4
(b)のように反射が発生した。図4(b)ではコンデ
ンサ21により図4(c)のようにかなり波形はなまっ
てしまい、繰り返し発生する同期信号のタイミングに時
間的バラツキが発生してしまった。更に、基準信号にバ
ラツキが発生した為、表示装置で再生した表示にはチラ
ツキが発生してしまった。中でも液晶を使用した表示装
置では特にチラツキが目立った。
However, when synchronizing signals having different signal source impedances come in, there may be a case where the matching with the resistor 20 cannot be obtained, as shown in FIG.
Reflection occurred as shown in (b). In FIG. 4B, the waveform is considerably blunted by the capacitor 21 as shown in FIG. 4C, and temporal variations occur in the timing of the repeatedly generated synchronizing signal. Further, since the reference signal varies, flicker occurs in the display reproduced by the display device. Above all, flicker was particularly noticeable in a display device using liquid crystal.

【0005】[0005]

【課題を解決するための手段】本発明は上述した問題点
に鑑みなされたもので、入力した同期信号に対し、エッ
ジの下降時間を検出する手段と、該検出手段の検出結果
よりターミネーション抵抗値を切り換える手段を有する
ビデオ信号のターミネーション回路を提案するものであ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems. Means for detecting a falling time of an edge with respect to an input synchronizing signal, and a termination resistance value based on a detection result of the detecting means are provided. The present invention proposes a termination circuit for video signals having a means for switching between.

【0006】[0006]

【作用】本発明ではビデオ信号の同期信号が入力される
と、自動的にインピーダンスにマッチングしたターミネ
ーション抵抗を選択して、最適なインピーダンス選択す
るものである。
According to the present invention, when the synchronizing signal of the video signal is inputted, the termination resistance matched with the impedance is automatically selected to select the optimum impedance.

【0007】[0007]

【実施例】本発明の実施例を添付図面を参照して説明す
る。図1は本発明の電気的ブロック図である。外部から
のビデオ信号の水平同期信号は入力端子1へ入力され、
コンパレータ5の−入力端子及びコンパレータ19の+
入力端子に入力される。同期信号のターミネーション抵
抗3は4種類の抵抗値をアナログスイッチ2を切り替え
る事により選択できるようになっている。選択方法はマ
イコン13よりスイッチを切り替える選択信号16によ
り選択され、同期信号1の信号源インピーダンスにマッ
チングしたターミネーション抵抗を選択できるようにな
っている。また、コンパレータ5、19に入力された同
期信号は比較基準レベルVa、Vbが入力されてそれぞ
れ比較される。Va、Vbは可変になっておりマイコン
13より基準レベル変更信号によりD/Aコンバータ1
5の出力を変更する事ができる。
Embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is an electrical block diagram of the present invention. The horizontal synchronizing signal of the video signal from the outside is input to the input terminal 1,
The-input terminal of the comparator 5 and the + of the comparator 19
It is input to the input terminal. The termination resistance 3 of the synchronizing signal can be selected from four resistance values by switching the analog switch 2. The selection method is selected by the selection signal 16 for switching the switch from the microcomputer 13, and the termination resistance matched with the signal source impedance of the synchronization signal 1 can be selected. Further, the comparison reference levels Va and Vb are input to the synchronization signals input to the comparators 5 and 19, respectively, and they are compared with each other. Va and Vb are variable, and the D / A converter 1 is operated by the reference level change signal from the microcomputer 13.
The output of 5 can be changed.

【0008】コンパレータ5の出力はアナログスイッチ
6の入力へ接続され、コンパレータ19の出力はON/
OFF制御信号14としてアナログスイッチ6のON/
OFFを制御すると共に、マイコン13でモニターする
事ができるようになっている。アナログスイッチ6の出
力は充電用コンデンサ10の充電電流を制御する抵抗7
に接続され、一端は充電用コンデンサ10及びアンプ9
のプラス端子に接続されている。アンプ9のマイナス端
子はアンプ9出力と接続されボルテージフォロクを構成
し、出力信号はA/Dコンバータ11に入力される。
The output of the comparator 5 is connected to the input of the analog switch 6, and the output of the comparator 19 is ON /
ON / OFF of the analog switch 6 as the OFF control signal 14
The microcomputer 13 can be turned off and monitored by the microcomputer 13. The output of the analog switch 6 is a resistor 7 that controls the charging current of the charging capacitor 10.
Connected to a charging capacitor 10 and an amplifier 9 at one end.
Connected to the positive terminal of. The negative terminal of the amplifier 9 is connected to the output of the amplifier 9 to form a voltage follow, and the output signal is input to the A / D converter 11.

【0009】素子6〜10によりサンプルホールド回路
を構成している。A/Dコンバータ11のディジタル出
力データ12はマイコン13に送られサンプルホールド
された電圧値を検出できる。
The elements 6 to 10 form a sample and hold circuit. The digital output data 12 of the A / D converter 11 is sent to the microcomputer 13 and the sampled and held voltage value can be detected.

【0010】次に動作を説明すると、映像信号出力装置
よりビデオ信号の中の水平同期信号1が入力されるとイ
ンピーダンスマッチングが合わない場合、図2(a)の
ように波形に反射が発生してしまう。この同期信号6は
コンパレータ5により予めマイコン13よりD/Aコン
バータ15に指定した上限を決めるレベルVaと比較
し、Vaより下がるとコンパレータ5の出力は1にな
る。(図2b参照)この時点ではコンパレータ19の出
力は1になっておりアナログスイッチ6はONになって
いる為、コンパレータ5の出力電圧は抵抗7を介してコ
ンデンサ10に充電されていく。図2(d)参照。時間
の経過につれ同期信号1はコンパレータ19の下限を決
めるVbより下降してくると、コンパレータ19出力は
0になり(図2c参照)アナログスイッチ6をOFFに
し充電電圧はホールドされる。同期信号1の下降時間T
はVaからVbへの推移によりマイコン13により反射
が発生しているか判断される。下降時間Tが長ければマ
イコン13よりアナログスイッチに選択信号16を出力
し順次ターミネーション抵抗3を切り換え、下降時間T
が最小になるようにON/OFF制御信号14のタイミ
ングでA/Dコンバータ11の出力を読む事により制御
できる。
The operation will now be described. When the impedance matching does not match when the horizontal synchronizing signal 1 in the video signal is input from the video signal output device, reflection occurs in the waveform as shown in FIG. 2 (a). Will end up. This synchronizing signal 6 is compared with a level Va that determines the upper limit designated by the microcomputer 13 to the D / A converter 15 in advance by the comparator 5, and when it falls below Va, the output of the comparator 5 becomes 1. (See FIG. 2B) At this time, the output of the comparator 19 is 1 and the analog switch 6 is ON, so that the output voltage of the comparator 5 is charged in the capacitor 10 via the resistor 7. See FIG. 2 (d). When the sync signal 1 falls below Vb which determines the lower limit of the comparator 19 as time passes, the output of the comparator 19 becomes 0 (see FIG. 2c), the analog switch 6 is turned off, and the charging voltage is held. Fall time T of sync signal 1
Is determined by the microcomputer 13 from the transition from Va to Vb. If the falling time T is long, the microcomputer 13 outputs the selection signal 16 to the analog switch to sequentially switch the termination resistor 3, and the falling time T
Can be controlled by reading the output of the A / D converter 11 at the timing of the ON / OFF control signal 14 so as to minimize.

【0011】[0011]

【発明の効果】本発明は、信号源インピーダンスの異な
る映像信号出力機器に対し、自動で同期信号のインピー
ダンスマッチングを制御できる為、安定した同期信号を
入力し表示品質を向上させる事ができるものである。
As described above, the present invention can automatically control the impedance matching of the synchronizing signal with respect to the video signal output devices having different signal source impedances, so that a stable synchronizing signal can be input and the display quality can be improved. is there.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の電気的ブロック図FIG. 1 is an electrical block diagram of the present invention.

【図2】 本発明のタイミング図FIG. 2 is a timing diagram of the present invention.

【図3】 従来の同期信号のインターフェース回路FIG. 3 A conventional synchronizing signal interface circuit

【図4】 従来のタイミング図FIG. 4 Conventional timing diagram

【符号の説明】[Explanation of symbols]

1 水平同期信号入力端子 2 アナログスイッチ 3 ターミネーション抵抗 4 水平同期信号 5 コンパレータ 6 アナログスイッチ 7 充電電流制御抵抗 8 アナログスイッチの出力 9 オペアンプ 10 充電用コンデンサ 11 A/Dコンバータ 12 A/Dコンバータのディジタル出力 13 マイコン 14 ON/OFF制御信号 15 D/Aコンバータ 16 アナログスイッチ選択信号 17 基準レベルVb 18 基準レベルVa 19 同期信号入力端子 20 ターミネーション抵抗 21 コンデンサ 22 シュミットインバータ 23 波形成形した出力信号 1 Horizontal sync signal input terminal 2 Analog switch 3 Termination resistance 4 Horizontal sync signal 5 Comparator 6 Analog switch 7 Charging current control resistor 8 Analog switch output 9 Operational amplifier 10 Charging capacitor 11 A / D converter 12 A / D converter digital output 13 Microcomputer 14 ON / OFF control signal 15 D / A converter 16 Analog switch selection signal 17 Reference level Vb 18 Reference level Va 19 Synchronous signal input terminal 20 Termination resistor 21 Capacitor 22 Schmitt inverter 23 Waveform shaped output signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力した同期信号に対し、エッジの下降
時間を検出する手段と、該検出手段の検出結果よりター
ミネーション抵抗値を切り換える手段を有することを特
徴とするビデオ信号のターミネーション回路。
1. A termination circuit for a video signal, comprising: a means for detecting a falling time of an edge with respect to an input synchronizing signal; and a means for switching a termination resistance value according to a detection result of the detection means.
JP20705993A 1993-07-29 1993-07-29 Terminal circuit for video signal Pending JPH0746439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20705993A JPH0746439A (en) 1993-07-29 1993-07-29 Terminal circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20705993A JPH0746439A (en) 1993-07-29 1993-07-29 Terminal circuit for video signal

Publications (1)

Publication Number Publication Date
JPH0746439A true JPH0746439A (en) 1995-02-14

Family

ID=16533529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20705993A Pending JPH0746439A (en) 1993-07-29 1993-07-29 Terminal circuit for video signal

Country Status (1)

Country Link
JP (1) JPH0746439A (en)

Similar Documents

Publication Publication Date Title
JPH1091127A (en) Liquid crystal display device
JP2001346121A (en) Display device with two-screen function
EP0782331B1 (en) Multiple video input clamping arrangement
JP3033462B2 (en) Display device
US5694175A (en) Method for recognition of video standards and circuit implementing this method
JPH0746439A (en) Terminal circuit for video signal
JPH0824345B2 (en) Trigger signal generator for multi-video system identification
JP3945181B2 (en) Video display device
US5812120A (en) BNC/D-sub signal auto-selection circuit
US3735038A (en) Means for superimposing a marker signal onto a composite video signal
JP3241539B2 (en) Video signal processing circuit
JPH0566752A (en) Dot clock reproduction circuit
JP2001285028A (en) Synchronous terminating circuit
KR200142697Y1 (en) Screen automatic control device of multi-synchronizing monitor
KR900002812B1 (en) Frequency distinguishig circuit for horizanfal synchronizing signal
JPH0520067Y2 (en)
KR200162014Y1 (en) Rgb signal driving circuit at no-signal
KR200151799Y1 (en) Circuit for distinguishing image signal
JP3006018B2 (en) Frame pulse detection circuit
JP2923979B2 (en) Frequency detection circuit
JP3163818B2 (en) DC offset correction circuit and display processing device
JPH10187128A (en) Display device
KR890003223B1 (en) Teletext data signal detectable circuits
JP2001128030A (en) Digital synchronizing signal separator
JP2006005638A (en) Video signal input detection circuit, video signal switching apparatus, and video signal reproducing device