JPH0745003A - ディジタル信号記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 記録クロック信号を作成するＰＬＬ回路の引
込み時間の短縮、正確な記録クロック周波数の作成及び
ＰＬＬ回路のハード量の削減を実現する。 【構成】 １５０Ｈｚの基準信号は位相比較回路４１に
おいて、発振子４３が出力した４１．８５ＭＨｚのクロ
ック信号を分周カウンタ４４と分周カウンタ４５又は４
６により１５０Ｈｚに分周したパルスと比較される。基
準信号をフレーム周波数に選定した場合と比較すると、
ＰＬＬ回路の引込み時間が短縮され、かつ分周カウンタ
のハード量が削減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルビデオテー
プレコーダ（以下、ビデオテープレコーダをＶＴＲとい
う）等のディジタル信号記録装置に関するものである。

【０００２】

【従来の技術】ビデオ信号をＡ−Ｄ変換し、かつ圧縮符
号化して作成したディジタルビデオ信号と、オーディオ
信号をＡ−Ｄ変換して作成したディジタルオーディオ信
号を多重化して磁気テープに記録するように構成したデ
ィジタルＶＴＲは、例えば日経エレクトロニクス、第５
７２号、Ｐ．１３１（１９９３−１−１８）に記載され
ている。

【０００３】図５は前記文献に記載されているディジタ
ルＶＴＲの基本構成を示すブロック図である。まず、こ
の図を参照しながら従来のディジタルＶＴＲについて簡
単に説明する。

【０００４】映像信号（アナログコンポーネントビデオ
信号）はＡ−Ｄ変換器５１によりディジタルコンポーネ
ントビデオ信号に変換され、映像データの圧縮部５２に
よりＤＣＴ（離散コサイン変換）等を用いたデータ圧縮
が行われる。一方、音声信号はＡ−Ｄ変換器５４により
ディジタルオーディオ信号に変換される。データ圧縮さ
れたディジタルビデオ信号及びディジタルオーディオ信
号は、パリティ発生回路５３へ供給され、ここで誤り訂
正符号が付加され、チャンネルエンコーダ５５によりパ
ラレル／シリアル変換と記録符号への変換が行われる。
チャンネルエンコーダ５５の出力は記録アンプ５６によ
り増幅され、記録ヘッド５７により磁気テープ５８に記
録される。

【０００５】再生時は、再生ヘッド５９により磁気テー
プ５８から再生されたデータに対して、チャンネルデコ
ーダ６１により記録符号の復号とシリアル／パラレル変
換が行われ、ＥＣＣ６２において誤り訂正処理が行われ
る。誤り訂正処理を受けたビデオデータは映像データの
復号化部６３へ供給され、ここでＩＤＣＴ（逆離散コサ
イン変換）等によりデータの伸張が行われ、Ｄ−Ａ変換
器６４により映像信号（アナログコンポーネントビデオ
信号）に変換される。また、誤り訂正処理を受けたオー
ディオデータは、Ｄ−Ａ変換器６５により音声信号に変
換される。

【０００６】以上のように構成されたディジタルＶＴＲ
において、現行のＮＴＳＣ方式又はＰＡＬ方式のテレビ
ジョン信号を記録する場合、映像信号のサンプリング周
波数は、Ｙ信号が１３．５ＭＨｚ、Ｕ信号及びＶ信号は
６．７５ＭＨｚ又は３．３７５ＭＨｚに選定されてい
る。

【０００７】また、映像データの圧縮部５２及び映像デ
ータの復号化部６３におけるクロック周波数は、３系統
のコンポーネント信号を多重処理するため、Ｙ信号のサ
ンプング周波数より高い周波数に選定されている。

【０００８】さらに、パリティ発生器５３、チャンネル
エンコーダ５５、記録アンプ５６、再生アンプ６０、チ
ャンネルデコーダ６１、ＥＣＣ６２のクロック周波数
は、磁気テープ５８に記録するデータのレートに依存す
るが、例えば記録データレートがほぼ４０Ｍｂｐｓの場
合、ほぼ４０ＭＨｚ（ただし、パラレルデータの処理は
この１／８）の記録クロック周波数が必要になる。

【０００９】そして、このようなクロック信号は入力さ
れる映像信号の水平同期信号、垂直同期信号等を基準信
号としたＰＬＬ回路により作成することが普通である。

【００１０】

【発明が解決しようとする課題】しかしながら、ＰＬＬ
回路の基準信号の周波数が低い場合には、引込み時間が
長くなってしまい、かつＰＬＬ回路内の分周カウンタの
ハード量が多くなってしまうという問題点があった。ま
た、ＰＬＬ回路の基準信号の周波数を高くすると、引込
み時間は短縮され、かつ分周カウンタのハード量は削減
されるものの、正確なクロック周波数の作成が難しくな
ることがあった。

【００１１】本発明は、このような問題点を解決するた
めになされたものであり、記録クロック周波数を作成す
るＰＬＬ回路の基準信号を所定の周波数に選定すること
により、引込み時間の短縮、正確な記録クロック周波数
の作成及びＰＬＬ回路のハード量の削減が実現できるデ
ィジタル信号記録装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、記録媒体に対してディジタル信号を記録
する記録素子と、記録媒体と記録素子とを所定の回転周
波数で相対的に回転させる手段とを備えるディジタル信
号記録装置において、記録素子に供給されるディジタル
信号の記録クロック周波数が前記回転周波数の整数倍に
選定されており、かつ記録クロック周波数を作成するＰ
ＬＬ回路の基準信号の周波数が少なくとも前記回転周波
数に選定されているものである。

【００１３】また、請求項２に係る発明は、前記整数が
素数でない場合には、前記整数を素因数分解して得られ
る１個以上の素数を前記回転周波数に乗算した周波数
が、さらにＰＬＬ回路の基準信号の周波数に選定されて
いるものである。

【００１４】

【作用】請求項１に係る発明によれば、正確な周波数の
記録クロック信号を作成することができる。また、請求
項２に係る発明によれば、さらにＰＬＬ回路の引込み時
間が短縮されると共に、ＰＬＬ回路のハード量が低減さ
れる。

【００１５】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明を適用したディジ
タルＶＴＲの信号処理系の構成を示すブロック図であ
る。

【００１６】このディジタルＶＴＲはＩ／Ｏ部、信号処
理部及び記録部に分かれている。Ｉ／Ｏ部では、アナロ
グコンポーネントビデオ信号（Ｙ，Ｕ，Ｖ）がＡ−Ｄ変
換回路１によりディジタルコンポーネントビデオ信号に
変換され、ブロッキング回路２においてフレームメモリ
を用いて水平方向８サンプル、垂直方向８サンプル（以
下、８×８単位という）を１つのブロックとするデータ
にまとめられ、Ｙ信号成分及びＵ，Ｖ信号成分の多重化
及びデータ圧縮に適したシャフリングが行われる。

【００１７】信号処理部では、８×８単位のデータがＤ
ＣＴ・データ圧縮符号化回路３により離散コサイン変換
され、さらに２次元ハフマン符号等による可変長符号化
が行われる。この量子化と可変長符号化は所定数のＤＣ
Ｔブロック（例、３０ＤＣＴブロック）ごとに固定長と
なるように制御される。可変長符号化されたデータはフ
レーミング回路４によりＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒ
ｅｃｔｉｏｎ Ｃｏｄｅ）の積符号構成のパリティが付
加できるようにフレーム化され、シャフリング・外符号
発生回路６によりキュー、レビュー等の変速再生に適し
たシャフリングが行われ、さらに外符号パリティが付加
された後、ＴＢＣ６へ供給される。ここで、シャフリン
グ・外符号発生回路６には、オーディオ処理部２１によ
りＡ−Ｄ変換され、フレーム化されたオーディオデータ
及びサブコード・ＩＴＩ処理部２２により作成されたサ
ブコード及びＩＴＩ（Ｉｎｓｅｒｔ Ｔｒａｃｋｉｎｇ
Ｉｎｆｏｒｍａｔｉｏｎ）も入力されている。

【００１８】記録部では、ＴＢＣ６において所定のクロ
ック周波数で読み出されたデータに対して内符号発生回
路７により内符号パリティが付加され、チャンネルエン
コーダ８によりパラレル／シリアル変換と記録符号への
変換が行われ、記録アンプ（図示せず）、記録／再生切
換スイッチ９を通ってメカ部１０へ供給される。メカ部
１０へ供給されたデータは回転ドラム１１に設けられた
磁気ヘッド（図示せず）により磁気テープ１２に記録さ
れる。

【００１９】ここで、磁気テープ１２は回転ドラム１１
に対して１７４°の角度にわたって巻き付けられてい
る。また、磁気ヘッドは回転ドラム１１の１８０°対向
した位置に設けられた１対のヘッド、又は回転ドラム１
１の近接した位置に設けられた１対のヘッドである。そ
して、前者の場合は回転ドラム１１の回転毎に１対のヘ
ッドを交互に作動させ、後者の場合は同時に作動させる
ことにより、回転ドラム１１の回転毎に２本のトラック
を記録し、１フレーム期間にＮＴＳＣ方式では１０本、
ＰＡＬ方式では１２本のトラックを記録する。

【００２０】再生時は、磁気テープ１２から再生された
データは、記録／再生切換スイッチ９及び再生アンプ
（図示せず）を通ってチャンネルデコーダ１３に供給さ
れ、ここで記録符号の復号及びシリアル／パラレル変換
が行われる。そして、内符号ＥＣＣ１４により内符号を
用いた誤り訂正処理が行われ、ＴＢＣ１５へ供給され
る。

【００２１】ＴＢＣ１５により時間軸補正が行われたデ
ータは、デシャフリング・ＥＣＣ回路１６により外符号
を用いた誤り訂正処理が行われ、かつ記録時にシャフリ
ング・外符号発生回路５で行われたシャフリングが元に
戻される。そして、ビデオデータはデフレーミング回路
１７によりフレームが分解され、ＩＤＣＴ・データ圧縮
復号化回路１８により可変長符号の復号及び逆離散コサ
イン変換が行われ、デブロッキング回路１９へ供給され
る。そして、デブロッキング回路１９によりデシャフリ
ング、Ｙ，Ｕ，Ｖ成分の分離等が行われてディジタルコ
ンポーネントビデオ信号に戻され、Ｄ−Ａ変換器２０に
よりアナログコンポーネントビデオ信号に変換される。

【００２２】また、オーディオデータはオーディオ処理
部２３へ供給され、フレームの分解及びＤ−Ａ変換処理
が行われ、サブコード及びＩＴＩはサブコード・ＩＴＩ
処理部２４へ供給され、サブコード及びＩＴＩが検出さ
れ、アフレコ等の制御に用いられる。

【００２３】以上のように構成されたディジタルＶＴＲ
において、Ｉ／Ｏ部のクロック周波数は１３．５ＭＨｚ
とその１／２及び１／４に選定されている。すなわちＡ
−Ｄ変換回路１におけるサンプリング周波数及びブロッ
キング回路２に対する書込み周波数は、ＮＴＳＣ方式の
ビデオ信号を４：１：１でサンプリングする場合、Ｙ信
号は１３．５ＭＨｚ、Ｕ信号及びＶ信号は３．３７５Ｍ
Ｈｚに選定され、ＰＡＬ方式のビデオ信号を４：２：０
でサンプリングする場合はＹ信号が１３．５ＭＨｚ、Ｕ
信号及びＶ信号は６．７５ＭＨｚに選定される。同様
に、再生時にデブロッキング回路１９からデータを読み
出し、Ｄ−Ａ変換回路２０へ入力する処理も１３．５Ｍ
Ｈｚとその１／４又は１／２のクロック周波数で行われ
る。

【００２４】また、信号処理部におけるクロック周波
数、すなわち、記録時にブロッキング回路２からデータ
を読み出す処理からＴＢＣ６へデータを書き込む処理ま
で及び再生時にＴＢＣ１５からデータを読み出す処理か
らデブロッキング回路１８へビデオデータを書き込む処
理までは、１８．１３ＭＨｚのクロック信号を用いて行
われる。

【００２５】さらに、記録部におけるクロック周波数は
４１．８５ＭＨｚとその１／８に選定されている。すな
わち、記録時にＴＢＣ６からデータを読み出す処理から
チャンネルエンコーダ８へデータを入力するまでの処理
は４１．８５×１／８ＭＨｚのクロック信号を用いて８
ビットパラレルで行われ、チャンネルエンコーダ８から
４１．８５ＭＨｚのクロック信号を用いてシリアルデー
タを読み出し、磁気ヘッドへ供給する。また、再生時は
再生データをＰＬＬ回路へ供給して４１．８５ＭＨｚの
クロック信号を作成し、これを用いてチャンネルデコー
ダ１３における記録符号の復号等が行われ、このクロッ
ク信号を１／８に分周したクロック信号を用いてＴＢＣ
１５に対するデータの書込みが行われる。

【００２６】図２はこのように構成されたディジタルＶ
ＴＲのトラックフォーマットの一例を示す図である。こ
の図において、トラックの左端がヘッド入口（突入）側
であり、トラック右端がヘッド出口（離間）側である。
また、マージン及びＩＢＧ（インターブロックギャッ
プ）１，２，３にはデータは記録されない。データ記録
エリアの両端に付加されたアンブルエリア（プリアンブ
ルあるいはポストアンブル）には、例えば記録データの
ビット周波数（４１．８５ＭＨｚ）と等しい周波数のパ
ルス信号が記録され、再生側に設けられているビットク
ロック抽出のためのＰＬＬ回路のロックに利用される。
トラックの右端部に設けられたマージンは、トラックの
形成位置がジッタにより変化した場合に対応するもので
ある。また、ＩＢＧ１，２，３はアフレコのためのマー
ジンを確保するエリアである。

【００２７】トラックの入口側端部にはアフレコの基準
位置を生成するデータ及びテープの種別等を示すデータ
が記録されるＩＴＩエリア設けられている。そして、Ｉ
ＴＩエリアからヘッドの走査方向に順に、オーディオデ
ータの記録エリア、ビデオデータの記録エリア、サブコ
ードの記録エリアが順に設けられている。サブコードの
記録エリアには、高速サーチ用のインデックスやタイム
コード等のデータが記録される。

【００２８】次に、図３を参照しながらＩ／Ｏ部、信号
処理部及び記録部のクロック信号を作成する手段につい
て説明する。入力されるコンポジットビデオ信号から同
期分離回路３１により複合同期信号が分離され、スイッ
チＳＷ１を介して水平、フレーム同期分離回路３２へ供
給され、ここで水平同期信号とフレーム同期信号が分離
される。そして、水平同期信号はＨ−ＰＬＬ回路３４へ
供給され、フレーム同期信号はフレーム−ＰＬＬ回路３
６へ供給される。

【００２９】Ｈ−ＰＬＬ回路３４は入力される水平同期
信号にロックした１３．５ＭＨｚのクロック信号を作成
し、Ｉ／Ｏ部へ供給する。Ｈ−ＰＬＬ回路３４の出力は
Ｉ／Ｏコントロール信号発生器３５へも供給され、ここ
で水平同期信号周波数、フィールド周波数信号、フレー
ム周波数信号、奇数／偶数フレーム識別信号等が作成さ
れ、Ｉ／Ｏ部へ供給される。

【００３０】フレーム−ＰＬＬ回路３６は入力されるフ
レーム同期信号にロックした１８．１３ＭＨｚのクロッ
ク信号を作成し、信号処理部へ供給する。フレーム−Ｐ
ＬＬ回路３６の出力は信号処理コントロール信号発生器
３５へも供給され、ここでフレーム周波数信号が作成さ
れ、信号処理部へ供給されると共に１５０Ｈｚのパルス
が作成され、メカコンＰＬＬ回路３８へ供給される。な
お、メカコンＰＬＬ回路３８へ供給されるパルスの周波
数が１５０Ｈｚであるのは、ＰＡＬ方式の場合であり、
ＮＴＳＣ方式の場合は、正確には１５０×（１０００／
１００１）Ｈｚ＝２９．９７×５Ｈｚであるので、以後
１５０Ｈｚ又は１５０×（１０００／１００１）Ｈｚと
記載する。

【００３１】メカコンＰＬＬ回路３８は入力された１５
０Ｈｚ又は１５０×（１０００／１００１）Ｈｚのパル
スにロックした１５０Ｈｚ又は１５０×（１０００／１
００１）Ｈｚのサーボ基準信号を作成し、サーボ系（図
示せず）へ供給する。この結果、回転ドラム１１は１５
０Ｈｚ又は１５０×（１０００／１００１）Ｈｚの周波
数で回転する。前記したように本実施例のディジタルＶ
ＴＲでは、１フレームのビデオ信号がＮＴＳＣ方式の場
合１０トラック、ＰＡＬ方式の場合は１２トラックに分
割して記録されているので、この１５０Ｈｚ又は１５０
×（１０００／１００１）Ｈｚという周波数は、どらら
の方式においても２トラックを記録する時間に相当す
る。

【００３２】サーボ系から出力される１５０Ｈｚ又は１
５０×（１０００／１００１）Ｈｚのパルス、例えば回
転ドラム１１の回転位相を検出したパルスは、スイッチ
ＳＷ２を介して記録ＰＬＬ回路３９へ供給される。記録
ＰＬＬ回路３９は入力される１５０Ｈｚ又は１５０×
（１０００／１００１）Ｈｚのパルスにロックした４
１．８５ＭＨｚのクロック信号を作成し、記録部へ供給
する。

【００３３】なお、再生時はスイッチＳＷ１及びＳＷ２
が切換えられ、基準同期信号発生器３３の出力信号が水
平、フレーム同期分離回路３２へ供給され、再生データ
を再生ＰＬＬ回路４０へ供給して作成した４１．８５Ｍ
Ｈｚのクロック信号が記録部へ供給される。

【００３４】図４は記録ＰＬＬ回路３９の構成の１例を
示すブロック図である。この図において、入力された１
５０Ｈｚ又は１５０×（１０００／１００１）Ｈｚのパ
ルスは位相比較回路４１において、ＶＣＯ等の発振子４
３が出力した４１．８５ＭＨｚのクロック信号を１５０
Ｈｚ又は１５０×（１０００／１００１）Ｈｚに分周し
たパルスと比較される。そして、比較回路４２の出力が
ローパスフィルタを介して発振子４３の発振周波数を制
御するように構成されている。４１．８５ＭＨｚのクロ
ック信号はまず１／（３² ×３１）の分周カウンタ４４
により分周され、さらににＮＴＳＣ方式の場合は１／１
００１の分周カウンタ４５により分周され、ＰＡＬ方式
の場合には１／１０００の分周カウンタ４６により分周
される。分周カウンタ４５と分周カウンタ４６の出力は
スイッチ４７により選択され、位相比較回路４１へ供給
される。この図に示されているように、１／（３² ×３
１）に分周する分周カウンタ４４は、ＮＴＳＣ方式とＰ
ＡＬ方式に共通に使用される。

【００３５】ここで、本実施例において記録ＰＬＬ回路
３９の基準信号の周波数を１５０Ｈｚ又は１５０×（１
０００／１００１）Ｈｚに選定したことの意義を説明す
る。前記したように本実施例では、記録クロック周波数
が４１．８５ＭＨｚに選定しているが、これは必要なデ
ータ記録レートを確保でき、かつＩ／Ｏ部のクロック周
波数である１３．５ＭＨｚに対して簡単な整数比（１５
５／５０）で表せる周波数に選定したものである。

【００３６】そして、記録ＰＬＬ回路３９の基準信号の
周波数を例えばフレーム周波数に選定すると、ＮＴＳＣ
方式の場合は、 ｛４１．８５×１０⁶ ｝／｛３０×（１０００／１００
１）｝＝１３９６３９５＝３² ×５×３１×１００１ となるから、４１．８５ＭＨｚを分周してフレーム周波
数を作成するために２１ビットのカウンタが必要にな
る。また、３０×（１０００／１００１）Ｈｚでは、Ｐ
ＬＬ回路の引込み時間が長くなる。

【００３７】同様に、ＰＡＬ方式の場合は、 ４１．８５×１０⁶ ／２５＝１６７４０００ ＝３² ×６×３１×１０００ となるから、ＮＴＳＣ方式と同じ欠点がある。

【００３８】また、記録ＰＬＬ回路３９の基準信号の周
波数を例えば１トラック周期に相当する周波数に選定す
ると、ＮＴＳＣ方式、ＰＡＬ方式ともに引込み時間は短
縮されるものの、ＮＴＳＣ方式の場合は、 ｛４１．８５×１０⁶ ｝／｛３０×（１０００／１００
１）×１０｝＝１３９６３９．５ となり、分周カウンタの段数に０．５という小数がある
ため、正確なクロック信号を作成するためには何らかの
手段で補正することが必要である。

【００３９】これに対して、本実施例では記録ＰＬＬ回
路３９の基準信号の周波数を回転ドラムの回転周波数、
すなわち２トラック周期に相当する周波数に選定してい
るので、ＮＴＳＣ方式の場合は、 ｛４１．８５×１０⁶ ｝／｛３０×（１０００／１００１）×５｝ ＝２７９２７９＝３² ×３１×１００１…（１） となり、ＰＡＬ方式の場合は、 （４１．８５×１０⁶ ）／（２５×６）＝２７９０００ ＝３² ×３１×１０００…（２） となるから、分周カウンタの段数は図４に示されている
ように、ＮＴＳＣ方式の場合は３² ×３１×１００１と
なり、ＰＡＬ方式の場合は３² ×３１×１０００とな
る。この結果、分周カウンタの段数は１９ビットです
む。また、ＰＬＬ回路の引込み時間が短縮され、かつ特
別な補正をすることなく正確なクロック周波数を作成す
ることができる。

【００４０】前記実施例では記録ＰＬＬ回路３９の基準
信号の周波数を１５０Ｈｚ又は１５０×（１０００／１
００１）Ｈｚに選定しているが、式（１）、（２）を素
因数分解した結果を見れば、もっと高い周波数でもよい
ことがわかる。

【００４１】すなわち、ＰＡＬ方式の場合は、 （４１．８５×１０⁶ ）／（３² ×３１×１０００）＝
１５０Ｈｚ （４１．８５×１０⁶ ）／（３ ×３１×１０００）＝
４５０Ｈｚ （４１．８５×１０⁶ ）／（ ３１×１０００）＝
１．３５ｋＨｚ （４１．８５×１０⁶ ）／（３² ×１０００）＝
４．６５ｋＨｚ （４１．８５×１０⁶ ）／（３ ×１０００）＝
１３．９５ｋＨｚ （４１．８５×１０⁶ ）／（ １０００）＝
４１．８５ｋＨｚ のいずれかであればよい。

【００４２】そして、ＮＴＳＣ方式の場合は、これら各
周波数の１０００／１００１倍であればよい。

【００４３】このような１５０Ｈｚよりも高い周波数の
基準信号は、サーボ系から出力される１５０Ｈｚ又は１
５０×（１０００／１００１）Ｈｚのパルスを逓倍する
ことにより作成してもよいが、信号処理部のクロック
（１８．１３ＭＨｚ）をカウンタで分周して作成するほ
うが構成が簡単になる。

【００４４】このように基準信号の周波数を高くする
と、ＰＬＬ回路の引込み時間がさらに短縮される。ま
た、記録ＰＬＬ回路を構成する分周カウンタ中、ＮＴＳ
Ｃ方式とＰＡＬ方式に共用する部分（図４では分周カウ
ンタ４４）の段数が少なくなるので、ＰＬＬ回路のハー
ド量を削減できる。

【００４５】なお、本発明は前記実施例に限定されるも
のではなく、記録クロック信号の周波数が回転ドラムの
回転周波数の整数倍に選定されているディジタルＶＴＲ
であれば本発明を適用できる。さらに、磁気ディスク等
の回転記録媒体にディジタル信号を記録する装置であっ
ても、記録クロック信号の周波数が回転記録媒体の回転
周波数の整数倍に選定されていれば、本発明を適用でき
る。

【００４６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、正確な周波数の記録クロック信号を作成するこ
とができる。また、ＰＬＬ回路の引込み時間が短縮され
ると共に、ＰＬＬ回路のハード量が低減される。

【図面の簡単な説明】

【図１】本発明を適用したディジタルＶＴＲの信号処理
系の構成を示すブロック図である。

【図２】図１のディジタルＶＴＲのトラックフォーマッ
トの一例を示す図である。

【図３】図１のディジタルＶＴＲにおけるクロック信号
を作成する手段の構成を示すブロック図である。

【図４】図３における記録ＰＬＬ回路の構成の１例を示
すブロック図である。

【図５】従来のディジタルＶＴＲの基本構成を示すブロ
ック図である。

【符号の説明】

１１…回転ドラム、１２…磁気テープ、３９…記録ＰＬ
Ｌ回路、４４〜４６…分周カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記録媒体に対してディジタル信号を記録
   する記録素子と、該記録媒体と記録素子とを所定の回転
   周波数で相対的に回転させる手段とを備えるディジタル
   信号記録装置において、 前記記録素子に供給される前記ディジタル信号の記録ク
   ロック周波数が前記回転周波数の整数倍に選定されてお
   り、かつ前記記録クロック周波数を作成するＰＬＬ回路
   の基準信号の周波数が少なくとも前記回転周波数に選定
   されていることを特徴とするディジタル信号記録装置。
2. 【請求項２】 前記整数が素数でない場合には、前記整
   数を素因数分解して得られる１個以上の素数を前記回転
   周波数に乗算した周波数が、さらにＰＬＬ回路の基準信
   号の周波数に選定されていることを特徴とする請求項１
   記載のディジタル信号記録装置。