JPH0742576U - Current / voltage conversion circuit - Google Patents
Current / voltage conversion circuitInfo
- Publication number
- JPH0742576U JPH0742576U JP7436593U JP7436593U JPH0742576U JP H0742576 U JPH0742576 U JP H0742576U JP 7436593 U JP7436593 U JP 7436593U JP 7436593 U JP7436593 U JP 7436593U JP H0742576 U JPH0742576 U JP H0742576U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 １個の電流信号を入力して差動電圧信号を出
力する電流／電圧変換回路において、差動電圧信号出力
端子の各々が同一のバイアス電圧になるようにするこ
と。
【構成】 反転増幅器からなるトランスインピーダンス
回路で電流／電圧変換を行ない、これを差動増幅回路の
信号入力側に入力させる。この差動増幅回路の信号入力
側はトランスインピーダンス回路の出力側と共通化され
ている。この差動増幅回路の基準入力側は信号入力側の
出力信号によりバイアスさせる。このバイアスのための
回路とバランスをとる第１バランス回路、トランスイン
ピーダス回路側とバランスをとるための第２バランス回
路を差動増幅回路に設け、この差動増幅回路からバラン
スされた出力信号を取り出す。
(57) [Abstract] [Purpose] In a current / voltage conversion circuit that inputs one current signal and outputs a differential voltage signal, each differential voltage signal output terminal should have the same bias voltage thing. [Structure] A transimpedance circuit composed of an inverting amplifier performs current / voltage conversion, and this is input to a signal input side of a differential amplifier circuit. The signal input side of this differential amplifier circuit is shared with the output side of the transimpedance circuit. The reference input side of this differential amplifier circuit is biased by the output signal of the signal input side. The differential amplifier circuit is provided with a first balance circuit for balancing with the bias circuit and a second balance circuit for balancing with the transimpedance circuit side, and a balanced output signal from the differential amplifier circuit is provided. Take it out.
Description
【０００１】[0001]
本考案は、電流入力（１入力）を位相が１８０度異なった差動電圧出力（２出 力）に変換する電流／電圧変換回路に関するものである。 The present invention relates to a current / voltage conversion circuit for converting a current input (1 input) into a differential voltage output (2 outputs) having a phase difference of 180 degrees.
【０００２】[0002]
図４に従来のこの種の電流／電圧変換回路を示す。図４において、１は電流入 力端子、２、３は差動出力端子である。電流入力端子１に入力した信号電流Ｉｉ は、トランジスタＱ２１〜Ｑ２４、抵抗Ｒ２３、Ｒ２６で電圧信号に変換され、 この電圧信号はトランジスタＱ２３のコレクタ側からトランジスタＱ２５のエミ ッタ側に、またトランジスタＱ２３のエミッタ側からトランジスタＱ２６のエミ ッタ側に出力されて、差動出力端子２、３に差動電圧信号として現れる。 FIG. 4 shows a conventional current / voltage conversion circuit of this type. In FIG. 4, 1 is a current input terminal and 2 and 3 are differential output terminals. The signal current Ii input to the current input terminal 1 is converted into a voltage signal by the transistors Q21 to Q24 and the resistors R23 and R26. This voltage signal is transferred from the collector side of the transistor Q23 to the emitter side of the transistor Q25 and also to the transistor Q23. Is output to the emitter side of the transistor Q26 and appears as a differential voltage signal at the differential output terminals 2 and 3.
【０００３】 ここで、入力電流信号Ｉｉが無く、各トランジスタのベース電流を無視して差 動出力端子２、３の出力電圧（バイアス電圧）Ｖｏ- 、Ｖｏ+ を求めると次のよ うになる。 Ｖｏ- ＝Ｖｃｃ−ＶR2 4 −ＶBE 2 5＝３．４Ｖ ・・（１） Ｖｏ+ ＝ＶBE 2 2＋ＶBE 2 1＋ＶBE 2 4−ＶBE 2 6＝１．２Ｖ ・・（２） ただし、ＶBE 2 1、ＶBE 2 2、ＶBE 2 4、ＶBE 2 5、ＶBE 2 6は各々トランジスタＱ２１ 、Ｑ２２、Ｑ２４、Ｑ２５、Ｑ２６のベース・エミッタ間電圧（０．６Ｖ）であ り、ＶR2 4 は抵抗Ｒ２４の降下電圧（抵抗値１ＫΩ、電流値１ｍＡ）である。Here, when there is no input current signal Ii and the base current of each transistor is ignored, the output voltages (bias voltages) Vo − and Vo + of the differential output terminals 2 and 3 are obtained as follows. Vo - = Vcc-V R2 4 -V BE 2 5 = 3.4V ·· (1) Vo + = V BE 2 2 + V BE 2 1 + V BE 2 4 -V BE 2 6 = 1.2V ·· (2 ) However, V BE 2 1, V BE 2 2, V BE 2 4, V BE 2 5, V BE 2 6 each transistor Q21, Q22, Q24, Q25, Q26 base-emitter voltage of (0.6V) der Ri, V R2 4 is a voltage drop across the resistor R24 (the resistance value 1K ohm, the current value 1 mA).
【０００４】 ところで、このような電流／電圧変換回路は、光センサであるフォトダイオー ド等と信号処理回路とのインターフェースとして広く使用されているが、このフ ォトダイオード等の光センサは、検出距離が増大したり、反射光や散乱光を検出 する際にはかなり微弱な光を検出することになり、その出力は微弱（１００ｐＡ 〜１ｎＡ）である。By the way, such a current / voltage conversion circuit is widely used as an interface between a photo diode or the like, which is an optical sensor, and a signal processing circuit. However, an optical sensor such as a photodiode has a long detection distance. When it increases or detects reflected light or scattered light, it detects very weak light, and its output is weak (100 pA to 1 nA).
【０００５】 一方、このような微弱信号を入力して処理する上記した信号処理回路の最低動 作振幅を１Ｖとすると、インターフェースとしての上記電流／電圧変換回路に要 求される電流／電圧変換利得は、１８０ｄＢ〜２００ｄＢが必要となる。電圧／ 電流変換回路の増幅器が理想状態であったとしても、電流／電圧変換回路単体で この変換利得を得ようとすると変換抵抗が１ＧΩ〜１０ＧΩ必要となり、実現で きない。On the other hand, assuming that the minimum operation amplitude of the above-mentioned signal processing circuit for inputting and processing such a weak signal is 1V, the current / voltage conversion gain required for the current / voltage conversion circuit as an interface is obtained. Requires 180 dB to 200 dB. Even if the amplifier of the voltage / current conversion circuit is in an ideal state, if the current / voltage conversion circuit itself is to obtain this conversion gain, a conversion resistance of 1 GΩ to 10 GΩ is required, which cannot be realized.
【０００６】 そこで、電流／電圧変換回路には変換抵抗を１００ＫΩ（変換利得１００ｄＢ ）程度と低く設定して、その後段に８０〜１００ｄＢの増幅器を接続して電流／ 電圧変換システムを構成することが行なわれる。Therefore, it is possible to configure a current / voltage conversion system by setting a conversion resistance as low as about 100 KΩ (conversion gain 100 dB) in the current / voltage conversion circuit and connecting an amplifier of 80 to 100 dB in the subsequent stage. Done.
【０００７】[0007]
しかしながら、上記した式（１）、（２）に示すように、図４に示した従来の 電流／電圧変換回路では、差動出力端子２、３の直流バイアス電圧が異なってい るので、これをその後段の増幅器（例えば演算増幅器）の入力端子に直流結合さ せることができない。 However, as shown in the above equations (1) and (2), the DC bias voltages of the differential output terminals 2 and 3 are different in the conventional current / voltage conversion circuit shown in FIG. It cannot be DC-coupled to the input terminal of the subsequent amplifier (eg operational amplifier).
【０００８】 本考案の目的は、必要な利得が得られ、しかも差動出力端子の直流バイアス電 圧を同一で後段の増幅器に直流結合できるようにした電流／電圧変換回路を提供 することである。An object of the present invention is to provide a current / voltage conversion circuit which can obtain a necessary gain and can be DC-coupled to an amplifier in a subsequent stage with the same DC bias voltage of differential output terminals. .
【０００９】[0009]
本考案は、負帰還抵抗を接続した反転増幅回路からなり電流信号を入力して電 圧信号に変換するトランスインピーダンス回路と、該トランスインピーダンス回 路で得られた電圧信号を入力する差動増幅回路と、該差動増幅回路の差動信号を 分離して出力する差動出力回路からなる１入力差動出力形式の電流／電圧変換回 路であって、 上記差動増幅回路の信号入力側を上記トランスインピーダンス回路の出力側と 共用すると共に、上記差動増幅回路の上記信号入力側の出力部に当該出力部の出 力信号を平滑するバイアス回路を設けて、該バイアス回路の出力を上記基準入力 側に基準信号として印加し、上記差動増幅回路の上記基準入力側の出力部に上記 バイアス回路とバランスをとるための第１バランス回路を設けて、該第１バラン ス回路の出力をダミー負荷に接続し、上記差動増幅回路の上記基準入力側に上記 信号入力側の上記トランスインピーダンス回路の入力部とバランスをとるための 第２バランス回路を設け、上記差動出力回路を、上記差動増幅回路の上記信号入 力側の出力信号を取り出す第１カレントミラー回路および第１負荷抵抗と、上記 基準入力側の出力信号を取り出す第２カレントミラー回路および第２負荷抵抗と から構成したものである。 The present invention relates to a transimpedance circuit which is composed of an inverting amplifier circuit connected with a negative feedback resistor and which inputs a current signal and converts it into a voltage signal, and a differential amplifier circuit which inputs a voltage signal obtained in the transimpedance circuit. And a current / voltage conversion circuit of a 1-input differential output format, which comprises a differential output circuit for separating and outputting a differential signal of the differential amplifier circuit, wherein the signal input side of the differential amplifier circuit is A bias circuit that is shared with the output side of the transimpedance circuit and that smoothes the output signal of the output section is provided at the output section of the signal input side of the differential amplifier circuit, and the output of the bias circuit is used as the reference. A first balance circuit for applying a reference signal to the input side and balancing the bias circuit with the reference input side output section of the differential amplifier circuit is provided. The output of the path is connected to a dummy load, and a second balance circuit for balancing the input portion of the transimpedance circuit on the signal input side is provided on the reference input side of the differential amplifier circuit, and the differential output is provided. A circuit, a first current mirror circuit and a first load resistor for extracting the output signal on the signal input side of the differential amplifier circuit, and a second current mirror circuit and a second load resistor for extracting the output signal on the reference input side. It is composed of and.
【００１０】[0010]
本考案は、トランスコンダクタンス回路の出力側と差動増幅回路の信号入力側 を共通化して、その差動増幅回路から差動出力を取り出すもので、このとき差動 増幅回路の信号入力側と基準入力側がバイアス回路、第１バランス回路、第２バ ランス回路によりバランスされる。よって、該差動増幅回路からは完全にバラン スされた差動信号が出力し、これが同一構成の差動出力回路から出力するので直 流バイアス電圧は同一電圧となり出力側に増幅器を直結させることができる。 In the present invention, the output side of the transconductance circuit and the signal input side of the differential amplifier circuit are made common, and the differential output is taken out from the differential amplifier circuit. The input side is balanced by the bias circuit, the first balance circuit, and the second balance circuit. Therefore, a perfectly balanced differential signal is output from the differential amplifier circuit and this is output from the differential output circuit having the same configuration, so that the direct current bias voltage becomes the same voltage and the amplifier is directly connected to the output side. You can
【００１１】[0011]
以下、本考案の実施例について説明する。図１はその一実施例の電流／電圧変 換回路の回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１、電流源Ｉ１、Ｉ２ は、トランスインピーダンス回路を構成する。またトランジスタＱ２、Ｑ３、抵 抗Ｒ２、電流源Ｉ２、Ｉ３はトランジスタＱ２を信号入力側、トランジスタＱ３ を基準入力側とする差動増幅器回路を構成する。抵抗Ｒ３、トランジスタＱ４、 電流源Ｉ４の回路は、トランスコンダクタンス回路を構成する上記抵抗Ｒ１、ト ランジスタＱ１、電流源Ｉ１とのバランスをとるための第２バランス回路である 。トランジスタＱ５〜Ｑ７、コンデンサＣ１は、トランジスタＱ３のバイアス回 路を構成する。トランジスタＱ８〜Ｑ１２はそのバイアス回路とバランスをとる ための第１バランス回路を構成する。カレントミラー接続のトランジスタＱ１３ 、Ｑ１４と負荷抵抗ＲＬ１は非反転側の第１出力回路を構成する。カレントミラ ー接続のトランジスタＱ１５、Ｑ１６と負荷抵抗ＲＬ２は反転側の第２出力回路 を構成する。これら第１、第２出力回路により差動出力回路が構成される。 Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram of a current / voltage conversion circuit of the embodiment. The transistors Q1 and Q2, the resistor R1, and the current sources I1 and I2 form a transimpedance circuit. The transistors Q2 and Q3, the resistor R2, and the current sources I2 and I3 form a differential amplifier circuit in which the transistor Q2 is the signal input side and the transistor Q3 is the reference input side. The circuit of the resistor R3, the transistor Q4, and the current source I4 is a second balance circuit for balancing the resistor R1, the transistor Q1, and the current source I1 which form the transconductance circuit. The transistors Q5 to Q7 and the capacitor C1 form a bias circuit of the transistor Q3. The transistors Q8 to Q12 form a first balance circuit for balancing the bias circuit. The current mirror-connected transistors Q13 and Q14 and the load resistor RL1 form a first output circuit on the non-inverting side. The current mirror-connected transistors Q15 and Q16 and the load resistor RL2 form a second output circuit on the inverting side. A differential output circuit is constituted by these first and second output circuits.
【００１２】 図２は上記したトランスインピーダンス回路部分を図１から抜き出した回路図 である。抵抗Ｒ１は帰還抵抗として働き、全体はトランジスタＱ１、Ｑ２、電流 源Ｉ１、Ｉ２で構成される反転増幅器である。この回路はトランスインピーダン ス回路として良く知られている回路であり、入力電流ＩｉをインピーダンスＲ１ で電圧に変換して出力する回路である。この回路の入出力特性は、 Ｖａ＝−Ｉｉ・Ｒ１ ・・（３） となる。トランジスタＱ２はエミッタホロワであり、交流的には、この電圧Ｖａ がトランジスタＱ２のベース電圧と等しくなる。FIG. 2 is a circuit diagram of the transimpedance circuit portion extracted from FIG. The resistor R1 acts as a feedback resistor and is an inverting amplifier which is composed of transistors Q1 and Q2 and current sources I1 and I2. This circuit is a circuit well known as a transimpedance circuit, and is a circuit that converts an input current Ii into a voltage with an impedance R1 and outputs the voltage. The input / output characteristic of this circuit is Va = -Ii.R1 .. (3). The transistor Q2 is an emitter follower, and in terms of AC, this voltage Va becomes equal to the base voltage of the transistor Q2.
【００１３】 図３は図１の回路から１入力／２出力の差動増幅回路部分（上記した差動増幅 回路、バイアス回路、第１、第２バランス回路）を抜き出した回路図である。ト ランジスタＱ２のベース電圧をＶB2、コレクタ電流をＩｃ2 とし、トランジスタ Ｑ３のベース電圧をＶB3、コレクタ電流をＩｃ3 とすると、トランジスタＱ２、 Ｑ３からなる差動増幅回路の差動出力電流（Ｉｃ2 −Ｉｃ3 ）は、この差動増幅 回路のトランスコンダクタンスをＧｍとすると次のようになる。 （Ｉｃ2 −Ｉｃ3 ）＝Ｇｍ・（ＶB2−ＶB3） ・・（４）FIG. 3 is a circuit diagram in which a 1-input / 2-output differential amplifier circuit portion (the differential amplifier circuit, the bias circuit, the first and second balance circuits described above) is extracted from the circuit of FIG. Assuming that the base voltage of the transistor Q2 is V B2 , the collector current is Ic 2 , the base voltage of the transistor Q3 is V B3 , and the collector current is Ic 3 , the differential output current of the differential amplifier circuit including the transistors Q2 and Q3 ( Ic 2 −Ic 3 ) is as follows when the transconductance of this differential amplifier circuit is Gm. (Ic 2 −Ic 3 ) = Gm · (V B2 −V B3 ) ·· (4)
【００１４】 一方、そのトランスコンダクタンスＧｍは次のようになる。 Ｇｍ＝ｇｍ／［１＋ｇｍ・（１／２）・Ｒ２ ＝１／［（１／ｇｍ）＋（Ｒ２／２）］ ・・（５） となる。ｇｍはトランジスタＱ２、Ｑ３のトランスコンダクタンスである。ここ で、トランジスタＱ２、Ｑ３のエミッタ抵抗を各々Ｒｅとすると、 Ｒｅ（＝１／ｇｍ）＜＜Ｒ２ の場合、上記式（５）は次のようになる。 Ｇｍ＝２／Ｒ２ ・・（６） 従って、上記式（４）は次のようになる。 （Ｉｃ2 −Ｉｃ3 ）＝（２／Ｒ２）・（ＶB2−ＶB3） ・・（７） となる。On the other hand, the transconductance Gm is as follows. Gm = gm / [1 + gm · (1/2) · R2 = 1 / [(1 / gm) + (R2 / 2)] ··· (5) gm is the transconductance of the transistors Q2 and Q3. Here, assuming that the emitter resistances of the transistors Q2 and Q3 are Re, respectively, and when Re (= 1 / gm) << R2, the above equation (5) is as follows. Gm = 2 / R2 ... (6) Therefore, the above equation (4) is as follows. (Ic 2 −Ic 3 ) = (2 / R2) · (V B2 −V B3 ) ·· (7).
【００１５】 次に、トランジスタＱ３のバイアス回路について説明する。ＮＰＮトランジス タとＰＮＰトランジスタの特性が揃っているものとし、ＮＰＮトランジスタの電 流増幅率をβｎ、ＰＮＰトランジスタの電流増幅器率βｐとすると、トランジス タＱ７のベース電流ＩB7は次のようになる。 ＩB7＝ＩB2・（βｎ2 ・βｐ6 ）／（βｎ5 ・βｐ7 ） ＝ＩB2 ・・（８）Next, the bias circuit of the transistor Q3 will be described. Assuming that the NPN transistor and the PNP transistor have the same characteristics, assuming that the current amplification factor of the NPN transistor is βn and the current amplification factor of the PNP transistor is βp, the base current I B7 of the transistor Q7 is as follows. I B7 = I B2 · (βn 2 · βp 6 ) / (βn 5 · βp 7 ) = I B2 ··· (8)
【００１６】 コンデンサＣ１に電荷が充電されていない場合は、トランジスタＱ２のベース 電流ＩB2と等しい電流でトランジスタＱ７のベース電流によりそのコンデンサＣ １が充電され、トランジスタＱ２、Ｑ３のベース電位が一致した時点で負帰還が 働き、トランジスタＱ２、Ｑ３のベース電位が一定に保たれる。When the capacitor C1 is not charged, the base current of the transistor Q7 charges the capacitor C1 with a current equal to the base current I B2 of the transistor Q2, and the base potentials of the transistors Q2 and Q3 match. At this point, negative feedback works and the base potentials of the transistors Q2 and Q3 are kept constant.
【００１７】 このとき、トランジスタＱ２、Ｑ３のトランジスタ特性が一致していれば、ト ランジスタＱ３のベース電流は過不足なくトランジスタＱ７から供給され、トラ ンジスタＱ３の入力インピーダンスは計算上無限大になる。従って、コンデンサ Ｃ１は微小な容量で良く、半導体集積回路内に組込むことができる。At this time, if the transistor characteristics of the transistors Q2 and Q3 match, the base current of the transistor Q3 is supplied from the transistor Q7 without excess or deficiency, and the input impedance of the transistor Q3 becomes infinite in calculation. Therefore, the capacitor C1 may have a very small capacitance and can be incorporated in the semiconductor integrated circuit.
【００１８】 以上のように信号入力側トランジスタＱ２と基準入力側トランジスタＱ３のベ ースバイアスを同一にするためにトランジスタＱ５〜Ｑ７を使用しているが、こ のトランジスタＱ５〜Ｑ７は差動増幅回路のバランスを崩す。As described above, the transistors Q5 to Q7 are used in order to make the signal input side transistor Q2 and the reference input side transistor Q3 have the same base bias, but these transistors Q5 to Q7 are the same as those of the differential amplifier circuit. Upset balance.
【００１９】 そこで、これらとバランスをとるためにトランジスタＱ８〜Ｑ９からなる第１ バランス回路を新たに設けている。トランジスタＱ１０〜Ｑ１２はトランジスタ Ｑ６とＱ９のコレクタ電位をほぼ同一にして、アーリー電圧によるトランジスタ Ｑ６、Ｑ９のコレクタ電流変動を防ぐダミー負荷として働く。Therefore, a first balance circuit including transistors Q8 to Q9 is newly provided to balance these. The transistors Q10 to Q12 function as a dummy load that makes the collector potentials of the transistors Q6 and Q9 substantially the same and prevents the collector current fluctuations of the transistors Q6 and Q9 due to the early voltage.
【００２０】 次に、図１におけるトランジスタＱ４、抵抗Ｑ３および電流源Ｉ４からなる第 ２バランス回路は、トランスインピーダンス回路内のトランジスタＱ１、抵抗Ｒ １によって差動増幅器にオフセット電圧が発生しないように、トランジスタＱ２ からみたインピーダンスとトランジスタＱ３からみたインピーダンスが同一にな るようにするものである。回路定数は、Ｒ１＝Ｒ３、Ｉ１＝Ｉ４、Ｑ１＝Ｑ４に すれば良い。Next, the second balance circuit including the transistor Q4, the resistor Q3, and the current source I4 in FIG. 1 prevents the transistor Q1 and the resistor R1 in the transimpedance circuit from generating an offset voltage in the differential amplifier. The impedance viewed from the transistor Q2 and the impedance viewed from the transistor Q3 are made the same. The circuit constants may be R1 = R3, I1 = I4, Q1 = Q4.
【００２１】 ここで、差動出力端子２、３間に得られる電圧をＶｏとし、回路の入出力特性 を求める。トランスインピーダンス回路の出力電圧Ｖａ（図１参照）は、トラン ジスタＱ２、Ｑ３からなる差動増幅回路のトランジスタＱ２のエミッタホロワの 電圧であり、上記したように交流的にはこのトランジスタＱ２のベース端子の電 圧と等価であるため、この電圧Ｖａがこの差動増幅回路の入力電圧となる。Here, the voltage obtained between the differential output terminals 2 and 3 is Vo, and the input / output characteristics of the circuit are obtained. The output voltage Va of the transimpedance circuit (see FIG. 1) is the voltage of the emitter follower of the transistor Q2 of the differential amplifier circuit composed of the transistors Q2 and Q3. Since this voltage is equivalent to the voltage, this voltage Va becomes the input voltage of this differential amplifier circuit.
【００２２】 また、この差動増幅回路の上記した出力電流Ｉｃ2 、Ｉｃ3 はトランジスタＱ １３、Ｑ１４からなるカレントミラー回路、トランジスタＱ１５、Ｑ１６からな るカレントミラー回路から構成される反転側差動出力回路、非反転側差動出力回 路の負荷抵抗ＲＬ１、ＲＬ２により電圧に変換される。The output currents Ic 2 and Ic 3 of the differential amplifier circuit are the inverting side differential circuit composed of the current mirror circuit composed of the transistors Q 13 and Q 14 and the current mirror circuit composed of the transistors Q 15 and Q 16. It is converted into a voltage by the load resistances RL1 and RL2 of the output circuit and the non-inverting side differential output circuit.
【００２３】 そこで、トランジスタベース接地電流増幅器率を１、カレントミラー回路のミ ラー係数を１、負荷抵抗ＲＬ１＝ＲＬ２＝ＲＬとすると、 Ｖｏ＝ＲＬ・（Ｉｃ2 −Ｉｃ3 ） ・・（９） となる。この式（９）に式（７）を代入すると、 Ｖｏ＝ＲＬ・（２／Ｒ２）・（ＶB2−ＶB3） ・・（１０） となる。ここで上記式（３）から Ｖａ＝−Ｉｉ・Ｒ１＝（ＶB2−ＶB3） であるので、式（１０）は、 Ｖｏ＝ＲＬ・（２／Ｒ２）・Ｒ１・Ｉｉ ・・（１１） となり、入力電流Ｉｉに応じた差動差動出力電圧を得ることができる。[0023] Therefore, 1 transistor common base current amplifier rate, 1 mirror coefficient of the current mirror circuit, when the load resistance RL1 = RL2 = RL, Vo = RL · (Ic 2 -Ic 3) ·· (9) Becomes Substituting equation (7) into equation (9) yields Vo = RL · (2 / R2) · (V B2 −V B3 ) ·· (10). Since Va = −Ii · R1 = (V B2 −V B3 ) from the above equation (3), the equation (10) is Vo = RL · (2 / R2) · R1 · Ii ·· (11) Therefore, a differential differential output voltage according to the input current Ii can be obtained.
【００２４】 また、差動出力端子２、３のバイアス電圧については、差動増幅回路がバラン ス化されているので、無信号時の直流出力電圧が同一電圧であり、負荷抵抗ＲＬ １、ＲＬ２が同一であるので、同一のバイアス電圧となる。Regarding the bias voltage of the differential output terminals 2 and 3, since the differential amplifier circuit is balanced, the DC output voltage when there is no signal is the same voltage, and the load resistances RL 1 and RL 2 are the same. Are the same, the bias voltages are the same.
【００２５】 なお、図１の回路は半導体集積回路内に作り込むことができるので、トランジ スタや抵抗の温度係数を等しくすることができ、このため式（１１）で示した回 路の入出力特性は温度依存性を持たなくなる。Since the circuit of FIG. 1 can be built in a semiconductor integrated circuit, the temperature coefficients of transistors and resistors can be made equal, and therefore the input / output of the circuit shown in equation (11) is possible. The characteristics have no temperature dependence.
【００２６】[0026]
以上から本考案によれば、入力電流に対応した差動電圧信号を所望の利得で出 力させることができることは勿論のこと、差動出力端子の各々のバイアス電圧が 同一となるので、その後段に接続する増幅回路に対して、これを直流結合させる ことができるという利点がある。 From the above, according to the present invention, the differential voltage signal corresponding to the input current can be output with a desired gain, and since the bias voltages of the differential output terminals are the same, the subsequent stage This has the advantage that it can be DC coupled to the amplifier circuit connected to.
【図１】 本考案の一実施例の電流／電圧変換回路の回
路図である。FIG. 1 is a circuit diagram of a current / voltage conversion circuit according to an embodiment of the present invention.
【図２】 図１の回路のトランスインピーダン回路部分
を抜き出した回路図である。FIG. 2 is a circuit diagram in which a transimpedance circuit portion of the circuit of FIG. 1 is extracted.
【図３】 図１の差動増幅回路、バイアス回路、第１バ
ランス回路および第２バランス回路を抜き出した回路図
である。FIG. 3 is a circuit diagram in which the differential amplifier circuit, the bias circuit, the first balance circuit, and the second balance circuit of FIG. 1 are extracted.
【図４】 従来の電流／電圧変換回路の回路図である。FIG. 4 is a circuit diagram of a conventional current / voltage conversion circuit.
１：電流入力端子、２、３：差動電圧出力端子。 1: current input terminal, 2, 3: differential voltage output terminal.
Claims (1)
らなり電流信号を入力して電圧信号に変換するトランス
インピーダンス回路と、該トランスインピーダンス回路
で得られた電圧信号を入力する差動増幅回路と、該差動
増幅回路の差動信号を分離して出力する差動出力回路か
らなる１入力差動出力形式の電流／電圧変換回路であっ
て、 上記差動増幅回路の信号入力側を上記トランスインピー
ダンス回路の出力側と共用すると共に、上記差動増幅回
路の上記信号入力側の出力部に当該出力部の出力信号を
平滑するバイアス回路を設けて、該バイアス回路の出力
を上記基準入力側に基準信号として印加し、 上記差動増幅回路の上記基準入力側の出力部に上記バイ
アス回路とバランスをとるための第１バランス回路を設
けて、該第１バランス回路の出力をダミー負荷に接続
し、 上記差動増幅回路の上記基準入力側に上記信号入力側の
上記トランスインピーダンス回路の入力部とバランスを
とるための第２バランス回路を設け、 上記差動出力回路を、上記差動増幅回路の上記信号入力
側の出力信号を取り出す第１カレントミラー回路および
第１負荷抵抗と、上記基準入力側の出力信号を取り出す
第２カレントミラー回路および第２負荷抵抗とから構成
したことを特徴とする電圧／電流変換回路。1. A transimpedance circuit which comprises an inverting amplifier circuit connected with a negative feedback resistor and which inputs a current signal and converts it into a voltage signal, and a differential amplifier circuit which inputs the voltage signal obtained by the transimpedance circuit. A current / voltage conversion circuit of a one-input differential output type, which comprises a differential output circuit for separating and outputting a differential signal of the differential amplifier circuit, wherein the signal input side of the differential amplifier circuit is the transformer. A bias circuit that is shared with the output side of the impedance circuit and that smoothes the output signal of the output section is provided in the output section of the signal input side of the differential amplifier circuit, and the output of the bias circuit is connected to the reference input side. A first balance circuit, which is applied as a reference signal and is balanced with the bias circuit, is provided in the output section on the reference input side of the differential amplifier circuit. The output is connected to a dummy load, and a second balance circuit for balancing the input portion of the transimpedance circuit on the signal input side is provided on the reference input side of the differential amplifier circuit. , A first current mirror circuit and a first load resistor for extracting the output signal on the signal input side of the differential amplifier circuit, and a second current mirror circuit and a second load resistor for extracting the output signal on the reference input side. A voltage / current conversion circuit characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993074365U JP2607166Y2 (en) | 1993-12-28 | 1993-12-28 | Current / voltage conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993074365U JP2607166Y2 (en) | 1993-12-28 | 1993-12-28 | Current / voltage conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0742576U true JPH0742576U (en) | 1995-08-04 |
| JP2607166Y2 JP2607166Y2 (en) | 2001-04-16 |
Family
ID=13545065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993074365U Expired - Lifetime JP2607166Y2 (en) | 1993-12-28 | 1993-12-28 | Current / voltage conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607166Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098801A (en) * | 2011-11-01 | 2013-05-20 | Mitsubishi Electric Corp | Light reception level acquisition device, optical receiver, optical communication system, light reception level acquisition method, and program |
-
1993
- 1993-12-28 JP JP1993074365U patent/JP2607166Y2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098801A (en) * | 2011-11-01 | 2013-05-20 | Mitsubishi Electric Corp | Light reception level acquisition device, optical receiver, optical communication system, light reception level acquisition method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2607166Y2 (en) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121642B2 (en) | ||
| EP0142081B1 (en) | Signal processing circuit | |
| JPH0393306A (en) | Electronic circuit | |
| US4701719A (en) | Differential amplification circuit | |
| JPH03173209A (en) | Current amplifier circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0742576U (en) | Current / voltage conversion circuit | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| US6891437B2 (en) | Current amplifier structure | |
| JP2694767B2 (en) | Integrator | |
| JP3350414B2 (en) | Filter circuit | |
| JPH0527282B2 (en) | ||
| JPH0620168B2 (en) | Differential amplifier | |
| JP3795648B2 (en) | AC coupling buffer circuit | |
| JPH0462608B2 (en) | ||
| JPH08250955A (en) | Equalizer amplifier circuit | |
| JPH0233387Y2 (en) | ||
| KR930002996B1 (en) | Active filter circuit | |
| JP2926591B2 (en) | Differential transistor circuit | |
| JP2994516B2 (en) | Differential amplifier circuit | |
| JPS5928285B2 (en) | phase inversion circuit | |
| JPS6234283B2 (en) | ||
| JPH0154884B2 (en) | ||
| KR930008345Y1 (en) | Current control amplifier | |
| JP2000349567A (en) | Photoelectric current processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |