JPH0741642U - 二重化記憶装置 - Google Patents
二重化記憶装置Info
- Publication number
- JPH0741642U JPH0741642U JP7063793U JP7063793U JPH0741642U JP H0741642 U JPH0741642 U JP H0741642U JP 7063793 U JP7063793 U JP 7063793U JP 7063793 U JP7063793 U JP 7063793U JP H0741642 U JPH0741642 U JP H0741642U
- Authority
- JP
- Japan
- Prior art keywords
- memories
- memory
- contents
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】異なる種類のメモリを用いることにより信頼性
の高い二重化記憶装置を実現する。 【構成】異なる種類の少なくとも2組のメモリと、この
2組のメモリに同一の内容を書き込み、必要時に各メモ
リの内容を比較照合することにより少なくとも不良デー
タの検出および訂正を行う機能を有する制御演算部を備
える。
の高い二重化記憶装置を実現する。 【構成】異なる種類の少なくとも2組のメモリと、この
2組のメモリに同一の内容を書き込み、必要時に各メモ
リの内容を比較照合することにより少なくとも不良デー
タの検出および訂正を行う機能を有する制御演算部を備
える。
Description
【0001】
本考案は、測定器等のEEPROM(Electrically Erasable Programmable ROM )を用いた二重化記憶装置に関し、詳しくは保存内容の信頼性および保障が 一層高まるようにした二重化メモリに関するものである。
【0002】
従来より、EEPROMを用いた二重化記憶装置(二重化メモリとも呼ぶ)で は、保存内容を保障するために、図2に示すように複数のEEPROM21 , 22 を用い、プロセッサ(CPU)1より各メモリブロックごとのチェックおよ び両メモリのデータ照合により保存内容を保障するようにしている。
【0003】
しかしながら、このような構成では、同種類のメモリを使用しているためある 1つの要因で両方が同時に不具合を起こすという危険性があった。
【0004】 本考案の目的は、異なる種類のメモリを用いることにより信頼性の高い二重化 記憶装置を実現しようとするものである。
【0005】
このような目的を達成するために本考案は、異なる種類の少なくとも2組のメ モリと、この2組のメモリに同一の内容を書き込み、必要時に各メモリの内容を 比較照合することにより少なくとも不良データの検出および訂正を行う機能を有 する制御演算部を備えたことを特徴とする。
【0006】
異なる種類のメモリに同一内容を重複して保存する。制御演算部で両メモリの データを比較照合することにより不良データの検出と訂正を行う。 同一種類のメモリを用いた従来方式では、同一種類であるが故に1つの悪条件 で同時に両メモリの保存内容を損なう危険性があるが、本考案のように別種類の メモリを用いた場合は保存内容の信頼性および保障が一層高まる。
【0007】
以下図面を用いて本考案を詳しく説明する。図1は本考案に係る二重化記憶装 置の一実施例を示す構成図である。
【0008】 図において、10は制御演算部、20はメモリ部である。メモリ部20には種 類の異なるメモリが少なくとも2組(メモリ201 とメモリ202 )用意されて いる。例えばメモリ201 にはEEPROM、メモリ202 にはバッテリバック アップされたSRAM(Static RAM)が用いられる。
【0009】 制御演算部10は、2つのメモリに対して同一データを書き込み、併せてその データのチェックサム(211 ,212 )も書き込む機能、および各メモリの内 容をチェックすると共に2つのメモリの内容を比較照合することにより同一性の チェックを行う機能を有する。
【0010】 このような構成においては、まず制御演算部10により同一内容を2つのメモ リに重複化して記憶する。そして各データのチェックサム211 ,212 も併せ て記憶する。 その後必要に応じて、例えば電源投入時等に、制御演算部10により2つのメ モリの内容をチェックする。 チェック手順は例えば次の通りである。 チェックサムの照合を行う。 不良メモリを検出する。 両メモリのデータの逐次照合により不良データを検出する。 不良データを訂正する。 このようにして、一方のメモリに不良データがあった場合には他方の正常なメ モリのデータを参照して書き換えられる。
【0011】 なお、このような構成においては、必ずいずれか一方のメモリに正常なデータ が残っている必要がある。両方に不良データがある場合は訂正不可能である。 ただし、異なる種類の2つのメモリで同時にデータ不良が起こる確率は同種類 のメモリの場合に比べても極めて少なく、訂正不可能になる確率は実用上零に等 しい。
【0012】 なお、実施例では2種類のメモリを使用する場合を例にとったが、本考案はこ れに限らず、3種類以上のメモリを使用して、それぞれに同一内容を書き込みチ ェックするようにしても何ら差し支えない。
【0013】
以上述べたように本考案によれば、異なる種類のメモリを少なくとも2組備え 、そこにデータを二重化して保存しておき、制御演算部により2つのメモリの内 容を比較照合すると共に不良データの訂正も行うようにしたため、保存内容の信 頼性および保障が一層高まるという効果が発揮される。
【図1】本考案に係る二重化記憶装置の一実施例を示す
要部構成図である。
要部構成図である。
【図2】従来の二重化記憶装置の一例を示す要部構成図
である。
である。
10 制御演算部 20 メモリ部 201 ,202 メモリ 211 ,212 チェックサム
Claims (1)
- 【請求項1】異なる種類の少なくとも2組のメモリと、 この2組のメモリに同一の内容を書き込み、必要時に各
メモリの内容を比較照合することにより不良データの検
出および訂正を行う機能を有する制御演算部を備えたこ
とを特徴とする二重化記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7063793U JPH0741642U (ja) | 1993-12-28 | 1993-12-28 | 二重化記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7063793U JPH0741642U (ja) | 1993-12-28 | 1993-12-28 | 二重化記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0741642U true JPH0741642U (ja) | 1995-07-21 |
Family
ID=13437366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7063793U Pending JPH0741642U (ja) | 1993-12-28 | 1993-12-28 | 二重化記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0741642U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338610A (ja) * | 2005-06-06 | 2006-12-14 | Sharp Corp | レジストリ情報の修復方法および情報処理装置 |
JP2010541049A (ja) * | 2007-09-25 | 2010-12-24 | サンディスク コーポレイション | 自己回復形不揮発性メモリ |
JP2011060186A (ja) * | 2009-09-14 | 2011-03-24 | Kyosan Electric Mfg Co Ltd | プログラム書込み装置 |
-
1993
- 1993-12-28 JP JP7063793U patent/JPH0741642U/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338610A (ja) * | 2005-06-06 | 2006-12-14 | Sharp Corp | レジストリ情報の修復方法および情報処理装置 |
JP4648097B2 (ja) * | 2005-06-06 | 2011-03-09 | シャープ株式会社 | レジストリ情報の修復方法および情報処理装置 |
JP2010541049A (ja) * | 2007-09-25 | 2010-12-24 | サンディスク コーポレイション | 自己回復形不揮発性メモリ |
JP2011060186A (ja) * | 2009-09-14 | 2011-03-24 | Kyosan Electric Mfg Co Ltd | プログラム書込み装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5502732A (en) | Method for testing ECC logic | |
JP2830308B2 (ja) | 情報処理装置 | |
US9063851B2 (en) | Fail safe code functionality | |
JPS62251949A (ja) | 記憶装置の誤り訂正方法 | |
JPH0741642U (ja) | 二重化記憶装置 | |
JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
CN111428280B (zh) | SoC安全芯片密钥信息完整性存储及错误自修复方法 | |
US4924465A (en) | Memory with function test of error detection/correction device | |
CN109683980B (zh) | 实现轨旁安全平台u盘配置文件可靠装载的方法 | |
JP2001290710A (ja) | データエラー検出装置 | |
JP3106947B2 (ja) | 不揮発性半導体記憶装置 | |
JPH0895868A (ja) | バックアップデ−タの異常判定方法及び異常時の異常処理方法 | |
US6654288B2 (en) | Method and device for backing up data in a memory module and memory module | |
JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
JPH0784894A (ja) | 不揮発性メモリの書き込み方法 | |
JP2697332B2 (ja) | 動作設定情報信頼性向上装置 | |
JP2007192167A (ja) | 内燃機関制御装置 | |
US10719390B2 (en) | Memory system, controller, memory and reading method thereof | |
JP2000194605A (ja) | フラッシュメモリのリフレッシュ装置、そのリフレッシュ方法及びフラッシュメモリ | |
JP3381588B2 (ja) | 記憶装置正常性確認装置および情報処理装置 | |
JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
JPH01162300A (ja) | Romチェック回路試験方式 | |
JPH06290112A (ja) | Eepromによるビットデータ記憶装置 | |
CN112540723A (zh) | 一种NOR Flash坏点补偿的方法 | |
JPH03136152A (ja) | メモリデータ修復装置 |