JPH0740741B2

JPH0740741B2 - テレビジヨン信号の動き検出回路

Info

Publication number: JPH0740741B2
Application number: JP59189352A
Authority: JP
Inventors: 哲二郎近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-09-10
Filing date: 1984-09-10
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPS6167379A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルテレビジョン信号の動き検出回
路に関する。

〔従来の技術〕

テレビジョン信号をディジタル化する場合に、１画素当
たりのビット数の平均値を低減する高能率符号化方法が
考えられている。そのひとつとして、フレーム間符号化
方法が知られており、フレーム間符号化方法として、動
き補正によるものがある。これは、動き検出により、現
在のフレームと前フレーム間の位置関係情報（動き補正
量又は動きベクトルと称される）を求め、この動き補正
量に基づいて前フレームの画素を操作して、フレーム間
の対応をとるものである。

このようなフレーム間符号化方法に適用できる動き検出
回路の一例として、米国特許第4278996号明細書に記載
されているものがある。この動き検出は、グラジェント
法と呼ばれるもので、以下に述べるように、動き領域中
の全画素についてのフレーム差と傾き情報（水平方向で
はサンプリング差、垂直方向ではライン差）を用いて動
き量を求めるものである。

第５図Ａは、輝度傾斜を有する画像と対応する現フレー
ムのディジタルビデオ信号を示している。第５図におい
て、横軸が画像の水平方向を示し、その縦軸がレベルを
示し、現フレームの信号の各画素が○で表されている。

第５図Ｂは、前フレームの対応する画像のディジタルビ
デオ信号を示し、各画素が×で示されている。第５図Ｂ
の位置から第５図Ａの位置まで、画像が右方向に２サン
プリング間隔動いた例が図示されている。この動き量を
一般的にv1で表す。第５図Ｃは、前フレームの対応する
画像のディジタルビデオ信号を表し、その各画素が△で
表されている。第５図Ｃから第５図Ａの位置まで、画像
が左方向に２サンプリング間隔動いた例が示されてい
る。この動き量を一般的にv1で表す。

上述の右方向の動きの場合では、第５図Ａにおいて、前
フレームと現フレームとの傾斜部で囲まれる面積Ａに注
目すると、この面積Ａは、Ａ＝v1×ｈで表される。従っ
て、動き量v1は、v1＝A/hで求められる。

面積Ａは、フレーム差ΔＦの積算値で表すことができ
る。フレーム差ΔＦを「現フレームの画素から前フレー
ムの画素を減算したもの」と定義する。ここで、フレー
ム差ΔＦは、ディジタルテレビジョン信号の処理の分野
で通常使用されるのと同様に、各フレームの同一位置の
画素の値の差分を意味する。第５図の例において、右方
向の動きの場合では、第５図Ａの信号の各画素の値から
第５図Ｂの信号の各画素の値がそれぞれ減算されるの
で、第５図Ｄに示すフレーム差ΔＦが得られることにな
る。例えば第５図Ａ中の画素値x1から同一位置の画素値
y1が減算されることにより、フレーム差ΔＦ（＝x1−y1
＜０）が得られる。傾きが負の傾斜部においても、同様
に、対応する２画素の値からフレーム差ΔＦ（＝x3−y3
＞０）が得られる。

また、高さｈは、傾斜部のサンプリング差ΔＥを積算す
ることにより求められる。ここで、サンプリング差ΔＥ
を「現サンプリング画素から前サンプリング画素（すな
わち、左側の画素）を減算したものと定義する。第５図
Ａにおいて、例えば連続する二つの画素に関して、x2−
x1によりサンプリング差ΔＥが形成される。現フレーム
のビデオ信号から形成されたサンプリング差ΔＥを第５
図Ｅに示す。

動き領域のフレーム差の絶対値の積算値をΣ｜ΔF|と表
し、そのサンプリング差の絶対値の積算値をΣ｜ΔE|と
表すと、水平方向の動き量v1の大きさは、次式で求めら
れる。

|v1|＝Σ｜ΔF|/Σ｜ΔE| 左方向の動きについて、上述と同様にフレーム差ΔＦを
求めると、第５図Ｆに示すものとなる。サンプリング差
ΔＥは、現フレームの信号から求められているので、第
５図Ｅに示すものと同一である。そして、動き量の大き
さは、上述と同様に求めることができる。

ここで、フレーム差ΔＦの極性（符号）とサンプリング
差ΔＥの極性（符号）とを調べると、第５図から分かる
ように、次の関係が成り立つ。右方向の動きの場合、正
の傾きの部分では、フレーム差ΔＦが負で、サンプリン
グ差ΔＥが正であり、負の傾きの部分では、フレーム差
ΔＦが正で、サンプリング差ΔＥが負である。すなわ
ち、右方向の動きの場合では、フレーム差ΔＦとサンプ
リング差ΔＥとが逆極性（異符号）である。

一方、左方向の動きの場合、正の傾きの部分では、フレ
ーム差ΔＦが正で、サンプリング差ΔＥが正であり、負
の傾きの部分では、フレーム差ΔＦが負で、サンプリン
グ差ΔＥが負である。すなわち、左方向の動きの場合で
は、フレーム差ΔＦとサンプリング差ΔＥとが同一極性
（同符号）である。

従って、フレーム差ΔＦとサンプリング差ΔＥの極性
（符号）の関係から動きの方向を知ることができる。方
向を持つ動き量を求めるための一つの方法として、正負
の傾きを含む動き領域の全画素のフレーム差の積算値を
分子とし、分母をサンプリング差の絶対値｜ΔE|の積算
値とする。方向と動き量の極性とを対応させるために、
この式の分子（フレーム差の積算値）としては、サンプ
リング差ΔＥが正（正の傾き）の時では、フレーム差Δ
Ｆに対して正の極性を付して積算したもの、サンプリン
グ差ΔＥが負（負の傾き）の時では、フレーム差ΔＦに
対して負の極性を付して積算したものを使用する。

第５図を例により具体的に説明すると、右方向の動きの
場合、正の傾きの所では、ΔＥの極性が正であるため、
負のフレーム差に正の極性が付けられて積算され、ま
た、負の傾きの所では、ΔＥの極性が負であるため、正
のフレーム差に負の極正が付けらて積算される。結局、
正負の傾きの何れにおいてもフレーム差の積算値が負と
なり、これをΔＥの絶対値の積算値で割算した動き量の
極正が負（すなわち、右方向の動きを示す）となる。

左方向の動きの場合、正の傾きの所では、正のフレーム
差に正の極性が付けられて積算され、負の傾きの所で
は、負のフレーム差に負の極性が付けられて積算され
る。その結果、フレーム差の積算値は、何れの傾きの所
でも正となり、求まる動き量の極性が正（すなわち、左
方向の動きを示す）となる。

この明細書の記述において、正負の傾きのそれぞれにお
いてなされる、上述のフレーム差の二通りの積算方法に
関して、フレーム差に正の極性を付けて加算することを
加算と称し、フレーム差の積算値に負の極性を付けて加
算することを減算と称することにする。さらに、後述の
加／減算器が行う、加算動作および減算動作の各動作の
意味も同様である。

このようにして、次式により方向を持つ水平方向の動き
量v1が求まる。

v1＝Σ｛ΔＦ・符号（ΔＥ）｝／Σ｜ΔE| 但し、符号（ΔＥ）は（ΔＥ＝０）の時に０となり、
（ΔＥ≠０）の時にΔE/|ΔE|となるものである。

上述の考え方は、二次元の動きに拡張してもこのま利用
できる。即ち、新たに縦方向の動きによって発生するフ
レーム差ΔＦも加わるが、符号（ΔＥ）の値は、縦方向
の動きと無相関であるから、縦方向の動きによって生じ
るフレーム差ΔＦの横方向への影響は相殺される。縦方
向の動き量v2は、ライン差ΔＬを「現ライン画素から前
ライン画素を減算したもの」と定義すれば、次式で求ま
る。

v2＝Σ｛ΔＦ・符号（ΔＬ）｝／Σ｜ΔL| 第６図は、従来の二次元の動き検出回路の構成を示すブ
ロック図である。第６図において、61で示す入力端子に
ディジタルテレビジョン信号が供給される。このディジ
タルテレビジョン信号は、１フレームの遅延量を有する
フレーム遅延回路62と１サンプリング周期の遅延量を有
するサンプル遅延回路64と１ラインの遅延量を有するラ
イン遅延回路64とに供給される。

63で示す減算器により、入力ディジタルテレビジョン信
号からフレーム遅延回路62の出力（前フレームの画素）
が減算され、減算器63の出力からフレーム差ΔＦが発生
する。65で示す減算器により、入力ディジタルテレビジ
ョン信号からサンプル遅延回路64の出力（前サンプルの
画素）が減算され、減算器65の出力からサンプリング差
ΔＥが発生する。67で示す減算器により、入力ディジタ
ルテレビジョン信号からライン遅延回路66の出力（前ラ
インの画素）が減算され、この減算器67の出力からなる
ライン差ΔＬが発生する。

フレーム差ΔＦが二つの積算回路に供給される。一方の
積算回路は、加／減算器71とレジスタ72とからなり、加
／減算器71にフレーム差ΔＦとレジスタ72の出力とが供
給される。他方の積算回路は、加／減算器81とレジスタ
82とからなり、加／減算器81にフレーム差ΔＦとレジス
タ82の出力とが供給される。これらの積算回路の加／減
算器71及び81にフレーム差ΔＦが供給される。

加／減算器71は、制御回路73の出力により加算又は減算
の一方の演算動作を行うようにされる。制御回路73に
は、減算回路65からサンプリング差ΔＥが供給され、こ
のサンプリング差ΔＥの符号が正の時には、加算動作を
行い、このサンプリング差ΔＥの符号が負の時には、減
算動作を行うように、制御回路73が加／減算器71を制御
する。

加／減算器81は、制御回路83の出力により加算又は減算
の一方の演算動作を行うようにされる。制御回路83に
は、減算回路67からライン差ΔＬが供給され、このライ
ン差ΔＬの符号が正の時には、加算動作を行い、このラ
イン差ΔＬの符号が負の時には、減算動作を行うよう
に、制御回路83が加／減算器81を制御する。

サンプリング差ΔＥは、変換回路74に供給され、絶対値
に変換され、積算のための加算器75の一方の入力に供給
される。加算器75の出力がレジスタ76に供給され、レジ
スタ76の出力が加算器75の他方の入力に供給され、レジ
スタ76の出力にサンプリング差ΔＥの絶対値の積算値が
取り出される。

ライン差ΔＬは、変換回路84に供給され、絶対値に変換
され、積算のための加算器85の一方の入力に供給され
る。加算器85の出力がレジスタ86に供給され、レジスタ
86の出力が加算器85の他方の入力に供給され、レジスタ
86の出力にライン差ΔＬの絶対値の積算値が取り出され
る。

前述のように、水平方向の動きv1は、フレーム差ΔＦを
動き領域で加算又は減算したものを割算器77によりサン
プリング差ΔＥの絶対値の積算値で割ることで求めら
れ、出力端子78にこの動き出力v1を得ることができる。
また、垂直方向の動きv2は、割算器87によりフレーム差
ΔＦを動き領域で加算又は減算したものをライン差ΔＬ
の絶対値の積算値で割ることで求められ、出力端子88に
この動き出力v2を得ることができる。

〔発明が解決しようとする問題点〕上述のグラジェント法による動き検出は、定常性（ΔＥ
の連続性）を仮定しているので、この条件を満たさない
極値は、以下のように、動き検出の精度を低下させる原
因となる。

第７図Ａに示すように、前フレームにおいて画素a,b,c
からなる極値があったとき、１フレームで１画素分左方
向へ動いたとき（第７図Ｂ）、画素ｂでは、フレーム差
ΔＦが正となり、サンプリング差ΔＥが正となる。この
両者の符号が同一であるから、左方向の動きとして正し
く検出される。一方、第７図Ａに示す極値が１画素分右
方向へ動いたとき（第７図Ｃ）、画素ｂでは、フレーム
差ΔＦが正となり、サンプリグ差ΔＥが正となる。従っ
て、右方向の動きにもかかわらず左方向の動きとして誤
って検出してしまう。

また、下向きの極値のときは、動きの方向が左右いづれ
でも、フレーム差ΔＦが負となると共に、サンプリング
差ΔＥが負となる。従って、真の動きの方向が右方向に
もかかわらず、左方向の動きとして誤って判定してしま
う。

一般のテレビジョン信号では、極値がいたる所にあるの
で、極値の影響による動き検出の精度の低下は、無視で
きない問題である。

従って、この発明の目的は、極値のような非定常部によ
る動き検出の精度の低下の問題を解決できるテレビジョ
ン信号の動き検出回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、ディジタルテレビジョン信号の現フレーム
及び前フレーム間のフレーム差ΔＦを発生する遅延及び
演算手段7,10と、ディジタルテレビジョン信号の傾きΔ
Ｅを発生する遅延及び演算手段と、フレーム差を積算す
るための積算手段を構成する加／減算器と、積算手段の
出力をディジタルテレビジョン信号の傾きΔＥの絶対値
の積算値により割算する手段と、加／減算器の加算又は
減算の状態をディジタルテレビジョン信号の傾きΔＥの
極性と関連して制御する手段とからなる動き検出回路を
少なくとも２個備え、動き検出回路の一方は、遅延及び演算手段5,8,11（3,5,
6）により、現画素と前画素との傾きΔEL（ΔLU）を検
出し、動き検出回路の他方は、遅延及び演算手段5,12
（2,4,5,14）により、現画素と後の画素との傾きΔER
（ΔLD）を検出する構成とされ、動き量の極性又は動き
量の絶対値の大小関係に応答して、２個の動き検出回路
の夫々の動き出力を選択して出力する手段28（48）,29
（49）を設けたテレビジョン信号の動き検出回路であ
る。

〔作用〕

傾きとして、左側の傾きΔELと右側の傾きΔERとの夫々
を用いる動き検出回路を独立に２系統設け、極値のとき
に動きの方向を正しく検出している側の動き検出回路の
出力を選択的に取り出す。水平方向のみならず、垂直方
向に関しても、上側の傾きΔLUと下側の傾きΔLDとの夫
々を用いる動き検出回路を独立に２系統設けて、各動き
検出回路の出力のうちで、動きの方向を正しく検出して
いる側のものを選択する。この選択は、２個の動き検出
回路の出力の絶対値を比較することにより、又は２個の
動き検出の出力の符号を見ることに基づいて行うことが
できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。

第１図において、１は、ディジタルテレビジョン信号の
入力端子である。この入力信号は、夫々１ラインの遅延
量を持つライン遅延回路２及び３の継続接続に供給され
ると共に、１サンプリング周期の遅延量を持つサンプル
遅延回路４に供給される。ライン遅延回路２の出力にサ
ンプル遅延回路５が接続され、ライン遅延回路３の出力
にサンプル遅延回路６が接続される。サンプル遅延回路
５の出力にフレーム遅延回路７及びサンプル遅延回路８
が接続される。

サンプル遅延回路５の出力が動き検出の対象となる現画
素である。サンプル遅延回路５の出力及びフレーム遅延
回路７の出力が減算回路10に供給され、現フレームの画
素から前フレームの対応する画素が減算され、減算回路
10の出力にフレーム差ΔＦが取り出される。

現画素をS1とすると、この現画素S1の近傍の画素が水平
方向及び垂直方向に関しての傾きの検出のために用いら
れる。然も、この傾きの検出は、現画素とその前画素と
の間、現画素とその後の画素との間の両者に関してなさ
れる。第２図は、現画素S1の近傍の画素を示す。入力端
子１に画素S6が供給される時には、ライン遅延回路２の
出力は、１ライン前の画素S2であり、ライン遅延回路３
の出力は、２ライン前の画素S5であり、サンプル遅延回
路４の出力は、１サンプル前の画素S4である。

従って、画素S2より１サンプル前の現画素S1がサンプル
遅延回路５の出力に生じ、現画素S1より１サンプル前の
画素S0がサンプル遅延回路８の出力に生じる。また、現
画素S1の１ライン後の画素S4がサンプル遅延回路４の出
力に生じ、現画素S1の１ライン前の画素S3がサンプル遅
延回路６の出力に生じる。

水平方向の傾きは、減算回路11及び12により求められ
る。つまり、減算回路11において、現画素S1から１サン
プル前の画素S0が減算され、その出力に左側のサンプリ
ング差ΔELが生じ、減算回路12において、１サンプル後
の画素S2から現画素S1が減算され、その出力に右側のサ
ンプリング差ΔERが生じる。

垂直方向の傾きは、減算回路13及び14により求められ
る。つまり、減算回路13において、現画素S1から１ライ
ン前の画素S3が減算され、その出力に上側のライン差Δ
LUが生じ、減算回路14において、１ライン後の画素S4か
ら現画素S1が減算され、その出力に下側のライン差ΔLD
が生じる。

これらの水平方向に関して現画素の前後の傾きΔEL及び
ΔERと、垂直方向に関して現画素の前後の傾きΔLU及び
ΔLDとの合計４個の傾きを用いて、動き検出を行う回路
系統が独立に４個設けられている。

減算回路10の出力に得られたフレーム差ΔＦが第１〜第
４の４個の積算回路に供給される。第１の積算回路は、
加／減算器21とこの加／減算器21の出力が供給されるレ
ジスタ22とからなり、加／減算器21にフレーム差ΔＦと
レジスタ22の出力とが供給される。第２の積算回路は、
加／減算器31とこの加／減算器31の出力が供給されるレ
ジスタ32とからなり、加／減算器31にフレーム差ΔＦと
レジスタ32の出力とが供給される。第３の積算回路は、
加／減算器41とこの加／減算器41の出力が供給されるレ
ジスタ42とからなり、加／減算器41にフレーム差ΔＦと
レジスタ42の出力とが供給される。第４の積算回路は、
加／減算器51とこの加／減算器51の出力が供給されるレ
ジスタ52とからなり、加／減算器51にフレーム差ΔＦと
レジスタ52の出力とが供給される。

加／減算器21は、制御回路23の出力により加算又は減算
の一方の演算動作を行うように制御される。制御回路23
には、減算回路11からサンプリング差ΔELが供給され、
このサンプリング差ΔELの符号が正の時には、加算動作
を行い、このサンプリング差ΔELの符号が負の時には、
減算動作を行うように、制御回路23が加／減算器21を制
御する。加／減算器31は、制御回路33の出力により加算
又は減算の一方の演算動作を行うようにされる。制御回
路33には、減算回路12からサンプリング差ΔERが供給さ
れ、このサンプリング差ΔERの符号が正の時には、加算
動作を行い、このサンプリング差ΔERの符号が負の時に
は、減算動作を行うように、制御回路33が加／減算器31
を制御する。

加／減算器41は、制御回路43の出力により加算又は減算
の一方の演算動作を行うようにされる。制御回路43に
は、減算回路13からライン差ΔLUが供給され、このライ
ン差ΔLUの符号が正の時には、加算動作を行い、このラ
イン差ΔLUの符号が負の時には、減算動作を行うよう
に、制御回路43が加／減算器41を制御する。

サンプリング差ΔELは、変換回路24に供給され、絶対値
に変換され、積算のための加算器25の一方の入力に供給
される。加算器25の出力がレジスタ26に供給され、レジ
スタ26の出力が加算器25の他方の入力に供給され、レジ
スタ26の出力にサンプリング差ΔELの絶対値の積算値が
取り出される。サンプリング差ΔERは、変換回路34に供
給され、絶対値に変換され、積算のための加算器35の一
方の入力に供給される。加算器35の出力がレジスタ36に
供給され、レジスタ36の出力が加算器35の他方の入力に
供給され、レジスタ36の出力にサンプリング差ΔERの絶
対値の積算値が取り出される。

ライン差ΔLUは、変換回路44に供給され、絶対値に変換
され、積算のための加算器45の一方の入力に供給され
る。加算器45の出力がレジスタ46に供給され、レジスタ
46の出力が加算器45の他方の入力に供給され、レジスタ
46の出力にライン差ΔLUの絶対値の積算値が取り出され
る。ライン差ΔLDは、変換回路54に供給され、絶対値に
変換され、積算のための加算器55の一方の入力に供給さ
れる。加算器55の出力がレジスタ56に供給され、レジス
タ56の出力が加算器55の他方の入力に供給され、レジス
タ56の出力にライン差ΔLDの絶対値の積算値が取り出さ
れる。

水平方向の動きv1は、割算器27又は37により、フレーム
差ΔＦを動き領域で加算又は減算したものをサンプリン
グ差ΔEL又はΔERの絶対値の積算値で割ることで求めら
れる。また、垂直方向の動きv2は、割算器47又は57によ
りフレーム差ΔＦを動き領域で加算又は減算したものを
ライン差ΔLU又はΔLDの絶対値の積算値で割ることで求
められる。

割算器27から左側のサンプリング差ΔELを用いて検出さ
れた動き出力がセレクタ28及びセレクト信号発生回路29
に供給され、割算器37から右側のサンプリング差ΔELを
用いて検出された動き出力がセレクタ28及びセレクト信
号発生回路29に供給される。このセレクタ28は、セレク
ト信号発生回路29からのセレクト信号により制御される
ものである。セレクタ28の出力信号が出力端子30に水平
方向の動き出力v1として取り出される。この動き出力v1
は、その符号ビットが動きの方向を示し、その値が動き
の量を示すものである。

割算器47から上側のライン差ΔLUを用いて検出された動
き出力がセレクタ48及びセレクト信号発生回路49に供給
され、割算器47から下側のライン差ΔLDを用いて検出さ
れた動き出力がセレクタ48及びセレクト信号発生回路49
に供給される。このセレクタ48は、セレクト信号発生回
路49からのセレクト信号により制御されるものである。
セレクタ48の出力信号が出力端子50に垂直方向の動き出
力v1として取り出される。この動き出力v1は、その符号
ビットが動きの方向を示し、その値が動きの量を示すも
のである。

セレクト信号発生回路29は、セレクタ28に供給される二
つの動き出力のうちで、絶対値の大きい方を選択するセ
レクト信号を発生する構成又はセレクタ28に供給される
二つの動き出力の符号に応じて（即ち、符号が正の時
は、左側のサンプリング差ΔELに基づく動き出力を選択
し、符号が負の時は、右側のサンプリング差ΔERに基づ
く動き出力を選択する。）動き出力を選択する。セレク
ト信号発生回路49も同様にセレクタ48に対するセレクト
信号を発生する。

上述のように、水平方向及び垂直方向の各々に関して独
立の二つの動き検出系統を設け、各系統の動き出力を選
択することにより、動き検出の精度を向上させることが
できる。以下にその理由を説明する。

第３図において破線で示す３画素の物体が１フレーム後
に実線で示すように、右方向へ動いた時、グラジェント
法では、ｂ点（現画素）の傾きΔELを（ａ−ｂ）間の差
分により求めている。即ち、現画素の左側の傾きΔELを
用いてフレーム差ΔＦとの関係から右方向の動きを算出
している。傾きとしては、現画素の右側（ｂ−ｃ）間の
差分ΔERを用いても、全画素を使って積算するので、同
じ動き量が求まる。

しかし、極値の場合には、傾きとしてΔELとΔERのどち
らを使うかで精度が大幅に変わる。第４図において破線
で示す極値を含む３画素が１フレーム後に１画素分だけ
左方向へ動いたとき（動き量vL）並びにこの３画素が１
フレーム後に１画素分だけ右方向へ動いたとき（動き量
vR）を考える。この場合は、動きの方向によらず、フレ
ーム差ΔＦが正となる。

左方向の動きの場合では、左側のサンプリング差ΔELを
用いると、フレーム差ΔＦとサンプリング差ΔELとが同
一極性となるので、精度良く左方向の動きとして正しく
検出する。しかし、右側のサンプリング差ΔERを用いる
と、このサンプリング差ΔERが負のために、右方向の動
きとして誤って判定し、然も、検出精度が悪い。このよ
うに、左方向の動きにもかかわらず、右方向の動きとし
て誤って検出するために、全画素にわたって積算した結
果である、動き量が正しい値よりも小さい値となる。一
方、右方向の動きの場合では、右側のサンプリング差Δ
ERを用いると、フレーム差ΔＦとサンプリング差ΔERと
が逆極性となるので、精度良く右方向の動きとして正し
く検出する。しかし、左側のサンプリング差ΔELを用い
ると、このサンプリング差ΔELが正のために、左方向の
動きとして誤って判定し、然も、検出精度が悪い。この
場合も積算した結果である動き量が正しい値よりも小さ
い値となる。このように、動きの方向によって、傾きと
して左側のものΔELを用いるか、右側のものΔERを用い
るかによって動き検出の精度が全く異なる。

極値の向きが上向き及び下向きの何れの場合でも、ΔEL
及びΔERと左方向の動き及び右方向の動きとの関係は、
次の表に示すものとなる。

前述のこの発明の一実施例は、水平方向に関して、ΔEL
及びΔERの夫々を使う動き検出の２系統を設けて、セレ
クタ28により、正しい動き出力を選択するので、高い精
度で動き検出を行うことができる。即ち、前出の表から
分かるように、絶対値の大きい方の動き出力を選択する
か、動き出力の符号が正の時は、ΔELを用いた系統の動
き出力を選択すると共に、動き出力の符号が負の時は、
ΔERを用いた系統の動き出力を選択するように、符号を
見て動き出力をセレクタ28が選択する。

垂直方向の動きに関しても、水平方向と同様に、傾きと
してライン差ΔLU及びΔLDの夫々を用いた２系統の動き
出力のうちで正しい方の動き出力がセレクタ48により選
択される。

尚、この発明は、水平方向又は垂直方向の一方のみの動
きを検出する一次元の動き検出に適用しても良い。ま
た、この発明は、全画素を使わず、所定数の画素ごとの
代表点を使用する動き検出回路に対しても適用すること
ができる。

また、フレーム差を積算する加／減算器を制御する制御
回路23,33,43,53は、傾きの符号で単純に制御する構成
に限らず、この符号が反転するまで、前回の状態を保持
する構成としても良い。この構成によれば、動き量の大
きい時或いは急峻な傾斜を持つ動き物体の時でも、動き
検出の精度の低下を防止することができる。

〔発明の効果〕

この発明によれば、定常性を有していない極値について
も、正しく動き検出を行うことができ、従って、動き検
出の精度を大幅に向上させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図、第
３図、第４図の夫々はこの発明の一実施例の説明に用い
る略線図、第５図はグラジェント法による動き検出の説
明に用いる略線図、第６図は従来の動き検出回路のブロ
ック図、第７図は従来の動き検出回路の問題点の説明に
用いる略線図である。 1:ディジタルテレビジョン信号の入力端子、2,3:ライン
遅延回路、4,5,6,8:サンプル遅延回路、7:フレーム遅延
回路、10,11,12,13,14:減算回路、21,31,41,51:加／減
算器、27,37,47,57:割算器、28,48:セレクタ、29,49:セ
レクト信号発生回路、30,50:出力端子。

Claims

【特許請求の範囲】

【請求項１】ディジタルテレビジョン信号の現フレーム
及び前フレーム間の同一位置の画素の差分であるフレー
ム差を発生する遅延及び演算手段と、隣接する画素の値を減算することによって、上記ディジ
タルテレビジョン信号の傾きを発生する遅延及び演算手
段と、傾きの極性に対応して上記フレーム差を積算するための
積算手段と、上記積算手段の出力を上記傾きの絶対値の積算値により
割算することによって動き量を出力する手段とからなる
動き検出回路を少なくとも２個備え、上記動き検出回路の一方は、上記遅延及び演算手段によ
り、現画素と水平方向または垂直方向における前画素と
の上記傾きを検出し、上記動き検出回路の他方は、上記
遅延及び演算手段により、現画素と水平方向または垂直
方向における後の画素との上記傾きを検出する構成とさ
れ、上記動き量の方向に応答して、上記２個の動き検出回路
の一方の出力を選択的に出力する手段を設けたことを特
徴とするテレビジョン信号の動き検出回路。
【請求項２】ディジタルテレビジョン信号の現フレーム
及び前フレーム間の同一位置の画素の差分であるフレー
ム差を発生する遅延及び演算手段と、隣接する画素の値を減算することによって、上記ディジ
タルテレビジョン信号の傾きを発生する遅延及び演算手
段と、傾きの極性に対応して上記フレーム差を積算するための
積算手段と、上記積算手段の出力を上記傾きの絶対値の積算値により
割算することによって動き量を出力する手段とからなる
動き検出回路を少なくとも２個備え、上記動き検出回路の一方は、上記遅延及び演算手段によ
り、現画素と水平方向または垂直方向における前画素と
の上記傾きを検出し、上記動き検出回路の他方は、上記
遅延及び演算手段により、現画素と水平方向または垂直
方向における後の画素との上記傾きを検出する構成とさ
れ、上記２個の動き検出回路の動き量の絶対値を比較し、上
記絶対値の大きい方の、上記２個の動き検出回路の一方
の出力を選択して出力する手段を設けたことを特徴とす
るテレビジョン信号の動き検出回路。