JPH0740569A - Mounting structure of electronic parts - Google Patents

Mounting structure of electronic parts

Info

Publication number
JPH0740569A
JPH0740569A JP19058193A JP19058193A JPH0740569A JP H0740569 A JPH0740569 A JP H0740569A JP 19058193 A JP19058193 A JP 19058193A JP 19058193 A JP19058193 A JP 19058193A JP H0740569 A JPH0740569 A JP H0740569A
Authority
JP
Japan
Prior art keywords
layer
electrode
substrate
drive element
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19058193A
Other languages
Japanese (ja)
Inventor
Yoshio Shimoaka
善男 下赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP19058193A priority Critical patent/JPH0740569A/en
Publication of JPH0740569A publication Critical patent/JPH0740569A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To provide a mounting structure of electronic parts with which excellent connecting reliability for thermal change can be maintained and high mounting density of electronic parts can be realized. CONSTITUTION:In an area A of a thermal head 21, an electric insulating layer 40 consisting of polyimide is formed on a ceramic substrate 22, on which a Pd metallic layer 41 is formed and Ni electrode layers 42a, 42b are formed thereon. At a connected part of a drive element 28 and the Ni electrode layers 42a, 42b, a bump-like solder layer 38 is formed on the Ni electrode layers 42a, 42b. At a pad of the drive element 28, a Cr layer and a Cu layer are formed in the mentioned order on an Al layer. The solder layer 38 and the pad of the drive element 28 are connected to each other by reflow method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、サーマルヘッドなどの
発熱素子およびLED(発光ダイオード)ヘッド、EL
(エレクトロルミネッセンス)ヘッドなどの印画用ライ
ンヘッドなどに好適に用いられる電子部品の実装構造に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heating element such as a thermal head, an LED (light emitting diode) head, and an EL.
The present invention relates to a mounting structure of an electronic component which is preferably used for a line head for printing such as an (electroluminescence) head.

【0002】[0002]

【従来の技術】図4は、従来のサーマルヘッド1の一例
を示す断面図である。図4に示すように、セラミックな
どから成る基板2上の予め定める位置に、ガラスなどか
ら成る蓄熱層3が形成される。これに積層して全面に、
窒化タンタルTaNxなどから成る発熱抵抗体層4およ
びAl(アルミニウム)などから成る電極層5が形成さ
れる。前記発熱抵抗体層4および電極層5は、フォトリ
ソグラフィなどによって、パターニングされる。これに
よって、第1共通電極5a、発熱抵抗体6、個別電極5
b、IC(Integrated Circuit)などの駆動素子8を通
電するための第2共通電極5cおよび駆動素子8へ制御
信号を伝送するための図示しない制御端子などが形成さ
れる。
2. Description of the Related Art FIG. 4 is a sectional view showing an example of a conventional thermal head 1. As shown in FIG. 4, the heat storage layer 3 made of glass or the like is formed at a predetermined position on the substrate 2 made of ceramic or the like. Laminate it on the whole surface,
A heating resistor layer 4 made of tantalum nitride TaNx or the like and an electrode layer 5 made of Al (aluminum) or the like are formed. The heating resistor layer 4 and the electrode layer 5 are patterned by photolithography or the like. As a result, the first common electrode 5a, the heating resistor 6, the individual electrode 5
b, a second common electrode 5c for energizing the driving element 8 such as an IC (Integrated Circuit) and a control terminal (not shown) for transmitting a control signal to the driving element 8 are formed.

【0003】前述のようにして得られたサーマルヘッド
1の基板2上に、駆動素子8が、はんだバンプ9を介し
て各個別電極5b、第2共通電極5cおよび制御端子と
接続されるように実装される。さらに、蓄熱層3の表面
を覆うようにSi34などから成る保護層7が形成され
る。また、前記駆動素子8は、エポキシ系樹脂などから
成る封止樹脂層10によって封止される。
On the substrate 2 of the thermal head 1 obtained as described above, the driving element 8 is connected to each individual electrode 5b, the second common electrode 5c and the control terminal via the solder bump 9. To be implemented. Further, a protective layer 7 made of Si 3 N 4 or the like is formed so as to cover the surface of the heat storage layer 3. The drive element 8 is sealed with a sealing resin layer 10 made of epoxy resin or the like.

【0004】図5は、駆動素子8と電極5との接合部を
示す断面図である。図5に示すように、基板2と駆動素
子8との接合部において、基板2上には、Alから成る
電極層5上に、Ni(ニッケル)層11とAu(金)層
12とから成るICとの接続部18が、この順で形成さ
れる。前記Ni層11は、無電解メッキ法によって厚さ
1〜2μmに形成され、Au層12は、無電解メッキ法
によって厚さ200〜2000Åに形成される。
FIG. 5 is a sectional view showing a joint portion between the drive element 8 and the electrode 5. As shown in FIG. 5, at the junction between the substrate 2 and the drive element 8, the substrate 2 is composed of the electrode layer 5 made of Al, the Ni (nickel) layer 11 and the Au (gold) layer 12. The connection portion 18 with the IC is formed in this order. The Ni layer 11 is formed to a thickness of 1 to 2 μm by an electroless plating method, and the Au layer 12 is formed to a thickness of 200 to 2000 Å by an electroless plating method.

【0005】また、ICベアチップなどによって実現さ
れる駆動素子8上には、絶縁膜13に積層して、Alか
ら成る電極14が形成される。前記電極14に積層して
全面に、保護膜15が形成される。前記駆動素子8のパ
ッド部には、バンプ9とAl電極14との間で金属間化
合物が生成することを防止するために、Al層14に積
層してCr(クロム)層16およびCu(銅)層17が
この順で形成される。さらに、前記Cu層17に積層し
て、共晶はんだから成るバンプ9が形成される。前述の
ようにしてバンプ9が形成された駆動素子8は、リフロ
ー法によって、前述の基板2上に実現される。
Further, an electrode 14 made of Al is formed on the driving element 8 realized by an IC bare chip or the like by laminating it on the insulating film 13. A protective film 15 is formed on the entire surface of the electrode 14 by laminating the electrode 14. In order to prevent the intermetallic compound from being generated between the bump 9 and the Al electrode 14, the pad portion of the driving element 8 is laminated on the Al layer 14 to form a Cr (chrome) layer 16 and a Cu (copper) layer. ) Layer 17 is formed in this order. Further, the bumps 9 made of eutectic solder are formed by laminating on the Cu layer 17. The drive element 8 having the bumps 9 formed as described above is realized on the substrate 2 by the reflow method.

【0006】[0006]

【発明が解決しようとする課題】しかし、前述のよう
に、Alから成る電極層5にNi層11とAu層12と
を積層してICとの接続部18を形成すると、Alから
成る電極層5とNi層11との密着力が弱いため、リフ
ロー時に生じる熱歪みは、軟化状態にあるはんだに吸収
されるが、サーマルヘッドの周期的熱変化に伴う熱歪み
によってNi層11がAlから成る電極層5から剥がれ
やすいという問題点がある。
However, as described above, when the Ni layer 11 and the Au layer 12 are laminated on the electrode layer 5 made of Al to form the connection portion 18 with the IC, the electrode layer made of Al is formed. Since the adhesion between the No. 5 and the Ni layer 11 is weak, the thermal strain generated during the reflow is absorbed by the solder in the softened state, but the Ni layer 11 is made of Al due to the thermal strain caused by the periodic thermal change of the thermal head. There is a problem that it is easily peeled off from the electrode layer 5.

【0007】前述のAlから成る電極層5とNi層11
との密着力は、主としてAlとNiとの物理的吸着力に
よるものであり、1原子あたりの吸着エネルギは約0.
1eVである。このため、IC接続部18の面積を約1
00μm2と比較的大きく形成することによって、Al
から成る電極層5とNi層11との密着力を高めてい
る。しかし、このようにIC接続部18の面積を大きく
形成することによって、Alから成る電極層5の配線密
度を高くすることができず、サーマルヘッドの小型化の
妨げとなっている。
The above-mentioned Al electrode layer 5 and Ni layer 11 made of Al
The adhesion force with is mainly due to the physical adsorption force between Al and Ni, and the adsorption energy per atom is about 0.
It is 1 eV. Therefore, the area of the IC connecting portion 18 is about 1
By forming it to a relatively large size of 00 μm 2 ,
The adhesion between the electrode layer 5 made of and the Ni layer 11 is enhanced. However, by forming the area of the IC connecting portion 18 to be large in this way, the wiring density of the electrode layer 5 made of Al cannot be increased, which hinders the miniaturization of the thermal head.

【0008】また、前記セラミックから成る基板2の表
面が粗いため、フォトリソグラフィによって配線密度の
高いAlから成る電極層5のパターンを形成することが
できない。このため、基板2上にガラス層を形成して、
その表面を平坦化し、その上に配線密度の高い電極層5
を形成する場合がある。しかしこの場合、ガラス層と電
極層5との密着力が弱いという課題がある。
Further, since the surface of the substrate 2 made of ceramic is rough, it is impossible to form the pattern of the electrode layer 5 made of Al having a high wiring density by photolithography. Therefore, a glass layer is formed on the substrate 2,
The surface of which is flattened, and the electrode layer 5 having a high wiring density is formed on the surface.
May be formed. However, in this case, there is a problem that the adhesion between the glass layer and the electrode layer 5 is weak.

【0009】またさらに、サーマルヘッドの周期的熱変
化に伴って、熱歪みは前述の駆動素子8と基板2との接
続部に集中して発生し、これによる熱応力は、駆動素子
8と基板2との距離が小さいほど大きい。したがって、
バンプ9を小さくすることができず、Alから成る電極
層5の配線密度を高くすることができない。
Furthermore, due to the periodic thermal change of the thermal head, thermal strain is concentrated on the connecting portion between the drive element 8 and the substrate 2 described above, and the thermal stress caused thereby is generated by the drive element 8 and the substrate. The smaller the distance from 2, the larger. Therefore,
The bumps 9 cannot be made small, and the wiring density of the electrode layer 5 made of Al cannot be made high.

【0010】本発明の目的は、前記問題点を解消し、熱
変化に対してすぐれた接続信頼性を保ち、高密度に配線
された電極に駆動素子を実装することができる電子部品
の実装構造を提供することである。
An object of the present invention is to solve the above-mentioned problems, to maintain excellent connection reliability against heat change, and to mount a driving element on a high density wiring electrode. Is to provide.

【0011】[0011]

【課題を解決するための手段】本発明は、セラミック基
板上に設けた配線層に電子部品の電極を半田を介し接合
することによって電子部品をセラミック基板上に実装す
る電子部品の実装構造であって、前記配線層は、パラジ
ウムから成る下層と、ニッケルまたは銅から成る上層の
2層構造を有していることを特徴とする電子部品の実装
構造である。
SUMMARY OF THE INVENTION The present invention is an electronic component mounting structure for mounting an electronic component on a ceramic substrate by joining electrodes of the electronic component to a wiring layer provided on the ceramic substrate via solder. The wiring layer has a two-layer structure of a lower layer made of palladium and an upper layer made of nickel or copper.

【0012】[0012]

【作用】本発明に従えば、セラミック基板の一方表面上
に、たとえばポリイミドから成る電気絶縁層が形成さ
れ、その上に、パラジウムPdから成る下層とNiまた
はCuから成る上層とが積層された配線層が形成され、
前記配線層の予め定める位置に、複数のバンプ状のはん
だ層が形成される。
According to the present invention, an electric insulating layer made of, for example, polyimide is formed on one surface of a ceramic substrate, and a lower layer made of palladium Pd and an upper layer made of Ni or Cu are laminated thereon. Layers are formed,
A plurality of bump-shaped solder layers are formed at predetermined positions on the wiring layer.

【0013】また、電子部品には、Alから成る電極層
が形成されており、前記電極層の予め定める位置に、複
数のパッド部が形成されている。前記電極層の前記複数
のパッド部には、前記電極面に積層してCrから成る導
電層と、Cuから成る導電層とがこの順で形成される。
Further, an electrode layer made of Al is formed on the electronic component, and a plurality of pad portions are formed at predetermined positions on the electrode layer. On the plurality of pad portions of the electrode layer, a conductive layer made of Cr and a conductive layer made of Cu are formed in this order on the electrode surface.

【0014】前記電子部品は、前記複数のバンプ状のは
んだ層が溶融され、前記Cuから成る導電層に圧着され
ることによって、前記基板上に実装される。
The electronic component is mounted on the substrate by melting the plurality of bump-shaped solder layers and press-bonding them to the conductive layer made of Cu.

【0015】また、前記電子部品の実装部分に熱変化が
加えられると、前記電子部品と前記基板および前記両者
に介在される各層が、それぞれ収縮率が異なることによ
って熱歪みを生じ、前記各層にこの熱歪みによる熱応力
が生じる。しかし、ポリイミドとPdとは密着力が強
く、また、ポリイミドはヤング率が極めて低い。したが
って、前述のような熱歪みが繰り返し生じた場合にも、
前記電気絶縁層が塑性変形することによって、熱応力を
吸収する上、前記電気絶縁層と前記配線層との密着力が
強いため、前記電気絶縁層と前記配線層との間で、膜剥
がれが生じることを防止することができる。また、同時
に基板の反りを防止することができる。
When a thermal change is applied to a mounting portion of the electronic component, the electronic component, the substrate, and each layer interposed between the electronic component and each of the layers have different shrinkage rates, so that thermal distortion occurs, and thus each of the layers. Thermal stress is generated due to this thermal strain. However, the adhesion between polyimide and Pd is strong, and the Young's modulus of polyimide is extremely low. Therefore, even when the above-mentioned thermal strain occurs repeatedly,
By the plastic deformation of the electrical insulation layer, in addition to absorbing thermal stress, since the adhesion between the electrical insulation layer and the wiring layer is strong, film peeling occurs between the electrical insulation layer and the wiring layer. It can be prevented from occurring. At the same time, it is possible to prevent the substrate from warping.

【0016】また、これによって、前記電子部品と前記
基板とのはんだ面積を小さくすることができ、これによ
って前記電子部品を前記基板上に高密度で実装すること
ができる。
Further, this makes it possible to reduce the solder area between the electronic component and the substrate, which allows the electronic component to be mounted on the substrate at a high density.

【0017】さらに、配線層の下に形成されるポリイミ
ドから成る電気絶縁層によって、基板面上の凹凸が平坦
化されるので、高密度の配線を形成することができる。
また、電気絶縁層上に配線が形成されるので、オープン
ショートの発生が低減される。
Further, since the irregularities on the substrate surface are flattened by the electrically insulating layer made of polyimide formed under the wiring layer, it is possible to form high density wiring.
Further, since the wiring is formed on the electric insulating layer, the occurrence of open short circuit is reduced.

【0018】[0018]

【実施例】図1は本発明の一実施例であるサーマルヘッ
ド21の構成を示す断面図であり、図2はサーマルヘッ
ド21の電極42と駆動素子28との接続部の構成を示
す断面図である。図1に示すように、セラミックなどか
ら成る基板22上の予め定める位置に、ガラスなどから
成るかまぼこ状の蓄熱層23が厚さ約25μmに形成さ
れる。これに積層して、窒化タンタルから成る発熱抵抗
体層24が、スパッタリング法によって、厚さ約500
Å(オングストローム)に形成される。前記発熱抵抗体
層24に積層して、Alから成る電極層25が形成され
る。前記電極層25は、フォトリソグラフィなどによっ
てパターニングされ、第1共通電極25a、個別電極2
5bを形成する。さらに、前記電極層25に積層して、
蓄熱層23を被覆するようにSi34などから成る保護
層27が形成される。
1 is a sectional view showing the structure of a thermal head 21 according to an embodiment of the present invention, and FIG. 2 is a sectional view showing the structure of a connecting portion between an electrode 42 and a driving element 28 of the thermal head 21. Is. As shown in FIG. 1, a semicylindrical heat storage layer 23 made of glass or the like is formed in a thickness of about 25 μm at a predetermined position on a substrate 22 made of ceramic or the like. A heat generating resistor layer 24 made of tantalum nitride is laminated on this, and a thickness of about 500 is formed by a sputtering method.
Å (Angstrom) is formed. An electrode layer 25 made of Al is formed on the heating resistor layer 24. The electrode layer 25 is patterned by photolithography or the like, and the first common electrode 25a and the individual electrode 2 are formed.
5b is formed. Furthermore, by stacking on the electrode layer 25,
A protective layer 27 made of Si 3 N 4 or the like is formed so as to cover the heat storage layer 23.

【0019】また、駆動素子28が実装される領域Aの
部分には、図1に示すように、基板22上にポリイミド
から成る電気絶縁層40(以下「ポリイミド層40」と
略称)が形成され、前記ポリイミド層40に積層して、
パラジウムPdから成る金属層41がアルカリ性有機パ
ラジウム錯化液に浸漬することによって、厚さ数原子層
に形成され、前記金属層41の上には、Niから成る電
極層42が、無電解メッキ法によって、厚さ2〜3μm
形成される。このPd金属層41を下層とし、Ni電極
層42を上層として配線層を形成する。また、前記配線
層は、フォトリソグラフィーなどによってパターニング
され、駆動素子28を通電するための電極42a,42
bおよび前記駆動素子28に制御信号を伝送するための
図示しない制御端子などが形成される。個別電極25b
は、電極42aに電気的に接続される。
In the area A where the drive element 28 is mounted, as shown in FIG. 1, an electrically insulating layer 40 made of polyimide (hereinafter abbreviated as "polyimide layer 40") is formed on the substrate 22. , Laminated on the polyimide layer 40,
A metal layer 41 made of palladium Pd is formed to have a thickness of several atomic layers by immersing it in an alkaline organic palladium complexing solution, and an electrode layer 42 made of Ni is formed on the metal layer 41 by electroless plating. Depending on the thickness 2-3 μm
It is formed. A wiring layer is formed with the Pd metal layer 41 as a lower layer and the Ni electrode layer 42 as an upper layer. The wiring layer is patterned by photolithography or the like, and electrodes 42a, 42 for energizing the drive element 28 are provided.
b and a control terminal (not shown) for transmitting a control signal to the driving element 28 are formed. Individual electrode 25b
Are electrically connected to the electrode 42a.

【0020】また、前述の電極42aと電極42bおよ
び図示しない制御端子とに、ICベアチップなどによっ
て実現される駆動素子28が、バンプ状のはんだ層38
を介して接続される。前記駆動素子28は、エポキシ系
樹脂などから成る封止樹脂層30によって、基板22上
に封止される。
In addition, the drive element 28 realized by an IC bare chip or the like is provided on the electrodes 42a and 42b and the control terminal (not shown), and the bump-shaped solder layer 38 is provided.
Connected via. The drive element 28 is sealed on the substrate 22 by a sealing resin layer 30 made of epoxy resin or the like.

【0021】図2に示すように、基板22上には、ポリ
イミドから成る電気絶縁層40が形成されており、前記
ポリイミド層40に積層して、Pdから成る金属層41
が形成され、その金属層41上には、Niから成る電極
層42が形成されている。前述のような電極層25の駆
動素子28との接続部には、フォトレジストなどで設け
られた開口部に、電解メッキ法によって、はんだ層38
が厚さ50〜70μmに形成される。この後、前記フォ
トレジストが除去され、バンプ状のはんだ層38が形成
される。
As shown in FIG. 2, an electrically insulating layer 40 made of polyimide is formed on the substrate 22, and a metal layer 41 made of Pd is laminated on the polyimide layer 40.
Is formed, and the electrode layer 42 made of Ni is formed on the metal layer 41. In the connection portion of the electrode layer 25 with the driving element 28 as described above, the solder layer 38 is formed in the opening portion provided with photoresist or the like by the electrolytic plating method.
Is formed to a thickness of 50 to 70 μm. After that, the photoresist is removed and a bump-shaped solder layer 38 is formed.

【0022】また、駆動素子28上には、絶縁膜33に
積層して、Alから成る電極34が形成される。前記電
極34に積層して、全面に保護膜35が形成される。前
記駆動素子28のパッド部には、バンプ状のはんだ層3
8とAl電極34との間に、金属間化合物が生成するこ
とを防止するために、UBM(アンダーバンプメタル)
として、Al層34上にCr層36およびCu層37が
この順で積層される。
An electrode 34 made of Al is formed on the driving element 28 so as to be laminated on the insulating film 33. A protective film 35 is formed on the entire surface of the electrode 34 by laminating the electrode 34. A bump-shaped solder layer 3 is formed on the pad portion of the driving element 28.
8 and the Al electrode 34 to prevent the formation of an intermetallic compound, UBM (under bump metal)
As a result, the Cr layer 36 and the Cu layer 37 are laminated on the Al layer 34 in this order.

【0023】前述のようにして接続部が形成された駆動
素子28と基板22とは、前記基板22側に形成された
バンプ状のはんだ層38上にフラックス(酸化物除去
剤)が塗布された後、前記駆動素子28が、基板22の
予め定める位置に乗載される。前記駆動素子28が乗載
された基板22は、リフロー炉内ではんだを熔融され、
前記駆動素子28と基板22とが、電気的、機械的に接
続される。
In the drive element 28 and the substrate 22 having the connection portions formed as described above, a flux (oxide removing agent) is applied on the bump-shaped solder layer 38 formed on the substrate 22 side. After that, the drive element 28 is mounted on a predetermined position on the substrate 22. The substrate 22 on which the drive element 28 is mounted is melted with solder in a reflow furnace,
The drive element 28 and the substrate 22 are electrically and mechanically connected.

【0024】前述のPd金属層41と、ポリイミド層4
0との化学的な密着力は、200kg/cm2であっ
て、従来のAl層5とNi層11との密着力に比較して
非常に強い。これは、Pd粒子のポリイミド層への付着
密度が高いため、付着力が向上するためである。したが
って、サーマルヘッド21の動作時の周期的熱変化によ
って、収縮率が異なる駆動素子28と基板22との間に
生じる熱歪みに対しても、Pd金属層41が、基板22
から剥がれることを防止することができる。Pd金属層
41とNi電極層42との密着力およびCu金属層とP
d金属層41との密着力は、それぞれ同程度である。こ
のため、前記Pd金属層41上にNi電極層42の代わ
りにCu金属層を用いてもよい。
The above-mentioned Pd metal layer 41 and the polyimide layer 4
The chemical adhesion with 0 is 200 kg / cm 2 , which is very strong as compared with the conventional adhesion between the Al layer 5 and the Ni layer 11. This is because the adhesion density of Pd particles to the polyimide layer is high, and therefore the adhesion is improved. Therefore, the Pd metal layer 41 can prevent the Pd metal layer 41 from undergoing thermal strain between the drive element 28 and the substrate 22 having different contraction rates due to the periodic thermal change during the operation of the thermal head 21.
It can be prevented from peeling off. Adhesion between Pd metal layer 41 and Ni electrode layer 42 and Cu metal layer and P
The adhesion with the d metal layer 41 is about the same. Therefore, a Cu metal layer may be used on the Pd metal layer 41 instead of the Ni electrode layer 42.

【0025】また、前記ポリイミド層40は、ヤング率
が極めて低いため、前記ポリイミド層40が弾性変形す
ることによって、前述のような熱歪みによって生じる熱
応力を吸収する。このため、前記ポリイミド層40を基
板22上に形成することによって、熱歪みによる基板2
2の反りの発生を防止することができる。したがって駆
動素子28と電極42との接続部の面積を小さくするこ
とができ、駆動素子28を高密度に配線された電極4
2、たとえば、16ドット/mm以上のサーマルヘッド
などに実装することができる。
Since the polyimide layer 40 has a very low Young's modulus, the polyimide layer 40 elastically deforms to absorb the thermal stress caused by the thermal strain as described above. Therefore, by forming the polyimide layer 40 on the substrate 22, the substrate 2 due to thermal strain is formed.
It is possible to prevent the occurrence of the warp of 2. Therefore, the area of the connecting portion between the drive element 28 and the electrode 42 can be reduced, and the drive element 28 can be densely wired in the electrode 4.
2. For example, it can be mounted on a thermal head of 16 dots / mm or more.

【0026】さらに、Ni電極層42は、Pd金属層4
1を介してポリイミド層40上に形成されるため、セラ
ミックから成る基板22の表面の凹凸がポリイミド層4
0によって平坦化され、フォトリソグラフィによってN
i電極42の高密度の配線パターンを形成することがで
きる。またさらにNi電極層42は、Pd金属層41を
介してポリイミド層40上で配線が形成されるため、オ
ープンショートの発生が低減される。
Further, the Ni electrode layer 42 is the Pd metal layer 4
Since it is formed on the polyimide layer 40 through the polyimide layer 1, the unevenness of the surface of the substrate 22 made of ceramic has the polyimide layer 4
Flattened by 0 and N by photolithography
A high-density wiring pattern of the i electrode 42 can be formed. Further, in the Ni electrode layer 42, since wiring is formed on the polyimide layer 40 via the Pd metal layer 41, the occurrence of open shorts is reduced.

【0027】図3は、本発明の他の実施例であるサーマ
ルヘッド21aの構成を示す断面図である。このサーマ
ルヘッドは、図1で示されるサーマルヘッドに類似し、
対応する部分には同一の参照符を付す。
FIG. 3 is a sectional view showing the structure of a thermal head 21a according to another embodiment of the present invention. This thermal head is similar to the thermal head shown in FIG.
Corresponding parts are designated by the same reference numerals.

【0028】このサーマルヘッド21aは、ポリイミド
によって蓄熱層40aと電気絶縁層40bとを1つの工
程で形成することができるので、少ない工程でサーマル
ヘッド21aを効率的に形成することができる。その他
の部分については、図1で示されるサーマルヘッドと同
様なので、説明は省略する。
In this thermal head 21a, since the heat storage layer 40a and the electric insulating layer 40b can be formed of polyimide in one step, the thermal head 21a can be efficiently formed in a small number of steps. The other parts are similar to those of the thermal head shown in FIG.

【0029】以上本実施例において、サーマルヘッド2
1,21aの駆動素子28の実装構造について説明した
が、本発明の電子部品の実装構造は、たとえば、LED
(発光ダイオード)ヘッドおよびEL(エレクトロルミ
ネッセンス)ヘッドなどの印画用ラインヘッドなどの装
置に用いられてもよい。
As described above, in this embodiment, the thermal head 2
Although the mounting structure of the driving elements 28 of 1 and 21a has been described, the mounting structure of the electronic component of the present invention is, for example, an LED.
It may be used for a device such as a line head for printing such as a (light emitting diode) head and an EL (electroluminescence) head.

【0030】[0030]

【発明の効果】以上のように本発明によれば、前記電子
部品の実装部分に熱変化が加えられると、前記電子部品
と前記基板および前記両者に介在される各層が、それぞ
れ収縮率が異なることによって熱歪みを生じる。これに
よって前記各層に熱応力が生じる。しかし、ポリイミド
から成る電気絶縁層とPdから成る下層とは密着力が強
く、また、ポリイミドはヤング率がきわめて低いため、
前述のような熱歪みに対しても、前記電気絶縁層が弾性
変形することによって熱応力を吸収する。また前記電気
絶縁層と下層との密着力が強いため、前記電気絶縁層と
下層との間で膜剥がれが生じることを防止することがで
きる。また同時に基板の反りを防止することができる。
As described above, according to the present invention, when heat is applied to the mounting portion of the electronic component, the electronic component, the substrate, and the layers interposed between the electronic component and the respective layers have different shrinkage rates. This causes thermal strain. This causes thermal stress in each of the layers. However, the electrical insulation layer made of polyimide and the lower layer made of Pd have strong adhesion, and polyimide has a very low Young's modulus.
Even with respect to the above-mentioned thermal strain, the electrical insulating layer elastically deforms to absorb the thermal stress. In addition, since the adhesion between the electric insulating layer and the lower layer is strong, it is possible to prevent film peeling between the electric insulating layer and the lower layer. At the same time, the warp of the substrate can be prevented.

【0031】また、このように、前記電気絶縁層と下層
との密着力が強いため、前記電子部品と前記基板とのは
んだ面積を小さくすることができ、これによって前記電
子部品を前記基板上に高密度で実装することができる。
Further, since the adhesive force between the electric insulating layer and the lower layer is strong as described above, the solder area between the electronic component and the substrate can be reduced, whereby the electronic component can be placed on the substrate. It can be mounted at high density.

【0032】さらに、パラジウムから成る下層と、ニッ
ケルまたは銅から成る上層の2層構造を有している配線
層は、下に形成される電気絶縁層によって基板面上の凹
凸が平坦化されるので、高密度の配線を形成することが
できる。また、配線層によって、電気絶縁層上に配線が
形成されるので、オープンショートの発生が低減され
る。
Further, in the wiring layer having a two-layer structure of the lower layer made of palladium and the upper layer made of nickel or copper, the electrical insulation layer formed below flattens the unevenness on the substrate surface. Thus, high-density wiring can be formed. Moreover, since the wiring is formed on the electric insulating layer by the wiring layer, the occurrence of open short circuit is reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるサーマルヘッド21の
構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a thermal head 21 which is an embodiment of the present invention.

【図2】サーマルヘッド21の電極31と駆動素子28
との接続部の構成を示す断面図である。
FIG. 2 is an electrode 31 of the thermal head 21 and a driving element 28.
It is sectional drawing which shows the structure of the connection part with.

【図3】本発明の他の実施例であるサーマルヘッド21
aの構成を示す断面図である。
FIG. 3 is a thermal head 21 according to another embodiment of the present invention.
It is sectional drawing which shows the structure of a.

【図4】従来のサーマルヘッド1の一例を示す断面図で
ある。
FIG. 4 is a sectional view showing an example of a conventional thermal head 1.

【図5】駆動素子8と電極5との接合部を示す断面図で
ある。
FIG. 5 is a cross-sectional view showing a joint between a drive element 8 and an electrode 5.

【符号の説明】[Explanation of symbols]

21 サーマルヘッド 22 基板 23 蓄熱体 24 ポリイミド層 25 Ni電極層 27,35 保護膜 28 駆動素子 30 封止樹脂層 33 絶縁膜 34 Al電極 36 Cr層 37 Cu層 38 はんだ層 21 Thermal Head 22 Substrate 23 Heat Storage Material 24 Polyimide Layer 25 Ni Electrode Layer 27, 35 Protective Film 28 Drive Element 30 Sealing Resin Layer 33 Insulating Film 34 Al Electrode 36 Cr Layer 37 Cu Layer 38 Solder Layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板上に設けた配線層に電子
部品の電極を半田を介し接合することによって電子部品
をセラミック基板上に実装する電子部品の実装構造であ
って、 前記配線層は、パラジウムから成る下層と、ニッケルま
たは銅から成る上層の2層構造を有していることを特徴
とする電子部品の実装構造。
1. A mounting structure of an electronic component for mounting an electronic component on a ceramic substrate by joining electrodes of the electronic component to a wiring layer provided on the ceramic substrate via solder, wherein the wiring layer is palladium. An electronic component mounting structure having a two-layer structure of a lower layer made of and an upper layer made of nickel or copper.
JP19058193A 1993-07-30 1993-07-30 Mounting structure of electronic parts Pending JPH0740569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19058193A JPH0740569A (en) 1993-07-30 1993-07-30 Mounting structure of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19058193A JPH0740569A (en) 1993-07-30 1993-07-30 Mounting structure of electronic parts

Publications (1)

Publication Number Publication Date
JPH0740569A true JPH0740569A (en) 1995-02-10

Family

ID=16260448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19058193A Pending JPH0740569A (en) 1993-07-30 1993-07-30 Mounting structure of electronic parts

Country Status (1)

Country Link
JP (1) JPH0740569A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005105461A1 (en) * 2004-04-28 2005-11-10 Rohm Co., Ltd. Thermal print head
JP2006062145A (en) * 2004-08-25 2006-03-09 Kyocera Corp Method of inspecting thermal head
JP2009111065A (en) * 2007-10-29 2009-05-21 Opnext Japan Inc Optical semiconductor equipment
CN102431312A (en) * 2010-08-25 2012-05-02 精工电子有限公司 Thermal head, thermal printer and manufacturing method for the thermal head

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005105461A1 (en) * 2004-04-28 2005-11-10 Rohm Co., Ltd. Thermal print head
KR100795659B1 (en) * 2004-04-28 2008-01-21 로무 가부시키가이샤 Thermal print head
US7616223B2 (en) 2004-04-28 2009-11-10 Rohm Co., Ltd. Thermal printhead
JP2006062145A (en) * 2004-08-25 2006-03-09 Kyocera Corp Method of inspecting thermal head
JP4638191B2 (en) * 2004-08-25 2011-02-23 京セラ株式会社 Thermal head inspection method
JP2009111065A (en) * 2007-10-29 2009-05-21 Opnext Japan Inc Optical semiconductor equipment
CN102431312A (en) * 2010-08-25 2012-05-02 精工电子有限公司 Thermal head, thermal printer and manufacturing method for the thermal head

Similar Documents

Publication Publication Date Title
JP3420703B2 (en) Method for manufacturing semiconductor device
JP3262497B2 (en) Chip mounted circuit card structure
JP3227444B2 (en) Flexible wiring board having multilayer structure and method of manufacturing the same
US5634268A (en) Method for making direct chip attach circuit card
JP3910493B2 (en) Semiconductor device and manufacturing method thereof
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US20090218678A1 (en) Semiconductor ic-embedded substrate and method for manufacturing same
US7041591B1 (en) Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
JP2003007921A (en) Circuit device and manufacturing method therefor
JPH1093242A (en) Printed wiring board
EP0262580B1 (en) Method of electrically bonding two objects
JPH0740569A (en) Mounting structure of electronic parts
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
JPH0547842A (en) Semiconductor device
JPH0982751A (en) Mounting structure for device
JP2636602B2 (en) Semiconductor device
JPH07297320A (en) Bga type semiconductor device
JP2000021935A (en) Electronic component mounting body and manufacture thereof
JP4002117B2 (en) Multilayer substrate and manufacturing method thereof
JP3417292B2 (en) Semiconductor device
JPH05144821A (en) Semiconductor device
JP2000031319A (en) Substrate carrier for mounting semiconductor element and semiconductor device using the same
JP2000164786A (en) Semiconductor package and semiconductor device
JP2767978B2 (en) Solder pad manufacturing method and solder pad
JP3883497B2 (en) Manufacturing method of semiconductor package