JPH0739144A - Piezoelectric transconverter - Google Patents
Piezoelectric transconverterInfo
- Publication number
- JPH0739144A JPH0739144A JP5179344A JP17934493A JPH0739144A JP H0739144 A JPH0739144 A JP H0739144A JP 5179344 A JP5179344 A JP 5179344A JP 17934493 A JP17934493 A JP 17934493A JP H0739144 A JPH0739144 A JP H0739144A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- switching
- transistor
- voltage
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はスイッチング電源に関
し、特に、圧電トランスを用いた圧電トランスコンバー
タに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply, and more particularly to a piezoelectric transformer converter using a piezoelectric transformer.
【０００２】[0002]
【従来の技術】従来の圧電トランスコンバータでは、入
力直流電圧をトランジスタなどを用いてスイッチングし
て得た交流電圧を圧電トランスに印加している。この交
流電圧は圧電トランスにより電圧変換されて出力され
る。ここで用いられる圧電トランスとしては、例えば、
特願平１−１３９５２５号に記載されるピエゾ効果をも
つ薄膜を数層に積層させた圧電トランスが使用される。
直流電圧をスイッチングして得た交流信号を圧電トラン
スに印加するスイッチング回路として、例えば、特開昭
６１−１３９４４８号に記載された矩形波信号を出力す
る回路が知られてる。上記公報記載の回路では、この矩
形波を発生させる具体的な回路は示されていないが、一
般的には直流電源に直列に接続された２個のトランジス
タから構成され、この２個のトランジスタを交互にオン
オフし、スイッチングされた矩形波信号を圧電トランス
の両入力端子に交互に印加している。2. Description of the Related Art In a conventional piezoelectric transformer converter, an AC voltage obtained by switching an input DC voltage using a transistor or the like is applied to the piezoelectric transformer. This AC voltage is converted by the piezoelectric transformer and output. As the piezoelectric transformer used here, for example,
A piezoelectric transformer in which a plurality of thin films having a piezoelectric effect, which are described in Japanese Patent Application No. 1-139525, are laminated is used.
As a switching circuit for applying an AC signal obtained by switching a DC voltage to a piezoelectric transformer, for example, a circuit for outputting a rectangular wave signal described in JP-A-61-139448 is known. Although the circuit described in the above publication does not show a concrete circuit for generating this rectangular wave, it is generally composed of two transistors connected in series to a DC power supply. The rectangular wave signals switched on and off alternately are applied to both input terminals of the piezoelectric transformer alternately.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来の圧電ト
ランスコンバータは、トランジスタと圧電トランスがそ
れぞれ寄生容量と入力容量をもつため、トランジスタを
スイッチングする際に、これら容量の充放電によるスイ
ッチング損失が発生するという問題がある。充放電によ
るスイッチング損失Ｐは、２個のトランジスタの容量を
それぞれＣ1 ，Ｃ2 、圧電トランスの入力容量をＣd1、
入力電圧をＥ、スイッチング周波数をｆとするとIn the conventional piezoelectric transformer converter described above, since the transistor and the piezoelectric transformer have a parasitic capacitance and an input capacitance, respectively, when switching the transistor, switching loss occurs due to charging and discharging of these capacitances. There is a problem of doing. The switching loss P due to charging / discharging is calculated as follows: the capacitances of the two transistors are C 1 and C 2 , the input capacitance of the piezoelectric transformer is C d1 ,
If the input voltage is E and the switching frequency is f,
【０００４】 [0004]
【０００５】で表される。It is represented by
【０００６】一般に、圧電トランスにより電圧変換を行
う場合、変換出力を大きくするためには圧電トランスを
形成する電極自体の面積を大きくする必要がある。しか
し、電極面積の増大は圧電トランスの入力容量の増大を
招き、その結果、式（１）に示すようにスイッチング損
失も大きくなってしまうという問題がある。Generally, when voltage conversion is performed by a piezoelectric transformer, in order to increase the conversion output, it is necessary to increase the area of the electrode itself forming the piezoelectric transformer. However, there is a problem that the increase in the electrode area causes an increase in the input capacitance of the piezoelectric transformer, and as a result, the switching loss also increases as shown in the equation (1).
【０００７】本発明の目的は、上述の欠点を除去し、ス
イッチング損失の少ない圧電トランスコンバータを提供
することにある。An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a piezoelectric transformer converter with less switching loss.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明の圧電トランスコンバータは、入力直流電圧
を発生する直流電源と、入力直流電圧にスイッチング信
号電圧を相加する少なくとも１個のトランジスタと、ス
イッチング信号電圧が入力される入力端子と、スイッチ
ング信号電圧を電圧変換して交流電圧を出力する出力端
子を有する圧電トランスを備えた圧電トランスコンバー
タにおいて、トランジスタと圧電トランスの入力端子の
間に、圧電トランスに並列に、トランジスタと圧電トラ
ンスに電流を発生させる手段が設けられている。In order to achieve the above object, a piezoelectric transformer converter of the present invention comprises a DC power source for generating an input DC voltage and at least one switching signal voltage for adding the input DC voltage. In a piezoelectric transformer converter including a transistor, an input terminal to which a switching signal voltage is input, and an output terminal that converts the switching signal voltage into a voltage and outputs an AC voltage, between the transistor and the input terminal of the piezoelectric transformer. In parallel with the piezoelectric transformer, means for generating a current in the transistor and the piezoelectric transformer is provided.
【０００９】[0009]
【作用】圧電トランスの入力端子側に、圧電トランスと
並列に、例えば、コイル、またはコイルとコンデンサか
らなる直列回路を設けることにより、トランジスタの信
号電圧がオフ状態の間にコイルにより流れる電流で圧電
トランスの入力Ｃd1、及びトランジスタの寄生容量
Ｃ1 ，Ｃ2 を充電することができる。スイッチング信号
がオフ状態の期間中にこれらが十分に充電されれば、ト
ランジスタの電圧が０Ｖになった時にスイッチングする
ゼロボルトスイッチング（ＺＶＳ）が可能となり、充放
電によるスイッチング損失はゼロになる。By providing, for example, a coil or a series circuit including a coil and a capacitor in parallel with the input terminal side of the piezoelectric transformer, a piezoelectric current is generated by the coil while the signal voltage of the transistor is off. The input C d1 of the transformer and the parasitic capacitances C 1 and C 2 of the transistors can be charged. If these are sufficiently charged during the period when the switching signal is in the off state, zero volt switching (ZVS) that switches when the voltage of the transistor becomes 0V becomes possible, and the switching loss due to charge and discharge becomes zero.
【００１０】ここで、２個のトランジスタが同時にオフ
となる一定期間を設ける。例えば、トランジスタの一周
期におけるオン状態を３５％程度になるように設定す
る。このような条件でスイッチング信号電圧をコイルと
コンデンサからなる直列回路と圧電トランスコンバータ
に送出することにより、小さいインダクタンスのコイル
でＺＶＳを実現することができる。これにより、スイッ
チング損失の少ない圧電トランスコンバータを構成する
ことができる。Here, a certain period is provided in which the two transistors are turned off at the same time. For example, the on state in one cycle of the transistor is set to be about 35%. By sending the switching signal voltage to the piezoelectric transformer converter and the series circuit composed of the coil and the capacitor under such conditions, ZVS can be realized with the coil having a small inductance. This makes it possible to configure a piezoelectric transformer converter with less switching loss.
【００１１】[0011]
【実施例】次に図面を参照して本発明の一実施例を詳細
に説明する。An embodiment of the present invention will be described in detail with reference to the drawings.
【００１２】図１は本発明の一実施例を示す回路図であ
る。図において、入力直流電源１には直列接続された２
個のトランジスタ４，５が接続されている。これらのト
ランジスタ４，５の接続点とトランジスタ５の一端が圧
電トランス１０の両入力端子にそれぞれ接続されてい
る。トランジスタ４，５にはそれぞれ発振器２，３が接
続されており、スイッチングして得られた変換電圧を圧
電トランス１０に送出する。２個のトランジスタ４，５
と圧電トランス１０の間には、コイル８とコンデンサ９
の直列回路が圧電トランス１０と並列に接続されてい
る。圧電トランス１０の出力側には交流電圧を整流平滑
するために、ダイオード１８〜２１と平滑コンデンサ２
２からなる整流平滑回路１７が接続されている。さら
に、出力端には負荷抵抗として抵抗２３が接続されてい
る。なお、圧電トランス１０はインダクタンス１２、容
量１３、等価抵抗１４、等価トランス１５、出力容量１
６を含む等価回路で表現されている。また、トランジス
タ４，５はスイッチング動作を行う素子であれば、ＦＥ
Ｔやバイポーラトランジスタ等自由に選定できる。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, input DC power supply 1 is connected in series with 2
The individual transistors 4 and 5 are connected. The connection point of these transistors 4 and 5 and one end of the transistor 5 are connected to both input terminals of the piezoelectric transformer 10, respectively. Oscillators 2 and 3 are connected to the transistors 4 and 5, respectively, and the converted voltage obtained by switching is sent to the piezoelectric transformer 10. Two transistors 4,5
A coil 8 and a capacitor 9 are provided between the piezoelectric transformer 10 and the piezoelectric transformer 10.
Is connected in parallel with the piezoelectric transformer 10. On the output side of the piezoelectric transformer 10, diodes 18 to 21 and a smoothing capacitor 2 are provided to rectify and smooth the AC voltage.
A rectifying / smoothing circuit 17 composed of 2 is connected. Further, a resistor 23 is connected as a load resistor to the output terminal. The piezoelectric transformer 10 includes an inductance 12, a capacitance 13, an equivalent resistance 14, an equivalent transformer 15, and an output capacitance 1.
It is expressed by an equivalent circuit including 6. If the transistors 4 and 5 are elements that perform switching operation,
T or bipolar transistor can be freely selected.
【００１３】図２（Ａ）〜（Ｅ）は、図１記載の圧電ト
ランスコンバータの動作を説明する波形図である。トラ
ンジスタ４，５は、発振器２，３からの信号（図２
（Ａ），（Ｂ））により駆動され、スイッチングされた
信号を交互に送出する。直流電源１からの入力直流電圧
はトランジスタ４，５からのスイッチングにより交流電
圧に変換される。さらに、圧電トランス１０のピエゾ効
果によりこの交流電圧がより高い電圧に変換される。こ
の交流電圧は圧電トランス１０のフィルタ作用により、
図１のｖb で示される正弦波（図２（Ｅ））となる。最
終に整流平滑回路１７により正弦波電圧は整流平滑さ
れ、出力端子に直流電圧が出力される。2A to 2E are waveform charts for explaining the operation of the piezoelectric transformer converter shown in FIG. Transistors 4 and 5 receive signals from oscillators 2 and 3 (see FIG.
Driven by (A) and (B), the switched signals are alternately transmitted. The input DC voltage from the DC power supply 1 is converted into an AC voltage by switching from the transistors 4 and 5. Furthermore, this AC voltage is converted into a higher voltage by the piezo effect of the piezoelectric transformer 10. This alternating voltage is due to the filter action of the piezoelectric transformer 10.
It becomes a sine wave indicated by v b in FIG. 1 (FIG. 2 (E)). Finally, the sine wave voltage is rectified and smoothed by the rectifying / smoothing circuit 17, and a DC voltage is output to the output terminal.
【００１４】ところで、トランジスタ４，５によりスイ
ッチングされた信号が一周期Ｔにおいてオン状態（ゲー
ト電圧が高い状態）ＴONにある割合（以下、デューティ
Ｄと記載する。Ｄ＝ＴON／Ｔ）がともに５０％以下であ
れば、図２に示すようにともにオフ状態（ゲート電圧が
低い状態）となる期間（これを、デッドタイム期間と定
義する。）Ｔｃが存在することになる。いま、ｔ＝ｔO
でトランジスタ４がオンするものとすれば、ｔ0 ≦ｔ≦
ｔ1 の期間中にコイル８に流れる電流ｉL はBy the way, a ratio (hereinafter, referred to as a duty D. D = T ON / T) in which the signals switched by the transistors 4 and 5 are in the ON state (state in which the gate voltage is high) T ON in one period T is. If both are 50% or less, there is a period (which is defined as a dead time period) Tc in which both are in the off state (state where the gate voltage is low) as shown in FIG. Now t = t o
If the transistor 4 is turned on at, t 0 ≤t≤
The current i L flowing through the coil 8 during the period of t 1 is
【００１５】 [0015]
【００１６】で示される。図２（Ｄ）に示すように、電
流ｉL はトランジスタ４がオン状態にある間、徐々に増
大する。[0016] As shown in FIG. 2D, the current i L gradually increases while the transistor 4 is in the ON state.
【００１７】トランジスタ４は、ｔ＝ｔ1 でオフ状態に
なる。この後、トランジスタ５がｔ＝ｔ2 でオン状態に
なるまで、デッドタイム期間Ｔｃが存在することにな
る。デッドタイム期間中（ｔ1 ≦ｔ≦ｔ2 ）にコイル８
に流れる電流ｉL はThe transistor 4 is turned off at t = t 1 . After that, there is a dead time period Tc until the transistor 5 is turned on at t = t 2 . During the dead time period (t 1 ≤t ≤t 2 ), the coil 8
The current i L flowing through
【００１８】 [0018]
【００１９】で表され、図２（Ｆ）に示すように、一定
値Ｉｐとなる。このときの一定値ＩｐはAs shown in FIG. 2 (F), the constant value Ip is obtained. The constant value Ip at this time is
【００２０】 [0020]
【００２１】で表される。コイル８とコンデンサ９の共
振周波数はスイッチング周波数（１／Ｔ）にくらべ十分
高いものとすると、デッドタイム期間中はｉL ＝Ｉｐ
（一定）と近似できる。また、コンデンサ９の両端の電
位差は直流で、It is represented by Assuming that the resonance frequency of the coil 8 and the capacitor 9 is sufficiently higher than the switching frequency (1 / T), i L = Ip during the dead time period.
It can be approximated to (constant). Further, the potential difference between both ends of the capacitor 9 is direct current,
【００２２】 [0022]
【００２３】で表される。デッドタイム期間が経過した
後、トランジスタ５がオン状態になれば時間ｔ3 までの
間、Ｉｐの値から除々に減少し、式（２）で表される電
流が逆方向に流れる。この後、時間ｔ4 まで、すなわち
スイッチング信号が一周期を終えるまで、最初のデッド
タイム期間中とは逆方向に一定の電流Ｉｐがコイル８に
流れる。It is represented by After the dead time period elapses, if the transistor 5 is turned on, the value of Ip gradually decreases until the time t 3, and the current expressed by the equation (2) flows in the opposite direction. After this, a constant current Ip flows through the coil 8 in the opposite direction to that during the first dead time period until time t 4 , that is, until the switching signal completes one cycle.
【００２４】上述のデッドタイム期間中に、式（４）で
表されるコイル８に流れる直流電流Ｉｐによって、圧電
トランス１０とトランジスタ４，５の寄生容量Ｃ1 ，Ｃ
2 が充電される。デッドタイム期間が終了し、トランジ
スタ５がオン状態になる時（ｔ＝ｔ2 ）に圧電トランス
の入力側の電圧ｖa は、ｖa ＝０となっているため、コ
ンデンサ充放電による損失は発生しない。ここで、電流
ｉL の実効電流による導通損失は、トランジスタのオン
時の抵抗をＲON、コイル８の抵抗をＲcoilとするとDuring the dead time described above, the parasitic capacitances C 1 and C of the piezoelectric transformer 10 and the transistors 4 and 5 are generated by the direct current Ip flowing through the coil 8 represented by the equation (4).
2 is charged. Dead time period ends, the voltage v a at which the transistor 5 is turned on (t = t 2) to the piezoelectric transformer on the input side, since a v a = 0, the loss due to the capacitor charge and discharge occur do not do. Here, regarding the conduction loss due to the effective current of the current i L , when the resistance when the transistor is on is R ON and the resistance of the coil 8 is R coil.
【００２５】 [0025]
【００２６】 [0026]
【００２７】によって表される。しかしながら、これは
充放電による損失にくらべ十分に小さいので問題となら
ない。Is represented by However, this is not a problem because it is sufficiently smaller than the loss due to charge and discharge.
【００２８】このように、コイルとコンデンサの直列回
路を圧電トランスに並列に接続することにより、両方の
トランジスタがオフ状態となっているデッドタイム期間
中にこの直列回路から流れる電流によりトランジスタの
寄生容量Ｃ1 ，Ｃ2 と圧電トランスの入力容量Ｃd1を充
電することができる。これらを充電することによって、
充放電損失を大幅に低減させることができるようにな
る。By connecting the series circuit of the coil and the capacitor in parallel to the piezoelectric transformer as described above, the parasitic capacitance of the transistor is caused by the current flowing from the series circuit during the dead time when both transistors are in the off state. It is possible to charge C 1 and C 2 and the input capacitance C d1 of the piezoelectric transformer. By charging these,
The charge / discharge loss can be significantly reduced.
【００２９】次に、上述の充放電による損失を低減し、
かつ十分な出力を得ることができる最適なデッドタイム
期間の設定について説明する。最適なデッドタイム期間
Ｔｃを決定するためには、第一に圧電トランス１０とト
ランジスタ４，５を充電するのに必要な条件を算出する
必要がある。第二に、コイル８のインダクタンスＬを小
さくするための条件を考慮する必要がある。これは、コ
イル８の共振により発生する電流は、スイッチング信号
のデッドタイム期間とコイル８のインダクタンスＬによ
り決まるからである。圧電トランスコンバータの大きさ
を小さくするためにはインダクタンスＬはなるべく小さ
い方がよい。また、デッドタイム期間を長くしてスイッ
チング信号をオン状態になっている時間を小さくし過ぎ
ると、出力側に十分なパワーを送り出せなくなるという
問題を生じる。Next, the loss due to the charging and discharging described above is reduced,
And the setting of the optimum dead time period that can obtain a sufficient output will be described. In order to determine the optimum dead time period Tc, it is first necessary to calculate the conditions required to charge the piezoelectric transformer 10 and the transistors 4 and 5. Secondly, it is necessary to consider the conditions for reducing the inductance L of the coil 8. This is because the current generated by the resonance of the coil 8 is determined by the dead time period of the switching signal and the inductance L of the coil 8. In order to reduce the size of the piezoelectric transformer converter, the inductance L should be as small as possible. Further, if the dead time period is lengthened and the time during which the switching signal is in the ON state is made too small, there arises a problem that sufficient power cannot be sent to the output side.
【００３０】まず最初に、圧電トランス１０とトランジ
スタ４，５を充電するのに必要な時間について説明す
る。デッドタイム期間中の圧電トランスの両端子間の電
位差ｖa はFirst, the time required to charge the piezoelectric transformer 10 and the transistors 4 and 5 will be described. The potential difference v a between both terminals of the piezoelectric transformer during the dead time is
【００３１】 [0031]
【００３２】により表される。ｖa(t)はコイル８から流
れる電流ｉL により時間とともに減少するが、この値が
０になる時間を式（８）より逆算して求めるとIs represented by va (t) decreases with time due to the current i L flowing from the coil 8, but when the time when this value becomes 0 is calculated back from the equation (8),
【００３３】 [0033]
【００３４】のように示される。ここで求めた時間ｔが
圧電トランス１０とトランジスタ４，５を充電するのに
必要な時間である。式（９）で表される時間を満足する
ように十分なデッドタイム期間をおけば損失を低減させ
ることができる。It is shown as follows. The time t obtained here is the time required to charge the piezoelectric transformer 10 and the transistors 4 and 5. The loss can be reduced by providing a sufficient dead time period so as to satisfy the time expressed by the equation (9).
【００３５】次に、上述の効果を得るのに必要なコイル
８のインダクタンスＬを小さくするための条件について
説明する。コイル８のインダクタンスＬを論理式により
求めるとNext, the conditions for reducing the inductance L of the coil 8 required to obtain the above effects will be described. When the inductance L of the coil 8 is calculated by the logical expression
【００３６】 [0036]
【００３７】で表されるようになる。式（１０）から、
デッドタイム期間を大きくすると、それにつれコイル８
のインダクタンスも大きくなってしまうことがわかる。
言い換えれば、インダクタンスを小さくするためには、
デッドタイム期間を小さくする必要がある。Is represented by From equation (10),
When the dead time period is increased, the coil 8
It can be seen that the inductance of is also increased.
In other words, to reduce the inductance,
It is necessary to reduce the dead time period.
【００３８】これらの要因を考慮して最適なデッドタイ
ム期間を決めるために、式（９）を用いて計算により求
めたデッドタイム期間とスイッチング損失の関係を図３
に示す。ここでは、電源出力が２Ｗのものを想定し、Ｃ
1 ＝Ｃ2 ＝６０ｐＦ、Ｃd1＝１００ｐＦ、ＲON＝８Ω、
Ｒcoil＝２７Ω、トランジスタ４、５のスイッチング周
波数を、ｆ＝１ＭＨｚ（Ｔ＝１μｓ）となっている。ま
た、コイル８とコンデンサ９の直列回路がない従来の圧
電トランスコンバータのスイッチング回路と、本発明の
圧電トランスコンバータのスイッチング回路ともに、入
力直流電源１の直流電圧は、Ｅ＝１０Ｖ、５０Ｖの２水
準に設定して、それぞれの電圧でデッドタイム期間を求
めた。なお、図３に示すグラフでは、デッドタイム期間
でなく、各トランジスタのデューティＤにより表わされ
る。例えば、デューティＤが２０％であれば、デッドタ
イム期間Ｔｃは一周期における３０％の期間、すなわ
ち、０．３Ｔとなる。In order to determine the optimum dead time period in consideration of these factors, the relationship between the dead time period and the switching loss calculated by using the equation (9) is shown in FIG.
Shown in. Here, assuming that the power output is 2W, C
1 = C 2 = 60 pF, C d1 = 100 pF, R ON = 8Ω,
R coil = 27Ω, and the switching frequency of the transistors 4 and 5 is f = 1 MHz (T = 1 μs). Further, in both the switching circuit of the conventional piezoelectric transformer converter without the series circuit of the coil 8 and the capacitor 9 and the switching circuit of the piezoelectric transformer converter of the present invention, the DC voltage of the input DC power supply 1 has two levels of E = 10V and 50V. And the dead time period was calculated for each voltage. In the graph shown in FIG. 3, the duty D of each transistor is used instead of the dead time period. For example, when the duty D is 20%, the dead time period Tc is 30% of one cycle, that is, 0.3T.
【００３９】図３において、破線は従来の回路構成によ
るスイッチング損失を、実際は本発明のスイッチング損
失をそれぞれ表わしている。従来のスイッチング回路で
はトランジスタのデューティＤに関係なくスイッチング
損失は一定になる。これに対して、本発明の回路では、
デューティＤが小さくなるにつれてスイッチング損失は
急激に減少することがわかる。また、この損失量は、従
来のスイッチング回路と本発明のスイッチング回路とも
に入力直流電圧が大きいほど顕著になる。しかしなが
ら、例えば入力直流電圧Ｅ＝５０Ｖで両者を比較する
と、デューティＤが４５％と非常に大きくてもスイッチ
ング損失は従来のスイッチング回路が５５０ｍＷである
のに対して、本発明のスイッチング回路ではわずか１５
０ｍＷに低減される。以上のことから、本発明のスイッ
チング回路により、大幅にスイッチング損失を低減させ
ることができ、また、トランジスタのデューティＤが小
さいほどその効果が大きいことがわかる。In FIG. 3, the broken line represents the switching loss of the conventional circuit configuration, and actually represents the switching loss of the present invention. In the conventional switching circuit, the switching loss becomes constant regardless of the duty D of the transistor. On the other hand, in the circuit of the present invention,
It can be seen that the switching loss sharply decreases as the duty D decreases. Further, this loss amount becomes more remarkable as the input DC voltage is higher in both the conventional switching circuit and the switching circuit of the present invention. However, for example, comparing the two with the input DC voltage E = 50 V, the switching loss of the conventional switching circuit is 550 mW even when the duty D is as large as 45%.
It is reduced to 0 mW. From the above, it is understood that the switching circuit of the present invention can significantly reduce the switching loss, and the smaller the duty D of the transistor, the greater the effect thereof.
【００４０】次に、本発明のスイッチング回路で用いた
コイル８のインダクタンスを小さくするための条件につ
いて図４を用いて詳細に説明する。図４はスイッチング
損失を求めたときと同じ条件で、式（１０）により求め
られるトランジスタ４，５のデューティＤとインダクタ
ンスＬの関係を示している。なお、ここでは、スイッチ
ング周波数をｆ＝１ＭＨｚのほか、５００ｋＨｚ、２Ｍ
Ｈｚの場合についても図４に示す。Next, the conditions for reducing the inductance of the coil 8 used in the switching circuit of the present invention will be described in detail with reference to FIG. FIG. 4 shows the relationship between the duty D and the inductance L of the transistors 4 and 5 obtained by the equation (10) under the same conditions as when the switching loss was obtained. Here, the switching frequency is f = 1 MHz, 500 kHz, 2 M
The case of Hz is also shown in FIG.
【００４１】図４から、周波数に関係なくデューティＤ
が概ね２０％のときインダクタンスＬは最大となること
がわかる。また、周波数が小さくなるにつれ、インダク
タンスＬが大きくなる。したがって、スイッチング損失
を低減させ、しかもコイルのインダクタンスＬを小さく
するためのデューティＤの条件としては、概ね３０％か
ら４０％の間に設定するのが最適であることがわかる。From FIG. 4, the duty D is independent of the frequency.
It can be seen that the inductance L becomes maximum when is approximately 20%. Also, the inductance L increases as the frequency decreases. Therefore, it is understood that the optimum condition of the duty D for reducing the switching loss and reducing the inductance L of the coil is to be set between approximately 30% and 40%.
【００４２】次に、本発明のスイッチング回路と従来の
スイッチング回路をそれぞれ用いた場合の圧電トランス
コンバータのスイッチング損失について、比較評価した
結果を説明する。本発明の圧電トランスコンバータ用ス
イッチング回路では、トランジスタ４，５のデューティ
Ｄはともに３５％となっている。また、トランジスタ
４，５の入力容量Ｃ1 ，Ｃ2 はもとに６０ｐＦ、圧電ト
ランス１０の入力容量Ｃd1は１００ｐＦである。トラン
ジスタ４，５のスイッチング周波数はｆ＝１ＭＨｚに設
定し、入力直流電源１の直流電圧はＥ＝５０Ｖとなって
いる。Next, the results of comparative evaluation of the switching loss of the piezoelectric transformer converter when the switching circuit of the present invention and the conventional switching circuit are used will be described. In the piezoelectric transformer converter switching circuit of the present invention, the duty D of the transistors 4 and 5 is 35%. Further, the input capacitances C 1 and C 2 of the transistors 4 and 5 are originally 60 pF, and the input capacitance C d1 of the piezoelectric transformer 10 is 100 pF. The switching frequency of the transistors 4 and 5 is set to f = 1 MHz, and the DC voltage of the input DC power supply 1 is E = 50V.
【００４３】従来のスイッチング回路を用いた圧電トラ
ンスコンバータではスイッチング損失は約６００ｍＷと
なり、入力直流電源の約２５％が充放電により損失した
ことになる。これに対して、本発明のスイッチング回路
を用いた圧電トランスコンバータではスイッチング損失
はわずかに３０ｍＷであり、充放電による損失を約２％
程度に大幅に低減することができる。ここで設定したス
イッチング信号のデューティＤの条件は、コイル８のイ
ンダクタンスＬは約８０μＨでよく、十分に小さい。ま
た、デューティＤが小さくなりすぎると出力側に十分な
パワーを送り出すことができなくなるが、デューティＤ
が約２５％以上であればこの問題は生じない。In the piezoelectric transformer converter using the conventional switching circuit, the switching loss is about 600 mW, which means that about 25% of the input DC power source is lost due to charging / discharging. On the other hand, in the piezoelectric transformer converter using the switching circuit of the present invention, the switching loss is only 30 mW, and the loss due to charging / discharging is about 2%.
It can be significantly reduced. As for the condition of the duty D of the switching signal set here, the inductance L of the coil 8 may be about 80 μH, which is sufficiently small. Also, if the duty D becomes too small, it becomes impossible to send out sufficient power to the output side.
Is about 25% or more, this problem does not occur.
【００４４】本発明の一実施例は、入力直流電圧をスイ
ッチングするトランジスタを直列に２個配置して、交互
に矩形波を圧電トランスに送出する。本発明の圧電トラ
ンスコンバータ用スイッチング回路は、必ずしもトラン
ジスタが２個である必要はなく、例えば、１９９２年に
ワシングトンＤ．Ｃ．において開催されたＩＥＥＥのＩ
ＮＴＥＬＥＣ’９２の予稿集の論文番号１９−２に掲載
の、“２ＭＨｚ Ｐｏｗｅｒ Ｃｏｎｖｅｒｔｅｒ ｗ
ｉｔｈ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｃｅｒａｍｉｃ
Ｔｒａｎｓｆｏｒｍｅｒ”の第４３５頁Ｆｉｇ．１２
に記載されている回路にも適用することができる。すな
わち、図１において、スイッチング信号を送出するトラ
ンジスタをトランジスタ５のみとし、トランジスタ４の
代わりにコイルを配置してもよい。また、圧電トランス
１０に交互に矩形波信号を印加できればよいので、トラ
ンジスタ４を用いトランジスタ５の代わりにダイオード
を配置してもよい。１個のトランジスタでスイッチング
信号を送出する回路を構成した場合でも、トランジスタ
５の矩形波のデューティＤは３０〜４０％の範囲が最適
となる。In one embodiment of the present invention, two transistors for switching the input DC voltage are arranged in series and alternately send a rectangular wave to the piezoelectric transformer. The switching circuit for a piezoelectric transformer converter of the present invention does not necessarily have to have two transistors. For example, in 1992, Washington D. C. I held in Japan
"2MHz Power Converter w," published in the paper number 19-2 of the NTLEC '92 Proceedings
it Piezoelectric Ceramic
Transformer ", p. 435, Fig. 12
It can also be applied to the circuit described in. That is, in FIG. 1, only the transistor 5 may be used as the transistor for transmitting the switching signal, and the coil may be arranged instead of the transistor 4. Further, since it is sufficient that the rectangular wave signal can be alternately applied to the piezoelectric transformer 10, the transistor 4 may be used and the diode may be arranged instead of the transistor 5. Even when the circuit for transmitting the switching signal is composed of one transistor, the duty D of the rectangular wave of the transistor 5 is optimally in the range of 30 to 40%.
【００４５】図１において、圧電トランス１０に並列に
配置されるコイル８とコンデンサ９の直列回路は、単に
コイル８のみとしてもよい。しかしながら、本実施例に
示したように、コンデンサ９をコイル８に直列に配置し
た方が、コイル８のインダクタンスＬをより小さくする
ことができる。In FIG. 1, the series circuit of the coil 8 and the capacitor 9 arranged in parallel with the piezoelectric transformer 10 may be simply the coil 8. However, as shown in the present embodiment, the inductance L of the coil 8 can be made smaller by disposing the capacitor 9 in series with the coil 8.
【００４６】[0046]
【発明の効果】以上説明したように、本発明は圧電トラ
ンスの入力側に、コイルとコンデンサからなる直列回路
を圧電トランスと並列に接続し、スイッチング信号の矩
形波のオン状態の期間の割合を適当な値に設定すること
により、圧電トランスの入力容量やスイッチングトラン
ジスタのもつ寄生容量によって発生するスイッチング損
失の大幅な低減が可能になる。特に、スイッチング信号
の一周期におけるオン状態の期間を特定の割合に設定す
ることにより、スイッチング損失を大幅に少なくし、し
かもコイルのインダクタンスを小さくすることができ
る。したがって本発明の圧電トランスコンバータ用スイ
ッチング回路により、電圧変換効率の高い圧電トランス
コンバータを実現することができる。As described above, according to the present invention, a series circuit composed of a coil and a capacitor is connected in parallel with the piezoelectric transformer on the input side of the piezoelectric transformer, and the ratio of the ON state period of the rectangular wave of the switching signal is changed. By setting an appropriate value, it is possible to significantly reduce the switching loss caused by the input capacitance of the piezoelectric transformer and the parasitic capacitance of the switching transistor. In particular, by setting the on-state period in one cycle of the switching signal to a specific ratio, the switching loss can be significantly reduced and the inductance of the coil can be reduced. Therefore, the piezoelectric transformer converter switching circuit of the present invention can realize a piezoelectric transformer converter with high voltage conversion efficiency.
【図１】本発明の圧電トランスコンバータの一実施例を
示す回路図FIG. 1 is a circuit diagram showing an embodiment of a piezoelectric transformer converter of the present invention.
【図２】図１に示した回路図の各部の動作波形2 is an operation waveform of each part of the circuit diagram shown in FIG.
【図３】図１に示した回路における矩形波のデューティ
とスイッチング損失の関係を示すグラフ3 is a graph showing the relationship between the duty of a rectangular wave and the switching loss in the circuit shown in FIG.
【図４】図１に示した回路における矩形波のデューティ
とコイルのインダクタンスの関係を示すフラグFIG. 4 is a flag showing the relationship between the duty of a rectangular wave and the inductance of a coil in the circuit shown in FIG.
１ 入力直流電源 ２，３ 発振器 ４，５ トランジスタ（ＦＥＴ） ６，７ 寄生容量 ８ コイル ９ コンデンサ １０ 圧電トランス １１ 入力容量 １２ 等価インダクタンス １３ 等価容量 １４ 等価抵抗 １５ 等価トランス １６ 出力容量 １７ 整流平滑回路 １８，１９，２０，２１ ダイオード ２２ 平滑コンデンサ ２３ 抵抗 1 Input DC power supply 2,3 Oscillator 4,5 Transistor (FET) 6,7 Parasitic capacitance 8 Coil 9 Capacitor 10 Piezoelectric transformer 11 Input capacitance 12 Equivalent inductance 13 Equivalent capacitance 14 Equivalent resistance 15 Equivalent transformer 16 Output capacitance 17 Rectifying smoothing circuit 18 , 19, 20, 21 Diode 22 Smoothing capacitor 23 Resistance
Claims (7)
記直流電源をスイッチングして交流電圧を発生するスイ
ッチング手段と、前記交流電圧を電圧変換して、電圧変
換された交流電圧を出力する圧電トランスを備えた圧電
トランスコンバータにおいて、 前記スイッチング手段と前記圧電トランスとの間に、前
記圧電トランスに並列に、前記直流電源のスイッチング
時に前記スイッチング手段と前記圧電トランスに電流を
発生させる手段を備えたことを特徴とする圧電トランス
コンバータ。1. A DC power supply that generates an input DC voltage, a switching unit that switches the DC power supply to generate an AC voltage, and a piezoelectric that converts the AC voltage into a voltage and outputs the voltage-converted AC voltage. In a piezoelectric transformer converter including a transformer, between the switching means and the piezoelectric transformer, in parallel with the piezoelectric transformer, there is provided means for generating a current in the switching means and the piezoelectric transformer during switching of the DC power supply. A piezoelectric transformer converter characterized in that
スに前記電流を発生させる手段が、第１のコイルからな
ることを特徴とする「請求項１」記載の圧電トランスコ
ンバータ。2. The piezoelectric transformer converter according to claim 1, wherein the switching means and the means for generating the current in the piezoelectric transformer are composed of a first coil.
スに前記電流を発生させる手段が、前記第１のコイルと
コンデンサの直列回路からなることを特徴とする「請求
項１」に記載の圧電トランスコンバータ。3. The piezoelectric transformer converter according to claim 1, wherein the switching means and the means for generating the current in the piezoelectric transformer comprise a series circuit of the first coil and a capacitor.
た２個のトランジスタから構成され、 前記圧電トランスの入力端子が前記２個のトランジスタ
の接続点に接続されていることを特徴とする「請求項
１」に記載の圧電トランスコンバータ。4. The switching device is composed of two transistors connected in series, and an input terminal of the piezoelectric transformer is connected to a connection point of the two transistors. 1. A piezoelectric transformer converter according to item 1.
ジスタと、該トランジスタに対してダイオードがカソー
ド側を向けて直列に接続された回路からなり、 前記圧電トランスの片方の入力端子は前記トランジスタ
と前記ダイオードの接続点に接続されていることを特徴
とする「請求項１」に記載の圧電トランスコンバータ。5. The switching means comprises one transistor and a circuit in which a diode is connected in series with the transistor facing the cathode side, and one input terminal of the piezoelectric transformer has the transistor and the transistor. The piezoelectric transformer converter according to claim 1, wherein the piezoelectric transformer converter is connected to a connection point of a diode.
ジスタと、該トランジスタの一端に直列に接続された第
２のコイルから構成され、 前記圧電トランスの片方の入力端子は前記トランジスタ
と前記第２の接続点に接続されてることを特徴とする
「請求項２」に記載の圧電トランスコンバータ。6. The switching means comprises a transistor and a second coil connected in series to one end of the transistor, and one input terminal of the piezoelectric transformer has the transistor and the second coil. The piezoelectric transformer converter according to claim 2, wherein the piezoelectric transformer converter is connected to a connection point.
ンし、 前記矩形波は一周期におけるオン状態が３０％以上４０
％以下であることを特徴とする「請求項１」に記載の圧
電トランスコンバータ。7. The switching means is turned on in a constant cycle, and the rectangular wave has an on state of 30% or more in one cycle.
% Or less, the piezoelectric transformer converter according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179344A JP2518527B2 (en) | 1993-07-20 | 1993-07-20 | Piezoelectric transformer converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179344A JP2518527B2 (en) | 1993-07-20 | 1993-07-20 | Piezoelectric transformer converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0739144A true JPH0739144A (en) | 1995-02-07 |
| JP2518527B2 JP2518527B2 (en) | 1996-07-24 |
Family
ID=16064204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5179344A Expired - Fee Related JP2518527B2 (en) | 1993-07-20 | 1993-07-20 | Piezoelectric transformer converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518527B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0788218A3 (en) * | 1996-02-01 | 1999-05-19 | Siemens Aktiengesellschaft | DC-DC converter with piezo-electric converter |
| US5969954A (en) * | 1997-01-16 | 1999-10-19 | Nec Corporation | AC/DC converter with a piezoelectric transformer |
| US7034800B2 (en) | 2001-11-14 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and driving method for piezoelectric transformer, backlight apparatus, liquid crystal display apparatus, liquid crystal monitor, and liquid crystal TV |
| CN100448145C (en) * | 2005-07-27 | 2008-12-31 | 南京航空航天大学 | Control and driving apparatus of voltage and or piezoelectric composite material |
| KR20130079239A (en) * | 2011-12-30 | 2013-07-10 | 미다스웨이 트레이딩 코포레이션 리미티드 | Zero-voltage switching(zvs) piezoelectric driving circuit |
| JP2019096658A (en) * | 2017-11-20 | 2019-06-20 | 株式会社タムラ製作所 | Piezoelectric drive device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515729A (en) * | 1978-07-19 | 1980-02-04 | Iseki Agricult Mach | Raking and carrying device of reaper |
| JPH04105555A (en) * | 1990-08-22 | 1992-04-07 | Nec Corp | Piezoelectric transconverter |
-
1993
- 1993-07-20 JP JP5179344A patent/JP2518527B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515729A (en) * | 1978-07-19 | 1980-02-04 | Iseki Agricult Mach | Raking and carrying device of reaper |
| JPH04105555A (en) * | 1990-08-22 | 1992-04-07 | Nec Corp | Piezoelectric transconverter |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0788218A3 (en) * | 1996-02-01 | 1999-05-19 | Siemens Aktiengesellschaft | DC-DC converter with piezo-electric converter |
| US5969954A (en) * | 1997-01-16 | 1999-10-19 | Nec Corporation | AC/DC converter with a piezoelectric transformer |
| US7034800B2 (en) | 2001-11-14 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and driving method for piezoelectric transformer, backlight apparatus, liquid crystal display apparatus, liquid crystal monitor, and liquid crystal TV |
| CN100448145C (en) * | 2005-07-27 | 2008-12-31 | 南京航空航天大学 | Control and driving apparatus of voltage and or piezoelectric composite material |
| KR20130079239A (en) * | 2011-12-30 | 2013-07-10 | 미다스웨이 트레이딩 코포레이션 리미티드 | Zero-voltage switching(zvs) piezoelectric driving circuit |
| JP2013141389A (en) * | 2011-12-30 | 2013-07-18 | Midas Wei Trading Co Ltd | Piezoelectric drive circuit of zero voltage switching system |
| JP2019096658A (en) * | 2017-11-20 | 2019-06-20 | 株式会社タムラ製作所 | Piezoelectric drive device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518527B2 (en) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049427B2 (en) | Positive and negative pulse type high frequency switching power supply | |
| EP1234371B1 (en) | Switched power supply converter with a piezoelectric transformer | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JPH10164837A (en) | Power supply | |
| EP3681038B1 (en) | Transformer based gate drive circuit | |
| EP1369981A2 (en) | Driving circuit employing synchronous rectifier circuit | |
| US5067066A (en) | Voltage-mode quasi-resonant dc/dc converter | |
| JPH09117140A (en) | Voltage converter | |
| JP2518527B2 (en) | Piezoelectric transformer converter | |
| US20060083029A1 (en) | Switching power supply | |
| JP2817670B2 (en) | Wide input piezoelectric transformer inverter | |
| US6917529B2 (en) | Unregulated DC-DC converter having synchronous rectification with efficient gate drives | |
| JP2003134817A (en) | Power supply | |
| JP3664012B2 (en) | Switching power supply | |
| JP2001136749A (en) | Piezoelectric inverter driver | |
| JP3406905B2 (en) | Switching power supply circuit | |
| EP0477587A1 (en) | Power apparatus | |
| JP3585025B2 (en) | AC / DC converter | |
| JP4430188B2 (en) | Resonant power supply | |
| JP2001327166A (en) | Switching power circuit | |
| JP2001218456A (en) | Resonant power supply unit using synchronous rectifying system | |
| KR20220152066A (en) | Equipment and method of resonant flyback power conversion using a microcontroller | |
| JP3137765B2 (en) | Power converter using semiconductor element with control pole for rectifier circuit | |
| JPH0746858A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |