JPH0736540B2 - アナログ信号時分割多重伝送方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の端末のそれぞれを対応したトランクを
介して共通の伝送バス（回線）で結合し、この伝送バス
の使用時間を分割して複数の端末のそれぞれにチャンネ
ルを割り当てるようにした時分割多重伝送方式におい
て、少ない本数の伝送バスでより多くのチャンネル数を
とれるようにしたアナログ信号時分割多重伝送方式に関
するものである。

［従来の技術］ 従来、端末においてアナログ信号を送受信する時分割多
重伝送方式は、第２図に示すように構成されていた。す
なわち、端末（1a）から送信されたアナログ信号は、ト
ランク（2a）内の２線/4線インタフェース（３）を介し
た後A/D変換回路（４）でディジタル信号に変換され、
伝送バス（５）を介して例えば送信先の端末（1d）へ送
られ、この送信先の端末（1d）からトランク（2d）を
経、伝送バス（５）を介して送られてきたディジタル信
号は、D/A変換回路（６）でアナログ信号に変換され、L
PF（ローパスフィルタ）（７）を介して送信元の端末
（1a）で受信されていた。（８）は、中央制御装置
（９）からのタイミング制御信号に基づいて前記A/D変
換回路（４）、D/A変換回路（６）のそれぞれの作動タ
イミングを制御する通話タイミング発生回路、（2b）
（2c）…は伝送バス（５）に結合されたその他のトラン
ク、（1b）（1c）…はその他の端末である。

［発明が解決しようとする問題点］ しかしながら、第２図に示す従来例では、伝送バス
（５）上のデータがパラレルデータの場合は、伝送バス
（５）の本数が４本（４ビットパラレルデータの場合）
〜８本（８ビットパラレルデータの場合）と多くなると
いう問題点があり、シリアルデータの場合は、伝送バス
（５）は１本でよいが、データ処理時間の関係でチャン
ネル数が制限されるという問題点があった。

本発明は上述の問題点に鑑みなされたもので、少ない本
数の伝送バスでより多くのチャンネル数をとることがで
きるようにすることを目的とするものである。

［問題点を解決するための手段］ 本発明は、複雑の端末のそれぞれを対応したトランクを
介して共通の伝送バスに結合し、中央制御装置から前記
トランクへ送られるタイミング制御信号によって、前記
伝送バスに前記複数の端末のそれぞれに対応して時分割
されたチャンネルを割り当てるようにした時分割多重伝
送方式において、前記トランクは、伝送制御クロックを
カウントする送信用と受信用のカウンタと、前記中央制
御装置からのタイミング制御信号によって対応した送信
用と受信用のタイミングデータを出力するCPUと、前記
送信用カウンタの出力データと前記CPUの出力する送信
用タイミングデータとを比較し、アナログ信号を時分割
して前記伝送バスに送信するための送信信号送出用タイ
ミング信号を出力する送信用比較回路と、前記受信用カ
ウンタの出力データと前記CPUの出力する受信用タイミ
ングデータとを比較し、前記伝送バスからのアナログ信
号を時分割して受信するための受信信号受入れ用タイミ
ング信号を出力する受信用比較回路とを具備してなるこ
とを特徴とするものである。

［作用］ トランクの送信用比較回路は、送信用カウンタの出力デ
ータと、中央制御装置のタイミング制御信号に基づいて
CPUから出力する送信用タイミングデータとを比較し、
送信信号送出用のタイミング信号を出力する。このた
め、この送信信号送出用タイミング信号によって送信元
の端末から送信されたアナログ信号が時分割され、伝送
バスを経、送信先のトランクを介して端末に送信され
る。

一方、トランクの受信用比較回路は、受信用カウンタの
出力データと、中央制御装置のタイミング制御信号に基
づいてCPUから出力する受信用タイミングデータとを比
較し、受信信号受入れ用タイミング信号（例えばサンプ
ルホールドタイミングパルス）を出力する。このため、
この受信信号受入れ用タイミング信号によって、送信先
の端末からトランクを経、伝送バスを介して送信されて
きたアナログ信号が時分割され、送信元の端末で受信さ
れる。

［実施例］ 第１図は本発明の一実施例を示すもので、第２図と同一
部分は同一符号とする。第１図において、（1a）（1b）
（1c）…は端末で、これらの端末（1a）（1b）（1c）…
は、それぞれ対応したトランク（10a）（10b）（10c）
…を介して共通の伝送バス（５）に結合されている。前
記トランク（10a）は、つぎのように構成されている。
（11）は伝送バス接続端子で、この伝送バス接続端子
（11）は、スイッチ回路（12）、サンプルホールド回路
（13）、LPF（ローパスフィルタ）（14）、２線/4線イ
ンタフェース（15）および端末接続端子（16）を介して
前記端末（1a）に接続され、さらに前記端末（1a）は前
記端末接続端子（16）、２線/4線インタフェース（15）
およびスイッチ回路（17）を介して前記伝送バス接続端
子（11）に接続されている。（18）は伝送制御クロック
（例えば通話制御クロック）入力端子で、この入力端子
（18）は、受信用カウンタ（19）と送信用カウンタ（2
0）に接続されるとともに、アンド回路（21）の一方の
入力側に接続されている。（22）はクリア信号入力端子
で、このクリア信号入力端子（22）は前記受信用、送信
用のカウンタ（19）（20）のクリア端子に接続されてい
る。（23）はタイミング制御信号の入力およびその他の
制御信号の入出力用の端子で、この端子（23）には、前
記タイミング制御信号に基づいて対応した送信用と受信
用のタイミングデータを出力するCPU（中央処理装置）
（24）が結合されている。（25）は受信用比較回路で、
この比較回路（25）は、前記受信用カウンタ（19）の出
力データと前記CPU（24）の出力する受信用タイミング
データとを比較し、一致したときに受信信号受入れタイ
ミング信号（例えばサンプルホールドタイミングパル
ス）を前記スイッチ回路（12）の制御端子に送出すると
ともに、前記アンド回路（21）の他方の入力を介して前
記サンプルホールド回路（13）の制御端子に送出するよ
うに構成されている。

（26）は送信用比較回路で、この比較回路（26）は、前
記送信用カウンタ（20）の出力データと前記CPU（24）
の出力する送信用タイミングデータとを比較し、一致し
たときに送信信号送出用タイミング信号を前記スイッチ
回路（17）の制御端子に送出するように構成されてい
る。前記伝送制御クロック入力端子（18）、クリア信号
入力端子（22）および制御信号入出力端子（23）は、制
御バス（27）を介して中央制御装置（28）に結合されて
いる。その他のトランク（10b）（10c）（10d）…も前
記トランク（10a）と同様に構成されている。

つぎに前記実施例の作用について説明する。

トランク（10a）のCPU（24）は、中央制御装置（28）か
ら制御バス（27）により端子（23）を介して入力するタ
イミング制御信号に基づいて、このトランク（10a）に
割り当てられたチャンネルに対応した送信用タイミング
データを送信用比較回路（26）に出力している。また、
送信用カウンタ（20）は、中央制御装置（28）から制御
バス（27）により伝送制御クロック入力端子（18）を介
して入力するクロック信号をカウントし、クリア信号入
力端子（22）を介して入力するクリア信号でリセットさ
れ、その出力データ（カウントデータ）を所定の周期で
送信用比較回路（26）に出力する。このため、この比較
回路（26）は、送信用タイミングデータとカウントデー
タの一致に基づき、所定周期の送信信号送出用タイミン
グ信号をスイッチ回路（17）の制御端子に出力する。し
たがって、このスイッチ回路（17）は、端末（1a）から
２線/4線インタフェース（15）を介して送信されたアナ
ログ信号を、割り当てチャンネルに対応した周期のタイ
ミングで時分割し、伝送バス（５）を経、送信先のトラ
ンク（例えば（10c））を介して端末（例えば（1c））
へ送信する。

一方、トランク（10a）のCPU（24）は、前記と略同様に
して送信用タイミングデータの周期と異なる所定周期の
受信用タイミングデータを受信用比較回路（25）に出力
し、受信用カウンタ（19）は、前記と略同様にして、カ
ウントデータを受信用比較回路（25）に出力する。この
ため、この比較回路（25）は、受信用タイミングデータ
とカウントデータの一致に基づき、所定周期の受信信号
受入れ用タイミング信号（サンプルホールドタイミング
パルス）をスイッチ回路（12）の制御端子に出力する。
したがって、スイッチ回路（12）は、送信先の端末（1
c）からトランク（10c）を経、伝送バス（５）を介して
送信されてきたアナログ信号を送信先の端末（1c）に割
り当てられたチャンネルに対応した周期のタイミングで
時分割してサンプルホールド回路（13）へ送る。このサ
ンプルホールド回路（13）は、スイッチ回路（12）で時
分割されて送られてきた信号をクロック信号と比較回路
（25）の出力とのアンド出力でサンプリングし、階段波
形状の信号をLPF（14）へ出力し、このLFP（14）で波形
整形されたアナログ信号が２線/4線インタフェース（1
5）を経、端子（16）を介して送信元の端末（1a）で受
信される。

他の端末（1b）（1d）…から送信されたアナログ信号
も、前記と同様にしてそれぞれに割り当てられたチャン
ネルに対応した所定の周期で時分割され、伝送バス
（５）上に多重される。

［発明の効果］ 本発明によるアナログ信号時分割多重伝送方式では、上
記のように、トランクは端末から送信されたアナログ信
号をディジタル信号に変換することなく割り当てられた
チャンネルに対応した所定の周期でアナログ信号を直接
時分割して伝送バスに送信して多重伝送するようにした
ので、ディジタル信号に変換して時分割多重伝送する従
来例と比べて、少ない本数の伝送バスでより多くのチャ
ンネル数をとることができる。すなわち、理論的には、
アナログ信号のサンプリング値を４ビットまたは８ビッ
トのディジタル信号に変換していた従来例の1/4または1
/8の処理時間で済むので、チャンネル数を従来の４倍ま
たは８倍にすることができる。さらに、送信信号送出用
タイミング信号と受信信号受入れ用タイミング信号とを
CPUで直接作成するのでなく、送信用比較回路と受信用
比較回路とで作成するようにしたので、CPUの演算処理
時間を少なくすることができ、伝送データ処理時間を早
くしチャンネル数を増やすことができる。

【図面の簡単な説明】

第１図は本発明によるアナログ信号時分割多重伝送方式
の一実施例を示すブロック図、第２図は従来例を示すブ
ロック図である。 （1a）（1b）（1c）（1d）……端末、（５）……伝送バ
ス、（10a）（10b）（10c）（10d）……トランク、（1
9）受信用カウンタ、（20）……送信用カウンタ、（2
4）……CPU、（25）……受信用比較回路、（26）……送
信用比較回路、（28）……中央制御装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の端末のそれぞれを対応したトランク
   を介して共通の伝送バスに結合し、中央制御装置から前
   記トランクへ送られるタイミング制御信号によって、前
   記伝送バスに前記複数の端末のそれぞれに対応して時分
   割されたチャンネルを割り当てるようにした時分割多重
   伝送方式において、前記トランクは、伝送制御クロック
   をカウントする送信用と受信用のカウンタと、前記中央
   制御装置からのタイミング制御信号によって対応した送
   信用と受信用のタイミングデータを出力するCPUと、前
   記送信用カウンタの出力データと前記CPUの出力する送
   信用タイミングデータとを比較し、アナログ信号を時分
   割して前記伝送バスに送信するための送信信号送出用タ
   イミング信号を出力する送信用比較回路と、前記受信用
   カウンタの出力データと前記CPUの出力する受信用タイ
   ミングデータとを比較し、前記伝送バスからのアナログ
   信号を時分割して受信するための受信信号受入れ用タイ
   ミング信号を出力する受信用比較回路とを具備してなる
   ことを特徴とするアナログ信号時分割多重伝送方式。