JPH073439B2 - 波形表示装置 - Google Patents
波形表示装置Info
- Publication number
- JPH073439B2 JPH073439B2 JP1195677A JP19567789A JPH073439B2 JP H073439 B2 JPH073439 B2 JP H073439B2 JP 1195677 A JP1195677 A JP 1195677A JP 19567789 A JP19567789 A JP 19567789A JP H073439 B2 JPH073439 B2 JP H073439B2
- Authority
- JP
- Japan
- Prior art keywords
- raster
- data
- display
- waveform
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、波形表示装置に関し、詳しくは、ラスタスキ
ャン方式の波形表示装置における表示更新速度の向上に
関するものである。
ャン方式の波形表示装置における表示更新速度の向上に
関するものである。
〈従来の技術〉 波形表示装置の一種に、ビットマップメモリとラスタス
キャン方式のCRTなどの表示器を用いたものがある。
キャン方式のCRTなどの表示器を用いたものがある。
このような波形表示装置における表示は、時系列の波形
データをビットマップメモリに表示データとしてドット
展開した後、ビットマップメモリに展開された表示デー
タを順次スキャンして表示器に出力することにより行わ
れる。
データをビットマップメモリに表示データとしてドット
展開した後、ビットマップメモリに展開された表示デー
タを順次スキャンして表示器に出力することにより行わ
れる。
〈発明が解決しようとする課題〉 しかし、このような構成によれば、時系列の波形データ
をビットマップメモリに表示データとしてドット展開す
るのにかなりの処理時間が必要であり、データ間の補間
処理などを行うと表示速度の向上に悪影響を及ぼすこと
になる。
をビットマップメモリに表示データとしてドット展開す
るのにかなりの処理時間が必要であり、データ間の補間
処理などを行うと表示速度の向上に悪影響を及ぼすこと
になる。
特に、同時に複数の波形を表示させる場合には波形の数
に応じて処理時間が増大して表示速度は低下する。
に応じて処理時間が増大して表示速度は低下する。
本発明は、このような点に着目したものであり、その目
的は、波形データのビットマップメモリへのドット展開
が不要で高速度表示が行える波形表示装置を提供するこ
とにある。
的は、波形データのビットマップメモリへのドット展開
が不要で高速度表示が行える波形表示装置を提供するこ
とにある。
〈課題を解決するための手段〉 本発明の波形表示装置は、 ラスタの主走査方向と時間軸が直交するように波形が表
示される波形表示装置において、 ラスタ毎に１個の波形データを時系列的に格納する表示
バッファメモリと、 表示ラスタ数を水平同期信号またはブランキング信号に
基づいてカウントし垂直同期信号に従ってクリアするラ
スタカウンタと、 このラスタカウンタのカウント値をアドレスにして前記
表示バッファメモリから波形データをラスタ毎に加えら
れるクロックに従って順次読み出し、隣接ラスタの波形
データ間を垂直方向に補間する始点データまたは終端デ
ータを算出して２個の波形データを出力する垂直補間演
算回路と、 この垂直補間演算回路から出力される２個の波形データ
をアドレスとしてラスタ毎に表示データを格納するラス
タメモリと、 このラスタメモリからラスタ毎にドットクロックに従っ
て順次読み出される表示データを補間して表示する垂直
補間表示回路、を設けたことを特徴とする。
示される波形表示装置において、 ラスタ毎に１個の波形データを時系列的に格納する表示
バッファメモリと、 表示ラスタ数を水平同期信号またはブランキング信号に
基づいてカウントし垂直同期信号に従ってクリアするラ
スタカウンタと、 このラスタカウンタのカウント値をアドレスにして前記
表示バッファメモリから波形データをラスタ毎に加えら
れるクロックに従って順次読み出し、隣接ラスタの波形
データ間を垂直方向に補間する始点データまたは終端デ
ータを算出して２個の波形データを出力する垂直補間演
算回路と、 この垂直補間演算回路から出力される２個の波形データ
をアドレスとしてラスタ毎に表示データを格納するラス
タメモリと、 このラスタメモリからラスタ毎にドットクロックに従っ
て順次読み出される表示データを補間して表示する垂直
補間表示回路、を設けたことを特徴とする。
〈作用〉 表示のための波形データの処理は、ラスタ毎に極めて高
速に実行される。
速に実行される。
これにより、１フレームの表示に必要なすべてのデータ
処理はフレーム期間で完了することになり、表示波形の
リアルタイム性を著しく向上させることができる。
処理はフレーム期間で完了することになり、表示波形の
リアルタイム性を著しく向上させることができる。
〈実施例〉 以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の基本構成を示すブロック図である。
図において、表示バッファメモリ１には図示しない波形
データ処理回路から出力される波形データがラスタ毎に
１個ずつ時系列的に格納される。ラスタカウンタ２は表
示ラスタ数を水平同期信号またはブランキング信号に基
づいてカウントしてその計数値を表示バッファメモリ１
に読み出し制御信号として出力し、垂直同期信号に従っ
てクリアされる。垂直補間演算回路３は、表示バッファ
メモリ１からラスタ毎に順次読み出される波形データに
従って隣接ラスタの波形データ間を垂直方向に補間する
始点データまたは終点データを算出し、これら始点デー
タまたは終点データを含む２個の波形データをラスタメ
モリ４にアドレスとして出力する。ラスタメモリ４は、
データ制御回路５の出力データを垂直補間演算回路３か
ら出力される２個の波形データをアドレスとしてラスタ
毎に表示データとして格納する。このラスタメモリ４に
格納された表示データはラスタ毎に垂直補間表示回路６
にシリアルに読み出される。垂直補間表示回路６は、ラ
スタ毎に読み出される２個の表示データが垂直方向に連
続するように補間してCRTなどの表示器７に送出する。
表示器７は垂直補間表示回路６から入力される表示デー
タに従ってラスタの主走査方向と時間軸が直交するよう
に波形を表示する。タイミング制御回路８には主走査方
向の１画素の周期に同期したドットクロックが入力され
ていて、各部にこのドットクロックに同期したタイミン
グ制御信号を送出する。
図において、表示バッファメモリ１には図示しない波形
データ処理回路から出力される波形データがラスタ毎に
１個ずつ時系列的に格納される。ラスタカウンタ２は表
示ラスタ数を水平同期信号またはブランキング信号に基
づいてカウントしてその計数値を表示バッファメモリ１
に読み出し制御信号として出力し、垂直同期信号に従っ
てクリアされる。垂直補間演算回路３は、表示バッファ
メモリ１からラスタ毎に順次読み出される波形データに
従って隣接ラスタの波形データ間を垂直方向に補間する
始点データまたは終点データを算出し、これら始点デー
タまたは終点データを含む２個の波形データをラスタメ
モリ４にアドレスとして出力する。ラスタメモリ４は、
データ制御回路５の出力データを垂直補間演算回路３か
ら出力される２個の波形データをアドレスとしてラスタ
毎に表示データとして格納する。このラスタメモリ４に
格納された表示データはラスタ毎に垂直補間表示回路６
にシリアルに読み出される。垂直補間表示回路６は、ラ
スタ毎に読み出される２個の表示データが垂直方向に連
続するように補間してCRTなどの表示器７に送出する。
表示器７は垂直補間表示回路６から入力される表示デー
タに従ってラスタの主走査方向と時間軸が直交するよう
に波形を表示する。タイミング制御回路８には主走査方
向の１画素の周期に同期したドットクロックが入力され
ていて、各部にこのドットクロックに同期したタイミン
グ制御信号を送出する。
このように構成された装置の動作を説明する。
表示動作は、第２図に示すようにラスタ毎に帰線区間Ａ
と表示区間Ｂが繰り返される。帰線区間Ａでは表示バッ
ファメモリ１からの波形データの読み出し→垂直補間演
算回路３での垂直補間演算→ラスタメモリ４の表示デー
タクリア→ラスタメモリ４への表示データ書き込みが行
われ、表示区間Ｂではラスタメモリ４からの表示データ
のシリアル読み出し→垂直補間表示回路６での垂直補間
表示処理→表示器７への送出が行われる。
と表示区間Ｂが繰り返される。帰線区間Ａでは表示バッ
ファメモリ１からの波形データの読み出し→垂直補間演
算回路３での垂直補間演算→ラスタメモリ４の表示デー
タクリア→ラスタメモリ４への表示データ書き込みが行
われ、表示区間Ｂではラスタメモリ４からの表示データ
のシリアル読み出し→垂直補間表示回路６での垂直補間
表示処理→表示器７への送出が行われる。
第３図は第１図の構成における垂直補間演算および垂直
補間表示の説明図である。表示バッファメモリ１には、
波形データとして、ラスタR1のアドレスD2にd1が格納さ
れ、ラスタR2のアドレスD6にd2が格納され、ラスタR3の
アドレスD4にd3が格納され、ラスタR4のアドレスD3にd4
が格納され、ラスタR5のアドレスD7にd5が格納され、ラ
スタR6のアドレスD2にd6が格納されているとする。この
ままの波形データを表示データとして表示すると、隣接
ラスタ間の波形データのアドレスが離れている場合には
表示波形は不連続性の強いものになる。そこで、垂直補
間演算回路３は隣接する前後のラスタRi-1とRiの波形デ
ータdi-1とdiのアドレスの大小を比較して前のラスタR
i-1の波形データdi-1と後のラスタRiの波形データdiを
垂直方向に補間連結接続するのに必要な始点データまた
は終点データのアドレスを補間データのアドレスとして
算出して後のラスタRiに補間波形データを付加する。こ
れにより、後のラスタRiは始点と終点の２個の波形デー
タをもつことになる。なお、先頭ラスタの場合には比較
すべき前ラスタがないので同一アドレスに始点と終点の
２個の波形データが位置しているものとし、隣接ラスタ
の波形データのアドレスの差が０または±１の場合にも
後のラスタRiの同一アドレスに始点と終点の２個の波形
データが位置しているものとする。第３図では、ラスタ
R1は先頭ラスタになっているのでアドレスD2に始点と終
点の２個の波形データd1,d1 -が位置することになる。ラ
スタR2については、波形データd2のアドレスD6とラスタ
R1の波形データd1のアドレスD2を比較して補間波形デー
タd2 -のアドレスD3（２−６＋１＋６＝３）が算出さ
れ、補間波形データd2 -が始点波形データになり、波形
データd2が終点データになる。ラスタR3については、波
形データd3のアドレスD4とラスタR2の波形データd2のア
ドレスD6を比較して補間波形データd3 -のアドレスD
5（６−４−１＋４＝５）が算出され、波形データd3が
始点波形データになり、補間波形データd3 -が終点デー
タになる。以下同様な演算が各ラスタ毎に行われ、ラス
タR4については波形データd4のアドレスD3とラスタR3の
波形データd3のアドレスD4の差が１になることからとア
ドレスD3に始点と終点の２個の波形データd4,d4 -が位置
し、ラスタR5については補間波形データd5 -が始点波形
データになって波形データd5が終点データになり、ラス
タR6については波形データd6が始点波形データになり、
補間波形データd6 -が終点データになる。
補間表示の説明図である。表示バッファメモリ１には、
波形データとして、ラスタR1のアドレスD2にd1が格納さ
れ、ラスタR2のアドレスD6にd2が格納され、ラスタR3の
アドレスD4にd3が格納され、ラスタR4のアドレスD3にd4
が格納され、ラスタR5のアドレスD7にd5が格納され、ラ
スタR6のアドレスD2にd6が格納されているとする。この
ままの波形データを表示データとして表示すると、隣接
ラスタ間の波形データのアドレスが離れている場合には
表示波形は不連続性の強いものになる。そこで、垂直補
間演算回路３は隣接する前後のラスタRi-1とRiの波形デ
ータdi-1とdiのアドレスの大小を比較して前のラスタR
i-1の波形データdi-1と後のラスタRiの波形データdiを
垂直方向に補間連結接続するのに必要な始点データまた
は終点データのアドレスを補間データのアドレスとして
算出して後のラスタRiに補間波形データを付加する。こ
れにより、後のラスタRiは始点と終点の２個の波形デー
タをもつことになる。なお、先頭ラスタの場合には比較
すべき前ラスタがないので同一アドレスに始点と終点の
２個の波形データが位置しているものとし、隣接ラスタ
の波形データのアドレスの差が０または±１の場合にも
後のラスタRiの同一アドレスに始点と終点の２個の波形
データが位置しているものとする。第３図では、ラスタ
R1は先頭ラスタになっているのでアドレスD2に始点と終
点の２個の波形データd1,d1 -が位置することになる。ラ
スタR2については、波形データd2のアドレスD6とラスタ
R1の波形データd1のアドレスD2を比較して補間波形デー
タd2 -のアドレスD3（２−６＋１＋６＝３）が算出さ
れ、補間波形データd2 -が始点波形データになり、波形
データd2が終点データになる。ラスタR3については、波
形データd3のアドレスD4とラスタR2の波形データd2のア
ドレスD6を比較して補間波形データd3 -のアドレスD
5（６−４−１＋４＝５）が算出され、波形データd3が
始点波形データになり、補間波形データd3 -が終点デー
タになる。以下同様な演算が各ラスタ毎に行われ、ラス
タR4については波形データd4のアドレスD3とラスタR3の
波形データd3のアドレスD4の差が１になることからとア
ドレスD3に始点と終点の２個の波形データd4,d4 -が位置
し、ラスタR5については補間波形データd5 -が始点波形
データになって波形データd5が終点データになり、ラス
タR6については波形データd6が始点波形データになり、
補間波形データd6 -が終点データになる。
ラスタメモリ４には、データ制御回路５の出力データが
表示データとしてこれら各ラスタの始点波形データのア
ドレスおよび終点波形データのアドレスに従ってラスタ
毎に格納されたのちシリアルに垂直補間表示回路６に読
み出される。
表示データとしてこれら各ラスタの始点波形データのア
ドレスおよび終点波形データのアドレスに従ってラスタ
毎に格納されたのちシリアルに垂直補間表示回路６に読
み出される。
そして、垂直補間表示回路６は、第３図の斜線で示すよ
うに各ラスタ単位で各ラスタの始点表示データと終点表
示データ間を連続表示するような表示データに変換して
表示器７に出力する。このような補間表示データの一例
を第４図に示す。
うに各ラスタ単位で各ラスタの始点表示データと終点表
示データ間を連続表示するような表示データに変換して
表示器７に出力する。このような補間表示データの一例
を第４図に示す。
このように構成することにより、従来のような波形デー
タのビットマップメモリへのドット展開が不要になり、
ラスタ同期によって垂直補間を含むデータ処理をフレー
ム期間で完了できることから高速表示が実現できる。
タのビットマップメモリへのドット展開が不要になり、
ラスタ同期によって垂直補間を含むデータ処理をフレー
ム期間で完了できることから高速表示が実現できる。
第５図はラスタメモリ４として各プレーンが表示器７の
表示ドット数の記憶容量を有する複数プレーンのデュア
ルポートのリフレッシュメモリを用いた例を示してい
る。第５図において、リフレッシュメモリ４としてはシ
リアルリード転送のためのシリアルリードバッファを有
し、フラッシュライト機能を持ったものを用いる。この
リフレッシュメモリ４の列アドレス入力端子には垂直補
間演算回路３の出力データが入力され、行アドレス入力
端子にはラスタカウンタ２の計数値が入力される。ま
た、タイミング制御回路８からライトストローブパルス
を含む各種の制御信号が入力される。
表示ドット数の記憶容量を有する複数プレーンのデュア
ルポートのリフレッシュメモリを用いた例を示してい
る。第５図において、リフレッシュメモリ４としてはシ
リアルリード転送のためのシリアルリードバッファを有
し、フラッシュライト機能を持ったものを用いる。この
リフレッシュメモリ４の列アドレス入力端子には垂直補
間演算回路３の出力データが入力され、行アドレス入力
端子にはラスタカウンタ２の計数値が入力される。ま
た、タイミング制御回路８からライトストローブパルス
を含む各種の制御信号が入力される。
第６図はリフレッシュメモリ４の動作を説明するタイミ
ングチャートであり、第３図のラスタR2について示して
いる。（ａ）に示す帰線区間の前半期間に旧データが消
去されて後半期間に新データがセットされる。このよう
な旧データの消去は、１ラスタ分のメモリ全域にわたっ
て一括消去できるフラッシュライト機能により実行され
る。新データは、（ｂ）に示すデータ入力が“H"レベル
に保持されている状態で（ｅ）に示すライトストローブ
が立ち下がることにより、（ｃ）に示す列アドレスと
（ｄ）に示す行アドレスで指定される位置に選択的にセ
ットされる。
ングチャートであり、第３図のラスタR2について示して
いる。（ａ）に示す帰線区間の前半期間に旧データが消
去されて後半期間に新データがセットされる。このよう
な旧データの消去は、１ラスタ分のメモリ全域にわたっ
て一括消去できるフラッシュライト機能により実行され
る。新データは、（ｂ）に示すデータ入力が“H"レベル
に保持されている状態で（ｅ）に示すライトストローブ
が立ち下がることにより、（ｃ）に示す列アドレスと
（ｄ）に示す行アドレスで指定される位置に選択的にセ
ットされる。
このような複数プレーンを有するリフレッシュメモリ４
を用いることにより、各プレーン毎に複数の波形，目盛
線，文字などを同時に表示制御できる。
を用いることにより、各プレーン毎に複数の波形，目盛
線，文字などを同時に表示制御できる。
〈発明の効果〉 以上説明したように、本発明によれば、波形データのビ
ットマップメモリへのドット展開が不要で高速表示が行
える波形表示装置が実現でき、デジタルオシロスコープ
などに好適である。
ットマップメモリへのドット展開が不要で高速表示が行
える波形表示装置が実現でき、デジタルオシロスコープ
などに好適である。
第１図は本発明の基本構成を示すブロック図、第２図〜
第４図は第１図の表示動作説明図、第５図は第１図の具
体例を示すブロック図、第６図は第５図の動作を説明す
るタイミングチャートである。 １……表示バッファメモリ、２……ラスタカウンタ、３
……垂直補間演算回路、４……ラスタメモリ、５……デ
ータ制御回路、６……垂直補間表示回路、７……表示器
（CRT）、８……タイミング制御回路。
第４図は第１図の表示動作説明図、第５図は第１図の具
体例を示すブロック図、第６図は第５図の動作を説明す
るタイミングチャートである。 １……表示バッファメモリ、２……ラスタカウンタ、３
……垂直補間演算回路、４……ラスタメモリ、５……デ
ータ制御回路、６……垂直補間表示回路、７……表示器
（CRT）、８……タイミング制御回路。
Claims (1)
- 【請求項１】ラスタの主走査方向と時間軸が直交するよ
うに波形が表示される波形表示装置において、 ラスタ毎に１個の波形データを時系列的に格納する表示
バッファメモリと、 表示ラスタ数を水平同期信号またはブランキング信号に
基づいてカウントし垂直同期信号に従ってクリアするラ
スタカウンタと、 このラスタカウンタのカウント値をアドレスにして前記
表示バッファメモリから波形データをラスタ毎に加えら
れるクロックに従って順次読み出し、隣接ラスタの波形
データ間を垂直方向に補間する始点データまたは終端デ
ータを算出して２個の波形データを出力する垂直補間演
算回路と、 この垂直補間演算回路から出力される２個の波形データ
をアドレスとしてラスタ毎に表示データを格納するラス
タメモリと、 このラスタメモリからラスタ毎にドットクロックに従っ
て順次読み出される表示データを補間して表示する垂直
補間表示回路、 を設けたことを特徴とする波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195677A JPH073439B2 (ja) | 1989-07-28 | 1989-07-28 | 波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195677A JPH073439B2 (ja) | 1989-07-28 | 1989-07-28 | 波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0359466A JPH0359466A (ja) | 1991-03-14 |
| JPH073439B2 true JPH073439B2 (ja) | 1995-01-18 |
Family
ID=16345165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195677A Expired - Fee Related JPH073439B2 (ja) | 1989-07-28 | 1989-07-28 | 波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073439B2 (ja) |
-
1989
- 1989-07-28 JP JP1195677A patent/JPH073439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359466A (ja) | 1991-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0462396A2 (en) | Triple field buffer for television image storage and visualization on raster graphics display | |
| JPS587183A (ja) | ビデオ信号変換装置 | |
| EP0076082A2 (en) | Display processing apparatus | |
| JPS6333711B2 (ja) | ||
| EP0420281B1 (en) | Luminance interpolation type waveform display apparatus | |
| JPH073439B2 (ja) | 波形表示装置 | |
| JP2924618B2 (ja) | 画像取込装置 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| KR0132262Y1 (ko) | 영상 수평보간 회로 | |
| JPH0126226B2 (ja) | ||
| KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPS6322594B2 (ja) | ||
| SU1495780A1 (ru) | Устройство дл отображени информации на экране видеоконтрольного блока | |
| JP2738261B2 (ja) | 垂直伸長装置 | |
| JPS6353755B2 (ja) | ||
| JPH03171091A (ja) | 動画像信号の表示方法とその装置 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPS6322589B2 (ja) | ||
| JPS6292991A (ja) | 画像表示方式 | |
| JPS62204294A (ja) | ビデオ信号発生装置 | |
| JPH08340516A (ja) | 画像表示装置 | |
| JPS63127287A (ja) | カ−ソル表示方式 | |
| JPH067306B2 (ja) | 表示制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |