JPH07336235A - データ圧縮装置の量子化見積り方法及びデータ圧縮装置の量子化見積り回路 - Google Patents

Abstract

(57)【要約】 【目的】 固定領域を有効に活用して質の高いデータの
処理を可能とするデータ圧縮における量子化見積り方法
及び量子化見積り回路を提供する。 【構成】 Ｍ個の量子化器ｉ毎に１ＤＣＴ期間の符号長
の計算を行い、各量子化器毎に、複数のＤＣＴよりなる
各マクロブロックの符号長を順次累積演算し、オーバフ
ローが生じない範囲で複数のマクロブロックよりなるマ
クロブロックスライス単位で共通に使用する量子化器を
決定し、決定された量子化器の量子化レベルqi-1を各マ
クロブロック毎に順次上の量子化レベルqiに置き換えた
ときの総符号長の演算を行い、オーバフローが生じない
範囲で使用可能な最適の量子化器Ｑi ，Ｑi-1 をマクロ
ブロック単位で決定する。累積演算の際、各小ブロック
毎に符号長の累積演算の途中結果及び最終結果をＮ個の
階段状にメモリに記憶し、これを利用して量子化レベル
を置き換えたときの総符号長の演算を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路に適した高密
度で低消費電力かつ高速のデータ圧縮装置の量子化見積
り回路に係り、特にデータ圧縮に際しデータの質の低下
を抑制する対策に関する。

【０００２】

【従来の技術】近年、画像信号のディジタル化に伴い、
画像信号等のデータを符号化して圧縮し、信号の高密度
化を図ろうとするデータ圧縮技術が重要となってきてい
る。

【０００３】例えば画像処理の場合、直流成分は平均値
なので他の変換係数と比べはるかに大きな振幅を有する
ために量子化歪みの影響を受けやすく、それを回避する
ためにはかなり細かく量子化をする必要がある。つま
り、直流成分の量子化歪みはブロック全体のレベル変動
となり、ブロック歪みとして目立つからである。一方、
交流成分は比較的次数の低い成分に大きな振幅を有する
傾向があり、高次の変換係数はゼロかそれに近い値を有
することが多い。このため、量子化ステップを低次では
細かく高次では粗くして、与えるビット数を減らして情
報量の削減を図っている。また、複雑な画像は多少の変
化が生じても目立たないが、単調な画像は少しの変化で
も目立ってしまうので、各データに対する量子化レベル
を均一にする必要はない。すなわち、必要な部分では量
子化レベルを高くし、量子化レベルを低下させても差支
えない部分では量子化レベルを低くすることで、画像デ
ータの質の維持と情報量の削減とを両立させることがで
きる。

【０００４】かかる観点から、ＤＶＣ（デジタルビデオ
カセットレコーダ）の画像処理に使用されるデータ圧縮
装置では、図１２に示すように、直流成分は量子化せず
そのまま記録するとともに、交流成分はエリア０〜３の
４つのエリアに分け、エリア内の成分の値に合わせて量
子化を行う際のステップ幅を変えるようにしている。ま
た、ＤＶＣにおけるデータ圧縮装置では、マクロブロッ
クと５つのマクロブロックからなるマクロブロックスラ
イスという概念を有し、５マクロブロック分をある共通
の符号長に圧縮して詰め込む方式が一般的である。

【０００５】一方、ＤＶＣに使用されるデータ圧縮装置
として、例えば特開平５−２２７１１号公報に開示され
るごとく、マクロブロックスライスで共通に使用される
量子化レベルに対し、画質向上のために１マクロブロッ
クずつ量子化レベルを高くしていくようにしたものが知
られている。このデータ圧縮装置は、図１３に示すよう
に、量子化見積り回路として、直交変換回路（図示せ
ず）の出力側に接続される演算器１００と、演算器１０
０による累積加算結果を記憶するデータ量メモリ１０１
と、演算器１００の出力側に接続される減算器１０２
と、第１，第２ブロック差メモリ１０４ａ，１０４ｂか
らなるブロック差メモリ１０４と、減算器１０２の出力
と２つのブロック差メモリ１０４ａ，１０４ｂとの接続
を交互に切換えるスイッチ１０３と、上記データメモリ
１０１に記憶されたデータ量と伝送可能なデータ量とを
比較してオーバフローを検出する比較器１０６と、該比
較器１０６の出力と上記ブロック差メモリ１０４ａ，１
０４ｂの出力とを交互に累積加算する加算器１０７と、
各ブロック差メモリ１０４ａ，１０４ｂからの入力を交
互に切換えるて加算器１０７に接続するスイッチ１０５
と、加算器１０７の出力と伝送可能なデータ量とを比較
してオーバフローを検出する比較器１０８とを備えてい
る。

【０００６】以下、上記データ圧縮装置の動作を説明す
る。直交変換器から出力されるマクロブロックスライス
毎の各マクロブロックのデータは順に演算器１００に入
力される。演算器１００は、１６種類の量子化器とその
出力を可変長符号化したときの各々のデータ量（符号
長）を求めるテーブルとを備えている。演算器１００で
は、まず各マクロブロックの各直交成分ごとに１６種類
の量子化を行い、次にそれぞれの量子化値に対する可変
長符号時の符号長を求めて、量子化器毎にその総和（１
６通りのＤ（ｉ，ｊ））を求め、その値を減算器１０２
に出力する。さらに、演算器１００はマクロブロックス
イス単位で量子化器毎にＤ（ｉ，ｊ）のＮ個（マクロブ
ロックスライス中のマクロブロック数）のマクロブロッ
クの１６通りの総和ＡＤ（ｉ，ｊ）を求め、この値を記
憶すべくデータ量メモリ１０１に出力する。減算器１０
２は、各マクロブロックスライス毎にＤ（ｉ，ｊ）の１
つ上の量子化No. の対応するデータ量との差Ｓ（ｉ，
ｊ）（＝Ｄ（ｉ+1，ｊ）−Ｄ（ｉ，ｊ））を求め、ブロ
ック差メモリ１０４に記憶すべく出力する（この実施例
では、Ｎ個のマクロブロックスライスをさらに２つの群
に分けて、第１ブロック差メモリ１０４ａと第ブロック
差メモリ１０４ｂとに記憶させている）。

【０００７】以上の動作によってデータの見積が行われ
た後、以下の手順で量子化器決定の動作が行われる。比
較器１０６では、データ量メモリ１０１からデータ量Ａ
Ｄ（ｉ，ｊ）を取り出して、伝送可能な総データ量を越
えない最大のＡＤ（ｉ）を検出する。そして、加算器１
０７では、比較器１０６からの出力とブロック差メモリ
１０４の出力とを累積加算する。比較器１０８では、量
子化No. として伝送可能な総データ量を越えないＡＤ
（ｉ）に対応するｉを求め、このｉに対応するＳ（ｉ，
ｊ）を、ｊの値を更新させて加算器１０７で累積加算
し、この累積加算結果が伝送可能な総データ量を越える
までのｊに相当するマクロブロックの量子化No. を１つ
更新させる。すなわち、比較器１０８で加算器１０７に
おける累積加算結果が所定値を越えたか否か（つまりオ
ーバフローがあったか否か）を監視し、越える直前の量
子化No. をもとに量子化器を決定するようにしている。

【０００８】

【発明が解決しようとする課題】上記従来のデータ圧縮
装置の量子化見積り回路では、比較器１０８でオーバフ
ローを検知し、オーバフローが生じない範囲で量子化幅
を決定することにより、処理が可能なデータ量に抑制し
ながら最大限のデータ量を確保することができる。 す
なわち、マクロブロックスライス単位のみで量子化器を
決定し、マクロブロックスライス毎に決定された量子化
器を用いて量子化を行っても、伝送可能な総データ量を
有効に活用することができない。すなわち、オーバフロ
ーする量子化器を用いた場合のデータ量と、オーバフロ
ーする直前の量子化器を用いた場合のデータ量との間に
は、かなりのデータ量の差がある。したがって、オーバ
フローする直前の量子化器を用いた場合の総データ量が
伝送可能な総データ量よりもかなり小さくなり、図１１
ａに示すように、伝送可能な総データ量つまり固定領域
にかなりの余剰つまり空き領域を残すことがある。

【０００９】それに対し、上記従来の公報に開示される
ような量子化見積り方法では、小ブロック単位で量子化
器の決定を行うので、図１１ｂに示すように、空き領域
を有効に低減することができ、ＤＶＣ等に応用した場合
には、記録密度を高めながら実効的な画像歪みの発生を
抑制することが可能となる。

【００１０】しかしながら、上記公報のような量子化見
積り方法では、マクロブロック単位の量子化器の決定を
行う際の演算量が多くなるという問題があった。また、
上記公報に記載される量子化見積り回路では、２つのデ
ータ差メモリを設ける必要があり、回路規模もかなり大
きくなる。

【００１１】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、データ圧縮装値の量子化器の決定過
程における量子化見積りの際に、データ差メモリを配置
することなく最適な量子化器の選定を可能とし、もっ
て、回路規模の縮小と動作の高速化と消費電力の低減と
を実現しうる量子化見積り方法及び量子化見積り回路を
提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、データ圧縮装値の量子化器
の決定過程における量子化見積りの際に、累積演算の途
中結果及び最終結果を階段状に残し、これを最適量子化
器決定の際に利用することで、回路規模の縮小と動作の
高速化と消費電力の低減とを実現しうる量子化見積り方
法及び量子化見積り回路を構成する。

【００１３】具体的に請求項１が講じた手段は、量子化
レベルの低いものから順に配置されたＭ個の量子化器を
用い、符号化される複数のデータを小ブロック及びＮ個
の上記小ブロックよりなる大ブロックに区画して、上記
小ブロック単位で量子化器の選択を決定するデータ圧縮
のための量子化見積り方法として、上記各量子化器ｉ
（ｉ＝１〜Ｍ）毎に、各小ブロックｊ（＝０〜N-1 ）単
位の符号長を算出する第１のステップと、上記各量子化
器ｉ毎に上記ステップで求めた各小ブロックｊ単位の符
号長を累積演算する作業を量子化レベルの低い方から順
次行い、各小ブロックｊ毎に符号長の累積演算の途中結
果Ａ（i,0 ）〜Ａ（i,N-2 ）及び最終結果Ａ（i,N-1 ）
としてＮ個の階段状にメモリに記憶しながら上記大ブロ
ックにおける総符号長の演算を行い、オーバフローが生
じない範囲で大ブロック単位で共通に使用する量子化器
を決定する第２のステップと、上記階段状に残された累
積演算結果を利用して、上記各小ブロックｊ毎に上記第
２のステップで決定された量子化器からそれよりも上の
量子化レベルを有する量子化器に順次置き換えたときの
総符号長の演算を行い、オーバフローが生じない範囲で
置き換え可能な最大個数の量子化器を小ブロック単位で
決定する第３のステップと、上記大ブロックにおける総
符号長がオーバフローしない範囲で最適の量子化器を小
ブロック単位で選択する第４のステップとを設ける方法
である。

【００１４】請求項２が講じた手段は、請求項１記載の
データ圧縮のための量子化見積り方法において、上記第
２のステップでは、上記大ブロックにおける総符号長の
演算を行う間にオーバフローが発生した量子化器の番号
qiを保持しながら、当該量子化器qiよりも１段階低い量
子化レベルを有する量子化器qi-1を大ブロック単位で共
通に使用可能な量子化器として決定する方法である。

【００１５】請求項３が講じた手段は、請求項２におい
て、上記第３のステップでは、オーバフローが生じた量
子化器qiを使用するときの各小ブロックｊまでの累積演
算結果Ａ（qi,J）とオーバフローが生じない限界の量子
化器qi-1を使用するときの当該小ブロックｊまでの累積
演算結果Ａ（qi-1,j）との差分Ａ（qi,j）−Ａ（qi-1,
j）を順次演算し、この各差分Ａ（qi,j）−Ａ（qi-1,
j）とオーバフローが生じない限界の量子化器qi-1にお
ける最終累積演算結果Ａ（qi-1,N-1）との和に基づい
て、上記各小ブロックｊに使用する量子化器を上記量子
化器qi-1からそれよりも１段階上の量子化レベルを有す
る量子化器qiに順次置き換えたときの総符号長の演算を
行い、最初にオーバフローを生じた小ブロックqjを保持
して、オーバフローが生じない限界となる小ブロックqj
-1を決定し、上記第４のステップでは、小ブロック０〜
qj-1については量子化器qiを選択し、上記小ブロックqj
〜N-1 については量子化器qi-1を選択する方法である。

【００１６】請求項４が講じた手段は、請求項１におい
て、上記第２のステップにおける累積演算は、加算また
は減算のいずれか一方により行う方法である。

【００１７】請求項５が講じた手段は、請求項１におい
て、上記第２のステップにおける累積演算時、各小ブロ
ックｊ毎に符号長の累積演算の途中の結果Ａ（i,0 ）〜
Ａ（i,N-2 ）及び最終の結果Ａ（i,N-1 ）としてＮ個の
階段状に記憶する際、上記メモリの読出しアドレスを書
き込みアドレスに対し小ブロックの変化点で１小ブロッ
ク分だけ遅延させるアドレス制御を行なう方法である。

【００１８】請求項６が講じた手段は、請求項３におい
て、上記データ圧縮を、上記小ブロックとしてのマクロ
ブロック及び上記大ブロックとしてのマクロブロックス
ライスの概念を有するデジタルビデオカセットレコーダ
の画像処理の際に行う方法である。

【００１９】請求項７が講じた手段は、データ圧縮装置
に配置され、符号化される複数のデータを小ブロック及
びＮ個の小ブロックよりなる大ブロックに区画して、小
ブロック単位で量子化レベルを決定するようにしたデー
タ圧縮装置の量子化見積り回路として、量子化レベルの
低いものから順に配置されたＭ個の量子化器と、上記各
量子化器ｉ（ｉ＝１〜Ｍ）にそれぞれ接続され、各量子
化器ｉ毎に上記各小ブロックｊ（＝０〜N-1 ）単位で符
号長を算出する符号長計算回路と、該各符号長計算回路
に接続され、上記各符号長計算回路で計算された上記符
号長の信号のうちいずれか１つを選択して出力する信号
選択回路と、該信号選択回路で選択された各小ブロック
における符号長の信号を受けて、上記大ブロックで共通
に使用可能な最大の量子化レベルを有する量子化器を決
定する第１の量子化器決定回路と、上記第１の量子化器
決定回路で決定された上記大ブロックで共通に使用可能
な最大の量子化器よりも１つ上の量子化レベルを有する
量子化器を使用可能な小ブロックを決定する第２の量子
化器決定回路とを設ける。そして、上記第１の量子化器
決定回路を、上記信号選択回路に接続され、上記各量子
化器ｉ毎に上記ステップで求めた各小ブロックｊにおけ
る符号長を累積演算する作業を量子化レベルの低い方か
ら順次行って、上記大ブロックにおける総符号長を算出
する第１の累積演算手段と、上記第１の累積演算手段に
よる上記各小ブロックｊ毎の符号長の累積演算の途中結
果Ａ（i,0 ）〜Ａ（i,N-2 ）及び最終結果Ａ（i,N-1 ）
としてＮ個の階段状に記憶する記憶手段と、上記第１の
累積演算手段に接続され、上記大ブロックにおける総符
号長がオーバフローするときを検出する第１のオーバフ
ロー検出手段と、上記第１のオーバフロー検出装置に接
続され、オーバフローが発生した量子化器の番号qiを保
持する第１の保持手段とにより構成し、上記第２の量子
化器決定回路を、上記記憶保持手段及び第１の保持手段
に接続され、オーバフローが生じた量子化器qiにおける
各小ブロックｊまでの累積演算結果Ａ（qi,J）とオーバ
フローが生じない限界の量子化器Ｑi-1 における当該小
ブロックｊまでの累積演算結果Ａ（qi-1,j）との差分Ａ
（qi,j）−Ａ（qi-1,j）を計算する差分計算手段と、該
差分計算回路に接続され、上記差分Ａ（qi,j）−Ａ（qi
-1,j）とオーバフローが生じない限界の量子化器qi-1に
おける最終累積演算結果Ａ（qi-1,N-1）との和に基づい
て、各小ブロックｊに使用する量子化器を上記量子化器
qi-1からそれよりも１段階上の量子化レベルを有する量
子化器qiに順次置き換えたときの総符号長を演算する第
２の累積演算手段と、上記第２の累積演算手段に接続さ
れ、上記第２の累積演算手段で演算される総符号長がオ
ーバフローするときを検出する第２のオーバフロー検出
手段と、上記第２のオーバフロー検出手段に接続され、
オーバフローが生じたときの小ブロックの番号qjを保持
する第２の保持手段とにより構成したものである。

【００２０】請求項８が講じた手段は、請求項７におい
て、上記第１の量子化器決定回路に、上記信号選択回路
に接続される第１の加算器と、該第１の加算器に接続さ
れる第１のフリップフロップと、該第１のフリップフロ
ップに接続され上記記憶手段として機能するＳＱメモリ
と、初期値設定装置と、入力側が上記メモリと上記初期
値設定装置とに交互に切り換えられるスイッチと、該ス
イッチ及び上記第１の加算器間に介設される第２のフリ
ップフロップと、上記第１の加算器に接続され上記第１
の加算器におけるキャリーを検出する第１のオーバフロ
ー検出手段としての第１のオーバフロー検出回路とを設
け、上記第１の累積演算手段を、上記第１の加算器，上
記第１のフリップフロップ，上記初期値設定装置，上記
スイッチ及び上記第２のフリップフロップで構成する。
また、上記第２の量子化器決定回路の上記差分計算手段
を、上記第１の量子化器決定回路の上記ＳＱメモリ及び
グラウンドに接続され両者からの信号を交互に切り換え
て出力するスイッチと、該スイッチに接続される第３の
フリップフロップと、該第３のフリップフロップに接続
される第４のフリップフロップと、上記第３及び第４の
フリップフロップに接続され上記第３及び第４のフリッ
プフロップの出力の差を計算する減算器とで構成し、上
記第２の量子化器決定回路内の第２の累積演算手段を、
上記減算器に接続される第２の加算器と、上記ＳＱメモ
リ及び上記第２の加算器に接続され両者からの信号を交
互に切り換えて出力する第２のスイッチと、該第２のス
イッチ及び上記第２の加算器間に介設される第５のフリ
ップフロップとで構成し、上記第２のオーバフロー検出
手段は上記第２の加算器に接続され上記第２の加算器か
らのキャリーを検出するように構成したものである。

【００２１】請求項９が講じた手段は、請求項８におい
て、上記第１の加算器及び第２の加算器と、上記第１の
スイッチ及び第２のスイッチと、上記第２のフリップフ
ロップ及び第５のフリップフロップとを、いずれも共通
化したものである。

【００２２】請求項１０が講じた手段は、請求項７にお
いて、上記第１の量子化器決定回路に、上記信号選択回
路に接続される第１の減算器と、該第１の減算器に接続
される第１のフリップフロップと、該第１のフリップフ
ロップに接続され上記記憶手段として機能するＳＱメモ
リと、初期値設定装置と、入力側が上記メモリと上記初
期値設定装置とに交互に切り換えられるスイッチと、該
スイッチ及び上記第１の減算器間に介設される第２のフ
リップフロップと、上記第１の減算器に接続され上記第
１の減算器からのボローを検出する第１のオーバフロー
検出手段としての第１のオーバフロー検出回路とを設
け、上記第１の累積演算手段を、上記第１の減算器，上
記第１のフリップフロップ，上記初期値設定装置，上記
スイッチ及び上記第２のフリップフロップで構成する。
また、上記第２の量子化器決定回路の上記差分計算手段
を、上記第１の量子化器決定回路の上記ＳＱメモリ及び
グラウンドに接続され両者からの信号を交互に切り換え
て出力するスイッチと、該スイッチに接続される第３の
フリップフロップと、該第３のフリップフロップに接続
される第４のフリップフロップと、上記第３及び第４の
フリップフロップに接続され上記第３及び第４のフリッ
プフロップの出力の差を計算する第２の減算器とで構成
し、上記第２の量子化器決定回路内の第２の累積演算手
段を、上記第２の減算器に接続される第３の減算器と、
上記ＳＱメモリ及び上記第３の減算器に接続され両者か
らの信号を交互に切り換えて出力する第２のスイッチ
と、該第２のスイッチ及び上記第３の減算器間に介設さ
れる第５のフリップフロップとで構成し、上記第２のオ
ーバフロー検出手段を上記第３の減算器に接続され上記
第３の減算器からのボローを検出するように構成したも
のである。

【００２３】請求項１１が講じた手段は、請求項１０に
おいて、上記第１の減算器及び第３の減算器と、上記第
１のスイッチ及び第２のスイッチと、上記第２のフリッ
プフロップ及び第５のフリップフロップとを、いずれも
共通化したものである。

【００２４】請求項１２が講じた手段は、請求項７にお
いて、上記第１，第２の保持手段をいずれもレジスタで
構成され、該各レジスタを、上記第１，第２オーバフロ
ー検出手段とともに１つの回路内にそれぞれ内蔵する構
成としたものである。

【００２５】請求項１３が講じた手段は、請求項７にお
いて、上記データ圧縮装置を、小ブロックとしてのマク
ロブロックと大ブロックとしてのマクロブロックスライ
スという概念を有するデジタルビデオカセットレコーダ
の画像処理装置に使用されるものとしたものである。

【００２６】請求項１４が講じた手段は、請求項７にお
いて、上記第１の量子化器決定回路の第１オーバフロー
検出装置及び記憶手段と、上記第２の量子化器決定回路
の第２オーバフロー検出装置とに接続され、上記記憶手
段のアドレスを制御するメモリ制御回路をさらに設け、
上記メモリ制御回路を、上記第１の累積演算手段による
総符号長の演算時、各小ブロックまでの符号長の累積演
算を行った後、記憶手段の読出しアドレスを書き込みア
ドレスに対し上記小ブロックの変化点で１ＤＣＴ期間だ
け遅延させるように制御する構成としたものである。

【００２７】

【作用】請求項１又は４の方法により、第１のステップ
で求められた各小ブロック単位の符号長を基にして、第
２のステップで大ブロック内の各小ブロックに共通の量
子化器を使用したときの総符号長が累積演算され、オー
バフローが生じない範囲で各小ブロックに対して共通に
使用しうる量子化器が決定される。その際、Ｎ個の各小
ブロック毎のそれまでの累積演算の途中結果と大ブロッ
ク全体についての最終結果とが保持される。つまり、最
初の小ブロックから順次１小ブロック分ずつ符号長の累
積演算結果が増大していくので、保持される累積演算の
途中結果及び最終結果はＮ個の階段状になっている。

【００２８】次に、第３のステップでは、上記第２のス
テップで保持されている階段状の累積演算結果を利用し
て、上記第２のステップで決定された量子化器の量子化
レベルよりも上の量子化レベルに置き換えたときの総符
号長が演算される。そして、オーバフローが生じない範
囲で最適の量子化器が小ブロック単位で決定されるの
で、大ブロックのうちある小ブロックまでは他の小ブロ
ックよりも高い量子化レベルを有する量子化器に置き換
えられ、他の小ブロックに対しては第２のステップで決
定された量子化器が使用される。したがって、第２のス
テップで決定された量子化器を大ブロックの全ての小ブ
ロックに共通に使用した場合に生じる総符号長に与えら
れた領域の空き領域が可及的に埋められ、圧縮されるデ
ータの質の低下が抑制される。

【００２９】その際、各量子化器について、各小ブロッ
クまでの累積演算結果が全て記憶されているので、もう
一度累積演算を逐一行う必要はなく階段状に保持されて
いる各累積演算結果を加算，減算するだけで総符号長の
演算が可能となる。したがって、量子化見積りが迅速に
行われる。

【００３０】請求項２の方法により、第２のステップで
は、オーバフローが検出された量子化器qiの量子化レベ
ルよりも１段階低い量子化器qi-1が決定されるので、大
ブロック単位で共通の量子化器を使用した場合の総符号
長の与えられた領域に対する空き領域が特に小さくな
る。

【００３１】請求項３の方法により、第２のステップで
決定された大ブロック単位の量子化器を使用した場合に
生じる総符号長の与えられたスペースに対する余剰が埋
められ、最も効率よいデータの圧縮を行なうことができ
る。

【００３２】請求項５の方法により、簡単なアドレス制
御だけで符号長の各小ブロックまでの累積演算の途中結
果及び大ブロックにおける最終結果を階段状にメモリに
記憶させることが可能になる。したがって、制御の迅速
性を確保することができる。

【００３３】請求項６の方法により、特に高速性と画像
の質の維持との両立が要求されるＤＶＣのデータ圧縮に
適した量子化見積り方法となる。

【００３４】請求項７の構成により、第１の量子化器決
定回路において、符号長計算回路によって計算された各
小ブロック単位の符号長に基づき、オーバフローしない
範囲で共通に使用可能な最大の量子化レベルを有する量
子化器が決定される。その際、第１の累積演算手段で各
小ブロック単位の符号長を累積演算した途中結果及び最
終結果が記憶手段に階段状に記憶されている。また、第
１の保持手段には、オーバフローが検出された量子化器
の番号qiが保持されている。

【００３５】次に、第２の量子化器決定回路において、
差分計算回路及び第２の累積演算回路により、オーバフ
ローが生じない限界の量子化器qi-1を使用したときの各
小ブロックの符号長を順次１つ上の量子化レベルを有す
る量子化器qiに置き換え、その時の累積演算結果である
大ブロックにおける総符号長が演算される。その際、逐
次累積演算をやり直す必要はなく、オーバフローが生じ
た量子化器qiにおける各小ブロックｊまでの累積演算結
果Ａ（qi,J）とオーバフローが生じない限界の量子化器
Ｑi-1 における当該小ブロックｊまでの累積演算結果Ａ
（qi-1,j）との差分Ａ（qi,j）−Ａ（qi-1,j）と、オー
バフローを生じない量子化器qi-1における累積演算の最
終結果Ａ（qi-1,N-1) との和を演算すれば足りる。した
がって、この時の総符号長が生じたときの小ブロックの
番号qjを第２の保持手段に保持することで、最適な量子
化器が決定されることになる。

【００３６】その場合、第２の量子化器決定回路におけ
る量子化決定のための総符号長の演算の際に、再度累積
演算を行うことなく記憶手段の記憶内容を利用して総符
号長が算出されるので、演算速度が向上する。また、記
憶手段が単一で済むので、回路規模も縮小される。

【００３７】請求項８又は１０の構成により、第１の量
子化器決定回路及び第２の量子化器決定回路が、ＳＱメ
モリ，加算器又は減算器，フリップフロップ，初期値設
定装置，スイッチ等を組み合わせて構成され、請求項１
の作用が実現することになる。

【００３８】請求項９又は１１の構成により、第１の量
子化器決定回路と第２の量子化器決定回路との間で、加
算器又は減算器，スイッチ，フリップフロップが共通に
使用されるので、回路構成が簡素になる。

【００３９】請求項１２の構成により、第１，第２の保
持手段が各オーバフロー検出手段と共に１つの回路内に
組み込まれ、極めて簡素な構成となる。

【００４０】請求項１３の構成により、特に高速性と画
像の質の維持との両立が要求されるＤＶＣのデータ圧縮
装置に適した量子化見積り装置が実現する。

【００４１】請求項１４の方法により、メモリ制御回路
による簡単なアドレス制御だけで符号長の各小ブロック
までの累積演算の途中結果及び大ブロックにおける最終
結果を階段状にメモリに記憶させることが可能になる。
したがって、制御の迅速性を確保することができる。

【００４２】

【実施例】以下、本発明の実施例について説明する。

【００４３】図６は、フィードフォワード制御の画像デ
ータ圧縮装置の構成を示す図である。図６に示すよう
に、画像データ圧縮装置には、離散コサイン変換回路
（以下、ＤＣＴ回路とする）７１と、バッファメモリ７
３と、量子化回路７４と、可変長コード変換回路７５
と、量子化見積り回路７２とが配設されている。すなわ
ち、ＤＣＴ回路７１で、データの離散コサイン変換を行
い、この離散コサイン変換後のデータに対し、量子化見
積り回路７２により量子化器毎の可変長符号コード変換
後の符号長を計算して、所定のデータ量におさまる量子
化器をマクロブロック単位で決定した後量子化器を選択
して、量子化回路７４に出力するようになされている。
このとき、バッファメモリ７３は、量子化見積り回路７
２の計算が終わるまでＤＣＴ回路７１からのデータを量
子化回路７４に伝えるのを遅らせる役目を果たす。量子
化回路７４は、バッファメモリ７３に記憶されていたデ
ータを、１，１／２，１／４，…，１／１６の５通りに
量子化し、さらに、可変長符号コード変換回路７５で、
量子化されたデータを可変長コード変換する。以上の処
理により、画像データを圧縮するようにしている。

【００４４】図７は、上記図６の量子化見積り回路７２
の内部構成の一例を示す。図７に示すように、上記量子
化見積り回路７２には、複数の量子化器Ｑ1 〜Ｑ5 を配
置してなる量子化部２４と、各量子化器Ｑ1 〜Ｑ5 の出
力側にそれぞれ接続される複数の符号長計算回路６〜１
０からなる符号長計算部２５と、符号長計算部２５の出
力側に接続され、各符号長計算回路６〜１０の出力のう
ちの１つを選択する信号選択手段としてのセレクタ１１
と、マクロブロックスライス単位の量子化器を決定する
第１の量子化器決定回路２６と、マクロブロック単位の
量子化器を決定する第２の量子化定回路６１とが配設さ
れている。

【００４５】さらに、上記第１の量子化器決定回路２６
には、加算計算を行う加算器１２と、フリップフロップ
１３，１６又はラッチと、量子化器毎に１マクロブロッ
クスライスの符号長の累積加算計算を行い累積加算計算
の途中及び最終結果を１マクロブロック増加毎に１マク
ロブロックスライスに含まれるマクロブロックの個数Ｎ
個分を量子化器毎に格納するＳＱメモリ１４とが配設さ
れている。そして、この第１の量子化器決定回路２６内
で、累積加算計算後の上記ＳＱメモリ１４の内容が量子
化器毎に累積加算結果をＮ個の階段状に保持するように
なされている。さらに、上記ＳＱメモリ１４の出力側に
は、入力を初期値設定回路（図示せず）（端子１５ａ）
とＳＱメモリ１４の出力（端子１５ｂ）とに切換えるス
イッチ１５と、該スイッチ１５の出力を保持する保持手
段としてのフリップフロップ１６とが配置されており、
このフリップフロップ１６の出力は上記加算器１２の一
方の入力となっている。また、上記加算器１２のキャリ
ー（オーバフロー）を検出する第１のオーバフロー検出
回路３０と、ＳＱメモリ１４を制御するためのメモリ制
御回路３２とが設けられている。上記スイッチ１５，フ
リップフロップ１６及び加算器１２により、第１の累積
演算手段である第１の累積演算回路が構成されている。

【００４６】また、上記第２の量子化器決定回路６１に
は、マクロブロック単位の差分を計算する差分計算手段
としての差分計算回路２７と、マクロブロック毎に累積
加算を行う第２の累積演算手段である第２の累積加算回
路２８とが配置されている。上記差分計算回路２７は、
入力が接地（端子１７ａ）とＳＱメモリ１４の出力（端
子１７ｂ）とに切換えられるスイッチ１７と、該スイッ
チ１７の出力側に直列に接続される２つのフリップフロ
ップ１８，１９と、フリップフロップ１９の出力とフリ
ップフロップ１８の出力との減算を行う減算器２０とで
構成されている。累積加算回路２８は、加算計算を行う
加算器２１と、入力がＳＱメモリ１４の出力（端子２２
ａ）と加算器２１の出力（端子２２ｂ）とに切換えられ
るスイッチ２２と，フリップフロップ２３とで構成され
ており、上記加算器２１のキャリーを検出する第２のオ
ーバフロー検出手段としての第２のオーバフロー検出回
路３１とで構成されている。

【００４７】そして、上記各量子化器決定回路２６，６
１の外部に、各オーバフロー検出回路３０，３１とＳＱ
メモリ１４との動作を制御するメモリ制御回路３２が配
設されている。

【００４８】なお、上記実施例におけるフリップフロッ
プの代わりにラッチを設けてもよい。

【００４９】次に、本発明の量子化見積り方法につい
て、概略的に説明する。

【００５０】図１は、本発明の量子化見積り方法の基本
的なステップを示すフローチャート図である。また、図
２は、図１に示す各ステップのタイミングを説明する図
である。本実施例では、５つの量子化器Ｑ1 〜Ｑ5 につ
いて、３つのＤＣＴを１マクロブロックとし、５つのマ
クロブロック０〜４を１マクロブロックスライスとして
処理を行う例について説明する。

【００５１】図１において、“ｉ”は量子化器の番号、
“ｋ”はＤＣＴの番号、“ｊ”はマクロブロックの番号
をそれぞれ示す。まず、ステップＳＴ１で、量子化器毎
の１ＤＣＴ期間の符号長の計算を行う。すなわち、量子
化器がＮ個ある場合、Ｎ個並列に量子化器毎に１ＤＣＴ
期間の符号長の合計を演算し、次に１ＤＣＴ期間の間保
持する。この保持される計算結果を、ｌ（ｉ，ｋ）とす
る。ただし、図２には、各量子化器Ｑｉ（ｉ＝１〜５）
のデータのうちｋ番目のＤＣＴの符号長計算結果を“ｌ
ik”と略記する。

【００５２】次に、ステップＳＴ２で、マクロブロック
スライス（大ブロック）単位の量子化器決定処理を行
う。すなわち、１ＤＣＴ毎に、各量子化器から順に符号
長ｌikを読出して累積加算計算をし、累積加算結果をｍ
ｅｍ（ｉ，ｊ）（メモリ）に格納する。これは、順次直
列的に処理すればよく、並列処理を行う必要はない。こ
の累積加算計算の際、最終的にｍｅｍ（ｉ，ｊ）に階段
状に累積加算結果を残す。この点が本発明に係る量子化
見積り方法の特徴である。また、この累積加算計算の
際、オーバフローの検出を行うことにより、オーバフロ
ーの発生した量子化器の番号ｉを上記オーバフロー検出
回路３０内のレジスタに、ｑi ＝ｉとして保持する。つ
まり、マクロブロックスライス内で共通に使用する量子
化器qiを決定する。図２に示す動作タイミング図に示す
ように、上記階段状の量子化計算は、符号長計算に対し
１ＤＣＴ遅れて行われる。

【００５３】次に、ステップＳＴ３で、マクロブロック
（小ブロック）単位の量子化器決定を行う。すなわち、
オーバフローの発生した量子化器番号ｑi とｍｅｍ
（ｉ，ｊ）とに基づいて、マクロブロック単位で量子化
レベルを１段階上のレベルに置き換えて、符号長の累積
加算を行う。その際、ステップ２で階段状に残した累積
加算結果を利用することにより、この累積加算処理を極
めて簡単な処理（具体的には、差分計算を利用した形）
で実現できるのが本発明の特徴である。すなわち、後に
詳述するが、再度各小ブロック毎に符号長を逐一累積加
算する必要はない。また、この際、ステップＳＴ２にお
ける量子化器決定処理と同様に、累積加算結果のオーバ
フローを検出し、オーバフローの発生したマクロブロッ
クの番号ｊをレジスタにｑj ＝ｊとして記憶する。図２
に示す動作タイミング図では、ＤＣＴ毎の量子化器決定
は量子化計算後の１ＤＣＴで行われる。

【００５４】次に、ステップＳＴ４で、上記ステップＳ
Ｔ２及びＳＴ３で決定した量子化器ｑi ，ｑj に応じ
て、最終的な量子化器の選択を行う。

【００５５】次に、上記図１の基本的なフローチャート
の各ステップにおける具体的な処理内容について説明す
る。

【００５６】図１のステップＳＴ１における符号長の計
算の内容は、上述の図２に示すとおりである。このと
き、図７に示す量子化見積り回路７２では、量子化部２
４の各量子化器Ｑ1 〜Ｑ5 により、ＤＣＴ変換後のデー
タが量子化される。次に、符号長計算部２５の各符号長
計算回路６〜１０で、各量子化器Ｑ1 〜Ｑ5 毎の符号長
の計算が行われ、その計算結果がセレクタ１１に入力さ
れる。セレクタ１１では、量子化器Ｑ1 ，Ｑ2 ，Ｑ3 ，
Ｑ4 ，Ｑ5 の出力の順に符号長計算結果が選択されて出
力され、第１の量子化器決定回路２６に入力される。

【００５７】次に、図１のステップＳＴ２では、図３に
示す符号長の累積加算計算を行う。図３に示すメモリの
内容は、１マクロブロックスライスの累積加算後の状態
を示している。すなわち、１番目のマクロブロックの累
積加算を行う時、量子化器Ｑ1 に対してはアドレスＡ10
に記憶されているデータを用い、量子化器Ｑ2 に対して
はアドレスＡ20のデータを用い、以下同様に、量子化器
Ｑ3,Ｑ4,Ｑ5 に対してはそれぞれアドレスＡ30，Ａ40，
Ａ50のデータをそれぞれ使用する。次に、２番目のマク
ロブロックの累積加算を行う時、量子化器Ｑ1 に対して
はアドレスＡ11のデータを用い、以下同様に、量子化器
Ｑ2,Ｑ3,Ｑ4,Ｑ5 に対してそれぞれアドレスＡ21，Ａ3
1，Ａ41，Ａ51のデータをそれぞれ使用する。３番目，
４番目，５番目のマクロブロックに関しても同様に、ア
ドレスＡi2，Ａi3，Ａi4（i=3,5)のデータをそれぞれ使
用する。１番目のマクロブロックの累積加算を終了し、
２番目のマクロブロックの累積加算を開始する時、加算
前のデータの読み出しアドレスをＡ10，Ａ20，Ａ30，Ａ
40，Ａ50に設定し、加算後のデータの書き込みアドレス
をＡ11，Ａ21，Ａ31，Ａ41，Ａ51に設定する。これは、
累積加算計算のデータを用いた繰り返し動作の中で、１
番目のマクロブロックから２番目のマクロブロックに移
行する境界で、メモリ制御回路３２によりＳＱメモリ１
４のアドレス制御を変えることを意味している。このメ
モリ制御回路３２によるアドレス制御は、メモリの読み
出しアドレスを書き込みアドレスに対しマクロブロック
の変化点で１マクロブロック分遅延させるだけの制御で
あるので、極めて容易に実現でき、このメモリ制御回路
３２によるアドレス制御を行う点が本発明の大きな特徴
である。

【００５８】図３の下段の式は、量子化器Ｑi の各マク
ロブロック０〜４に対応するアドレスのデータＡi0，Ａ
i1，Ａi3，Ａi4の内容を示す。メモリのデータＡi0，Ａ
i1，Ａi2，Ａi3，Ａi4は階段状に増加するという特徴を
有する。累積加算計算の最終結果は、各量子化器Ｑ1,Ｑ
2,Ｑ3,Ｑ4,Ｑ5 に対して、それぞれデータＡ14，Ａ24，
Ａ34，Ａ44，Ａ54に残る。また、量子化器を量子化の大
きさによって予めＱ1からＱ5 に昇順又は降順にならべ
ることにより、オーバフロー検出回路を用いてオーバフ
ローなしとオーバフローありの境界となる量子化器を見
つけることができる。この場合のオーバフローは、１マ
クロブロックスライスを単位としている。図３の例で
は、量子化器Ｑ3 による量子化がオーバフローなしの最
大の量子化になり、この時の累積加算の最終結果がメモ
リの内容Ａ34として残る。

【００５９】図７に示す第１の量子化器決定回路２６内
の各機器は、セレクタ１１から入力される量子化器Ｑ1
，Ｑ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 の符号長計算結果に応じ
て、下記のように作動する。まず、スイッチ１５が端子
１５ａ側に切換えられて初期値がフリップフロップ１６
に設定される。この時の初期値は、加算器１２でオーバ
フローする上限値から符号を格納するバッファの容量値
を引いたものになる。次に、スイッチ１５が端子１５ｂ
側に切換えられて、ＳＱメモリ１４の出力側とフリップ
フロップ１６の入力側とが接続される。この状態で、加
算器１２により、セレクタ１１からのデータが量子化部
２４の各量子化器Ｑ1 〜Ｑ5 毎に順次累積加算され、途
中加算結果及び最終加算結果がＳＱメモリ１４に記憶さ
れる。また、第２のオーバフロー検出回路３０により、
加算器１２からキャリーが生じたときが検知され、デー
タのオーバフローが検出される。そして、このときの量
子化器No. （本実施例では、図３に示すＱ3 ）が記憶さ
れる。

【００６０】次に、図１のステップＳＴ３のステップで
は、図４及び図５に示すように、小ブロック（マクロブ
ロック）単位の量子化器の決定を行う。このステップで
は、１マクロブロックスライス単位のオーバフローなし
の最大となる量子化器をＱnとすると、マクロブロック
単位で量子化器Ｑi をＱi+1 に順次置き換えていき、オ
ーバフローありとオーバフローなしの境界となるマクロ
ブロックを見つける。

【００６１】図４は、小ブロック単位の量子化器決定の
動作タイミングを説明する図である。上記ステップＳＴ
２における大ブロック（マクロブロックスライス）単位
の量子化器の決定処理で、オーバフローの検出された量
子化器No. がＱ3 であったので、ここでは、各マクロブ
ロック０〜４に対し、順次量子化器No. を１つずつ繰り
上げて、そのときに累積加算される総符号長がオーバフ
ローする限界を決定する。すなわち、図４に示すよう
に、上記ステップＳＴ２の累積加算演算の結果残された
階段状のデータを利用して、Ａ34＋（Ａ40−Ａ30），Ａ
34＋（Ａ41−Ａ31），…を順次計算する。

【００６２】図５は、各マクロブロック０〜４の量子化
器No. をＱ3 からＱ4 に順次繰り上げていく際の総符号
長と、オーバフローの検出との関係を示す図である。以
下、このときの総符号長の計算結果について、具体的に
説明する。

【００６３】まず、１番目のマクロブロック（０）を量
子化器Ｑ3 からＱ4 に置き換えるためには、Ａ34＋（Ａ
40−Ａ30）の計算を行なう。

【００６４】Ａ34＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ
35＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋ｌ3d
＋ｌ3e Ａ40＝ｌ40＋ｌ41＋ｌ42 Ａ30＝ｌ30＋ｌ31＋ｌ32 であるから、 Ａ34＋（Ａ40−Ａ30）＝ｌ40＋ｌ41＋ｌ42＋ｌ33＋ｌ34
＋ｌ35＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋
ｌ3d＋ｌ3e となる。したがって、１番目のマクロブロック（０）を
量子化器Ｑ3 からＱ4 に置き換えるのと等価であること
がわかる。同様に、１，２番目のマクロブロック
（０），（１）を量子化器Ｑ3 からＱ4 に置き換えるた
めには、Ａ34＋（Ａ41−Ａ31）の計算を行なう。

【００６５】Ａ34＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ
35＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋ｌ3d
＋ｌ3e Ａ41＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44＋ｌ45 Ａ31＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ35 であるから、 Ａ34＋（Ａ41−Ａ31）＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44
＋ｌ45＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋
ｌ3d＋ｌ3e となり、１，２番目のマクロブロック（０），（１）の
量子化器をＱ3 からＱ4に置き換えるのと等価である。
同様に、１，２，３番目のマクロブロック（０），
（１），（２）の量子化器をＱ3 からＱ4 に置き換える
ためには、Ａ34＋（Ａ42−Ａ32）の計算を行う。

【００６６】Ａ34＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ
35＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋ｌ3d
＋ｌ3e Ａ42＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44＋ｌ45＋ｌ46＋ｌ
47＋ｌ48 Ａ32＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ35＋ｌ36＋ｌ
37＋ｌ38 であるから、 Ａ34＋（Ａ42−Ａ32）＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44
＋ｌ45＋ｌ46＋ｌ47＋ｌ48＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋
ｌ3d＋ｌ3e となり、１，２，３番目のマクロブロック（０），
（１），（２）の量子化器をＱ3 からＱ4 に置き換える
のと等価である。１，２，３，４番目のマクロブロック
（０），（１），（２），（３）の量子化器をＱ3 から
Ｑ4 に置き換えるためにはＡ34＋（Ａ43−Ａ33）の計算
を行う。

【００６７】Ａ34＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ
35＋ｌ36＋ｌ37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b＋ｌ3c＋ｌ3d
＋ｌ3e Ａ43＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44＋ｌ45＋ｌ46＋ｌ
47＋ｌ48＋ｌ49＋ｌ4a＋ｌ4b Ａ33＝ｌ30＋ｌ31＋ｌ32＋ｌ33＋ｌ34＋ｌ35＋ｌ36＋ｌ
37＋ｌ38＋ｌ39＋ｌ3a＋ｌ3b であるから、 Ａ34＋（Ａ43−Ａ33）＝ｌ40＋ｌ41＋ｌ42＋ｌ43＋ｌ44
＋ｌ45＋ｌ46＋ｌ47＋ｌ48＋ｌ49＋ｌ4a＋ｌ4b＋ｌ3c＋
ｌ3d＋ｌ3e となり、１，２，３，４番目のマクロブロック（０），
（１），（２），（３）の量子化器をＱ3 からＱ4 に置
き換えるのと等価である。

【００６８】結局、このような量子化見積り方法では、
４サイクルで１マクロブロックの量子化器をＱi-1 から
Ｑi に置き換えることになる。１マクロブロックスライ
スが５マクロブロックよりなる場合は、４個のマクロブ
ロックの量子化器をＱi-1 からＱi に置き換える可能性
があり、最大４×４＝１６サイクルで量子化器決定を行
うことができる。

【００６９】このとき、図７に示す量子化見積り回路７
２内の第１の量子化器決定回路２６では、メモリ制御回
路３２によるアドレス制御によって、ＳＱメモリ１４か
ら累積加算結果のデータが読み出され、差分計算回路２
７と第２の累積加算回路２８とにより、マクロブロック
単位で量子化器をＱi-1 からＱi に置き換えた場合の符
号長の累積加算結果が求められる。差分計算回路２７で
は、量子化器決定のサイクルで、スイッチ１７が端子１
７ｂ側に切換えられ、ＳＱメモリ１４の出力がフリップ
フロップ１８の入力に接続される。累積加算及びキャリ
ー検出回路２８のスイッチ２２が端子２２ａに切換えら
れると、ＳＱメモリ１４からのデータがフリップフロッ
プ２３に設定される。その後、スイッチ２２が端子２２
ｂ側に切換えられると、加算器２１の出力側がフリップ
フロップ２３の入力側に接続されて、ＳＱメモリ１４の
記憶データと差分計算回路２７の出力データとが加算さ
れる。そして、第２のオーバフロー検出回路３１によ
り、加算器２１から生じるキャリーを検出することで、
オーバフローの有無を判定する。

【００７０】例えば、Ａ34＋（Ａ40−Ａ30）を計算する
ためには、ＳＱメモリ１４からＡ40，Ａ30，Ａ34の順に
データを読み出し、Ａ34をフリップフロップ１８に取り
込むタイミングで（Ａ40−Ａ30）を計算しその結果とフ
リップフロップ２３の出力とを加算することにより、Ａ
34＋（Ａ40−Ａ30）の計算をすることができる。したが
って、小ブロック単位で使用する量子化器を決定するた
めの累積演算を行う際に、再度逐一累積加算を行う必要
はない。

【００７１】次に、図１０ａ，１０ｂ及び図１１ａ，図
１１ｂを参照しながら、本実施例で使用されるマクロブ
ロック単位の量子化レベルについて説明する。本実施例
では、図１１ｂに示すように、マクロブロックスライス
単位で量子化器を決定したままで生じる固定領域中の空
き領域を活用して、画質の向上を図ることができる。ま
た、図１０ａ及び図１０ｂは、データ圧縮処理を行う際
の、量子化レベルの時間変化を示し、横軸に示す期間ｔ
0 ，ｔ１，ｔ２，…は、１マクロブロックスライス単位
の処理期間である。図１０ａはマクロブロックスライス
単位で共通の共通の量子化レベルを有する量子化器を使
用した場合の例を示し、図１０ｂは本実施例のマクロブ
ロック単位で決定された量子化レベルを使用した場合の
例を示す。図１０ｂには、図１０ａと同じ量子化レベル
を使用した場合の量子化レベルの時間変化が破線で示さ
れている。図１０ｂに示すように、本実施例では、破線
に示す量子化レベルよりもある小ブロック分だけ１段階
高い量子化レベルでデータの圧縮を行なうことができ
る。

【００７２】次に、本実施例の量子化見積り方法と、上
記公報に開示される従来のフィードフォワード制御の量
子化見積り方法とを比較する。従来の見積り方法では、
マクロブロック単位で量子化器を決定しようとする場
合、マクロブロックスライス単位の符号長累積加算する
計算を行い結果をメモリに格納するとともに、１ＤＣＴ
又は１マクロブロック単位で量子化器Ｑn とＱn-1 の差
分を計算しメモリに格納する必要があった。したがっ
て、２つのメモリを用いてマクロブロック単位で量子化
を決定する必要があった。このため演算回数が増大す
る。しかるに、画像処理等のデータ圧縮を利用するシス
テムにおいては、特に迅速な処理が必要不可欠である。
したがって、この膨大な演算量を迅速に処理しようとす
ると、これを実施するための回路規模が大きくなり、消
費電力も大きい。それに対し、本実施例の方法では、最
初の大ブロック（マクロブロックスライス）単位で行っ
た累積演算結果を階段状に残すことで、アドレスの変更
制御だけでこの累積演算結果を利用することが可能にな
る。

【００７３】また、従来の量子化見積り方法と本発明の
量子化見積り方法とを１マクロブロックスライスの間の
演算処理回数の点で比較する。１マクロブロックスライ
スのＤＣＴ数をＬ，１マクロブロックスライスのマクロ
ブロック数をＭ，量子化器の数をＮと仮定した場合、従
来の量子化見積り方法では、量子化計算に関しては加算
回数が（Ｌ−１）×Ｎ、差分計算に関しては減算回数が
（Ｌ−１）×（Ｎ−１）、量子化器決定に関しては加算
回数が（Ｌ／Ｍ）×（Ｎ−１）となる。一方、本発明の
方法では、量子化計算に関しては加算回数が（Ｌ−１）
×Ｎ、量子化器決定に関しては減算回数がＭ−１，加算
回数がＭ−１となる。全体の加減算の回数で比較する
と、従来の方法は（Ｌ−１）×Ｎ＋（Ｌ−１）×（Ｎ−
１）＋（Ｌ／Ｍ）×（Ｎ−１）＝（Ｌ−１）×（２Ｎ−
１）＋（Ｌ／Ｍ）×（Ｎ−１）、本発明の方法は（Ｌ−
１）×Ｎ＋（Ｍ−１）×２となる。具体的には、Ｌ＝３
０，Ｍ＝５，Ｎ＝１６とすると加減演算の回数は、従来
の方法では９８９回、本発明の方法では４７２回とな
り、回数を５２％も削減することができる。単純に消費
電力が加減算の回数に比例すると仮定すると、第２の量
子化器決定方法及び量子化器決定方法で消費する電力
は、従来の方法に対し本発明の方法では５２％の削減が
できる。

【００７４】一方、従来の量子化見積り回路と本発明の
量子化見積り回路とを回路規模の点で比較すると、１マ
クロブロックスライスのＤＣＴ数をＬ，１マクロブロッ
クスライスのマクロブロック数をＭ，量子化器の数をＮ
と仮定した場合、従来の回路ではＮワードのメモリ１個
と（Ｎ−１）×Ｌワードのメモリ１個を必要とする。一
方、本発明の回路では、Ｎ×Ｍワードのメモリ１個を必
要とするのみである。具体的には、Ｌ＝３０，Ｍ＝５，
Ｎ＝１６とすると、従来回路では１６ワードのメモリと
４５０ワードのメモリを必要とするのに対し、本発明の
回路では８０ワードのメモリを必要とするのみである。
更に、従来の回路では２つのメモリを用いるため、個々
のメモリに対する制御回路を必要とするが、本発明の回
路では当然のことながら１つの制御回路でよい。すなわ
ち、本実施例の量子化見積り回路では、差分を記憶する
メモリは不要である。そして、累積加算した計算結果を
記憶するＳＱメモリ１４を累積加算の計算と量子化器決
定の両方に用いることができ、回路規模の大幅な縮小
と、低消費電力化とを図ることができる。また、メモリ
の個数が２個から１個になれば、集積化する場合のレイ
アウト設計においてフロアプランの決定が容易になり且
つレイアウト面積を縮小化できるという効果もある。

【００７５】このように、本発明の回路は、回路規模の
大幅な縮小と消費電力の大幅な低減とを同時に実現する
ことができるという特徴をもち、且つＰＶＣを始めとす
る画像処理の標準規格に対応可能であるのでその適用範
囲も広い。

【００７６】なお、本発明の量子化見積り方法を実施す
るための量子化見積り回路の構成は、上記図７に示す構
成に限定されるものではない。以下、他の構成例につい
て説明する。

【００７７】図８は量子化見積り回路７２の他の構成例
を示す。図８に示す量子化見積り回路７２の基本的な構
成は上記図７に示す構成とほぼ同じである。ただし、こ
の場合には、図７における第１の量子化器決定回路２６
内の加算器１２の代わりに、減算器２９が配設され、第
１のオーバフロー検出回路３０により減算器２９からの
ボローが検出される。また、図８に示す第２の累積演算
回路２８には、図７に示す加算器２１の代わりに減算器
３３が配設され、第２のオーバフロー検出回路３１によ
り減算器３３からのボローが検出される。その他の構成
は、上記図７に示す構成と同じである。そして、累積減
算計算後の上記ＳＱメモリー１４の内容として、各量子
化器Ｑ1 〜Ｑ5 毎にＮ個の階段状に累積減算結果を記憶
するように構成されている。

【００７８】また、図９は、量子化見積り回路のもう１
つの構成例を示す。図９に示す構成では、累積演算回路
５１の中に、図７に示す第１の累積演算回路と第２の累
積演算回路２８の機能とが共通化されて組み込まれてい
る。

【００７９】なお、図９において、量子化器決定回路６
３は第１の及び第２の量子化器決定回路として機能す
る。そして、累積演算回路５１内には、累積加算計算を
行う加器４０と、フリップフロップ４１と、ＳＱメモリ
４２と、スイッチ４３と、フリップフロップ４４と、ス
イッチ４５とが配置されている。ここで、加算器４０
は、図７に示す加算器１２及び加算器２１の機能を果た
し、スイッチ４３は図７に示すスイッチ１５及びスイッ
チ２２の機能を果たし、フリップフロップ４４は図７に
示すフリップフロップ１６及びフリップフロップ２３の
機能を果たす。言い換えると、２つの加算器等が一つの
加算器等で共通化されていることを意味する。

【００８０】また、上記差分計算回路５２には、フリッ
プフロップ４７，４８と減算器４９とが配設されてい
る。また、セレクタ１１の出力と量子化器決定回路６３
内の差分計算回路５２の出力とを交互に加算器４０の入
力に接続するよう切換えるスイッチ５０が配設されてい
る。そして、オーバフロー検出回路５５により、大ブロ
ック単位の量子化器を決定するための累積演算時及び小
ブロック単位の量子化器を決定するための累積演算時に
加算器４０からのキャリーが検出される。

【００８１】図９に示す量子化見積り回路においては、
１つの量子化器決定回路６３により、第１の量子化器決
定回路と第２の量子化器決定回路とが兼用されているの
で、上記図７に示す構成よりもさらに回路規模を縮小す
ることができる利点がある。

【００８２】なお、図９に示す構成において、加算器４
０を減算器に置き換えても同様の効果を発揮しうること
はいうまでもない。

【００８３】なお、上記実施例では、本発明の量子化見
積り方法をＤＶＣのデータ圧縮装置に適用した例につい
て説明したが、本発明はかかる実施例に限定されるもの
ではない。すなわち、一般的にフィードフォワード制御
で符号長を見積もって量子化器を決定するようにしたシ
ステムにおいて、大ブロック単位の量子化器を決定した
ときに生じる固定領域中の空き領域を活用してさらにデ
ータの質を向上させるべく、広く一般的に適用されるも
のである。また、量子化レベルを１段階毎ではなく２段
階ごとに変化させる方式がある場合にも、大ブロック単
位で量子化を決定した後、各小ブロックに対する量子化
レベルを２段階ずつ高くして累積演算を行う際にも、同
様に適用しうる。その場合、例えば図６に示す量子化器
決定処理において、Ａ34＋Ａ50−Ａ30，Ａ34＋Ａ51−Ａ
31，…という計算を順次行なうことで、各小ブロックに
使用する量子化器を２段階上の量子化レベルを有する量
子化器に置き換えたときの累積演算結果が容易に得られ
る。

【００８４】

【発明の効果】請求項１又は４によれば、データ圧縮の
ための量子化見積り方法としてまず、各小ブロック単位
の符号長を累積演算して、累積演算の途中結果及び最終
結果を階段状に記憶しながら、大ブロックで共通に使用
可能な量子化器を決定した後、さらに各小ブロック毎に
量子化レベルの高い量子化器に置き換えた時の総符号長
に基づいて最適な量子化器を決定する際、階段状に記憶
された累積演算の途中結果及び最終結果を利用するよう
にしたので、再度累積演算を逐一行う手間を省くことが
でき、よって、量子化見積りを迅速に行うことができ
る。

【００８５】請求項２によれば、大ブロック単位の量子
化器決定の際、オーバフローが検出された量子化器の量
子化レベルよりも１段階低い量子化器に決定するように
したので、大ブロック単位で共通の量子化器を使用した
場合の総符号長の与えられた領域に対する空き領域を特
に小さくすることができる。

【００８６】請求項３によれば、小ブロック単位の量子
化器決定の際、各小ブロックに使用する量子化器を１段
階上の量子化器に置き換えたときの総符号長に基づき最
適な量子化器を決定するようにしたので、大ブロック単
位で共通の量子化器を使用した場合の総符号長の与えら
れた領域に対する空き領域をさらに埋めて、最も効率よ
いデータの圧縮を行なうことができる。

【００８７】請求項５によれば、大ブロック単位の量子
化器決定のための累積演算の際、メモリの読出しアドレ
スを書き込みアドレスに対して上記マクロブロックの変
化点で１ＤＣＴ期間だけ遅延させるようにしたので、簡
単なアドレス制御だけで累積演算の途中結果及び最終結
果を階段状にメモリに記憶させることができ、よって、
制御の簡易迅速化を図ることができる。

【００８８】請求項６によれば、請求項３の方法をＤＶ
Ｃのデータ圧縮に採用したので、高速性と画像の質の維
持との両立が要求されるＤＶＣのデータ圧縮に適用した
量子化見積り方法の提供を図ることができる。

【００８９】請求項７，８又は１０によれば、第１の量
子化器決定回路，第２の量子化器決定回路等によって、
最適な量子化器を小ブロック単位で選択しうる量子化見
積り装置を構成することができ、回路規模の大幅な縮小
と動作の高速化と消費電力の大幅な低下を同時に実現す
ることができるという効果が得られる。

【００９０】請求項９又は１１によれば、第１の量子化
器決定回路と第２の量子化器決定回路とで、加算器又は
減算器，フリップフロップ等の回路要素を共有するよう
にしたので、回路構成の簡素化を図ることができる。

【００９１】請求項１２によれば、第１の量子化器決定
回路及び第２の量子化器決定回路でオーバフローを生じ
た量子化器を保持するのにレジスタを用い、かつこのレ
ジスタをオーバフロー検出回路内に組み込んだので、回
路構成の簡素化を図ることができる。

【００９２】請求項１３によれば、請求項７をＤＶＣの
画像処理装置に使用されるデータ圧縮装置に適用するよ
うにしたので、高速性と画像の質の維持との両立が要求
されるＤＶＣのデータ圧縮装置に適用した量子化見積り
装置の提供を図ることができる。

【００９３】請求項１４によれば、小ブロック単位の量
子化器決定のための累積演算の際、メモリの読出しアド
レスを書き込みアドレスに対して小ブロックの変化点で
１ＤＣＴ期間だけ遅延させるようにしたので、簡単なア
ドレス制御だけで累積演算の途中結果及び最終結果を階
段状にメモリに記憶させることができ、よって、制御の
簡易迅速化を図ることができる。

【図面の簡単な説明】

【図１】実施例に係る量子化見積り方法のフローチャー
ト図である。

【図２】実施例における量子化見積り回路の動作タイミ
ング図である。

【図３】実施例におけるＳＱメモリに記憶されている階
段状の累積演算結果の内容を示す図である。

【図４】実施例における第２の量子化器決定回路の動作
タイミング図である。

【図５】実施例における第２の量子化器決定回路による
量子化決定作業を説明する図である。

【図６】実施例に係る画像データ圧縮装置の概略構成を
示すブロック図である。

【図７】加算器を用いて累積演算を行うようにした実施
例に係る量子化見積り回路の電気回路図である。

【図８】加算器を用いて累積演算を行うようにした実施
例に係る量子化見積り回路の電気回路図である。

【図９】第１の量子化器決定回路と第２の量子化器決定
回路とを１つの量子化器決定回路内に組み込んだ実施例
に係る量子化見積り回路の電気回路図である。

【図１０】マクロブロック単位で共通の量子化器を使用
する場合の量子化レベルの時間変化及び実施例における
小ブロック単位で決定した量子化器を使用する場合の量
子化レベルの時間変化を示す図である。

【図１１】マクロブロック単位で共通の量子化器を使用
する場合の個定領域中の空き領域及び実施例における小
ブロック単位で決定した量子化器を使用する場合の固定
領域中の空き領域を示す図である。

【図１２】ＤＶＣにおけるＤＣＴ化された成分の量子化
と帯域との関係を示す図である。

【図１３】従来の公報に開示される画像データ圧縮装置
の量子化見積り回路の電気回路図である。

【符号の説明】

１１ セレクタ（信号選択手段） １２ 加算器 １３ フリップフロップ １４ ＳＱメモリ（記憶手段） １５ スイッチ １６ フリップフロップ（保持手段） １７ スイッチ １８ フリップフロップ １９ フリップフロップ ２０ 減算器 ２１ 加算器 ２２ スイッチ ２３ フリップフロップ（保持手段） ２４ 量子化部 ２５ 符号長計算部 ２６ 第１の量子化器決定回路 ２７ 差分計算回路 ２８ 第２の累積加算回路 ２９ 減算器 ３０ 第１のオーバフロー検出回路 （第１のオーバフロー検出手段） ３１ 第２のオーバフロー検出回路 （第２のオーバフロー検出手段） ３２ メモリ制御回路 ３３ 減算器 ６１ 第２の量子化器決定回路 ７１ ＤＣＴ回路 ７２ 量子化見積り回路 ７３ バッファメモリ ７４ 量子化回路 ７５ 可変長符号化回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/41 Ｂ 7/30

Claims (14)

【特許請求の範囲】
1. 【請求項１】 量子化レベルの低いものから順に配置さ
   れたＭ個の量子化器を用い、符号化される複数のデータ
   を小ブロック及びＮ個の上記小ブロックよりなる大ブロ
   ックに区画して、上記小ブロック単位で量子化器の選択
   を決定するデータ圧縮のための量子化見積り方法であっ
   て、 上記各量子化器ｉ（ｉ＝１〜Ｍ）毎に、各小ブロックｊ
   （＝０〜N-1 ）単位の符号長を算出する第１のステップ
   と、 上記各量子化器ｉ毎に上記ステップで求めた各小ブロッ
   クｊ単位の符号長を累積演算する作業を量子化レベルの
   低い方から順次行い、各小ブロックｊ毎に符号長の累積
   演算の途中結果Ａ（i,0 ）〜Ａ（i,N-2 ）及び最終結果
   Ａ（i,N-1 ）としてＮ個の階段状にメモリに記憶しなが
   ら上記大ブロックにおける総符号長の演算を行い、オー
   バフローが生じない範囲で大ブロック単位で共通に使用
   する量子化器を決定する第２のステップと、 上記階段状に残された累積演算結果を利用して、上記各
   小ブロックｊ毎に上記第２のステップで決定された量子
   化器からそれよりも上の量子化レベルを有する量子化器
   に順次置き換えたときの総符号長の演算を行い、オーバ
   フローが生じない範囲で置き換え可能な最大個数の量子
   化器を小ブロック単位で決定する第３のステップと、 上記大ブロックにおける総符号長がオーバフローしない
   範囲で最適の量子化器を小ブロック単位で選択する第４
   のステップとを備えていることを特徴とするデータ圧縮
   のための量子化見積り方法。
2. 【請求項２】 請求項１記載のデータ圧縮のための量子
   化見積り方法において、 上記第２のステップでは、上記大ブロックにおける総符
   号長の演算を行う間にオーバフローが発生した量子化器
   の番号qiを保持しながら、当該量子化器qiよりも１段階
   低い量子化レベルを有する量子化器qi-1を大ブロック単
   位で共通に使用可能な量子化器として決定することを特
   徴とするデータ圧縮のための量子化見積り方法。
3. 【請求項３】 請求項２記載のデータ圧縮のための量子
   化見積り方法において、 上記第３のステップでは、オーバフローが生じた量子化
   器qiを使用するときの各小ブロックｊまでの累積演算結
   果Ａ（qi,J）とオーバフローが生じない限界の量子化器
   qi-1を使用するときの当該小ブロックｊまでの累積演算
   結果Ａ（qi-1,j）との差分Ａ（qi,j）−Ａ（qi-1,j）を
   順次演算し、この各差分Ａ（qi,j）−Ａ（qi-1,j）とオ
   ーバフローが生じない限界の量子化器qi-1における最終
   累積演算結果Ａ（qi-1,N-1）との和に基づいて、上記各
   小ブロックｊに使用する量子化器を上記量子化器qi-1か
   らそれよりも１段階上の量子化レベルを有する量子化器
   qiに順次置き換えたときの総符号長の演算を行い、最初
   にオーバフローを生じた小ブロックqjを保持して、オー
   バフローが生じない限界となる小ブロックqj-1を決定
   し、 上記第４のステップでは、小ブロック０〜qj-1について
   は量子化器qi-1を選択し、上記小ブロックqj〜N-1 につ
   いては量子化器qiを選択することを特徴とするデータ圧
   縮のための量子化見積り方法。
4. 【請求項４】 請求項１記載のデータ圧縮のための量子
   化見積り方法において、 上記第２のステップにおける累積演算は、加算または減
   算のいずれか一方により行うことを特徴とするデータ圧
   縮のための量子化見積り方法。
5. 【請求項５】 請求項１記載のデータ圧縮のための量子
   化見積り方法において、 上記第２のステップにおける累積演算時、各小ブロック
   ｊ毎に符号長の累積演算の途中の結果Ａ（i,0 ）〜Ａ
   （i,N-2 ）及び最終の結果Ａ（i,N-1 ）としてＮ個の階
   段状に記憶する際、上記メモリの読出しアドレスを書き
   込みアドレスに対し小ブロックの変化点で１小ブロック
   分だけ遅延させるアドレス制御を行なうことを特徴とす
   るデータ圧縮のための量子化見積り方法。
6. 【請求項６】 請求項３記載のデータ圧縮のための量子
   化見積り方法において、 上記データ圧縮は、上記小ブロックとしてのマクロブロ
   ック及び上記大ブロックとしてのマクロブロックスライ
   スの概念を有するデジタルビデオカセットレコーダの画
   像処理の際に行われることを特徴とするデータ圧縮のた
   めの量子化見積り方法。
7. 【請求項７】 データ圧縮装置に配置され、符号化され
   る複数のデータを小ブロック及びＮ個の小ブロックより
   なる大ブロックに区画して、小ブロック単位で量子化レ
   ベルを決定するようにしたデータ圧縮装置の量子化見積
   り回路であって、 量子化レベルの低いものから順に配置されたＭ個の量子
   化器と、 上記各量子化器ｉ（ｉ＝１〜Ｍ）にそれぞれ接続され、
   各量子化器ｉ毎に上記各小ブロックｊ（＝０〜N-1 ）単
   位で符号長を算出する符号長計算回路と、 該各符号長計算回路に接続され、上記各符号長計算回路
   で計算された上記符号長の信号のうちいずれか１つを選
   択して出力する信号選択回路と、 該信号選択回路で選択された各小ブロックにおける符号
   長の信号を受けて、上記大ブロックで共通に使用可能な
   最大の量子化レベルを有する量子化器を決定する第１の
   量子化器決定回路と、 上記第１の量子化器決定回路で決定された上記大ブロッ
   クで共通に使用可能な最大の量子化器よりも１つ上の量
   子化レベルを有する量子化器を使用可能な小ブロックを
   決定する第２の量子化器決定回路とを備え、 上記第１の量子化器決定回路は、 上記信号選択回路に接続され、上記各量子化器ｉ毎に上
   記ステップで求めた各小ブロックｊにおける符号長を累
   積演算する作業を量子化レベルの低い方から順次行っ
   て、上記大ブロックにおける総符号長を算出する第１の
   累積演算手段と、 上記第１の累積演算手段による上記各小ブロックｊ毎の
   符号長の累積演算の途中結果Ａ（i,0 ）〜Ａ（i,N-2 ）
   及び最終結果Ａ（i,N-1 ）としてＮ個の階段状に記憶す
   る記憶手段と、 上記第１の累積演算手段に接続され、上記大ブロックに
   おける総符号長がオーバフローするときを検出する第１
   のオーバフロー検出手段と、 上記第１のオーバフロー検出装置に接続され、オーバフ
   ローが発生した量子化器の番号qiを保持する第１の保持
   手段とを備えており、 上記第２の量子化器決定回路は、 上記記憶保持手段及び第１の保持手段に接続され、オー
   バフローが生じた量子化器qiにおける各小ブロックｊま
   での累積演算結果Ａ（qi,J）とオーバフローが生じない
   限界の量子化器Ｑi-1 における当該小ブロックｊまでの
   累積演算結果Ａ（qi-1,j）との差分Ａ（qi,j）−Ａ（qi
   -1,j）を計算する差分計算手段と、 該差分計算回路に接続され、上記差分Ａ（qi,j）−Ａ
   （qi-1,j）とオーバフローが生じない限界の量子化器qi
   -1における最終累積演算結果Ａ（qi-1,N-1）との和に基
   づいて、各小ブロックｊに使用する量子化器を上記量子
   化器qi-1からそれよりも１段階上の量子化レベルを有す
   る量子化器qiに順次置き換えたときの総符号長を演算す
   る第２の累積演算手段と、 上記第２の累積演算手段に接続され、上記第２の累積演
   算手段で演算される総符号長がオーバフローするときを
   検出する第２のオーバフロー検出手段と、 上記第２のオーバフロー検出手段に接続され、オーバフ
   ローが生じたときの小ブロックの番号qjを保持する第２
   の保持手段とを備えていることを特徴とするデータ圧縮
   装置の量子化見積り回路。
8. 【請求項８】 請求項７記載のデータ圧縮装置の量子化
   見積り回路において、 上記第１の量子化器決定回路は、上記信号選択回路に接
   続される第１の加算器と、該第１の加算器に接続される
   第１のフリップフロップと、該第１のフリップフロップ
   に接続され上記記憶手段として機能するＳＱメモリと、
   初期値設定装置と、入力側が上記メモリと上記初期値設
   定装置とに交互に切り換えられるスイッチと、該スイッ
   チ及び上記第１の加算器間に介設される第２のフリップ
   フロップと、上記第１の加算器に接続され上記第１の加
   算器におけるキャリーを検出する第１のオーバフロー検
   出手段としての第１のオーバフロー検出回路とを有し、
   上記第１の累積演算手段は、上記第１の加算器，上記第
   １のフリップフロップ，上記初期値設定装置，上記スイ
   ッチ及び上記第２のフリップフロップで構成されてお
   り、 上記第２の量子化器決定回路の上記差分計算手段は、上
   記第１の量子化器決定回路の上記ＳＱメモリ及びグラウ
   ンドに接続され両者からの信号を交互に切り換えて出力
   するスイッチと、該スイッチに接続される第３のフリッ
   プフロップと、該第３のフリップフロップに接続される
   第４のフリップフロップと、上記第３及び第４のフリッ
   プフロップに接続され上記第３及び第４のフリップフロ
   ップの出力の差を計算する減算器とで構成されており、 上記第２の量子化器決定回路内の第２の累積演算手段
   は、上記減算器に接続される第２の加算器と、上記ＳＱ
   メモリ及び上記第２の加算器に接続され両者からの信号
   を交互に切り換えて出力する第２のスイッチと、該第２
   のスイッチ及び上記第２の加算器間に介設される第５の
   フリップフロップとで構成されており、 上記第２のオーバフロー検出手段は上記第２の加算器に
   接続され上記第２の加算器からのキャリーを検出するよ
   うに構成されていることを特徴とするデータ圧縮装置の
   量子化見積り回路。
9. 【請求項９】 請求項８記載のデータ圧縮装置の量子化
   見積り回路において、 上記第１の加算器及び第２の加算器と、上記第１のスイ
   ッチ及び第２のスイッチと、上記第２のフリップフロッ
   プ及び第５のフリップフロップとは、いずれも共通化さ
   れていることを特徴とするデータ圧縮装置の量子化見積
   り回路。
10. 【請求項１０】 請求項７記載のデータ圧縮装置の量子
    化見積り回路において、 上記第１の量子化器決定回路は、上記信号選択回路に接
    続される第１の減算器と、該第１の減算器に接続される
    第１のフリップフロップと、該第１のフリップフロップ
    に接続され上記記憶手段として機能するＳＱメモリと、
    初期値設定装置と、入力側が上記メモリと上記初期値設
    定装置とに交互に切り換えられるスイッチと、該スイッ
    チ及び上記第１の減算器間に介設される第２のフリップ
    フロップと、上記第１の減算器に接続され上記第１の減
    算器からのボローを検出する第１のオーバフロー検出手
    段としての第１のオーバフロー検出回路とを有し、上記
    第１の累積演算手段は、上記第１の減算器，上記第１の
    フリップフロップ，上記初期値設定装置，上記スイッチ
    及び上記第２のフリップフロップで構成されており、 上記第２の量子化器決定回路の上記差分計算手段は、上
    記第１の量子化器決定回路の上記ＳＱメモリ及びグラウ
    ンドに接続され両者からの信号を交互に切り換えて出力
    するスイッチと、該スイッチに接続される第３のフリッ
    プフロップと、該第３のフリップフロップに接続される
    第４のフリップフロップと、上記第３及び第４のフリッ
    プフロップに接続され上記第３及び第４のフリップフロ
    ップの出力の差を計算する第２の減算器とで構成されて
    おり、 上記第２の量子化器決定回路内の第２の累積演算手段
    は、上記第２の減算器に接続される第３の減算器と、上
    記ＳＱメモリ及び上記第３の減算器に接続され両者から
    の信号を交互に切り換えて出力する第２のスイッチと、
    該第２のスイッチ及び上記第３の減算器間に介設される
    第５のフリップフロップとで構成されており、 上記第２のオーバフロー検出手段は上記第３の減算器に
    接続され上記第３の減算器からのボローを検出するよう
    に構成されていることを特徴とするデータ圧縮装置の量
    子化見積り回路。
11. 【請求項１１】 請求項１０記載のデータ圧縮装置の量
    子化見積り回路において、 上記第１の減算器及び第３の減算器と、上記第１のスイ
    ッチ及び第２のスイッチと、上記第２のフリップフロッ
    プ及び第５のフリップフロップとは、いずれも共通化さ
    れていることを特徴とするデータ圧縮装置の量子化見積
    り回路。
12. 【請求項１２】 請求項７記載のデータ圧縮装置の量子
    化見積り回路において、 上記第１，第２の保持手段はいずれもレジスタで構成さ
    れ、該各レジスタは、上記第１，第２オーバフロー検出
    手段とともに１つの回路内にそれぞれ内蔵されているこ
    とを特徴とするデータ圧縮装置の量子化見積り回路。
13. 【請求項１３】 請求項７記載のデータ圧縮装置の量子
    化見積り回路において、 上記データ圧縮装置は、小ブロックとしてのマクロブロ
    ックと大ブロックとしてのマクロブロックスライスとい
    う概念を有するデジタルビデオカセットレコーダの画像
    処理装置に使用されるものであることを特徴とするデー
    タ圧縮装置の量子化見積り回路。
14. 【請求項１４】 請求項７記載のデータ圧縮装置の量子
    化見積り回路において、 上記第１の量子化器決定回路の第１オーバフロー検出装
    置及び記憶手段と、上記第２の量子化器決定回路の第２
    オーバフロー検出装置とに接続され、上記記憶手段のア
    ドレスを制御するメモリ制御回路をさらに備え、 上記メモリ制御回路は、上記第１の累積演算手段による
    総符号長の演算時、各小ブロックまでの符号長の累積演
    算を行った後、記憶手段の読出しアドレスを書き込みア
    ドレスに対し上記小ブロックの変化点で１ＤＣＴ期間だ
    け遅延させるように制御することを特徴とするデータ圧
    縮装置の量子化見積り回路。