JPH07335868A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07335868A JPH07335868A JP12753194A JP12753194A JPH07335868A JP H07335868 A JPH07335868 A JP H07335868A JP 12753194 A JP12753194 A JP 12753194A JP 12753194 A JP12753194 A JP 12753194A JP H07335868 A JPH07335868 A JP H07335868A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- emitter
- potential
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バイポーラ型でノーマ
リ・オフ型の縦型パワー素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar type normally-off type vertical power device.
【０００２】[0002]
【従来の技術】本発明に関連した従来技術として、まず
雑誌ＩＥＥＥエレクトロン・デバイス・レターズに掲載
されたトレンチ・ｊ−ＭＯＳトランジスタ(“Character
isticsof Trench j-MOS Power Transistors" BERNARD
A. MacIVER. STEPHEN J. VALERI,KAILASH C. JAIN, JAM
ES C. ERSKINE, REBECCA ROSSEN, IEEE ELECTRON DEVIC
ELETTERS, VOL.10, NO.8, p.380-382, AUGUST 1989）を
紹介する。図２１〜図２３は、上記文献に記載されてい
た素子構造を示す図であり、図２１は素子の表面構造
図、図２２および図２３は、それぞれ図２１中の線分Ａ
−Ａ′ないし線分Ｂ−Ｂ′で切り出し、それぞれの矢印
の方向に見た断面図である。2. Description of the Related Art As a prior art related to the present invention, first, a trench j-MOS transistor ("Character" published in IEEE Electron Device Letters magazine is published.
isticsof Trench j-MOS Power Transistors "BERNARD
A. MacIVER. STEPHEN J. VALERI, KAILASH C. JAIN, JAM
ES C. ERSKINE, REBECCA ROSSEN, IEEE ELECTRON DEVIC
ELETTERS, VOL.10, NO.8, p.380-382, AUGUST 1989) are introduced. 21 to 23 are diagrams showing the element structure described in the above document, FIG. 21 is a surface structure diagram of the element, and FIGS. 22 and 23 are line segments A in FIG. 21, respectively.
FIG. 3 is a cross-sectional view taken along line A-B 'or line segment B-B' and viewed in the direction of the arrows.
【０００３】はじめに構造を説明する。半導体はシリコ
ンである。図中、番号８１は基板であるｎ+型ドレイン
領域、８２はｎ型のチャネル領域、８３はｎ+型ソース
領域である。８４は絶縁膜、８５は導電性多結晶シリコ
ンからなるゲート電極、８６は層間絶縁膜である。以
下、８４、８５、８６を併せて「絶縁ゲート」８７と呼
ぶことにする。絶縁ゲート８７は基板の表面から側壁を
垂直に掘り込まれた溝の内部に形成されており、底部は
ドレイン領域８１に達している。８８はｐ型領域で、チ
ャネル領域中に形成され、絶縁ゲート８７の近くに設け
られている。９３はソース電極である金属で、ソース領
域８３とオーミックコンタクトしている。９５はゲート
電極８５にオーミックコンタクトする電極金属で、以下
「ＭＯＳゲート」と呼ぶ。９８はｐ型領域８８とオーミ
ックコンタクトする電極金属で、以下「接合ゲート」と
呼ぶことにする。９１はドレイン電極であり、ドレイン
領域８１とオーミックコンタクトする金属である。ドレ
イン電極９１は上記の文献には明示されていなかった
が、理解を容易にするために付加した。上記の文献に示
された素子では、チャネル領域８２の比抵抗は０.９８
Ω−ｃｍで、これは不純物濃度にして約５×１０15ｃｍ
3に相当する。図２３中に示すチャネル長Ｌは６μｍ、
チャネル厚みａは３μｍ、絶縁ゲート自身の厚みｂは２
μｍである。First, the structure will be described. The semiconductor is silicon. In the figure, reference numeral 81 is an n + type drain region which is a substrate, 82 is an n type channel region, and 83 is an n + type source region. Reference numeral 84 is an insulating film, 85 is a gate electrode made of conductive polycrystalline silicon, and 86 is an interlayer insulating film. Hereinafter, 84, 85 and 86 will be collectively referred to as “insulated gate” 87. The insulated gate 87 is formed inside a groove in which a sidewall is dug vertically from the surface of the substrate, and the bottom reaches the drain region 81. A p-type region 88 is formed in the channel region and is provided near the insulated gate 87. Reference numeral 93 is a metal which is a source electrode and is in ohmic contact with the source region 83. Reference numeral 95 denotes an electrode metal which makes ohmic contact with the gate electrode 85, and is hereinafter referred to as "MOS gate". Reference numeral 98 is an electrode metal which makes ohmic contact with the p-type region 88, and will be referred to as a "junction gate" hereinafter. Reference numeral 91 denotes a drain electrode, which is a metal that makes ohmic contact with the drain region 81. The drain electrode 91 was not specified in the above document, but was added for easy understanding. In the device shown in the above document, the specific resistance of the channel region 82 is 0.98.
Ω-cm, which is an impurity concentration of about 5 × 10 15 cm
Equivalent to 3 . The channel length L shown in FIG. 23 is 6 μm,
The channel thickness a is 3 μm, and the thickness b of the insulated gate itself is 2
μm.
【０００４】次に、この素子の動作を説明する。ドレイ
ン電極９１には正の電位が印加され、ソース電極９３は
接地（０Ｖ）される。この素子はＭＯＳゲートと接合ゲ
ートという２つの制御電極をもつ四端子素子である。ま
た、両者を接続して三端子素子として使用することもで
きる。三端子素子として駆動した場合の電流・電圧特性
を上記の文献から引用して図２４に示す。図２４には両
ゲート電位を−１６〜０Ｖまで、２Ｖ刻みで印加した時
の特性曲線を示している。素子はノーマリ・オン型であ
り、ゲートの負電位が強いほど主電流は抑制される。ま
た、四端子素子としての電流・電圧特性を、同じく前記
文献から引用して図２５に示す。これはＭＯＳゲートの
電位を固定し、接合ゲートの電位を変化させた場合の図
である。同図にはＭＯＳゲートに＋１６Ｖを印加した場
合と、−１６Ｖを印加した場合を同時に示している。Ｍ
ＯＳゲートに正電位を印加した場合、非常に低いオン抵
抗を示す。これは、図２３の絶縁ゲート膜界面に誘起さ
れた蓄積層が、ｎ+型ドレイン領域８１とｎ+型ソース領
域８３をつなぐ導電路となるからである。この時、接合
ゲートの電位は、電流・電圧特性に顕著な影響は及ぼさ
ない。ＭＯＳゲートに負電位を印加した場合、電流・電
圧特性は接合ゲートに与える電位によって変化する。図
２５には接合ゲートに−３.５〜０Ｖまで、０.５Ｖ刻み
で印加した時の特性曲線を示している。この状態におけ
る動作機構を簡単に説明する。まず接合ゲートが０Ｖで
ある場合、特性曲線の線形領域、すなわちドレイン電位
が低い領域においては、ＭＯＳゲートに負電位を印加し
た時点で絶縁ゲート８７近傍のチャネル領域８２には空
乏層が形成され、そこで発生した正孔によってゲート絶
縁膜界面には反転層が形成される。反転層の存在はゲー
ト電極からの電界を遮蔽する。そのために空乏層の広が
り具合はＪＦＥＴの場合と異なり、一定の範囲にとどま
る。その値は、前述の文献におけるデータから換算する
と片側約０.４μｍで、チャネル領域には差し引き２μ
ｍ程度の中性領域が残る。主電流はチャネル内に残った
中性領域を流れる。そしてドレイン電位が高くなるとチ
ャネル領域は通常の長チャネルＪＦＥＴと同様ピンチオ
フ状態となり、電流値は飽和する。次に接合ゲートに負
電位、すなわち逆バイアスを印加してゆくと、ｐ型領域
８８からの空乏層が、ｐ型領域８８に近接する絶縁ゲー
トに到達する。すると絶縁膜界面の反転層の正孔の一部
がｐ型領域８８へと流れ、絶縁膜界面の電位は接合ゲー
トの電位に影響されるようになる。これによってチャネ
ル領域の空乏領域は広がり、チャネル領域内の導電路は
狭まって主電流が減少する。上記の文献によれば、この
素子構造の主な利点は、四端子素子として使用したと
き、（１）オン抵抗が低い、（２）接合ゲートによる相
互コンダクタンスが高い、（３）ブロッキング・ゲイン
が高い、（４）スイッチング速度が速い、（５）三端子
素子としても動作する、などである。Next, the operation of this element will be described. A positive potential is applied to the drain electrode 91, and the source electrode 93 is grounded (0V). This device is a four-terminal device having two control electrodes, a MOS gate and a junction gate. Further, both can be connected and used as a three-terminal element. The current-voltage characteristics when driven as a three-terminal element are shown in FIG. FIG. 24 shows a characteristic curve when both gate potentials are applied in steps of 2V from -16 to 0V. The element is a normally-on type, and the stronger the negative potential of the gate, the more the main current is suppressed. The current-voltage characteristics of the four-terminal element are also shown in FIG. This is a diagram when the potential of the MOS gate is fixed and the potential of the junction gate is changed. In the figure, the case where + 16V is applied to the MOS gate and the case where -16V is applied are shown at the same time. M
When a positive potential is applied to the OS gate, it shows a very low on-resistance. This is because the storage layer induced at the interface of the insulated gate film in FIG. 23 becomes a conductive path connecting the n + type drain region 81 and the n + type source region 83. At this time, the potential of the junction gate does not significantly affect the current / voltage characteristics. When a negative potential is applied to the MOS gate, the current / voltage characteristics change depending on the potential applied to the junction gate. FIG. 25 shows a characteristic curve when a voltage of −3.5 to 0 V is applied to the junction gate in 0.5 V steps. The operating mechanism in this state will be briefly described. First, when the junction gate is 0 V, in the linear region of the characteristic curve, that is, in the region where the drain potential is low, a depletion layer is formed in the channel region 82 near the insulated gate 87 when a negative potential is applied to the MOS gate, The holes generated there form an inversion layer at the interface of the gate insulating film. The presence of the inversion layer shields the electric field from the gate electrode. Therefore, the extent of expansion of the depletion layer is different from that of the JFET and remains within a certain range. The value is about 0.4 μm on one side when converted from the data in the above-mentioned literature, and 2 μ is deducted from the channel region.
A neutral area of about m remains. The main current flows through the remaining neutral region in the channel. Then, when the drain potential becomes high, the channel region is in a pinch-off state like a normal long channel JFET, and the current value is saturated. Next, when a negative potential, that is, a reverse bias is applied to the junction gate, the depletion layer from the p-type region 88 reaches the insulated gate close to the p-type region 88. Then, some of the holes in the inversion layer at the insulating film interface flow into the p-type region 88, and the potential at the insulating film interface is affected by the potential at the junction gate. This widens the depletion region in the channel region, narrows the conductive path in the channel region, and reduces the main current. According to the above documents, the main advantages of this device structure are (1) low on-resistance, (2) high mutual conductance due to junction gate, and (3) blocking gain when used as a four-terminal device. High, (4) fast switching speed, (5) it also operates as a three-terminal element, etc.
【０００５】しかし、この素子には以下のような限界が
ある。まず、この素子構造は高耐圧化に適していない。
先にも述べたように、この素子構造のオン抵抗が低い理
由は、絶縁ゲートがｎ+型のソース領域とｎ+型の基板の
両方に接しており、両者をゲート絶縁膜に沿って形成さ
れる蓄積層で連絡するためである。文献における素子の
設計耐圧は６０Ｖであったが、この構造をより耐圧の高
い素子に拡張しようとすると、絶縁ゲートがｎ+ドレイ
ン領域に接しているこの構造は不可能になる。次に、こ
の素子は本質的に四端子素子であり、必然的に駆動方法
が煩雑になることを免れない。もちろん上述したごと
く、接合ゲートとＭＯＳゲートをつなぎ合わせて三端子
素子として使うこともできるが、図２４、図２５を比較
して見ればわかるように三端子モードでは、利点である
低いオン抵抗を得られない。さらに、この素子はノーマ
リ・オン特性であり、制御信号を与えないときに主電流
が流れてしまう。よって、この素子を使う装置は別途電
流遮断装置を設けるなど、安全性を確保するために注意
を払わなければならない。However, this element has the following limitations. First, this device structure is not suitable for high breakdown voltage.
As described above, the reason for the low on-resistance of this device structure is that the insulated gate is in contact with both the n + type source region and the n + type substrate, and both are formed along the gate insulating film. This is for contacting the storage layer. The design withstand voltage of the device in the literature was 60 V, but if this structure is extended to a device with a higher withstand voltage, this structure in which the insulated gate is in contact with the n + drain region becomes impossible. Next, this element is essentially a four-terminal element, and the driving method inevitably becomes complicated. Of course, as described above, the junction gate and the MOS gate can be connected together to be used as a three-terminal element, but as can be seen by comparing FIGS. 24 and 25, in the three-terminal mode, the advantage of low on-resistance is obtained. I can't get it. Furthermore, this element has a normally-on characteristic, and a main current flows when no control signal is given. Therefore, in order to ensure safety, a device using this element has to be provided with a separate current interruption device, etc.
【０００６】次に、第２の従来例として、公開特許公報
（特開昭５７−１７２７６５号「静電誘導サイリス
タ」）に開示されたものを紹介する。図２６に前記公開
公報を参照して素子の断面図を示す。図２６にはこの構
造がＵ字型絶縁ゲートを応用した素子であることを理解
しやすくするために、前記公開公報に記載されていた構
造の３単位分を図示している。まず構造を説明する。図
中、番号６１はｐ+型アノード領域、６２はｎ-型ベース
領域、６３はｎ+型カソード領域、６８はｐ+型のゲート
領域である。６４は絶縁膜であり、前記ｎ-型ベース領
域６２、ｎ+型カソード領域６３、ｐ+型ゲート領域６８
に接している。７１はアノード電極、７３はカソード電
極で、それぞれｐ+型アノード領域６１、ｎ+型カソード
領域６３とオーミックコンタクトしている。６５はゲー
ト電極で、ｐ+型ゲート領域６８とオーミックコンタク
トしていると共に絶縁膜６４とも接している。すなわ
ち、この素子構造は「表面から掘り込まれた溝の中に絶
縁ゲートが形成され、さらにその溝の底部においてゲー
ト電極６５がｐ+型ゲート領域６８とつながってい
る」、という構造をなしている。またｎ-型ベース領域
６２のうち、隣合う絶縁ゲートに挾まれた領域を「チャ
ネル領域」と呼ぶことにする。Next, as a second conventional example, the one disclosed in Japanese Patent Laid-Open No. 57-172765 (“Static induction thyristor”) will be introduced. FIG. 26 shows a cross-sectional view of the element with reference to the publication. In order to make it easy to understand that this structure is an element to which a U-shaped insulated gate is applied, FIG. 26 shows three units of the structure described in the above-mentioned publication. First, the structure will be described. In the figure, reference numeral 61 is a p + type anode region, 62 is an n− type base region, 63 is an n + type cathode region, and 68 is a p + type gate region. Reference numeral 64 denotes an insulating film, which is the n − -type base region 62, the n + -type cathode region 63, and the p + -type gate region 68.
Touches. Reference numeral 71 is an anode electrode, and 73 is a cathode electrode, which are in ohmic contact with the p + type anode region 61 and the n + type cathode region 63, respectively. Reference numeral 65 denotes a gate electrode, which is in ohmic contact with the p + type gate region 68 and is also in contact with the insulating film 64. That is, this device structure has a structure in which an insulated gate is formed in a groove dug in from the surface, and the gate electrode 65 is connected to the p + type gate region 68 at the bottom of the groove. There is. Further, of the n − type base region 62, the region sandwiched between the adjacent insulated gates will be referred to as a “channel region”.
【０００７】次に動作を説明する。カソード電極７３は
接地（０Ｖに）され、アノード電極７１には正の電位が
印加される。素子のオフ状態は、ゲート電極６５に負電
位を印加し、カソード領域前面のチャネル領域に空乏層
を形成することによって保たれる。すなわち、この素子
も第１の従来例と同様、ノーマリ・オン特性の素子であ
る。素子をオン状態に転ずるには、ゲート電極６５に正
の電位を印加する。すると、ベース領域中の空乏層は消
失して電流路が開くとともに、絶縁ゲートの界面には電
子による蓄積層が瞬時に形成され、カソード領域前面の
ポテンシャルを下げ、素子のターン・オンを促進する。
この効果を得るためには、絶縁ゲートと主電流経路との
距離はキャリアの拡散長以内であることが望ましい。ま
た、この蓄積層は導電率が高いので、ゲート電流が素早
く流れるという利点もあり、ターン・オン時間は、この
機構を持たない静電誘導サイリスタより速くなる。ひと
たび、ターン・オンすれば、ゲート電位を解除してもオ
ン状態は持続する。また、ターン・オフはゲート電極に
負電位を印加し、ベース領域６２内の少数キャリアを吸
い出し、再びベース領域内に空乏層を形成することで達
成する。Next, the operation will be described. The cathode electrode 73 is grounded (at 0 V), and a positive potential is applied to the anode electrode 71. The OFF state of the device is maintained by applying a negative potential to the gate electrode 65 and forming a depletion layer in the channel region in front of the cathode region. That is, this element is also an element having a normally-on characteristic, like the first conventional example. To turn the element on, a positive potential is applied to the gate electrode 65. Then, the depletion layer in the base region disappears and the current path opens, and at the same time, an electron accumulation layer is formed at the interface of the insulated gate, lowering the potential in front of the cathode region and promoting turn-on of the device. .
In order to obtain this effect, it is desirable that the distance between the insulated gate and the main current path is within the diffusion length of carriers. Further, since the storage layer has high conductivity, there is also an advantage that the gate current flows quickly, and the turn-on time becomes faster than that of the static induction thyristor which does not have this mechanism. Once turned on, the on state continues even if the gate potential is released. The turn-off is achieved by applying a negative potential to the gate electrode, sucking out minority carriers in the base region 62, and forming a depletion layer again in the base region.
【０００８】この素子の利点は、通常の静電誘導サイリ
スタに接合ゲートと連動した絶縁ゲートを付加したこと
により、（１）ターン・オン時には絶縁ゲート界面に蓄
積層が形成されることでターン・オン時間が短くなる、
（２）ターン・オフ時には絶縁膜近傍に空乏層が形成さ
れて電流をピンチオフしやすくなるのでターン・オフ時
間も短くなる、などである。The advantage of this element is that by adding an insulated gate interlocking with the junction gate to the ordinary electrostatic induction thyristor, (1) a storage layer is formed at the interface of the insulated gate at the time of turn-on, and ON time is shortened,
(2) At the time of turn-off, a depletion layer is formed in the vicinity of the insulating film to easily pinch off the current, so that the turn-off time is shortened.
【０００９】しかし、上記の素子構造には以下のような
困難な点がある。まず、第１にノーマリ・オン型デバイ
スであること。第２に、基本的にサイリスタなので制御
電極に積極的に遮断信号を与えなければ、素子をオフで
きない。さらに第３に図２６の構造では溝の中にゲート
絶縁膜を形成し、さらにその底部にｐ+型ゲート領域と
のコンタクト穴を形成しなければならない。素子に充分
なブロッキング・ゲインを持たせるためには、絶縁ゲー
トを形成する溝の深さは数μｍ必要であるが、溝の幅を
図２６に示すよりも遥かに広く取ったとしても、このよ
うな凹凸の底部にコンタクト穴を形成することは難し
い。特に電流容量を増やすために、パターンを微細化し
ようとすると、平凡なフォト・エッチング技術では困難
になってくる。However, the above element structure has the following difficulties. First, it must be a normally-on type device. Secondly, since it is basically a thyristor, the element cannot be turned off unless the cutoff signal is positively given to the control electrode. Thirdly, in the structure of FIG. 26, it is necessary to form a gate insulating film in the groove and further to form a contact hole with the p + type gate region in the bottom thereof. In order to provide the device with a sufficient blocking gain, the depth of the groove forming the insulated gate is required to be several μm, but even if the width of the groove is made much wider than that shown in FIG. It is difficult to form a contact hole on the bottom of such unevenness. In particular, when it is attempted to miniaturize the pattern in order to increase the current capacity, it becomes difficult with ordinary photo-etching technology.
【００１０】[0010]
【発明が解決しようとする課題】上記のように、第１の
従来例では、極めて低いオン抵抗が得られるが、チップ
を大容量化・高耐圧化できないという欠点を持ってい
る。また、第２の従来例では、高耐圧化には問題ない
が、大容量化するための微細化に適さない構造である
し、素子の構造上、低オン抵抗化にも限界がある、とい
う問題もある。As described above, in the first conventional example, an extremely low on-resistance can be obtained, but there is a drawback in that the capacity and the withstand voltage of the chip cannot be increased. In addition, in the second conventional example, there is no problem in increasing the withstand voltage, but the structure is not suitable for miniaturization to increase the capacity, and there is a limit in reducing the on-resistance due to the structure of the element. There are also problems.
【００１１】本発明は、上記のような従来技術の問題点
を解決し、ノーマリ・オフ型で、制御性に優れ、オン抵
抗の低いトランジスタを実現することを目的としてい
る。It is an object of the present invention to solve the above-mentioned problems of the prior art and to realize a normally-off type transistor having excellent controllability and low on-resistance.
【００１２】[0012]
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。まず、請求項１に記載の発明においては、
次のように構成している。すなわち、一導電型（例えば
ｎ型）の半導体基体であるコレクタ領域の表面に、同じ
導電型のエミッタ領域を設ける。さらに、絶縁膜に囲ま
れ例えばＵ字型をした固定絶縁電極を、前記のエミッタ
領域を挟み込むように配置する。この固定絶縁電極の間
に挟まれたコレクタ領域がチャネル領域となる。この固
定絶縁電極はエミッタ領域と同電位に保たれていて、か
つ隣接するコレクタ領域ならびにチャネル領域に空乏層
を形成するような性質を有する材料、例えばｐ型多結晶
半導体からなる。さらに、コレクタ領域と固定絶縁電極
の絶縁膜とに接し、エミッタ領域には接しない反対導電
型（例えばｐ型）のインジェクタ領域を設ける。すなわ
ち、デバイスの遮断時には、固定絶縁電極のつくる空乏
層によってチャネル領域内に多数キャリア（例えば伝導
電子）に対するポテンシャル障壁が形成され、エミッタ
領域とコレクタ領域とは電気的に遮断される。また、導
通時には、外部からインジェクタ領域にしかるべき電圧
を印加し、インジェクタ領域が接している固定絶縁電極
の絶縁膜界面に少数キャリア（例えば正孔）を導入して
反転層を形成することで、固定絶縁電極のｐ型多結晶半
導体からｎ型のチャネル領域への電界を遮蔽して空乏層
を後退させ、多数キャリアに対するポテンシャル障壁を
取り払うことでチャネルを開く。さらに、インジェクタ
領域からコレクタ領域へ正孔を注入することで、コレク
タ領域の伝導度を向上させるものである。以上の構成に
ついては、すでに特願平５−３３４１９号で本出願人が
出願（未公開）している。本発明においては、さらに、
前記溝の開口部に面している固定絶縁電極の表面が、少
なくとも前記絶縁膜との界面においては、前記エミッタ
領域の表面から前記溝の深さ方向に測って、前記エミッ
タ領域の底面よりも深い位置にあるように、すなわち固
定絶縁電極が絶縁膜を介してエミッタ領域と対面しない
ように配置している。上記の構成は、例えば後記図１〜
図４の実施例に相当する。In order to achieve the above object, the present invention has a structure as described in the claims. First, in the invention described in claim 1,
It is configured as follows. That is, an emitter region of the same conductivity type is provided on the surface of the collector region which is a semiconductor substrate of one conductivity type (for example, n type). Further, for example, a U-shaped fixed insulating electrode surrounded by an insulating film is arranged so as to sandwich the emitter region. The collector region sandwiched between the fixed insulated electrodes becomes the channel region. The fixed insulating electrode is kept at the same potential as the emitter region and is made of a material having a property of forming a depletion layer in the adjacent collector region and channel region, for example, a p-type polycrystalline semiconductor. Further, an injector region of the opposite conductivity type (for example, p-type) is provided, which is in contact with the collector region and the insulating film of the fixed insulated electrode and is not in contact with the emitter region. That is, when the device is cut off, the depletion layer formed by the fixed insulating electrode forms a potential barrier for majority carriers (for example, conduction electrons) in the channel region, and the emitter region and the collector region are electrically cut off. Further, at the time of conduction, an appropriate voltage is applied to the injector region from the outside, minority carriers (for example, holes) are introduced into the insulating film interface of the fixed insulating electrode in contact with the injector region to form the inversion layer, The electric field from the p-type polycrystalline semiconductor of the fixed insulating electrode to the n-type channel region is shielded to recede the depletion layer, and the potential barrier for majority carriers is removed to open the channel. Furthermore, the conductivity of the collector region is improved by injecting holes from the injector region into the collector region. The present applicant has already filed (unpublished) the above configuration in Japanese Patent Application No. 5-33419. In the present invention,
The surface of the fixed insulating electrode facing the opening of the groove is, at least at the interface with the insulating film, measured from the surface of the emitter region in the depth direction of the groove, and is lower than the bottom surface of the emitter region. The fixed insulating electrode is arranged so as to be at a deep position, that is, not to face the emitter region through the insulating film. The configuration described above is, for example, shown in FIGS.
This corresponds to the embodiment shown in FIG.
【００１３】次に、請求項２に記載の発明においては、
請求項１の発明において、前記チャネル領域のチャネル
長、すなわち前記溝の側壁に沿って前記固定絶縁電極の
表面から底面までの距離が、前記チャネル領域のチャネ
ル厚み、すなわち対向する前記絶縁膜間の距離の少なく
とも２倍以上となるように構成している。次に、請求項
３に記載の発明においては、請求項１の発明において、
前記エミッタ領域の前記溝に面した側面の一部に前記絶
縁膜を形成せず、前記エミッタ領域とエミッタ電極との
コンタクト面積を増加させるように構成している。上記
の構成は、例えば後記図２０の実施例に相当する。Next, in the invention described in claim 2,
In the invention of claim 1, the channel length of the channel region, that is, the distance from the surface of the fixed insulating electrode to the bottom surface along the side wall of the groove is the channel thickness of the channel region, that is, between the opposing insulating films. It is configured to be at least twice the distance. Next, in the invention of claim 3, in the invention of claim 1,
The insulating film is not formed on a part of the side surface of the emitter region facing the groove, and the contact area between the emitter region and the emitter electrode is increased. The above configuration corresponds to, for example, the embodiment shown in FIG.
【００１４】次に、請求項４に記載の発明においては、
請求項１の半導体装置において、前記絶縁膜の一部であ
って前記固定絶縁電極が接していない部分に接するよう
に、別の絶縁材を設けたものである。上記の構成は、例
えば後記図１３または図１４の実施例に相当する。次
に、請求項５に記載の発明においては、請求項１の半導
体装置において、前記絶縁膜の一部であって前記固定絶
縁電極が接していない部分に接するように、前記エミッ
タ領域と同一導電型の別の半導体領域を設けたものであ
る。上記の構成は、例えば後記図１６または図１８の実
施例に相当する。次に、請求項６に記載の発明において
は、請求項１の半導体装置において、前記絶縁膜の一部
であって前記固定絶縁電極が接していない部分のうち、
前記固定絶縁電極側の一部に接するように、別の絶縁材
を設け、前記絶縁膜の一部であって前記固定絶縁電極が
接していない部分のうち、残りの一部に接するように、
前記エミッタ領域と同一導電型の別の半導体領域を設け
たものである。上記の構成は、例えば後記図１７の実施
例に相当する。Next, in the invention described in claim 4,
The semiconductor device according to claim 1, wherein another insulating material is provided so as to come into contact with a part of the insulating film which is not in contact with the fixed insulating electrode. The above configuration corresponds to, for example, the embodiment of FIG. 13 or FIG. 14 described later. Next, in the invention according to claim 5, in the semiconductor device according to claim 1, the same conductivity as the emitter region is provided so as to contact a part of the insulating film which is not in contact with the fixed insulating electrode. Another semiconductor region of the mold is provided. The above configuration corresponds to, for example, the embodiment shown in FIG. 16 or FIG. Next, in the invention according to claim 6, in the semiconductor device according to claim 1, of a part of the insulating film which is not in contact with the fixed insulating electrode,
Another insulating material is provided so as to be in contact with a part of the fixed insulating electrode side, and a part of the insulating film which is not in contact with the fixed insulating electrode is in contact with the remaining part,
Another semiconductor region having the same conductivity type as that of the emitter region is provided. The above configuration corresponds to, for example, the embodiment shown in FIG. 17 described later.
【００１５】[0015]
【作用】本発明の構造において、エミッタ電位に固定さ
れている固定絶縁電極の周辺のチャネル領域には、固定
絶縁電極材料との仕事関数差によって空乏層が形成さ
れ、これによってチャネル領域は空乏化されてエミッタ
領域とコレクタ領域とは電気的に遮断されている。ま
た、固定絶縁電極はコレクタ電位が上昇しても、コレク
タ電界でチャネルが開かないような構造となっている。
すなわち素子構造は初めから遮断状態である。しかし、
コレクタ領域内の空乏層から励起される少数キャリア
は、絶縁膜界面に溜って、そのままではチャネル領域の
空乏層を後退させて主電流がリークしてしまうが、チャ
ネル領域とは反対導電型のインジェクタ領域が絶縁膜界
面と接し、さらにインジェクタ領域に任意の電位を与え
るための外部電極（以下“注入電極”と呼ぶ）ともオー
ミックコンタクトしているので、注入電極が接地状態の
時には、絶縁膜界面の少数キャリアは注入電極に流れ出
ることで、絶縁膜界面の電位は上昇せず、素子は遮断状
態を保つ。一方、インジェクタ領域に正電位を印加する
と、逆に少数キャリアが絶縁膜界面に流れ込んで界面の
電位を上昇させ、空乏層が後退してチャネル中央部に中
性領域が現われて、主電流が流れるようになる。この
際、反転層がエミッタ領域近傍まで存在すると、エミッ
タ領域に不要に注入される少数キャリアが多くなるの
で、エミッタ領域に固定絶縁電極が対面しないように少
し離して配置している。さらに注入電位が所定値以上に
なると、インジェクタ領域とチャネル領域によるｐｎ接
合が順バイアスされ、少数キャリアがチャネル領域なら
びにコレクタ領域に注入されて伝導度変調されるため
に、主電流は低いオン抵抗で流れることになる。この
時、絶縁膜界面は導電路としてチャネル領域全体に少数
キャリア電流を運ぶ働きをする。ターン・オフするため
には、注入電極の電位を接地もしくは逆電位にする。本
発明においては、素子構造が微細であり、チャネル領域
の電位が直接に注入電極電位と連動する機構になってい
ることから、単体バイポーラトランジスタよりも大きな
ｈFEを期待することができる。そしてオン抵抗が低く、
少ないベース電流で多くの主電流を制御することができ
る。さらに本発明の構造では、固定絶縁電極が絶縁膜を
介してエミッタ領域と対面しないように配置している。
これは次の理由によるものである。すなわち、チャネル
領域内のエミッタ領域近傍に反転層が形成されると、不
要に少数キャリアを消費してしまうので、固定絶縁電極
をエミッタ領域近傍から遠ざけ、エミッタ領域間近まで
少数キャリアが侵入しないようにしている。この構造に
よってさらに高いｈFEが期待できる。In the structure of the present invention, a depletion layer is formed in the channel region around the fixed insulating electrode fixed to the emitter potential due to the work function difference with the material of the fixed insulating electrode, whereby the channel region is depleted. Thus, the emitter region and the collector region are electrically cut off. Further, the fixed insulating electrode has a structure in which the channel is not opened by the collector electric field even if the collector potential rises.
That is, the element structure is in the cutoff state from the beginning. But,
Minority carriers excited from the depletion layer in the collector region accumulate at the interface of the insulating film, and the depletion layer in the channel region recedes and the main current leaks as it is. The region is in contact with the insulating film interface, and is also in ohmic contact with an external electrode (hereinafter referred to as “injection electrode”) for applying an arbitrary potential to the injector region. Therefore, when the injection electrode is grounded, the insulating film interface Since the minority carriers flow out to the injection electrode, the potential at the interface of the insulating film does not rise and the element maintains the cutoff state. On the other hand, when a positive potential is applied to the injector region, conversely, minority carriers flow into the insulating film interface to increase the interface potential, the depletion layer recedes, a neutral region appears in the center of the channel, and the main current flows. Like At this time, if the inversion layer is present in the vicinity of the emitter region, a large number of minority carriers are unnecessarily injected into the emitter region. Therefore, the fixed insulating electrodes are arranged slightly apart so as not to face the emitter region. When the injection potential exceeds a predetermined value, the pn junction formed by the injector region and the channel region is forward-biased, the minority carriers are injected into the channel region and the collector region, and the conductivity is modulated, so that the main current has a low on-resistance. It will flow. At this time, the interface of the insulating film functions as a conductive path to carry a minority carrier current to the entire channel region. To turn off, the potential of the injection electrode is set to ground or reverse potential. In the present invention, since the element structure is fine and the potential of the channel region directly interlocks with the injection electrode potential, a larger h FE can be expected than that of a single bipolar transistor. And the on-resistance is low,
A large amount of main current can be controlled with a small base current. Further, in the structure of the present invention, the fixed insulating electrode is arranged so as not to face the emitter region through the insulating film.
This is due to the following reasons. That is, if an inversion layer is formed near the emitter region in the channel region, minority carriers will be consumed unnecessarily.Therefore, keep the fixed insulating electrode away from the vicinity of the emitter region and prevent the minority carriers from penetrating into the vicinity of the emitter region. ing. Higher h FE can be expected with this structure.
【００１６】また、請求項２においては、固定絶縁電極
の表面から底面までの長さ、すなわち実質的なチャネル
長が、対向する絶縁膜の間隔、すなわちチャネル厚みの
２倍（若しくは３倍）以上になるように構成したもので
ある。これは、このデバイスがノーマリ・オフ構造を持
つために必要なチャネル構造の条件である（詳細後
述）。また、請求項３においては、エミッタ領域の溝に
面した側面の一部に絶縁膜を形成せず、その部分をエミ
ッタ電極と接触させることにより、エミッタ領域とエミ
ッタ電極とのコンタクト面積を増加させたものである。In the second aspect of the invention, the length from the surface to the bottom of the fixed insulating electrode, that is, the substantial channel length is at least twice (or three times) the distance between the opposing insulating films, that is, the channel thickness. It is configured to become. This is a condition of the channel structure necessary for this device to have a normally-off structure (details will be described later). Further, according to the present invention, the contact area between the emitter region and the emitter electrode is increased by not forming an insulating film on a part of the side surface of the emitter region facing the groove and contacting that part with the emitter electrode. It is a thing.
【００１７】また、請求項４においては、絶縁膜のうち
チャネル領域に接して固定絶縁電極には接しない領域
に、別の絶縁材を設けることにより、エミッタ領域と固
定絶縁電極とに接続する金属電極からの電界を遮蔽し、
エミッタ領域近傍に反転層が形成されないようにしたも
のである。また、請求項５においては、絶縁膜のうちチ
ャネル領域には接して固定絶縁電極には接しない領域
に、エミッタ領域と同一導電型の別の半導体領域を設け
ることにより、金属電極からの電界を遮蔽し、エミッタ
領域近傍に反転層が形成されないようにしたものであ
る。また、請求項６においては、絶縁膜の一部であって
前記固定絶縁電極が接していない部分のうち、上半部に
はエミッタ領域と同一導電型の別の半導体領域を設け、
下半部には別の絶縁材を設けることにより、金属電極か
らの電界を遮蔽し、エミッタ領域近傍に反転層が形成さ
れないようにしたものである。また、この構成では、上
記の別の半導体領域の形成途中に、固定絶縁電極からの
不純物が上記半導体領域へ拡散するのを防止することが
出来る。According to another aspect of the present invention, a metal for connecting the emitter region and the fixed insulating electrode is provided by providing another insulating material in a region of the insulating film that is in contact with the channel region and is not in contact with the fixed insulating electrode. Shields the electric field from the electrodes,
The inversion layer is not formed near the emitter region. Further, in the present invention, by providing another semiconductor region having the same conductivity type as the emitter region in a region of the insulating film which is in contact with the channel region and is not in contact with the fixed insulating electrode, an electric field from the metal electrode is generated. It is shielded so that an inversion layer is not formed near the emitter region. Further, in a sixth aspect of the present invention, another semiconductor region having the same conductivity type as that of the emitter region is provided in the upper half part of a part of the insulating film which is not in contact with the fixed insulating electrode,
By providing another insulating material in the lower half portion, the electric field from the metal electrode is shielded so that the inversion layer is not formed in the vicinity of the emitter region. Further, with this configuration, it is possible to prevent impurities from the fixed insulating electrode from diffusing into the semiconductor region during the formation of the other semiconductor region.
【００１８】[0018]
【実施例】以下、本発明を実施例によって詳細に説明す
る。図１〜図４は、本発明の第１の実施例である。図１
は素子の基本構造を説明するための斜視図、図２は図１
の前面と同じ部分を示す断面図、図３は素子の表面図
で、この図３と上記の図１においては表面の電極（金属
膜）を除いた様子を示している。すなわち、図３は図１
を上方から見た表面図であり、逆に図１は図３中の線分
Ａ−Ａ′を通って紙面に垂直な平面で切った断面を前面
に見せている。また、図４は図３中の線分Ｂ−Ｂ′を通
って紙面に垂直な平面で切った断面図である。なお、こ
の実施例では半導体をシリコンとして説明する。次に、
素子の構造を説明する。まず図１〜図４中において、１
は基板であるｎ+型基板領域、２はｎ型コレクタ領域、
３はｎ+型エミッタ領域である。また、４は固定絶縁電
極であり、高濃度のｐ型多結晶半導体からなり、かつ後
述するエミッタ電極とオーミックコンタクトしていて、
電位が固定されている。また、５は固定絶縁電極４とコ
レクタ領域２とを絶縁する絶縁膜である。この固定絶縁
電極４と絶縁膜５とは、素子表面から側壁が垂直に掘ら
れた溝の中に形成されている。ｎ型コレクタ領域２のう
ち、この固定絶縁電極４に挾まれた領域を「チャネル領
域」７と呼ぶことにする。このチャネル領域７は、絶縁
膜５を介して隣接する固定絶縁電極４が高濃度のｐ型半
導体であるため、仕事関数差によって形成された空乏層
によって、チャネル領域には伝導電子に対するポテンシ
ャル障壁が形成されていて、エミッタ領域３とコレクタ
領域２とは初めから電気的に遮断された状態となってい
る。また、１１はコレクタ電極であり、ｎ+型基板領域
１とオーミックコンタクトしている。１３はエミッタ電
極であり、エミッタ領域３と固定絶縁電極４にオーミッ
クコンタクトしている。すなわち、固定絶縁電極４の電
位はエミッタ電極１３の電位に固定されている。また図
中、Ｈをチャネル厚み、Ｌをチャネル長と呼ぶ。すなわ
ち、チャネル厚みＨとは、チャネル領域において対向す
る絶縁膜５間の間隔であり、チャネル長とは、溝の側壁
に沿って、固定絶縁電極４の表面から底面までの距離を
いう。EXAMPLES The present invention will be described in detail below with reference to examples. 1 to 4 show a first embodiment of the present invention. Figure 1
1 is a perspective view for explaining the basic structure of the element, and FIG. 2 is FIG.
3 is a cross-sectional view showing the same portion as the front surface of FIG. 3, and FIG. 3 is a front view of the device. In FIG. 3 and FIG. 1 described above, the electrode (metal film) on the front surface is removed. That is, FIG. 3 corresponds to FIG.
FIG. 1 is a front view of FIG. 1 and, on the contrary, FIG. 1 shows a cross section taken through a line segment AA ′ in FIG. FIG. 4 is a sectional view taken along a plane perpendicular to the plane of the drawing through the line segment BB ′ in FIG. In this embodiment, the semiconductor will be described as silicon. next,
The structure of the element will be described. First, in FIGS. 1 to 4, 1
Is a substrate n + type substrate region, 2 is an n type collector region,
3 is an n + type emitter region. Reference numeral 4 denotes a fixed insulating electrode, which is made of a high-concentration p-type polycrystalline semiconductor and has ohmic contact with an emitter electrode described later,
The electric potential is fixed. Reference numeral 5 is an insulating film that insulates the fixed insulating electrode 4 from the collector region 2. The fixed insulating electrode 4 and the insulating film 5 are formed in a groove whose side wall is dug vertically from the element surface. A region of the n-type collector region 2 sandwiched by the fixed insulating electrodes 4 will be referred to as a “channel region” 7. Since the fixed insulating electrode 4 adjacent to the channel region 7 via the insulating film 5 is a high-concentration p-type semiconductor, a potential barrier for conduction electrons is present in the channel region due to the depletion layer formed by the work function difference. Since it is formed, the emitter region 3 and the collector region 2 are electrically isolated from the beginning. Further, 11 is a collector electrode, which is in ohmic contact with the n + type substrate region 1. An emitter electrode 13 is in ohmic contact with the emitter region 3 and the fixed insulating electrode 4. That is, the potential of the fixed insulating electrode 4 is fixed to the potential of the emitter electrode 13. In the figure, H is called a channel thickness and L is called a channel length. That is, the channel thickness H is the distance between the insulating films 5 facing each other in the channel region, and the channel length is the distance from the surface to the bottom surface of the fixed insulating electrode 4 along the side wall of the groove.
【００１９】次に、図３において、この実施例では固定
絶縁電極４はストライプ状をしており、その両端はｐ型
領域８（インジェクタ領域）に接している。このように
「固定絶縁電極４とｐ型領域８に囲まれたチャネル領域
７」は、ひとつの単位セルを形成しており、図３にはこ
のセル４単位分が示されている。なお、「チャネルの状
態によって電流を遮断、もしくは電流量を制御し得る」
という条件を満たしていれば、単位セルを構成する固定
絶縁電極４の形状、エミッタ領域３の形状などは任意で
ある。Next, referring to FIG. 3, in this embodiment, the fixed insulating electrode 4 has a stripe shape, and both ends thereof are in contact with the p-type region 8 (injector region). Thus, the "channel region 7 surrounded by the fixed insulating electrode 4 and the p-type region 8" forms one unit cell, and FIG. 3 shows four units of this cell. Note that "the current can be cut off or the amount of current can be controlled depending on the state of the channel."
As long as the above condition is satisfied, the shape of the fixed insulating electrode 4 and the shape of the emitter region 3 that form the unit cell are arbitrary.
【００２０】次に、図４において、番号１８はｐ型領域
８とオーミックコンタクトした電極であり、ここからコ
レクタ領域２へ少数キャリアを供給する。これを「注入
電極」と呼ぶことにする。なお、図中の破線は固定絶縁
電極４の存在を示す。なお、本願の図面においては、断
面図および表面図における絶縁膜５の角部は角張って描
いてあるが、これらは模式図であり、実際には丸みを帯
びていてもよい。すなわち、電界集中を抑制するために
これら角部に丸みを持たせることは、広く一般に採用さ
れていることである。Next, in FIG. 4, numeral 18 is an electrode in ohmic contact with the p-type region 8 from which minority carriers are supplied to the collector region 2. This is called an "injection electrode". The broken line in the figure indicates the presence of the fixed insulated electrode 4. In the drawings of the present application, the corners of the insulating film 5 in the cross-sectional view and the surface view are drawn to be square, but these are schematic views and may actually be rounded. That is, it is widely adopted that the corners are rounded in order to suppress the electric field concentration.
【００２１】次に、動作を説明する。この素子では、エ
ミッタ電極３は接地（０Ｖ）、コレクタ電極１１には正
の電位を印加する。まず、遮断状態について説明する。
注入電極１８が接地状態の時、素子は遮断状態である。
先にも述べたように、固定絶縁電極４が高濃度のｐ型半
導体からできており、かつエミッタ電極電位に固定され
ていることから、固定絶縁電極４の周辺には空乏層が形
成され、チャネル領域７は空乏化されてエミッタ領域３
とコレクタ領域２は電気的に遮断されている構造になっ
ている。通常、このようなＭＯＳダイオード的な構造で
は、空乏層を広げるべく電圧を印加してもコレクタ領域
中の空乏層で発生したキャリアが絶縁膜５の界面に溜っ
て反転層を形成し、空乏層は広がらずに絶縁膜界面の電
位が上昇する。しかし、この構造では、その絶縁膜５が
接地されたｐ型領域８に接しているので、空乏層で発生
したキャリアは絶縁膜５の界面に到達するが、すぐにｐ
型領域８を通って素子の外に排除される。すなわち、絶
縁膜界面の電位は上昇せずに固定されていて、空乏層は
コレクタ電位にしたがって広がる。このデバイスがノー
マリ・オフ構造を持つためにチャネルの構造が満たさな
ければならない条件が２つある。まず、その１つはチャ
ネル厚みと不純物濃度との関係である。図５は図２中の
チャネル領域の中央付近である線分Ｃ−Ｃ′に沿ったチ
ャネル領域のポテンシャル分布を計算した図である。図
５の縦軸はフェルミ準位を基準としたエネルギーバンド
の中心のポテンシャルである。以下、「フェルミ準位を
基準としたエネルギーバンドの中心のポテンシャル」を
単に「ポテンシャル」と呼ぶことにする。ここでは、固
定絶縁電極４のビルドインポテンシャルを０.６ｅＶと
し、絶縁膜は二酸化珪素で、厚さは１００ｎｍとして計
算した。また、両端の破線は、絶縁膜中の電位分布を示
す補助線である。また、中央部の一点鎖線はチャネル領
域７の半導体の中性状態におけるポテンシャルの位置で
ある。図５において、注入電極電位Ｖjが０Ｖの状態で
は、チャネルの全域はポテンシャルが正であり、チャネ
ル領域には伝導電子は存在しない。この条件を満たすた
めに、チャネル領域の不純物濃度ＮD、チャネル厚み
Ｈ、絶縁膜厚ｔoxは次の式を満たさなければならない。Next, the operation will be described. In this element, the emitter electrode 3 is grounded (0 V) and the collector electrode 11 is applied with a positive potential. First, the cutoff state will be described.
When the injection electrode 18 is grounded, the device is in a cutoff state.
As described above, since the fixed insulating electrode 4 is made of a high-concentration p-type semiconductor and is fixed to the emitter electrode potential, a depletion layer is formed around the fixed insulating electrode 4, The channel region 7 is depleted and the emitter region 3
The collector region 2 is electrically cut off. Usually, in such a MOS diode-like structure, even if a voltage is applied to widen the depletion layer, carriers generated in the depletion layer in the collector region accumulate at the interface of the insulating film 5 to form an inversion layer, and the depletion layer is formed. Does not spread and the potential at the interface of the insulating film rises. However, in this structure, since the insulating film 5 is in contact with the grounded p-type region 8, the carriers generated in the depletion layer reach the interface of the insulating film 5, but the p
It is rejected out of the device through the mold region 8. That is, the potential at the insulating film interface is fixed without rising, and the depletion layer spreads according to the collector potential. There are two conditions that the structure of the channel must meet for this device to have a normally-off structure. First, one of them is the relationship between the channel thickness and the impurity concentration. FIG. 5 is a diagram in which the potential distribution of the channel region along the line segment CC ′ which is near the center of the channel region in FIG. 2 is calculated. The vertical axis of FIG. 5 is the potential at the center of the energy band with reference to the Fermi level. Hereinafter, the “potential at the center of the energy band based on the Fermi level” will be simply referred to as “potential”. Here, the build-in potential of the fixed insulating electrode 4 was set to 0.6 eV, the insulating film was silicon dioxide, and the thickness was 100 nm. The broken lines at both ends are auxiliary lines showing the potential distribution in the insulating film. The dashed line in the center is the potential position of the semiconductor in the channel region 7 in the neutral state. In FIG. 5, when the injection electrode potential V j is 0 V, the potential is positive throughout the channel, and conduction electrons do not exist in the channel region. In order to satisfy this condition, the impurity concentration N D of the channel region, the channel thickness H, and the insulating film thickness tox must satisfy the following expressions.
【００２２】まず、固定絶縁電極４の持つビルドインポ
テンシャルをＰ、チャネル領域の半導体の絶縁膜との界
面のポテンシャルをＱとすると、絶縁膜中の電界強度Ｅ
oxは一定であり、下記（数１）式で示される。First, assuming that the built-in potential of the fixed insulating electrode 4 is P and the potential of the interface between the channel region and the semiconductor insulating film is Q, the electric field strength E in the insulating film is E.
ox is constant and is represented by the following (Equation 1) formula.
【００２３】[0023]
【数１】 [Equation 1]
【００２４】一方、チャネル領域は遮断状態では全域が
空乏化しているので、その電位分布Ｖchは下記（数２）
式のような２次曲線でほぼ近似することが出来る。On the other hand, since the entire channel region is depleted in the cutoff state, its potential distribution V ch is as follows (Equation 2).
It can be approximated by a quadratic curve like the formula.
【００２５】[0025]
【数２】 [Equation 2]
【００２６】ただし、上記（数２）式において、ｑは単
位電荷、εsiはチャネル領域の半導体の誘電率、ｘはチ
ャネルのＣ−Ｃ′断面の中央、すなわち図５の横軸の中
央から絶縁膜方向に測った距離、Ｒはポテンシャルの最
低点である。また、チャネル領域と絶縁膜の界面のポテ
ンシャルＱは、下記（数３）式で示される。In the above equation (2), q is a unit charge, ε si is the dielectric constant of the semiconductor in the channel region, x is the center of the C-C ′ cross section of the channel, that is, the center of the horizontal axis of FIG. The distance R measured in the direction of the insulating film is the lowest point of the potential. Further, the potential Q at the interface between the channel region and the insulating film is expressed by the following (Formula 3).
【００２７】[0027]
【数３】 [Equation 3]
【００２８】また、この点における電界Ｅsiは、下記
（数４）式で示される。The electric field E si at this point is given by the following equation (4).
【００２９】[0029]
【数４】 [Equation 4]
【００３０】さらに、界面では電束が一致していなけれ
ばならないから、下記（数５）式を満足しなければなら
ない。 εoxＥox＝εsiＥsi …（数５） 固定絶縁電極４のビルドインポテンシャルを０.６ｅ
Ｖ、チャネル領域のポテンシャルの最小値Ｒを、制御信
号のノイズなどで簡単にチャネルが開かないように０.
３ｅＶとし、前記の（数１）式〜（数５）式を満足する
ようなチャネル領域の不純物濃度ＮD、絶縁膜厚ｔox、
チャネル厚みＨの関係を示したものが図６である。な
お、図６では、絶縁膜厚ｔoxが５０ｎｍの場合と１００
ｎｍの場合の曲線を示してあるが、各線の左下の領域が
このデバイスの満たすべき条件となる。例えば、上記２
つの絶縁膜厚の何れの場合でも、不純物濃度ＮD＝１×
１０14／ｃｍ3、チャネル厚みＨ＝２μｍは適当な条件
である。Further, since the electric fluxes must match at the interface, the following equation (5) must be satisfied. ε ox E ox = ε si E E si (Equation 5) The built-in potential of the fixed insulated electrode 4 is 0.6e.
V, the minimum value R of the potential of the channel region is set to 0 so that the channel is not easily opened due to noise of the control signal.
3 eV, the impurity concentration N D of the channel region and the insulating film thickness tox that satisfy the equations (1) to (5) above,
FIG. 6 shows the relationship of the channel thickness H. In FIG. 6, the case where the insulating film thickness tox is 50 nm
The curves for nm are shown, but the lower left region of each line is the condition that the device must meet. For example, the above 2
Impurity concentration N D = 1 × for any of the two insulating film thicknesses
10 14 / cm 3 and channel thickness H = 2 μm are suitable conditions.
【００３１】次に、デバイスがノーマリ・オフ特性を持
つための２つの目の条件として、チャネル厚みＨとチャ
ネル長Ｌが満たさなければならない条件がある。すなわ
ち、図６の条件を満足する何点かの設定で同様の数値計
算を行なった結果、チャネル領域のエミッタ端部におけ
るポテンシャル低下の影響は、チャネル長方向にほぼチ
ャネル厚みの１〜１.５倍のところまでに止まることが
判った。そして、チャネル領域のコレクタ領域に面して
いる部分において、コレクタ電界によってチャネルポテ
ンシャルが引き下げられる影響もほぼこれと同様である
とすれば、チャネルがノーマリ・オフ特性、すなわちコ
レクタ電界が上昇してもその影響でチャネルが開かない
ための条件は、（チャネル長Ｌ）／（チャネル厚みＨ）
の比が２〜３以上であることになる。すなわちチャネル
長Ｌがチャネル厚みＨの少なくとも２倍以上、場合によ
っては３倍以上の必要がある。例えば、チャネルの不純
物濃度が１×１０14／ｃｍ3、すなわち比抵抗が約４０
Ω−ｃｍであり、絶縁膜厚が１００ｎｍ以下である場
合、チャネル厚みＨを２μｍとすれば、チャネル長は６
μｍあれば十分である。Next, as the second condition for the device to have the normally-off characteristic, there is a condition that the channel thickness H and the channel length L must be satisfied. That is, as a result of performing the same numerical calculation with some settings satisfying the conditions of FIG. 6, the influence of the potential decrease at the emitter end of the channel region is about 1 to 1.5 of the channel thickness in the channel length direction. It turns out that it will stop by half. If the effect of lowering the channel potential by the collector electric field is almost the same in the part of the channel region facing the collector region, even if the channel is normally off, that is, the collector electric field rises. The condition that the channel does not open due to this is (channel length L) / (channel thickness H)
Will be 2-3 or more. That is, the channel length L needs to be at least twice the channel thickness H or more, and in some cases, three times or more. For example, the impurity concentration of the channel is 1 × 10 14 / cm 3 , that is, the specific resistance is about 40.
Ω-cm and the insulating film thickness is 100 nm or less, the channel length is 6 when the channel thickness H is 2 μm.
μm is sufficient.
【００３２】次に、遮断状態から導通状態に転じる機構
について説明する。前記の図５において、注入電極電位
Ｖj＝０Ｖの時は、チャネル領域７のＣ−Ｃ′断面全域
のポテンシャルが正であり、チャネル領域は遮断状態で
ある。注入電極電位Ｖjが上昇して０.３Ｖまでになる
と、チャネル領域の中央部にポテンシャルが負の領域が
でき、伝導電子が流れ得る状態となる。このように注入
電極１８の電位を上げるとチャネル領域のポテンシャル
が低下する理由は、注入電極１８にオーミックコンタク
トしたｐ型領域８の電位が上昇することで、ｐ型領域８
が接している絶縁膜５の界面に少数キャリアが供給さ
れ、これが固定絶縁電極４の固定絶縁電極４からチャネ
ル領域への電界を遮蔽するために、チャネル領域の空乏
層が後退するためである。さらに注入電位が０.５ｅＶ
以上になると、ポテンシャルもこの一点鎖線より低くな
って、チャネル領域７内のバンドの形状は平坦になって
ゆく。これはｎ型コレクタ領域２とｐ型領域８との間の
接合が順バイアス状態になり、コレクタ領域全域が高水
準注入状態になるためである。このとき、正孔は直接に
ｐ型領域８から注入されるほか、絶縁膜５の界面からも
コレクタ領域２へ供給される。すなわち、この条件にお
いて絶縁膜界面は伝導度の高い導電路として正孔電流を
運ぶ働きをする。この段階になると、コレクタ電流の制
御は注入電極電位よりは注入電流に注目した方が理解し
やすい。すなわち、コレクタ領域２に注入される正孔電
流量によってコレクタ領域２の導電率が制御され、コレ
クタ電流量が制御される。Next, a mechanism for switching from the cutoff state to the conductive state will be described. In FIG. 5, when the injection electrode potential V j = 0 V, the potential of the channel region 7 across the CC ′ cross section is positive, and the channel region is in the cutoff state. When the injection electrode potential V j rises to 0.3 V, a negative potential region is formed in the central portion of the channel region, and conduction electrons can flow. The reason why the potential of the channel region is lowered when the potential of the injection electrode 18 is increased in this way is that the potential of the p-type region 8 which is in ohmic contact with the injection electrode 18 is increased and the p-type region 8 is increased.
This is because the minority carriers are supplied to the interface of the insulating film 5 in contact with each other, and this shields the electric field from the fixed insulating electrode 4 to the channel region of the fixed insulating electrode 4, so that the depletion layer of the channel region recedes. Furthermore, the injection potential is 0.5 eV
As described above, the potential also becomes lower than the one-dot chain line, and the shape of the band in the channel region 7 becomes flat. This is because the junction between the n-type collector region 2 and the p-type region 8 is in the forward bias state, and the entire collector region is in the high level implantation state. At this time, holes are directly injected from the p-type region 8 and also supplied from the interface of the insulating film 5 to the collector region 2. That is, under this condition, the insulating film interface functions as a conductive path having high conductivity to carry the hole current. At this stage, it is easier to understand the control of the collector current by paying attention to the injection current rather than the injection electrode potential. That is, the conductivity of the collector region 2 is controlled by the amount of hole current injected into the collector region 2, and the amount of collector current is controlled.
【００３３】次に、導通状態から遮断状態に転ずる機構
を説明する。ターン・オフするためには、注入電極１８
の電位を接地（０Ｖ）、もしくは負電位にする。すると
コレクタ領域２およびチャネル領域７に大量に存在して
いた正孔は消滅するか、もしくはｐ型領域８を通して素
子外に排除され、再びチャネル領域が空乏層で満たされ
るようになる。この機構は、例えば静電誘導サイリスタ
のターンオフ機構と同様である。なお、図１〜図４では
ｐ型領域８の深さは固定絶縁電極４よりも深く描かれて
いる。このような構成であれば、注入電極１８に負電位
を印加してターン・オフを速く行なうことができる。し
かし、ｐ型領域８の深さが固定絶縁電極４より浅くて
も、デバイスとしては機能する。Next, a mechanism for changing from the conductive state to the cutoff state will be described. To turn off, the injection electrode 18
Is set to ground (0 V) or a negative potential. Then, a large amount of holes existing in the collector region 2 and the channel region 7 disappear or are eliminated to the outside of the element through the p-type region 8, and the channel region is filled with the depletion layer again. This mechanism is similar to the turn-off mechanism of an electrostatic induction thyristor, for example. 1 to 4, the depth of the p-type region 8 is drawn deeper than that of the fixed insulated electrode 4. With such a structure, a negative potential can be applied to the injection electrode 18 to quickly turn off. However, even if the depth of the p-type region 8 is shallower than that of the fixed insulating electrode 4, it functions as a device.
【００３４】このデバイスの電流電圧特性は、ほぼ単体
バイポーラトランジスタの特性に類似して５極管特性と
なる。コレクタ電流は、注入電極１８からの電流があれ
ば低いコレクタ電位でも十分な電流が流れる。コレクタ
電位が大きくなると、固定絶縁電極４からコレクタ領域
２へ伸びた空乏層により、電流はピンチオフされて電流
値は飽和する。また、注入した正孔電流によってコレク
タ電流が決まることから、バイポーラトランジスタと同
様のｈFE（直流電流増幅率）を定義することができる。
この素子では、素子構造が微細であり、また、チャネル
領域の電位が直接に注入電極電位と連動する機構になっ
ていることから、単体バイポーラトランジスタよりも大
きなｈFEを期待することができる。ただし、反転層がｎ
+型エミッタ領域３の近傍にまで存在していると、不要
にエミッタ領域３に注入されてしまうことから、ｈFEの
低下の原因の一つになってしまう。そのため、本実施例
においては、図２に示すように、固定絶縁電極４の上面
は、ｎ+型エミッタ領域３の底面（ｎ+型エミッタ領域３
とチャネル領域７との界面）よりも陥没しており、反転
層がエミッタ領域３近傍から離れるように構成してい
る。The current-voltage characteristic of this device is a pentode characteristic, which is similar to the characteristic of a single bipolar transistor. As for the collector current, if there is a current from the injection electrode 18, a sufficient current flows even at a low collector potential. When the collector potential increases, the depletion layer extending from the fixed insulating electrode 4 to the collector region 2 pinches off the current and saturates the current value. Further, since the collector current is determined by the injected hole current, h FE (DC current amplification factor) similar to that of the bipolar transistor can be defined.
In this element, since the element structure is fine and the potential of the channel region is directly linked with the potential of the injection electrode, a larger h FE than that of a single bipolar transistor can be expected. However, when the inversion layer is n
If it exists even in the vicinity of the + type emitter region 3, it will be unnecessarily injected into the emitter region 3, which will be one of the causes of the decrease of h FE . Therefore, in this embodiment, as shown in FIG. 2, the upper surface of the fixed insulating electrode 4 is the bottom surface of the n + -type emitter region 3 (n + -type emitter region 3).
And the channel region 7) and the inversion layer is separated from the vicinity of the emitter region 3.
【００３５】次に、図７〜図１２は、図１〜図４に示し
た第１の実施例の製造方法の一例を示す斜視図である。
まず、図７のように、基板領域１であるｎ+型基板の表
面にｎ型コレクタ領域２をエピタキシャル成長によって
形成する。さらにその表面にエミッタ領域３となるｎ+
型領域と、注入領域８となるｐ+型領域を形成する。次
に、図８のように、表面にマスク材１００を形成し、固
定絶縁電極用の溝を形成するためのパターンを形成す
る。これを異方性ドライエッチングによってエッチング
し、図９のような側壁がほぼ垂直な溝を掘る。溝の深さ
は、溝同志の間隔の２〜３倍またはそれ以上とする。溝
の断面形状、すなわち固定絶縁電極４の形状は、図２或
いは図９などには側壁をほぼ垂直にしたＵ字型の形状を
例示しているが、先に示したノーマリ・オフのためのチ
ャネルの条件を満たしていれば、断面形状は樽型、くさ
び型、菱形などをしていてもよい。また、溝も垂直でな
く斜めに堀込まれたものでも構わないし、可能であれば
固定絶縁電極４は完全に基板の中に埋設されたものでも
よい。また、表面パターンもチャネルの遮断条件を満た
していれば、必ずしもチャネルの厚みが至るところ均一
でなくてもよいし、溝の幅も均一である必要はない。Next, FIGS. 7 to 12 are perspective views showing an example of the manufacturing method of the first embodiment shown in FIGS.
First, as shown in FIG. 7, an n-type collector region 2 is formed by epitaxial growth on the surface of an n + -type substrate which is the substrate region 1. Further, n + to become the emitter region 3 on the surface
A p + type region which will become the implantation region 8 is formed. Next, as shown in FIG. 8, a mask material 100 is formed on the surface, and a pattern for forming a groove for a fixed insulated electrode is formed. This is etched by anisotropic dry etching to form a groove whose side wall is almost vertical as shown in FIG. The depth of the groove is 2-3 times or more than the distance between the grooves. The cross-sectional shape of the groove, that is, the shape of the fixed insulated electrode 4 is illustrated in FIG. 2 or 9 as an example of a U-shape with the sidewalls made substantially vertical, but for the normally-off shown above. The cross-sectional shape may be barrel-shaped, wedge-shaped, diamond-shaped, or the like as long as the channel conditions are satisfied. Further, the groove may not be vertical but may be dug obliquely, and if possible, the fixed insulating electrode 4 may be completely buried in the substrate. Further, if the surface pattern also satisfies the conditions for blocking the channel, the thickness of the channel does not necessarily have to be uniform throughout, and the width of the groove does not have to be uniform.
【００３６】次に、図１０のように、溝の内壁を酸化し
て絶縁膜５を形成し、固定絶縁電極４となる高濃度のｐ
型ポリシリコンを堆積させる。次に、図１１のように、
溝の中にのみｐ型ポリシリコンが残るようにエッチング
する。このときエミッタ領域３の側方部分にポリシリコ
ンが残らないようにするため、いくらか深く掘り込む。
次に、図１２のように、マスク材１００を除去し、層間
絶縁膜と電極（図示せず）を形成して図１〜図４の構造
を得る。なお、以上の説明では、基板はすべてｎ型半導
体として説明したが、全ての不純物のタイプが逆であっ
ても、この構造は機能する。Next, as shown in FIG. 10, the inner wall of the groove is oxidized to form the insulating film 5, and the high-concentration p that becomes the fixed insulating electrode 4 is formed.
Deposit type polysilicon. Next, as shown in FIG.
Etching is performed so that the p-type polysilicon remains only in the groove. At this time, in order to prevent the polysilicon from remaining on the side portion of the emitter region 3, it is dug to some depth.
Next, as shown in FIG. 12, the mask material 100 is removed, an interlayer insulating film and an electrode (not shown) are formed, and the structure of FIGS. 1 to 4 is obtained. In the above description, the substrate has been described as an n-type semiconductor, but this structure will work even if all the impurity types are reversed.
【００３７】次に、図１３〜図１５を用いて本発明の第
２の実施例を説明する。まず、図１３は、前記図２に対
応する断面図である。図１３においては、図２の構成に
加えて、絶縁膜５の一部（固定絶縁電極４が接していな
い部分）の内側に、別の絶縁材１６によるサイドウォー
ルを設けたものである。この絶縁材１６の材料は、たと
えば窒化珪素もしくはＣＶＤ酸化膜などである。このよ
うな構成とすることにより、図２の場合に比べて、エミ
ッタ領域３近傍のチャネル領域７に、エミッタ電極１３
からの電界が印加されないようにすることが出来る。す
なわち、エミッタ電極１３に用いる金属の種類によって
は、ｐ型半導体と同様に、絶縁膜５を挟んでｎ型のチャ
ネル領域７に反転層を形成するような性質を有している
ものもあるのが、上記の構成によれば、そのようなこと
が生じないようにすることが出来る。Next, a second embodiment of the present invention will be described with reference to FIGS. First, FIG. 13 is a sectional view corresponding to FIG. In FIG. 13, in addition to the configuration of FIG. 2, a sidewall made of another insulating material 16 is provided inside a part of the insulating film 5 (a part not in contact with the fixed insulating electrode 4). The material of this insulating material 16 is, for example, silicon nitride or a CVD oxide film. With such a structure, as compared with the case of FIG. 2, the emitter electrode 13 is formed in the channel region 7 near the emitter region 3.
It is possible to prevent the electric field from being applied. That is, depending on the type of metal used for the emitter electrode 13, some p-type semiconductors have a property of forming an inversion layer in the n-type channel region 7 with the insulating film 5 interposed therebetween. However, according to the above configuration, such a situation can be prevented.
【００３８】図１４は、上記の構成をさらに徹底させた
ものであり、絶縁材１６で固定絶縁電極４上部の溝を埋
め尽くしている。このような構造では、デバイス表面が
平坦化され、エミッタ電極１３の形成が容易になる。し
かし、このままでは固定絶縁電極４とエミッタ電極１３
の導通が取れないので、図１５のような構造とする必要
がある。図１５は前記図３に対応する表面図であり、エ
ミッタ領域３から外れた部分において絶縁材１６にコン
タクト孔を設け、その部分で固定絶縁電極４とエミッタ
電極１３とを接続するようにしている。なお、上記のコ
ンタクト孔は、図１５で符号４を付した部分に設けられ
ており、図ではコンタクト孔から固定絶縁電極４が見え
ている状態が示されている。FIG. 14 shows a more thorough configuration of the above, in which the insulating material 16 fills the groove above the fixed insulated electrode 4. In such a structure, the surface of the device is flattened and the emitter electrode 13 can be easily formed. However, as it is, the fixed insulating electrode 4 and the emitter electrode 13
Therefore, it is necessary to have a structure as shown in FIG. FIG. 15 is a surface view corresponding to FIG. 3, in which a contact hole is provided in the insulating material 16 at a portion deviated from the emitter region 3, and the fixed insulating electrode 4 and the emitter electrode 13 are connected at that portion. . The contact hole is provided in the portion indicated by reference numeral 4 in FIG. 15, and the figure shows a state in which the fixed insulated electrode 4 is visible from the contact hole.
【００３９】次に、本発明の第３の実施例について、図
１６〜図１９を用いて説明する。Next, a third embodiment of the present invention will be described with reference to FIGS.
【００４０】まず、図１６は、前記図２に対応する断面
図である。この実施例においては、図２の構成に加え
て、エミッタ領域３とは別のｎ型半導体領域２３を設け
たものである。このｎ型半導体領域２３は、例えばｎ型
ポリシリコンである。このような構成とすることによ
り、図２および図１３と比べて、エミッタ領域３近傍の
チャネル領域７へのエミッタ電極１３からの電界の影響
を、より完全に遮断することが出来る。なお、図１６で
は、ｎ型半導体領域２３がエミッタ領域３の上部にも存
在する場合を示しているが、これは図１３の絶縁材１６
の形状のように絶縁膜５の側面のみに設けてもよい。ま
た、この場合、ｎ型半導体領域２３のｎ型不純物の濃度
は、電界を遮蔽し、チャネル領域７に蓄積層を形成しな
い値になるように適宜選定する。First, FIG. 16 is a sectional view corresponding to FIG. In this embodiment, in addition to the structure of FIG. 2, an n-type semiconductor region 23 different from the emitter region 3 is provided. The n-type semiconductor region 23 is, for example, n-type polysilicon. With such a configuration, the influence of the electric field from the emitter electrode 13 on the channel region 7 in the vicinity of the emitter region 3 can be cut off more completely than in FIGS. 2 and 13. Note that FIG. 16 shows a case where the n-type semiconductor region 23 also exists in the upper portion of the emitter region 3, but this is the same as the insulating material 16 of FIG.
It may be provided only on the side surface of the insulating film 5 like the shape of. Further, in this case, the concentration of the n-type impurity in the n-type semiconductor region 23 is appropriately selected so as to shield the electric field and not form a storage layer in the channel region 7.
【００４１】次に、図１７では、ｎ型半導体領域２３の
先端部と固定絶縁電極４との間に絶縁材１６を挟み込ん
でいる。これは、ｎ型半導体領域２３の形成途中に、固
定絶縁電極４からのｐ型不純物がｎ型の半導体領域２３
へ拡散するのを防止するのに有効である。Next, in FIG. 17, the insulating material 16 is sandwiched between the tip of the n-type semiconductor region 23 and the fixed insulated electrode 4. This is because the p-type impurity from the fixed insulating electrode 4 is an n-type semiconductor region 23 while the n-type semiconductor region 23 is being formed.
It is effective in preventing the diffusion of
【００４２】さらに、図１８では、固定絶縁電極４上部
の溝をｎ型半導体領域２３で埋め尽くした構成を有して
いる。この構造を形成するには、まず、固定絶縁電極用
のポリシリコンで溝をちょうど埋め尽くすように形成
し、後に表面にｎ型不純物を高濃度にイオン注入し、ア
ニールする事で実現できる。この方法では、図７に示し
た工程のように、エミッタ領域３用のｎ+型領域を工程
の初期に形成することなく、工程の比較的後半で、それ
以降にあまり高い熱処理が発生しない時点で、イオン注
入によって形成することが出来る。イオン注入後は、単
結晶領域であるチャネル領域よりもポリシリコン領域の
方が拡散が速いので、図１８のように、ポリシリコンの
ｎ型半導体領域２３はエミッタ領域３よりも深く形成さ
れる。しかし、この構造ではエミッタ電極１３と固定絶
縁電極４との導通が取れない。そのため、図１９のよう
な構成とする。図１９は図１５同様、図３に対応する表
面図である。図１９においては、エミッタ領域３から外
れたｎ型半導体領域２３にコンタクト孔を設け、これを
通してエミッタ電極１３と固定絶縁電極４とを接続する
ようにしている。なお、上記のコンタクト孔は、図１９
で符号４を付した部分に設けられており、図ではコンタ
クト孔から固定絶縁電極４が見えている状態が示されて
いる。この実施例の効果は図１５と同様に、デバイスの
表面を平坦に形成でき、エミッタ電極１３の形成を容易
にする点にある。Further, in FIG. 18, the groove above the fixed insulating electrode 4 is filled with the n-type semiconductor region 23. This structure can be formed by first forming polysilicon for fixed insulating electrodes so as to completely fill the groove, and then ion-implanting a high concentration of n-type impurities into the surface and annealing. In this method, as in the step shown in FIG. 7, the n + -type region for the emitter region 3 is not formed at the beginning of the step, and a relatively high heat treatment does not occur later in the latter half of the step. Can be formed by ion implantation. After the ion implantation, the diffusion of the polysilicon region is faster than that of the channel region, which is a single crystal region, so that the n-type semiconductor region 23 of polysilicon is formed deeper than the emitter region 3 as shown in FIG. However, in this structure, the conduction between the emitter electrode 13 and the fixed insulating electrode 4 cannot be established. Therefore, the configuration is as shown in FIG. 19 is a surface diagram corresponding to FIG. 3, like FIG. In FIG. 19, a contact hole is provided in the n-type semiconductor region 23 separated from the emitter region 3, and the emitter electrode 13 and the fixed insulating electrode 4 are connected through the contact hole. The above contact holes are shown in FIG.
It is provided in a portion denoted by reference numeral 4, and the figure shows a state in which the fixed insulated electrode 4 is visible from the contact hole. Similar to FIG. 15, the effect of this embodiment is that the surface of the device can be formed flat and the formation of the emitter electrode 13 is facilitated.
【００４３】次に、図２０は、本発明の第４の実施例図
であり、前記図２の断面図に相当する。この実施例は、
前記図２に示した第１の実施例において、エミッタ領域
３の溝に面する側面に接する絶縁膜５の一部を削除し、
エミッタ領域３のコンタクト面積を増加させたものであ
る。デバイスのサイズを微細化すると、エミッタ領域３
のコンタクトをとるのが徐々に困難になるが、上記のよ
うな構成とすれば、コンタクト不良を回避することがで
きる。Next, FIG. 20 is a fourth embodiment of the present invention and corresponds to the sectional view of FIG. This example
In the first embodiment shown in FIG. 2, a part of the insulating film 5 contacting the side surface of the emitter region 3 facing the groove is removed,
The contact area of the emitter region 3 is increased. When the device size is reduced, the emitter area 3
It becomes gradually difficult to make contact, but with the above configuration, contact failure can be avoided.
【００４４】次に、本発明と従来例との相違についてま
とめて説明する。まず、本発明と第１の従来例（図２１
〜図２４）との相違について説明する。第１の従来例で
は、絶縁電極（ＭＯＳゲート９５）の電位は可変であ
り、絶縁電極電位を正にすることで絶縁膜界面に電子の
蓄積層を形成して低いチャネル抵抗を実現するなどのよ
うに、絶縁電極を制御電極として用いている。一方、本
発明では、絶縁電極（固定絶縁電極４）はエミッタ電位
に固定されており、基本的に制御電極ではない。この点
が決定的に異なっている。また、第１の従来例では、ノ
ーマリ・オン型デバイスであり、主電流を遮断するため
には、積極的に接合ゲート９８ならびにＭＯＳゲート９
５に負電位を印加しなければならない。しかし、本発明
の装置はノーマリ・オフ型デバイスであり、それ以外で
は有り得ない。したがってオフ状態を保つためには、注
入制御用の注入電極１８は、エミッタ領域３と同電位、
すなわち接地電位で構わない。また、本発明において
は、インジェクタ領域８が絶縁膜５の界面に接している
ことが必須であり、これによって絶縁膜５界面の電位を
注入電極１８の電位によって積極的にコントロールす
る。これに対して第１の従来例における接合ゲート９８
は、デバイスのオン状態には何ら寄与していない。第１
の従来例の文献に記載されている限りでは、ｐ型領域８
８は絶縁膜８４と離れており、たとえ接合ゲート９８の
電位を正にしても、それによって絶縁膜界面の状況を制
御することは出来ない。そして本発明のデバイスのオン
状態では、インジェクタ領域８からの少数キャリアを供
給することによってチャネルを開き、またコレクタ領域
ならびにチャネル領域の伝導度を変調する。これに対し
て第１の従来例においては、たとえ接合ゲート９８に正
電位を与え、少数キャリアの注入を行なっても、モノポ
ーラの主電流を低オン抵抗で流すために不純物を濃く含
んだチャネル領域８２の伝導度には殆ど影響を与えるこ
とが出来ない。このように第１の従来例がモノポーラデ
バイスであるのに対し、本発明がバイポーラデバイスで
ある点も明確に異なっている。Next, the difference between the present invention and the conventional example will be summarized. First, the present invention and the first conventional example (see FIG. 21).
~ Fig. 24) will be described. In the first conventional example, the potential of the insulating electrode (MOS gate 95) is variable, and by making the potential of the insulating electrode positive, an electron storage layer is formed at the interface of the insulating film to realize a low channel resistance. Thus, the insulated electrode is used as the control electrode. On the other hand, in the present invention, the insulating electrode (fixed insulating electrode 4) is fixed to the emitter potential and is basically not a control electrode. This is a crucial difference. Further, the first conventional example is a normally-on type device, and in order to cut off the main current, the junction gate 98 and the MOS gate 9 are positively cut off.
A negative potential must be applied to 5. However, the device of the present invention is a normally-off type device, and cannot be used otherwise. Therefore, in order to keep the off state, the injection electrode 18 for injection control has the same potential as the emitter region 3,
That is, the ground potential may be used. Further, in the present invention, it is essential that the injector region 8 is in contact with the interface of the insulating film 5, whereby the potential of the interface of the insulating film 5 is positively controlled by the potential of the injection electrode 18. On the other hand, the junction gate 98 in the first conventional example
Does not contribute to the on-state of the device. First
As far as it is described in the literature of the conventional example of p-type region 8
8 is separated from the insulating film 84, and even if the potential of the junction gate 98 is positive, the condition of the insulating film interface cannot be controlled by this. Then, in the ON state of the device of the present invention, the minority carriers from the injector region 8 are supplied to open the channel and modulate the conductivity of the collector region as well as the channel region. On the other hand, in the first conventional example, even if a positive potential is applied to the junction gate 98 and minority carriers are injected, the channel region containing a large amount of impurities is used in order to allow the main current of the monopolar to flow with a low ON resistance. The conductivity of 82 can be hardly affected. As described above, the first conventional example is a monopolar device, whereas the present invention is a bipolar device.
【００４５】次に、第２の従来例（図２６）との相違を
説明する。第２の従来例では、制御電極であるｐ型領域
（ｐ+ゲート領域６８）は絶縁電極（ゲート電極６５）
の存在する溝の底部に有り、かつ、その底部で絶縁電極
とオーミックコンタクトしている。この第２の従来例
も、前記第１の従来例と同様に、絶縁電極の電位が可変
であることが本発明と本質的に異なっている。さらにｐ
型領域の位置が異なり、絶縁電極の電位と連動している
点も異なる。勿論、表面構造以外に、第２の従来例にお
いてはｐ+型アノード領域６１からｎ-型ベース領域６２
へ注入される少数キャリアによって高抵抗のｎ-型ベー
ス領域６２の伝導度を変調して低オン抵抗を実現してい
るのに対し、本発明では陰極側（エミッタ側）の表面に
ある主電流経路とは別のｐ型領域８から少数キャリアを
注入して高抵抗のコレクタ領域１を伝導度変調している
点も明確に異なっている。上記のように、第２の従来例
では、主電流経路にｐｎ接合を有しているため、主電流
端子間の電圧がほぼ０.７Ｖ以上にならなければ、満足
な電流が流れないという特性が有る。しかし、本発明の
デバイスでは、そのようなｐｎ接合がないので、さらに
低い電圧でも十分な電流を流すことが出来る。Next, the difference from the second conventional example (FIG. 26) will be described. In the second conventional example, the p-type region (p + gate region 68) which is the control electrode is an insulating electrode (gate electrode 65).
Exist at the bottom of the groove and there is ohmic contact with the insulated electrode at the bottom. This second conventional example is essentially different from the present invention in that the potential of the insulated electrode is variable, like the first conventional example. Furthermore p
The position of the mold region is different, and it is also different in that it is linked with the potential of the insulated electrode. Of course, in addition to the surface structure, in the second conventional example, from the p + type anode region 61 to the n − type base region 62.
The on-resistance is realized by modulating the conductivity of the high-resistance n − type base region 62 by the minority carriers injected into the main resistance current, whereas in the present invention, the main current on the surface of the cathode side (emitter side) is realized. It is also clearly different from the route in that minority carriers are injected from the p-type region 8 to conduct conductivity modulation of the high resistance collector region 1. As described above, in the second conventional example, since the main current path has the pn junction, a satisfactory current does not flow unless the voltage between the main current terminals becomes approximately 0.7 V or more. There is. However, since the device of the present invention does not have such a pn junction, a sufficient current can flow even at a lower voltage.
【００４６】[0046]
【発明の効果】以上説明したように本発明によれば、次
のような効果が得られる。 （１）ノーマリ・オフ特性をもつ。 （２）電流制御型の三端子素子である。 （３）オン抵抗が低い。 （４）少ない制御電流で大きな主電流を制御できる。特
に、固定絶縁電極が絶縁膜を介してエミッタ領域と対面
しないように配置し、エミッタ領域間近まで少数キャリ
アが侵入しないように構成したことにより、さらに高い
ｈFEが期待できる。 （５）微細化・高耐圧化に適した構造である。 （６）寄生素子を持たない。 （７）従来のＬＳＩ製造技術のみで実現が可能である。 （８）請求項３に記載の発明においては、上記（１）〜
（７）の効果に加えて、エミッタ領域のコンタクト面積
を増加させ、微細化した際にコンタクト不良を防止する
ことが出来る。 （９）請求項４および請求項５に記載の発明において
は、上記（１）〜（７）の効果に加えて、エミッタ領域
と固定絶縁電極とに接続する金属電極からの電界を遮蔽
し、エミッタ領域近傍に反転層が形成されるのを防止す
ることが出来る。 （１０）請求項６に記載の発明においては、上記（９）
の効果に加えて、上記半導体領域の形成途中に、固定絶
縁電極からの不純物が上記半導体領域へ拡散するのを防
止することが出来る。As described above, according to the present invention, the following effects can be obtained. (1) It has a normally-off characteristic. (2) It is a current control type three-terminal element. (3) Low on-resistance. (4) A large main current can be controlled with a small control current. In particular, by arranging the fixed insulating electrode so as not to face the emitter region through the insulating film so that the minority carriers do not enter the vicinity of the emitter region, a higher h FE can be expected. (5) The structure is suitable for miniaturization and high breakdown voltage. (6) It has no parasitic element. (7) It can be realized only by the conventional LSI manufacturing technology. (8) In the invention described in claim 3, the above (1) to
In addition to the effect of (7), it is possible to increase the contact area of the emitter region and prevent contact failure when miniaturized. (9) In the inventions according to claims 4 and 5, in addition to the effects of (1) to (7), an electric field from a metal electrode connected to the emitter region and the fixed insulated electrode is shielded, It is possible to prevent the inversion layer from being formed in the vicinity of the emitter region. (10) In the invention according to claim 6, in the above (9)
In addition to the above effect, it is possible to prevent impurities from the fixed insulating electrode from diffusing into the semiconductor region during the formation of the semiconductor region.
【図１】本発明の第１の実施例の斜視図。FIG. 1 is a perspective view of a first embodiment of the present invention.
【図２】本発明の第１の実施例の断面図。FIG. 2 is a sectional view of the first embodiment of the present invention.
【図３】本発明の第１の実施例における表面構造を示す
断面図。FIG. 3 is a cross-sectional view showing the surface structure in the first embodiment of the present invention.
【図４】本発明の第１の実施例の他の角度から見た断面
図。FIG. 4 is a sectional view of the first embodiment of the present invention viewed from another angle.
【図５】第１の実施例におけるチャネル領域のポテンシ
ャル分布図。FIG. 5 is a potential distribution diagram of a channel region in the first embodiment.
【図６】チャネル領域の不純物濃度、絶縁膜厚およびチ
ャネル厚みの関係を示す図。FIG. 6 is a diagram showing a relationship between an impurity concentration in a channel region, an insulating film thickness, and a channel thickness.
【図７】本発明の第１の実施例の製造工程の一部を示す
断面図。FIG. 7 is a sectional view showing a part of the manufacturing process of the first embodiment of the present invention.
【図８】本発明の第１の実施例の製造工程の他の一部を
示す断面図。FIG. 8 is a cross-sectional view showing another part of the manufacturing process of the first embodiment of the present invention.
【図９】本発明の第１の実施例の製造工程の他の一部を
示す断面図。FIG. 9 is a cross-sectional view showing another part of the manufacturing process of the first embodiment of the present invention.
【図１０】本発明の第１の実施例の製造工程の他の一部
を示す断面図。FIG. 10 is a cross-sectional view showing another part of the manufacturing process of the first embodiment of the present invention.
【図１１】本発明の第１の実施例の製造工程の他の一部
を示す断面図。FIG. 11 is a cross-sectional view showing another part of the manufacturing process of the first embodiment of the present invention.
【図１２】本発明の第１の実施例の製造工程の他の一部
を示す断面図。FIG. 12 is a cross-sectional view showing another part of the manufacturing process of the first embodiment of the present invention.
【図１３】本発明の第２の実施例の構造を示す断面図。FIG. 13 is a sectional view showing the structure of the second embodiment of the present invention.
【図１４】本発明の第２の実施例の別の構造を示す断面
図。FIG. 14 is a sectional view showing another structure of the second embodiment of the present invention.
【図１５】上記図１４に示す構造の表面図。15 is a surface view of the structure shown in FIG.
【図１６】本発明の第３の実施例の構造を示す断面図。FIG. 16 is a sectional view showing the structure of the third embodiment of the present invention.
【図１７】本発明の第３の実施例の別の構造を示す断面
図。FIG. 17 is a sectional view showing another structure of the third embodiment of the present invention.
【図１８】本発明の第３の実施例の別の構造を示す断面
図。FIG. 18 is a sectional view showing another structure of the third embodiment of the present invention.
【図１９】上記図１８に示す構造の表面図。19 is a surface view of the structure shown in FIG.
【図２０】本発明の第４の実施例の構造を示す断面図。FIG. 20 is a sectional view showing the structure of the fourth embodiment of the present invention.
【図２１】第１の従来例の平面図。FIG. 21 is a plan view of a first conventional example.
【図２２】第１の従来例の断面図。FIG. 22 is a sectional view of a first conventional example.
【図２３】第１の従来例の他の断面図。FIG. 23 is another cross-sectional view of the first conventional example.
【図２４】第１の従来例を三端子素子として動作させた
場合の電流電圧特性図。FIG. 24 is a current-voltage characteristic diagram when the first conventional example is operated as a three-terminal element.
【図２５】第１の従来例を四端子素子として動作させた
場合の電流電圧特性図。FIG. 25 is a current-voltage characteristic diagram when the first conventional example is operated as a four-terminal element.
【図２６】第２の従来例の断面図。FIG. 26 is a sectional view of a second conventional example.
１…基板領域 １０…ｐ型領域 ２…コレクタ領域 １１…コレクタ
電極 ３…エミッタ領域 １３…エミッタ
電極 ４…固定絶縁電極 １４…ポリシリ
コン膜 ５…絶縁膜 １５…層間絶縁
膜 ７…チャネル領域 １６…絶縁材 ８…ｐ型領域（インジェクタ領域） １８…注入電極 ９…ｐ型領域（ベース領域） ２３…ｎ型半導
体領域 １００…マスク材DESCRIPTION OF SYMBOLS 1 ... Substrate region 10 ... P-type region 2 ... Collector region 11 ... Collector electrode 3 ... Emitter region 13 ... Emitter electrode 4 ... Fixed insulating electrode 14 ... Polysilicon film 5 ... Insulating film 15 ... Interlayer insulating film 7 ... Channel region 16 ... Insulating material 8 ... P-type region (injector region) 18 ... Injection electrode 9 ... P-type region (base region) 23 ... N-type semiconductor region 100 ... Mask material
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成６年６月１０日[Submission date] June 10, 1994
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項１[Name of item to be corrected] Claim 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
Claims (6)
の一主面に接して、同一導電型のエミッタ領域を１個ま
たは複数個有し、 前記エミッタ領域を挟んで、前記コレクタ領域の表面か
ら前記半導体基体方向に向かい、かつ前記半導体基体に
は達しない、溝を１個または複数個有し、 前記溝の内部には、絶縁膜によって前記コレクタ領域と
は絶縁され、かつ、前記エミッタ領域と同電位に保たれ
た固定絶縁電極を有し、 前記固定絶縁電極は、前記絶縁膜を介して隣接する前記
コレクタ領域に空乏領域を形成するような性質を有する
導電性材料からなり、 前記固定絶縁電極を取り囲む前記絶縁膜ならびに前記コ
レクタ領域に接して、前記エミッタ領域には接しない、
反対導電型のインジェクタ領域を有し、 前記エミッタ領域に隣接するコレクタ領域の一部であっ
て、前記固定絶縁電極に挟まれ、前記インジェクタ領域
の電位が前記エミッタ領域の電位と同電位に保たれてい
る状態では、前記空乏領域の形成するポテンシャル障壁
によって前記エミッタ領域と前記コレクタ領域とを電気
的に遮断状態とするチャネル領域を有し、 前記溝の開口部側に面している前記固定絶縁電極の表面
が、少なくとも前記絶縁膜との界面においては、前記エ
ミッタ領域の表面から前記溝の深さ方向に測って、前記
エミッタ領域の底面よりも深い位置にある、 ことを特徴とする半導体装置。1. A surface of the collector region having one or a plurality of emitter regions of the same conductivity type in contact with one main surface of a semiconductor substrate of one conductivity type which is a collector region, and sandwiching the emitter region. From the semiconductor substrate direction to the semiconductor substrate direction and not reaching the semiconductor substrate, the trench has one or a plurality of trenches, the trenches being insulated from the collector region by an insulating film, and the emitter region. And a fixed insulating electrode kept at the same potential as the fixed insulating electrode, the fixed insulating electrode is made of a conductive material having a property of forming a depletion region in the collector region adjacent to the fixed insulating electrode via the insulating film, In contact with the insulating film surrounding the insulating electrode and the collector region and not in contact with the emitter region,
An injector region of opposite conductivity type, a part of a collector region adjacent to the emitter region, sandwiched between the fixed insulating electrodes, and a potential of the injector region is maintained at the same potential as a potential of the emitter region. In this state, the fixed insulation facing the opening side of the groove has a channel region that electrically cuts off the emitter region and the collector region by a potential barrier formed by the depletion region. A semiconductor device, wherein the surface of the electrode is at a position deeper than the bottom surface of the emitter region as measured in the depth direction of the groove from the surface of the emitter region, at least at the interface with the insulating film. .
に沿って前記固定絶縁電極の表面から底面までの距離
が、前記チャネル領域のチャネル厚み、すなわち対向す
る前記絶縁膜間の距離の少なくとも２倍以上である、こ
とを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein a channel length of the channel region, that is, a distance from a surface of the fixed insulating electrode to a bottom face along a sidewall of the groove is a channel thickness of the channel region, That is, the semiconductor device is characterized in that it is at least twice the distance between the insulating films facing each other.
縁膜を形成せず、前記エミッタ領域とエミッタ電極との
コンタクト面積を増加させたことを特徴とする半導体装
置。3. The semiconductor device according to claim 1, wherein the insulating film is not formed on a part of a side surface of the emitter region facing the groove, and a contact area between the emitter region and the emitter electrode is increased. A semiconductor device characterized by the above.
ない部分に接するように、別の絶縁材を設けたことを特
徴とする半導体装置。4. The semiconductor device according to claim 1, wherein another insulating material is provided so as to contact a part of the insulating film which is not in contact with the fixed insulating electrode. Semiconductor device.
ない部分に接するように、前記エミッタ領域と同一導電
型の別の半導体領域を設けたことを特徴とする半導体装
置。5. The semiconductor device according to claim 1, wherein another semiconductor region having the same conductivity type as the emitter region is in contact with a part of the insulating film which is not in contact with the fixed insulating electrode. A semiconductor device comprising:
ない部分のうち、前記固定絶縁電極側の一部に接するよ
うに、別の絶縁材を設け、前記絶縁膜の一部であって前
記固定絶縁電極が接していない部分のうち、残りの一部
に接するように、前記エミッタ領域と同一導電型の別の
半導体領域を設けたことを特徴とする半導体装置。6. The semiconductor device according to claim 1, wherein a part of the insulating film, which is not in contact with the fixed insulating electrode, is separately provided so as to be in contact with a part of the fixed insulating electrode side. An insulating material is provided, and another semiconductor region having the same conductivity type as that of the emitter region is provided so as to be in contact with a remaining part of a part of the insulating film which is not in contact with the fixed insulating electrode. A semiconductor device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12753194A JP3189576B2 (en) | 1994-06-09 | 1994-06-09 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12753194A JP3189576B2 (en) | 1994-06-09 | 1994-06-09 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335868A true JPH07335868A (en) | 1995-12-22 |
| JP3189576B2 JP3189576B2 (en) | 2001-07-16 |
Family
ID=14962327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12753194A Expired - Lifetime JP3189576B2 (en) | 1994-06-09 | 1994-06-09 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189576B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286056A (en) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008305903A (en) | 2007-06-06 | 2008-12-18 | Rohm Co Ltd | Semiconductor device |
| JP2008306095A (en) * | 2007-06-11 | 2008-12-18 | Rohm Co Ltd | Semiconductor device |
| JP2008311573A (en) * | 2007-06-18 | 2008-12-25 | Rohm Co Ltd | Semiconductor device |
| US8766317B2 (en) | 2007-06-18 | 2014-07-01 | Rohm Co., Ltd. | Semiconductor device |
| JP2017092472A (en) * | 2015-11-10 | 2017-05-25 | アナログ デバイシス グローバル | Combination of fet-bipolar transistor and switch with such combination of fie-bipolar transistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102249525B1 (en) * | 2019-10-22 | 2021-05-11 | 박강혁 | Displayer holder for vehicle headrest |
-
1994
- 1994-06-09 JP JP12753194A patent/JP3189576B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286056A (en) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008305903A (en) | 2007-06-06 | 2008-12-18 | Rohm Co Ltd | Semiconductor device |
| JP2008306095A (en) * | 2007-06-11 | 2008-12-18 | Rohm Co Ltd | Semiconductor device |
| JP2008311573A (en) * | 2007-06-18 | 2008-12-25 | Rohm Co Ltd | Semiconductor device |
| US8766317B2 (en) | 2007-06-18 | 2014-07-01 | Rohm Co., Ltd. | Semiconductor device |
| JP2017092472A (en) * | 2015-11-10 | 2017-05-25 | アナログ デバイシス グローバル | Combination of fet-bipolar transistor and switch with such combination of fie-bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3189576B2 (en) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2561413B2 (en) | Semiconductor device | |
| US8461648B2 (en) | Semiconductor component with a drift region and a drift control region | |
| TWI518803B (en) | Device structure and methods of making high density mosfets for load switch and dc-dc applications | |
| USRE38953E1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| JP2606404B2 (en) | Semiconductor device | |
| US7915617B2 (en) | Semiconductor device | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| US20020175412A1 (en) | Process for forming MOS-gated power device having segmented trench and extended doping zone | |
| JP3704007B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100762545B1 (en) | Self-aligned silicon carbide lmosfet | |
| US9502547B2 (en) | Charge reservoir IGBT top structure | |
| US11522075B2 (en) | Semiconductor device and method of manufacturing same | |
| US20240063267A1 (en) | Semiconductor device and method for producing same | |
| US6563193B1 (en) | Semiconductor device | |
| JP3189576B2 (en) | Semiconductor device | |
| CN108305893B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP3189543B2 (en) | Semiconductor device | |
| JP3371836B2 (en) | Semiconductor device | |
| JP3214242B2 (en) | Semiconductor device | |
| JP3279092B2 (en) | Semiconductor device | |
| JP2018018850A (en) | Semiconductor device | |
| JPH07202182A (en) | Semiconductor device | |
| JPH07211900A (en) | Semiconductor device | |
| JP2827576B2 (en) | Semiconductor device | |
| CN116978946A (en) | Silicon-on-insulator lateral device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080518 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |