JPH07335534A - Formation of fine resist pattern - Google Patents

Formation of fine resist pattern

Info

Publication number
JPH07335534A
JPH07335534A JP13268194A JP13268194A JPH07335534A JP H07335534 A JPH07335534 A JP H07335534A JP 13268194 A JP13268194 A JP 13268194A JP 13268194 A JP13268194 A JP 13268194A JP H07335534 A JPH07335534 A JP H07335534A
Authority
JP
Japan
Prior art keywords
resist layer
negative
positive
positive resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13268194A
Other languages
Japanese (ja)
Other versions
JP3015860B2 (en
Inventor
Masahiro Aoyanagi
昌宏 青柳
Hiroshi Nakagawa
博 仲川
Itaru Kurosawa
格 黒沢
Masaaki Maezawa
正明 前沢
Susumu Takada
進 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP13268194A priority Critical patent/JP3015860B2/en
Publication of JPH07335534A publication Critical patent/JPH07335534A/en
Application granted granted Critical
Publication of JP3015860B2 publication Critical patent/JP3015860B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To eliminate the occurrence of a residue resulting from the development of a negative type resist layer at the time of forming a fine resist pattern of a two-layer resist composed of the negative type resist layer and a positive type resist layer. CONSTITUTION:When a negative type resist layer 30 is dipped in a developing solution 50 after exposing the resist layer 30 to an electron beam 40 in a prescribed pattern, the exposed surface of the resist layer 30 is brought to the down side in the direction of gravity in the solution 50.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路や超伝
導集積回路で用いられるリソグラフィ技術に関し、特
に、サブミクロン以下にも及ぶ微細なレジストパタンを
高精度に形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lithographic technique used in a semiconductor integrated circuit or a superconducting integrated circuit, and more particularly to a method for forming a fine resist pattern of submicron or less with high precision.

【0002】[0002]

【従来の技術】半導体層集積回路や超伝導集積回路の製
造工程においては、作製すべきトランジスタやジョセフ
ソン接合等、各種機能素子の高速性能を追求したり、集
積密度をより一層高めるため、それら個々の素子の小型
化、すなわち集積回路基板上における単位素子の占める
面積の低減化や、配線の線路幅及び配線間隔の微細化に
つき、様々な試みが成されている。しかし、そもそもそ
うした微細な素子や微小幅配線等の各種微細構造体を構
築するためには、それらを切り出すときのエッチングマ
スクとなるレジストパタンを高精度に微細化して形成せ
ねばならない。
2. Description of the Related Art In the process of manufacturing semiconductor layer integrated circuits and superconducting integrated circuits, in order to pursue high-speed performance of various functional devices such as transistors and Josephson junctions to be manufactured and to further increase the integration density, Various attempts have been made to reduce the size of individual devices, that is, to reduce the area occupied by unit devices on an integrated circuit board, and to reduce the line width of wiring and the wiring interval. However, in the first place, in order to construct such various fine structures such as minute elements and minute width wirings, it is necessary to form a resist pattern serving as an etching mask for cutting them with high precision.

【0003】一般にこうしたレジストパタンは、エッチ
ング対象の下地層の表面上に一連に塗布されたレジスト
材料層を所定パタンに従って露光した後、現像すること
で得られるが、まず露光に関しては、サブミクロン以下
にも及ぶ微細パタンを描画可能な露光方法として、電子
ビーム露光法が注目されている。事実、電子ビーム露光
装置自体の性能としては、すでに10nmの寸法まで、描画
可能とするものが報告されている。
Generally, such a resist pattern is obtained by exposing a resist material layer, which is applied in a series on the surface of an underlayer to be etched, in a predetermined pattern and then developing the resist material layer. An electron beam exposure method has been attracting attention as an exposure method capable of drawing a fine pattern reaching a wide range. In fact, as the performance of the electron beam exposure apparatus itself, it has been reported that it is possible to draw up to a dimension of 10 nm.

【0004】一方、レジスト材料とかレジスト構造自体
に関しての研究も盛んになされており、高解像度と高ア
スペクト比とを同時に実現し得るレジスト構造として、
二層レジスト、三層レジスト等、多層レジストを用いる
手法が提案されている。中でも特に、米国IBM社所属
のビー・ジェイ・リン(B.J.Lin)の提案になるPCM
(Portable Comformal Mask)法、すなわち、上層のパタ
ン化レジスト層の当該パタンをディープUV光(波長 2
00〜 300nmの短波長紫外線)の全面照射により下層レジ
スト層に転写するという概念手法を具体的に実現した一
例として、1984年(昭和59年)第45回応用物理学会学術
講演会予稿集(12p-T-11),p.247に、上層にネガ型レジス
ト材料であるCMS(クロロメチル化ポリスチレン)、
下層にポジ型レジスト材料であるPMMA(ポリメタク
リル酸メチル)を用いた手法が開示されている。
On the other hand, much research has been conducted on resist materials and the resist structure itself, and as a resist structure capable of simultaneously achieving high resolution and high aspect ratio,
Techniques using a multilayer resist such as a two-layer resist and a three-layer resist have been proposed. Above all, PCM proposed by BJ Lin, a member of IBM Corporation in the United States.
(Portable Comformal Mask) method, that is, the pattern of the upper patterned resist layer is exposed to deep UV light (wavelength 2
As an example of concrete implementation of the conceptual method of transferring to the lower resist layer by total irradiation of 00-300 nm short-wavelength ultraviolet light), Proceedings of the 45th Annual Meeting of the Society of Applied Physics, 1984 (12p) -T-11), p.247, CMS (chloromethylated polystyrene) which is a negative resist material in the upper layer,
A method using PMMA (polymethylmethacrylate) which is a positive resist material for the lower layer is disclosed.

【0005】確かに、このようなCMSとPMMAとの
組合せを用いる二層レジスト法は、例えばジョセフソン
接合素子の作製工程における微小接合形成のためのエッ
チング工程で用いるレジスト等として適当である。有機
溶媒中でのリフトオフ工程の適用を受け得るため、エッ
チング工程後のセルフアライメント方式での層間絶縁膜
形成等を容易に実施できるからである。
Certainly, the two-layer resist method using such a combination of CMS and PMMA is suitable as a resist or the like used in an etching step for forming a fine junction in the production step of a Josephson junction element, for example. This is because the lift-off process in the organic solvent can be applied, and thus the interlayer insulating film formation and the like can be easily performed by the self-alignment method after the etching process.

【0006】[0006]

【発明が解決しようとする課題】しかし、ポジ型レジス
ト材料であるPMMAの上に形成するネガ型レジスト材
料(架橋型レジスト材料)としてのCMSには特殊な問
題があり、現像後に数ミクロンにも及ぶ大きさの残渣が
残り易い。実際、これが災いして、小規模集積回路にお
いてさえ、歩留まりは50%程度しか採ることができなか
った。CMSを塗布する前に細かなフィルタに通し、粒
子径を均一かつ微細にするべく図れば、レジスト残渣の
発生を多少抑えることはできるが、もとより完全ではな
かった。
However, CMS as a negative type resist material (crosslinking type resist material) formed on PMMA which is a positive type resist material has a special problem, and even a few microns after development. Residues of a large size tend to remain. In fact, this was a disaster, and even small scale integrated circuits could only yield around 50%. If CMS is passed through a fine filter to make the particle diameter uniform and fine before application, the generation of resist residue can be suppressed to some extent, but it was not perfect.

【0007】ネガ型レジスト材料ないし架橋型レジスト
材料としては、上記のCMSの外にも、αM−CMS
(クロロメチル化ポリアルファメチルスチレン)とかC
PMS(塩素化ポリメチルスチレン)等があり、これら
も材料自体としては良い材料ではあるが、やはり共通の
欠点として、現像による残渣が残り易い。
As the negative resist material or the cross-linked resist material, in addition to the above CMS, αM-CMS
(Chloromethylated poly alpha methyl styrene) or C
There are PMS (chlorinated polymethylstyrene) and the like, which are good materials themselves, but as a common drawback, residues due to development tend to remain.

【0008】本発明はこうした点に鑑み、ポジ型レジス
ト層上に形成したネガ型レジスト層を露光し、現像処理
したとき、ネガ型レジスト材料の材料残渣が残らないよ
うな微細レジストパタンの形成方法を提供せんとするも
のである。
In view of the above points, the present invention is a method for forming a fine resist pattern in which a negative resist layer formed on a positive resist layer is exposed and developed so that no material residue of the negative resist material remains. Is intended to be provided.

【0009】[0009]

【課題を解決するための手段】本発明は上記目的を達成
するため、ポジ、ネガ二層レジスト法の適用に際し、所
定のパタンに従って電子ビーム露光を受けたネガ型レジ
スト層を現像液に浸すときには、当該ネガ型レジスト層
の露光面を重力方向に沿う下向きとし、ネガ型レジスト
層の電子ビーム露光を受けていない未露光部分がこの現
像液内で自重落下方向に溶け出すようにすることを提案
する。
In order to achieve the above object, the present invention applies a positive / negative two-layer resist method, and when the negative resist layer subjected to electron beam exposure according to a predetermined pattern is immersed in a developing solution. , Proposing that the exposed surface of the negative resist layer is oriented downward along the direction of gravity so that the unexposed portion of the negative resist layer that has not been subjected to electron beam exposure dissolves in the developer in the direction of gravity drop. To do.

【0010】[0010]

【実施例】図1には、本発明に従う微細レジストパター
ン形成方法の一実施例が各素工程(A) 〜(G) ごとに示さ
れている。以下、具体的なレジスト材料と共にこの実施
例につき説明するが、ただし、最終工程である図1(G)
に示されているように、最終的に本発明により形成され
た微細レジストパタン90をエッチングマスクとしてエッ
チングされる下層構造部分の具体的構成の如何は、本発
明には直接の関係がないので、単にエッチング対象の下
地層10として示してある。
FIG. 1 shows an embodiment of a fine resist pattern forming method according to the present invention for each of the elementary steps (A) to (G). Hereinafter, this example will be described together with a specific resist material, except that the final step shown in FIG.
As shown in, since the specific structure of the lower layer structure portion that is finally etched by using the fine resist pattern 90 formed by the present invention as an etching mask is not directly related to the present invention, It is shown simply as the underlayer 10 to be etched.

【0011】まず、最初の工程では、図1(A) に示され
ているように、エッチング対象層である下地層10上に、
ポジ型レジスト材料として選んだPMMAをスピナーに
よって 0.5μm の厚さに塗布し、これを第一塗布層21と
する。この第一塗布層21を、120℃から 150℃の温度範
囲で空気中または乾燥窒素中、30分ないし60分、ベーキ
ングする。このときの上記温度は、本来は上記範囲に限
定されず、高い方が良いが、本発明により作製された図
1(G) に示される微細レジストパタン90を下地層10のエ
ッチング後のリフトオフ工程にも適用する場合には、余
り高いと、このときに用いる有機溶媒に溶けにくくなる
ので、上記温度範囲内、それも特に当該温度範囲の下限
とした 120℃が適当である。ただし、温度範囲や時間範
囲、さらに塗布厚等の各種パラメータは、以降の記載中
におけるものも含めて、それぞれ若干の誤差を許容す
る。
First, in the first step, as shown in FIG. 1 (A), on the underlayer 10 which is the etching target layer,
PMMA selected as a positive type resist material is applied to a thickness of 0.5 μm by a spinner to form a first applied layer 21. The first coating layer 21 is baked in the temperature range of 120 ° C. to 150 ° C. in air or dry nitrogen for 30 to 60 minutes. The temperature at this time is not limited to the above range and is preferably higher, but the fine resist pattern 90 shown in FIG. 1 (G) manufactured by the present invention is lifted off after etching the underlayer 10. If it is too high, it becomes difficult to dissolve in the organic solvent used at this time, so that it is suitable to be within the above temperature range, particularly 120 ° C. which is the lower limit of the temperature range. However, the temperature range, the time range, and various parameters such as the coating thickness, including those in the following description, allow slight errors.

【0012】第一塗布層21の上には、図1(B) に示され
ているように、同じポジ型レジスト材料であるPMMA
を再度、スピナーにより適当な厚さ、例えば 0.5μm 厚
に塗布して第二塗布層22とし、この第二塗布層22を好ま
しくは 135℃から 155℃程度の温度範囲で空気中または
乾燥窒素中、30分ないし60分、ベーキングする。この第
二塗布層22のベーキング温度も高い方が望ましいが、例
えば下地層10が熱により悪影響を受ける恐れのある場合
には、低目の温度、例えば 135℃前後が望ましい。
On the first coating layer 21, as shown in FIG. 1B, PMMA, which is the same positive resist material, is used.
Is again coated with a spinner to an appropriate thickness, for example 0.5 μm, to form a second coating layer 22, and this second coating layer 22 is preferably in air or dry nitrogen in a temperature range of about 135 ° C to 155 ° C. Bake for 30 to 60 minutes. It is desirable that the baking temperature of the second coating layer 22 is also high, but if the underlayer 10 may be adversely affected by heat, for example, a lower temperature, for example, around 135 ° C. is desirable.

【0013】いずれにしても、このようにしてこれら第
一、第二塗布層21,22から成るポジ型レジスト層20の形
成を終えたならば、次に、図1(C) に示されているよう
に、ネガ型レジスト材料として、既述した材料群の中か
らαM−CMSを選び、これをポジ型レジスト層20の上
にスピナーによって 0.5μm の厚さに塗布し、やはり適
当な温度、例えば 135℃で20分から30分、空気中または
乾燥窒素中でベーキングし、ネガ型レジスト層30を形成
する。
In any case, when the formation of the positive resist layer 20 composed of the first and second coating layers 21 and 22 is completed in this manner, then, as shown in FIG. 1 (C). As described above, as the negative resist material, αM-CMS is selected from the above-mentioned material group, and this is applied on the positive resist layer 20 with a spinner to a thickness of 0.5 μm, and also at an appropriate temperature. For example, the negative resist layer 30 is formed by baking at 135 ° C. for 20 to 30 minutes in air or dry nitrogen.

【0014】このようにして形成されたネガ型レジスト
層30の主面を、図1(D) に示されるように、最終的に得
るべき微細レジストパタン90に応じたパタンで電子ビー
ム40により露光する。
The main surface of the negative resist layer 30 thus formed is exposed by the electron beam 40 in a pattern corresponding to the fine resist pattern 90 to be finally obtained, as shown in FIG. 1 (D). To do.

【0015】次に、図1(E) に示されているように、下
地層10共々、露光済のネガ型レジスト層30の当該露光面
が重力方向で下を向くように裏返しにし、その状態で現
像液50内に浸漬する。現像槽その他、現像に要する機械
装置類や、下地層10を持つ試料を機械的に保持する基板
ホルダ等には、公知既存のものを利用することができ
る。例えば、一般に基板ホルダは、試料(ウエハ)の側
縁ないし周縁を抱えるようにして試料を保持するので、
こうしたホルダを用いる場合には、当該ホルダに対し、
単に試料をひっくり返して抱えさせるだけで良い。
Next, as shown in FIG. 1 (E), both the underlayer 10 and the exposed negative type resist layer 30 are turned upside down so that the exposed surface faces downward in the direction of gravity. To immerse in developer 50. As the developing tank, other mechanical devices required for development, a substrate holder that mechanically holds the sample having the underlayer 10, and the like, known existing ones can be used. For example, in general, the substrate holder holds the sample by holding the side edge or the peripheral edge of the sample (wafer).
When using such a holder,
All you have to do is flip the sample over and hold it.

【0016】現像液50としては、この実施例で選んだα
M−CMSに対しては、酢酸イソアミル、硝酸イソアミ
ル(iAA)/ジ−n−ブチルエーテル、及びジノルマ
ルブチルエーテル(DnBE)の混合液を用いることが
できる。好ましくは、このような現像液内にてむらなく
現像を図るため、公知手法に従い、現像液50内で下地層
10共々、ネガ型レジスト層30を主面に平行な面内で回転
させたり、あるいは揺動させたりする。
As the developing solution 50, α selected in this embodiment is used.
For M-CMS, a mixed solution of isoamyl acetate, isoamyl nitrate (iAA) / di-n-butyl ether, and dinormal butyl ether (DnBE) can be used. Preferably, in order to achieve uniform development in such a developing solution, according to a known method, the underlayer in the developing solution 50.
10 Together, the negative resist layer 30 is rotated or swung in a plane parallel to the main surface.

【0017】しかるに、このような現像処理中、本発明
ではネガ型レジスト層30の露光面を上記のように重力方
向下向きにして行なうので、電子ビーム露光を受けてい
ないネガ型レジスト層30の未露光部分は当該現像液50内
で自重落下方向に溶け出し、このときに微小な固まりと
なって溶け出る部分があっても、それらは現像液50中に
漂いながらもやがては自重で下方に沈殿して行くので、
露呈したポジ型レジスト層20の表面上に残渣として付着
することはない。
In the present invention, however, since the exposed surface of the negative resist layer 30 is directed downward in the direction of gravity as described above in the present invention, the negative resist layer 30 which has not undergone electron beam exposure is not exposed. The exposed part melts in the developing solution 50 in the direction of falling by its own weight, and even if there is a part that melts out as a minute solid at this time, they float in the developing solution 50 and eventually settle down below due to their own weight. Because I'm going to
It does not adhere as a residue on the exposed surface of the positive resist layer 20.

【0018】このようにして現像処理を終えると、ネガ
型レジスト層30は所定のパタンに切り出されたパタン化
ネガ型レジスト層30’となるが、その後、現像液50中か
ら取り出した後、露呈したポジ型レジスト層20を、残存
したパタン化ネガ型レジスト層30’共々、例えば 110℃
から 120℃の温度範囲で空気中または乾燥窒素中、20分
ないし30分のベーキングを行なった後(この工程のベー
キングを後述の説明との関係で便宜上、第一ベーキング
と呼んでおく)、図1(F) に示されているように、残存
しているパタン化ネガ型レジスト層30’の表面を含んで
ポジ型レジスト層20の全面をディープUV光60に曝し、
露光する。換言すれば、この工程は、パタン化ネガ型レ
ジスト層30’をマスクとするポジ型レジスト層20の選択
露光処理である。ディープUV光という語は、学術用語
として確認されてはいないが、周知のようにリソグラフ
ィ分野では定着しており、波長 200〜 300nmの短波長紫
外線を言う。
When the developing process is completed in this way, the negative resist layer 30 becomes a patterned negative resist layer 30 'cut into a predetermined pattern. After that, the negative resist layer 30 is taken out from the developing solution 50 and then exposed. The positive type resist layer 20 thus formed, together with the remaining patterned negative type resist layer 30 ′, for example, 110 ° C.
After baking for 20 to 30 minutes in air or dry nitrogen in the temperature range of 120 to 120 ° C (the baking in this step is referred to as the first baking for convenience in the following description), As shown in 1 (F), the entire surface of the positive type resist layer 20 including the surface of the remaining patterned negative type resist layer 30 'is exposed to deep UV light 60,
Expose. In other words, this step is a selective exposure treatment of the positive resist layer 20 using the patterned negative resist layer 30 'as a mask. The term deep UV light is not confirmed as a scientific term, but as is well known, it is well-established in the lithography field and refers to short wavelength ultraviolet light having a wavelength of 200 to 300 nm.

【0019】この後、好ましくは再び、 110℃から 120
℃の温度範囲で空気中または乾燥窒素中、20分ないし30
分のベーキングを行なった後(これを便宜上、第二ベー
キングと呼ぶ)、本実施例でポジ型レジスト層20の材料
として用いているPMMAに適当な公知の現像液とし
て、例えばMIBK(メチルイソブチルケトン)に浸漬
し、露光済ポジ型レジスト層20を現像処理して図1(G)
に示されるようにパタン化ポジ型レジスト層20’を形成
し、これにより、最終的に得るべき微細レジストパタン
90の完成を見る。
After this, preferably again from 110 ° C. to 120 ° C.
20 minutes to 30 minutes in air or dry nitrogen in the temperature range of ° C
After baking for a minute (this is referred to as a second baking for convenience), a known developer suitable for PMMA used as the material of the positive resist layer 20 in this embodiment, for example, MIBK (methyl isobutyl ketone) is used. ), The exposed positive type resist layer 20 is subjected to a development treatment, and then, as shown in FIG.
As shown in Fig. 5, a patterned positive resist layer 20 'is formed, and this gives a fine resist pattern to be finally obtained.
See the completion of 90.

【0020】なお、ポジ型レジスト層20のディープUV
光による露光時やその後の現像時には、特に裏返しにす
る必要はなく(裏返しにしたままでも良いが)、公知の
露光手法、現像手法に従って良い。ポジ型レジスト層20
を形成するポジ型レジスト材料は、上記実施例で用いた
PMMAの外、PGMA(ポリメタクリル酸グリシジ
ル)、PMGI(ポリジメチルグルタルイミド)、PM
IPK(ポリメチルイソプロペニルケトン)等があり、
いずれも上記実施例のPMMAに代えて用いることがで
き、これらポジ型レジスト材料層の現像処理によって生
ずる残渣が問題になることは殆どない。特に本発明で目
的としている高精度微細レジストパタン90を形成する上
では考慮する必要がない。
Deep UV of the positive type resist layer 20
At the time of exposure with light or at the time of subsequent development, it is not particularly necessary to turn it over (although it may be left inside out), and known exposure methods and development methods may be used. Positive resist layer 20
The positive type resist material for forming is not only PMMA used in the above-mentioned examples but also PGMA (polyglycidyl methacrylate), PMGI (polydimethylglutarimide), PM.
There are IPK (polymethyl isopropenyl ketone) etc.,
Any of them can be used in place of the PMMA of the above-mentioned embodiment, and the residue generated by the development treatment of these positive resist material layers hardly causes a problem. In particular, there is no need to consider in forming the high precision fine resist pattern 90 which is the object of the present invention.

【0021】これに対し、ポジ型レジスト層20のパタン
化マスクとなるネガ型レジスト層30には、上記実施例で
用いたαM−CMSに代えて既述のCMSやCPMS等
も用いることができるが、これら材料によるネガ型レジ
スト層は、その現像残渣が問題になる。そこで、用いる
ネガ型レジスト材料により現像液こそ、種類が異なるか
も知れないが(各材料にそれぞれ適当な現像液は公知で
ある)、いずれもその現像処理時には、本発明に従い、
露光面が重力方向下向きになるようにして現像すべきで
ある。
On the other hand, as the negative type resist layer 30 serving as a patterning mask for the positive type resist layer 20, the above-mentioned CMS, CPMS or the like can be used instead of the αM-CMS used in the above embodiment. However, the negative resist layer made of these materials has a problem of its development residue. Therefore, although the type of the developing solution may differ depending on the negative resist material used (a suitable developing solution for each material is known), both are in accordance with the present invention during the development process.
It should be developed with the exposed surface facing downward in the direction of gravity.

【0022】実際、本発明に従った上記実施例を検証す
るための実験では、試験サンプルの全てにおいてネガ型
レジスト層残渣が皆無であることが確認され、0.3μm 幅
までの微細レジストパタン90を得ることに成功した。換
言すれば、レジスト残渣が原因で駄目になった素子は一
つもなかった。さらに、この微細レジストパタン90をジ
ョセフソン接合の切り出しに用いた所、0.5μm 角までの
微細ジョセフソン接合が得られた。
In fact, in an experiment for verifying the above-mentioned embodiment according to the present invention, it was confirmed that there was no negative resist layer residue in all the test samples, and a fine resist pattern 90 up to 0.3 μm width was obtained. I got it successfully. In other words, none of the devices failed due to the resist residue. Furthermore, when this fine resist pattern 90 was used to cut out a Josephson junction, a fine Josephson junction of up to 0.5 μm square was obtained.

【0023】なお、上記において便宜上、第一、第二と
呼んだ計二回のベーキング工程は、どちらか一方を省略
しても、得られる微細レジストパタン90の品質には特に
問題を生じなかった。ただ、ディープUV光60によりネ
ガ型レジスト層20を全面露光する前には、それなりに準
備時間が掛かるので、その間を利用して第一ベーキング
をすると、製造時間の節約になる。
In the above description, for the sake of convenience, there is no particular problem in the quality of the obtained fine resist pattern 90 even if either of the two baking steps, first and second, is omitted. . However, before the whole surface of the negative type resist layer 20 is exposed with the deep UV light 60, it takes some preparation time, so if the first baking is performed during that time, the manufacturing time can be saved.

【0024】また、上記実施例では、図1(A),(B) に示
されるように、ポジ型レジスト層20は二回の塗布工程に
よって形成されているが、原理的にはこれは一回の塗布
工程によってのみ形成されても良い。各層20,30の厚さ
やベーキング温度、ベーキング時間等、他のパラメータ
についても、製造の現場で実際に要求される値に即して
良く、本発明にて直接に規定するものではない。
Further, in the above-mentioned embodiment, as shown in FIGS. 1A and 1B, the positive type resist layer 20 is formed by two coating steps. It may be formed only by one application process. Other parameters such as the thickness of each layer 20, 30 and the baking temperature and the baking time may be in accordance with the values actually required at the manufacturing site and are not directly specified in the present invention.

【0025】[0025]

【発明の効果】本質的には微細レジストパタンの形成に
適しているネガ、ポジ二層レジスト方法ではあるが、従
来は上側に位置するネガ型レジスト層の現像による残渣
の発生が問題になっていたのに対し、本発明によるとネ
ガ型レジスト層の露光面を裏返して現像するため、現像
液中に例え固まりとなって溶け出すネガ型レジスト材料
があっても、これは自重により現像液下方に沈殿して行
き、露呈したポジ型レジスト層上に残渣として付着する
機会を持たない。そのため、当該レジスト残渣に基づく
欠陥の発生が十分良く抑えられた微細レジストパタンを
得ることができ、ひいては極く微細な半導体ないし超伝
導素子を多数個集積した集積回路の製造歩留まりを大幅
に向上させることができる。
Although the negative and positive two-layer resist method is essentially suitable for forming a fine resist pattern, the conventional method has a problem in that residues are generated due to the development of the negative resist layer located on the upper side. On the other hand, according to the present invention, since the exposed surface of the negative resist layer is turned over and development is performed, even if there is a negative resist material in the developing solution that melts out as a solid, it is not allowed to move downward due to its own weight. It does not have a chance to deposit as a residue on the exposed positive type resist layer. Therefore, it is possible to obtain a fine resist pattern in which the occurrence of defects due to the resist residue is sufficiently suppressed, and thus, the manufacturing yield of an integrated circuit in which a large number of extremely fine semiconductors or superconducting elements are integrated is significantly improved. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に従う微細レジストパタン形成方法の一
実施例における各素工程の説明図である。
FIG. 1 is an explanatory diagram of each elementary process in an embodiment of a method for forming a fine resist pattern according to the present invention.

【符号の説明】[Explanation of symbols]

10 エッチング対象の下地層, 20 ポジ型レジスト層(PMMA), 20’パタン化ポジ型レジスト層, 21 ポジ型レジスト層の第一塗布層, 22 ポジ型レジスト層の第二塗布層, 30 ネガ型レジスト層(αM−CMS), 30’パタン化ネガ型レジスト層, 40 電子ビーム, 50 現像液, 60 ディープUV光, 90 微細レジストパタン. 10 Underlayer to be etched, 20 Positive resist layer (PMMA), 20 'patterned positive resist layer, 21 First coating layer of positive resist layer, 22 Second coating layer of positive resist layer, 30 Negative type Resist layer (αM-CMS), 30 'patterned negative resist layer, 40 electron beam, 50 developer, 60 deep UV light, 90 fine resist pattern.

フロントページの続き (72)発明者 前沢 正明 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内 (72)発明者 高田 進 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内Front Page Continuation (72) Inventor Masaaki Maesawa 1-4-1 Umezono, Tsukuba-shi, Ibaraki Industrial Technology Research Institute (72) Inventor Susumu Takada 1-4-1 Umezono, Tsukuba-shi, Ibaraki Industrial Technology Inside Institute of Electronics Technology

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 エッチング対象の下地層上にポジ型レジ
スト層とネガ型レジスト層とを積層形成し、該ネガ型レ
ジスト層を所定のパタンに従って電子ビーム露光した
後、現像液に浸して上記所定のパタンに応じた形状のパ
タン化ネガ型レジスト層とし、その後、上記ポジ型レジ
スト層をディープUV光に曝してから現像することによ
り、該ポジ型レジスト層を上記パタン化ネガ型レジスト
層のパタンに応じた形状のパタン化ポジ型レジスト層と
し、これらパタン化ポジ型レジスト層と上記パタン化ネ
ガ型レジスト層の積層構造により、上記所定のパタンに
従った微細レジストパタンを形成する方法であって;上
記所定のパタンに従って電子ビーム露光を受けた上記ネ
ガ型レジスト層を上記現像液に浸すときには、該ネガ型
レジスト層の露光面を重力方向に沿う下向きとし、該ネ
ガ型レジスト層の上記電子ビーム露光を受けていない未
露光部分が該現像液内で自重落下方向に溶け出すように
したこと;を特徴とする微細レジストパタンの形成方
法。
1. A positive type resist layer and a negative type resist layer are laminated and formed on an underlayer to be etched, and the negative type resist layer is exposed to an electron beam according to a predetermined pattern and then dipped in a developing solution to form the above predetermined layer. To form a patterned negative resist layer having a shape corresponding to that of the pattern, and then developing the positive resist layer by exposing it to deep UV light to develop the pattern of the negative patterned resist layer. A method for forming a fine resist pattern according to the predetermined pattern by a patterned positive resist layer having a shape corresponding to, and a laminated structure of the positive patterned resist layer and the negative patterned resist layer. When the negative resist layer subjected to electron beam exposure according to the predetermined pattern is immersed in the developing solution, the exposed surface of the negative resist layer is exposed. Forming a fine resist pattern, which is oriented downward along the direction of gravity so that the unexposed portion of the negative resist layer that has not been exposed to the electron beam is dissolved in the developing solution in the direction of falling by its own weight. Method.
【請求項2】 エッチング対象の下地層上にポジ型レジ
スト材料を塗布してからベーキングし、ポジ型レジスト
層を形成するポジ型レジスト層形成工程と;該ポジ型レ
ジスト層の上にネガ型レジスト材料を塗布してからベー
キングし、ネガ型レジスト層を形成するネガ型レジスト
層形成工程と;電子ビームにより、該ネガ型レジスト層
を所定のパタンに従って露光するネガ型レジスト層露光
工程と;該露光済のネガ型レジスト層の該露光面を重力
方向に沿う下向きにして現像液中に浸漬し、現像するネ
ガ型レジスト層現像工程と;該ネガ型レジスト層の現像
により露呈した上記ポジ型レジスト層をベーキングする
ポジ型レジスト層ベーキング工程と;該ポジ型レジスト
層をディープUV光に曝すポジ型レジスト層露光工程
と;上記露光済の該ポジ型レジスト層を現像するポジ型
レジスト層現像工程と;を有して成る微細レジストパタ
ンの形成方法。
2. A positive resist layer forming step of forming a positive resist layer by applying a positive resist material on an underlayer to be etched and then baking the resist material; and a negative resist on the positive resist layer. A negative resist layer forming step of forming a negative resist layer by applying a material and baking; a negative resist layer exposing step of exposing the negative resist layer with an electron beam according to a predetermined pattern; A negative resist layer developing step in which the exposed surface of the already used negative resist layer is oriented downward along the direction of gravity and immersed in a developing solution to develop; and the positive resist layer exposed by the development of the negative resist layer. A positive resist layer baking step of baking the resist; a positive resist layer exposing step of exposing the positive resist layer to deep UV light; Positive resist layer developing step of developing the di-type resist layer;
【請求項3】 請求項2記載の方法であって;上記ポジ
型レジスト層形成工程は、上記ポジ型レジスト材料の二
回の塗布工程を含み;一回目の塗布工程後、二回目の塗
布工程前にも、該一回目の塗布工程で塗布されたポジ型
レジスト材料第一塗布層のベーキング工程を有するこ
と;を特徴とする方法。
3. The method according to claim 2, wherein the positive resist layer forming step includes a second applying step of the positive resist material; a second applying step after a first applying step. And a baking step of the positive resist material first coating layer coated in the first coating step.
【請求項4】 請求項2または3記載の方法であって;
上記ポジ型レジスト層露光工程と上記ポジ型レジスト層
現像工程の間にも、該ポジ型レジスト層をベーキングす
る工程を有すること;を特徴とする方法。
4. A method according to claim 2 or 3;
A step of baking the positive resist layer between the positive resist layer exposure step and the positive resist layer developing step;
【請求項5】 請求項2または3記載の方法であって;
上記ポジ型レジスト層ベーキング工程は、上記ポジ型レ
ジスト層露光工程の前に行なうのに代えて、該露光工程
の後、上記ポジ型レジスト層現像工程の前に行なうよう
にしたこと;を特徴とする方法。
5. A method according to claim 2 or 3;
The positive resist layer baking step is performed before the positive resist layer exposing step, but after the exposing step and before the positive resist layer developing step. how to.
【請求項6】 請求項1,2,3,4または5記載の方
法であって;上記ポジ型レジスト材料はポリメタクリル
酸メチルであること;を特徴とする方法。
6. The method according to claim 1, 2, 3, 4 or 5, wherein the positive resist material is polymethylmethacrylate.
【請求項7】 請求項1,2,3,4または5記載の方
法であって;上記ポジ型レジスト材料はポリメタクリル
酸グリシジルであること;を特徴とする方法。
7. The method according to claim 1, 2, 3, 4 or 5, wherein the positive resist material is polyglycidyl methacrylate.
【請求項8】 請求項1,2,3,4または5記載の方
法であって;上記ポジ型レジスト材料はポリジメチルグ
ルタルイミドであること;を特徴とする方法。
8. The method according to claim 1, 2, 3, 4 or 5, wherein the positive resist material is polydimethylglutarimide.
【請求項9】 請求項1,2,3,4または5記載の方
法であって;上記ポジ型レジスト材料はポリメチルイソ
プロペニルケトンであること;を特徴とする方法。
9. The method according to claim 1, 2, 3, 4 or 5, wherein the positive resist material is polymethyl isopropenyl ketone.
【請求項10】 請求項1,2,3,4,5,6,7,
8または9記載の方法であって;上記ネガ型レジスト材
料はクロロメチル化ポリスチレンであること;を特徴と
する方法。
10. Claims 1, 2, 3, 4, 5, 6, 7,
8. The method according to 8 or 9, wherein the negative resist material is chloromethylated polystyrene.
【請求項11】 請求項1,2,3,4,5,6,7,
8または9記載の方法であって;上記ネガ型レジスト材
料はクロロメチル化ポリアルファメチルスチレンである
こと;を特徴とする方法。
11. Claims 1, 2, 3, 4, 5, 6, 7,
8. The method according to 8 or 9, wherein the negative resist material is chloromethylated polyalphamethylstyrene.
【請求項12】 請求項1,2,3,4,5,6,7,
8または9記載の方法であって;上記ネガ型レジスト材
料は塩素化ポリメチルスチレンであること;を特徴とす
る方法。
12. The method according to claim 1, 2, 3, 4, 5, 6, 7,
8. The method according to 8 or 9, wherein the negative resist material is chlorinated polymethylstyrene.
【請求項13】 請求項2,3,4または5記載の方法
であって;上記ポジ型レジスト材料はポリメタクリル酸
メチルであり;上記ネガ型レジスト材料はクロロメチル
化ポリスチレンであること;を特徴とする方法。
13. The method according to claim 2, 3, 4 or 5, wherein the positive resist material is polymethylmethacrylate, and the negative resist material is chloromethylated polystyrene. And how to.
【請求項14】 請求項2,3,4または5記載の方法
であって;上記ポジ型レジスト材料はポリメタクリル酸
メチルであり;上記ネガ型レジスト材料はクロロメチル
化ポリアルファメチルスチレンであること;を特徴とす
る方法。
14. The method according to claim 2, 3, 4 or 5, wherein the positive resist material is polymethylmethacrylate, and the negative resist material is chloromethylated polyalphamethylstyrene. A method characterized by:
JP13268194A 1994-06-15 1994-06-15 Method of forming fine resist pattern Expired - Lifetime JP3015860B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13268194A JP3015860B2 (en) 1994-06-15 1994-06-15 Method of forming fine resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13268194A JP3015860B2 (en) 1994-06-15 1994-06-15 Method of forming fine resist pattern

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10240009A Division JPH11126749A (en) 1994-06-15 1998-08-26 Formation of minute resist pattern

Publications (2)

Publication Number Publication Date
JPH07335534A true JPH07335534A (en) 1995-12-22
JP3015860B2 JP3015860B2 (en) 2000-03-06

Family

ID=15087034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13268194A Expired - Lifetime JP3015860B2 (en) 1994-06-15 1994-06-15 Method of forming fine resist pattern

Country Status (1)

Country Link
JP (1) JP3015860B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097625A (en) * 1983-11-01 1985-05-31 Matsushita Electronics Corp Formation of pattern
JPS6350039A (en) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02213120A (en) * 1989-02-13 1990-08-24 Fujitsu Ltd Resist-pattern forming method
JPH0456121A (en) * 1990-06-21 1992-02-24 Nippondenso Co Ltd Resist developing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097625A (en) * 1983-11-01 1985-05-31 Matsushita Electronics Corp Formation of pattern
JPS6350039A (en) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02213120A (en) * 1989-02-13 1990-08-24 Fujitsu Ltd Resist-pattern forming method
JPH0456121A (en) * 1990-06-21 1992-02-24 Nippondenso Co Ltd Resist developing device

Also Published As

Publication number Publication date
JP3015860B2 (en) 2000-03-06

Similar Documents

Publication Publication Date Title
US5240878A (en) Method for forming patterned films on a substrate
US7229745B2 (en) Lithographic semiconductor manufacturing using a multi-layered process
US5840622A (en) Phase mask laser fabrication of fine pattern electronic interconnect structures
US6455227B1 (en) Multilayer resist structure, and method of manufacturing three-dimensional microstructure with use thereof
JPS6323657B2 (en)
KR100312354B1 (en) system and method manufacturing semicustom integrated circuits using reticle primitives and interconnect reticles
US7012291B2 (en) Monolithic three-dimensional structures
JP3015860B2 (en) Method of forming fine resist pattern
US5209815A (en) Method for forming patterned films on a substrate
JPH11126749A (en) Formation of minute resist pattern
JPH02156244A (en) Pattern forming method
KR101016341B1 (en) Method of manufacturing inductor in a semiconductor device
JPH05315241A (en) Formation method of resist pattern
JPH09213609A (en) Method for manufacturing semiconductor device
EP0504759A1 (en) Photoresist pattern-forming process suitable for integrated circuit production
JPS61131446A (en) Formation of resist pattern
JPH1154615A (en) Manufacture of semiconductor device
JPH06267934A (en) Material and method for wiring pattern formation
JPS6343347A (en) Manufacture of semiconductor device
WO2008035059A2 (en) Exposure and patterning process for forming multi-layer resist structures
KR100755140B1 (en) Method for formating contact hole in semiconductor device
JPS62165651A (en) Formation of resist pattern
JPH06283414A (en) Formation of resist pattern
JPS60122933A (en) Pattern-forming water-soluble organic film and pattern formation
JPH06348034A (en) Pattern forming method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term