JPS62165651A - Formation of resist pattern - Google Patents
Formation of resist patternInfo
- Publication number
- JPS62165651A JPS62165651A JP861386A JP861386A JPS62165651A JP S62165651 A JPS62165651 A JP S62165651A JP 861386 A JP861386 A JP 861386A JP 861386 A JP861386 A JP 861386A JP S62165651 A JPS62165651 A JP S62165651A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- layer resist
- upper layer
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000006866 deterioration Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 27
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract description 10
- 239000004926 polymethyl methacrylate Substances 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 58
- 238000005516 engineering process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 5
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 101000583218 Drosophila melanogaster Protein krasavietz Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03C—PHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
- G03C5/00—Photographic processes or agents therefor; Regeneration of such processing agents
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、LSI生産の主力である光露光技術におけ
る多層レジスト技術に関し、特にこの多層レジスト技術
における、上層レジストと下層レジストとの層間分離方
法に関するものである。Detailed Description of the Invention "Industrial Application Field" This invention relates to multilayer resist technology in light exposure technology, which is the mainstay of LSI production, and in particular to a method for separating upper and lower resist layers in this multilayer resist technology. It is related to.
「従来の技術」
集積回路の高速化、高集積化に伴い、基板上に形成する
パターンの微細化がますます強く要求されるようになっ
て、光露光技術(LSTにおけるパターン形成のための
微細加工技術。フォトエツチングを行う場合は、原画を
直接ウェハ上に縮小投影して露光する方法で、ウェハを
載せたX−Y移動台を小刻みに動かし、自動焦点機構と
計算器による位置決めによって順次に同じパターンを焼
き付けて行く技術。)は限界に到達しつつある。"Conventional technology" As integrated circuits become faster and more highly integrated, there is an increasing demand for finer patterns to be formed on substrates. Processing technology: When performing photoetching, the original image is directly projected onto the wafer in a reduced size and exposed.The X-Y moving stage on which the wafer is placed is moved in small increments, and the positioning is performed using an automatic focusing mechanism and a computer. The technology of printing the same pattern over and over again) is reaching its limits.
すなわち、
■高解像度を得る上で光学系に限界があることや、■パ
ターン段差による平坦度が悪くなって焦点が合わなくな
ること、
■また基板表面からの反射によりレジスト内で光が干渉
して、パターンエツジがシャープでなくなること、
などが原因となり、単層レジスト技術での分解能は1μ
m程度が限界となった。In other words, ∎ There are limits to the optical system in obtaining high resolution, ∎ The flatness of the pattern deteriorates due to step differences and it becomes impossible to focus, ∎ Also, light interferes within the resist due to reflection from the substrate surface. , pattern edges are no longer sharp, etc., and the resolution of single-layer resist technology is 1μ.
The limit was about m.
前記の問題点を解決するものとして、基板上の下地パタ
ーン段差を平坦化して焦点を合わせたり。As a solution to the above-mentioned problem, the steps of the base pattern on the substrate are flattened and the focus is adjusted.
基板反射率を低減しようとする。多層レジスト技術が提
案されている。Attempts to reduce substrate reflectance. Multilayer resist techniques have been proposed.
第2図は、上記多層レジスト技術の一種である2層レジ
スト技術において最も有名であるPCM(ポータプル・
コンフォーマプル・マスク)プロセスを示したものであ
る。Figure 2 shows PCM (portable resist technology), which is the most famous two-layer resist technology, which is a type of multi-layer resist technology.
This figure shows the conformal mask process.
PCMプロセスの概要を以下に説明する。このプロセス
では下層レジストにr)eep Uv(g外光)レジス
トを用い、その」二層レジストにUVレジストを積層す
る構造である。An overview of the PCM process will be described below. In this process, a r)eep UV (g external light) resist is used as the lower resist layer, and a UV resist is laminated on the two-layer resist.
すなわち、第2図(a)のように1.先ず基板1上に下
層レジス1〜2としてDeCp TJVレジストである
PMMA(ポリメチルメタアクリレート)を塗布し、そ
の上に上層レジスト3としてtJVレジストを塗布する
。That is, as shown in FIG. 2(a), 1. First, PMMA (polymethyl methacrylate), which is a DeCp TJV resist, is applied on a substrate 1 as lower layer resists 1 and 2, and a tJV resist is applied thereon as an upper layer resist 3.
次に第2図(b)のように、上層であるUVレジスト3
を露光し、現像することによりパターンエツジする。Next, as shown in FIG. 2(b), the upper layer of UV resist 3
A pattern edge is created by exposing and developing.
そして、第2図(c)のように上層のUVレジスト3を
マスクとして、PMMAからなる下層レジスト2を一括
露光したのち、第2図(d)のように現像する。Then, as shown in FIG. 2(c), the lower resist 2 made of PMMA is exposed all at once using the upper UV resist 3 as a mask, and then developed as shown in FIG. 2(d).
以上がPCMプロセスの概要であるが、これによると、
上層と下層との間に溶媒等の影響で変質層4ができ、こ
れが現像時に残渣5となってしまう。この現象をインタ
ーレイヤーといい、PMMAからなる下層レジスト2を
現像する上で、現像の均一性を悪くするため、上層レジ
スト3と下層レジスト2とを何らかの手段で分離する必
要がある。The above is an overview of the PCM process, and according to this,
A degraded layer 4 is formed between the upper layer and the lower layer due to the influence of the solvent, etc., and this becomes a residue 5 during development. This phenomenon is called an interlayer, and when developing the lower resist 2 made of PMMA, it is necessary to separate the upper resist 3 and the lower resist 2 by some means in order to impair the uniformity of the development.
そのため、3層レジスト技術により上層レジスト;3と
下層レジスト2との間に中間分離層として、5OG(ス
ピン・オン・グラス)を用いて前記したインターレイヤ
ーを防止していた。このSOGを中間層に用いた3層構
造レジストプロセスをTLRプロセスと称している。Therefore, according to the three-layer resist technique, 5OG (spin-on glass) is used as an intermediate separation layer between the upper resist layer 3 and the lower resist layer 2 to prevent the above-mentioned interlayer. A three-layer structure resist process using this SOG as an intermediate layer is called a TLR process.
上記T L Rプロセスの概要を示すと、先ず第3図(
a)のように、先ず基板上に下層レジスト2としてDe
epUVレジストであるPMMAを塗布し、5OG6を
塗布したのち、その上に上層レジスト3としてUVレジ
ストを塗布する。To give an overview of the above TLR process, first see Figure 3 (
As shown in a), De is first deposited on the substrate as the lower resist 2.
After applying PMMA, which is an ep UV resist, and applying 5OG6, a UV resist as an upper layer resist 3 is applied thereon.
次に第3図(b)のように、上層レジスト3であるUV
レジストを露光し、現像することによりパターンエツジ
する。Next, as shown in FIG. 3(b), the upper layer resist 3
Pattern edges are created by exposing and developing the resist.
そして、第3図(o)のように上層レジス1−のTJV
レジスト3をマスクとしてP M M Aからなる下層
レジスト2を露光する。そして第3図(d)のように5
OG6をエツチングし、第3図(A)のようにtJVレ
ジス1−3を除去して、下層レジスト2をエツチングす
る。Then, as shown in FIG. 3(o), the TJV of the upper layer resist 1-
Using the resist 3 as a mask, the lower resist 2 made of PMMA is exposed. and 5 as shown in Figure 3(d).
The OG 6 is etched, the tJV resist 1-3 is removed as shown in FIG. 3(A), and the lower resist 2 is etched.
「発明が解決しようとする問題点」
以上がT L Rプロセスの概要であり、この層間分離
の手段によってPCMプロセスにおいて生ずるインター
レイヤーは防止できるが、上述のように、工程的に複雑
になってしまうという欠点があった。"Problems to be Solved by the Invention" The above is an overview of the TLR process, and although interlayers that occur in the PCM process can be prevented by this means of interlayer separation, as mentioned above, the process is complicated. There was a drawback that it could be stored away.
この発明の目的は、従来例の上記欠点を解決するため、
工程的に簡単な多層レジスト間の層間分前方法を提供す
ることである。The purpose of this invention is to solve the above-mentioned drawbacks of the conventional example.
It is an object of the present invention to provide an interlayer separation method between multilayer resists that is simple in terms of process.
「問題点を解決するための手段」
すなわち本発明は、次の工程からなるレジストパターン
の形成方法である。"Means for Solving the Problems" That is, the present invention is a resist pattern forming method comprising the following steps.
イ)基板(1)上に下層レジスト(2)としてDeeρ
UVレジス1へであるPMMAを塗布し、その上に上層
レジスト(3)と下層レジスh(2)との間における変
質を防止し、かつ上層レジスト(3)とともに現像され
得る中間層(11)を塗布したのち、さらにその上から
上層レジスト(3)としてUVレジス1−を塗布する。b) Deeρ as a lower resist (2) on the substrate (1)
A certain PMMA is applied to the UV resist 1, and thereon an intermediate layer (11) that prevents deterioration between the upper resist (3) and the lower resist h (2) and can be developed together with the upper resist (3). After coating, UV resist 1- is further coated as an upper layer resist (3).
口)次に、上層レジスト(3)であるTJVレジストを
露光し、現像することによりパターンニングする。それ
と同時に中間層(11)も剥離される。(Example) Next, the TJV resist, which is the upper resist (3), is exposed and developed to pattern it. At the same time, the intermediate layer (11) is also peeled off.
ハ)そして、上層レジスト(3)をマスクとして下層レ
ジスト(2)を露光する。c) Then, the lower resist (2) is exposed using the upper resist (3) as a mask.
二)上層レジスト(3)を除去する。それと同時に中間
層(11)も除去される。2) Remove the upper resist layer (3). At the same time, the intermediate layer (11) is also removed.
ホ)最後に下層レジスト(2)をエツチングする。e) Finally, the lower resist layer (2) is etched.
上記下層レジスト(2)としては、DeepUVレジス
トが望ましく、このような種類のレジストであるP M
M Aや、PMG T (poly [dimet
hyl glu−t、arimjde])が使用できる
。通常のノボラック系のフォトレジストも使用できる。The lower layer resist (2) is preferably a Deep UV resist, and P M
M A, PMG T (poly [dimet
hyl glut, arimjde]) can be used. Ordinary novolak photoresists can also be used.
また上層レジスト(3)としては、ノボラック系やスチ
レン系その外の、種々のフォトレジストが使用できるが
、下層レジスト(2)をこの上層レジスト(3)をマス
クとして露光する関係上、UV照射に感光して不透明に
なることが、使用の際の条件となる。In addition, as the upper layer resist (3), various photoresists such as novolac type, styrene type, etc. can be used, but because the lower layer resist (2) is exposed using this upper layer resist (3) as a mask, it is difficult to resist UV irradiation. The condition for use is that it becomes opaque upon exposure to light.
中間層(11)としては、上層レジスト(3)と下層レ
ジスト(2)との間における変質を防止し、かつ上層レ
ジスト(3)とともに現像され得る材料であれば使用で
きる。この中間層(11)としては、下層レジスト(2
)として適したPMMAと、上層レジスト(3)として
適したUVレジストとの間の変質防止に有用で、かつU
Vレジストからなる上層レジスト(3)とともに現像さ
れ得るものとして、特にポリビニールアルコールが好適
に使用できる。As the intermediate layer (11), any material can be used as long as it prevents deterioration between the upper resist (3) and the lower resist (2) and can be developed together with the upper resist (3). This intermediate layer (11) includes a lower resist (2).
) is useful for preventing deterioration between PMMA suitable as the upper layer resist (3) and a UV resist suitable as the upper layer resist (3).
Polyvinyl alcohol can be particularly preferably used as a material that can be developed together with the upper resist (3) made of V resist.
「作用」 次に本発明の作用について説明する。"action" Next, the operation of the present invention will be explained.
上述のように、中間層(11)として上層レジスト(3
)とともに現像され得る中間層(II)を使用したので
、この中間7!(11)のみを特別に処理する工程が不
要となる。As mentioned above, the upper resist layer (3) is used as the intermediate layer (11).
), we used an intermediate layer (II) that could be developed with this intermediate 7! The process of specially treating only (11) becomes unnecessary.
したがって、中間層(11)を処理する工程で必要であ
った上層レジスト(3)への配慮が、この発明では不要
となる。Therefore, the present invention does not require consideration of the upper resist layer (3), which was necessary in the process of treating the intermediate layer (11).
「実施例」 以下に、この発明を実施例に基いて詳細に説明する。"Example" The present invention will be explained in detail below based on examples.
第1図は、この発明に係るレジストパターンの形成方法
の一実施例を示す工程図である。FIG. 1 is a process diagram showing an embodiment of the resist pattern forming method according to the present invention.
第1図において、1はレジストパターンを形成される基
板を示し、純水等で洗浄されている。次に下層レジスト
2として、1)eepUVレジストであるPMMA等が
2μmの厚さにスピン塗布され、180°Cで、2分間
熱処理される。In FIG. 1, reference numeral 1 indicates a substrate on which a resist pattern is formed, which has been cleaned with pure water or the like. Next, as the lower resist 2, 1) deep UV resist such as PMMA is spin-coated to a thickness of 2 μm, and heat treated at 180° C. for 2 minutes.
処理後の下層レジスト2の上にはさらに、上層レジスト
3と下層レジスト2との間における変質を防止し、かつ
上層レジス1〜3とともに現像され得る中間に!j11
が0.3μmの厚さにスピン塗布される。このような中
間層11としては、ポリビニールアルコール、あるいは
その変性樹脂等が好適である。その理由は次の通りであ
る。On top of the lower resist 2 after processing, there is also an intermediate layer that prevents deterioration between the upper resist 3 and the lower resist 2 and can be developed together with the upper resists 1 to 3! j11
is spin coated to a thickness of 0.3 μm. As such an intermediate layer 11, polyvinyl alcohol or a modified resin thereof is suitable. The reason is as follows.
(1)、上層レジスト3と下層レジス1−2との間にお
ける反応が防止できる。したがって、上層レジスト3と
下層レジスト2との間において変質層が発生しない。(1) Reaction between the upper resist layer 3 and the lower resist layer 1-2 can be prevented. Therefore, no altered layer is generated between the upper resist layer 3 and the lower resist layer 2.
・■、 −に層しジス1−3と下層レジス1〜2のそれ
ぞれになし7みが良い。したかって、層間剥離や塗布む
らが生じない。・It is good to layer ■ and - without 7 in each of resists 1-3 and lower resists 1-2. Therefore, delamination and uneven coating do not occur.
上記中間層11のさらにその上から、上層レジスト3が
1μmの厚さにスピン塗布され、90℃で、1分間プレ
ベーキングされる。この上層レジスト3としては、ノボ
ラック系やスチレン系その外の、種々のフォトレジスト
が使用できるが、下層レジスト2をこの上層レジスト3
をマスクとして露光する関係上、UV照射に感光して不
透明になることが、使用の際の条件となる。An upper resist 3 is spin-coated on the intermediate layer 11 to a thickness of 1 μm, and prebaked at 90° C. for 1 minute. As this upper layer resist 3, various photoresists such as novolac type, styrene type, etc. can be used, but the lower layer resist 2 can be replaced with this upper layer resist 3.
Since it is exposed as a mask, it is a condition for its use that it becomes opaque upon exposure to UV irradiation.
次に、この上層レジスト3をフォトマスクと位置合せし
て紫外光により露光したのち、溶剤によって現像および
リンスすることにより、パターンニングする。この現像
の際に、同時に中間層11も剥離され、上記したような
インターレイヤーは生じない。勿論、このときのパター
ンニングは、上記の上層レジスト3がポジ型であるか、
ネガ型であるかによって異なる。Next, this upper resist layer 3 is aligned with a photomask and exposed to ultraviolet light, and then developed and rinsed with a solvent to perform patterning. At the time of this development, the intermediate layer 11 is also peeled off at the same time, and the above-mentioned interlayer is not generated. Of course, the patterning at this time depends on whether the upper layer resist 3 is positive type or not.
It depends on whether it is a negative type.
そして、パターンニングされた上層レジスト3をマスク
として、遠紫外光線(Deep UV光)により下層レ
ジスト2を露光する。Then, using the patterned upper resist 3 as a mask, the lower resist 2 is exposed to deep UV light.
その後、上層レジスト3を除去する。それと同時に現像
時と同様、中間層11も除去される。After that, the upper resist layer 3 is removed. At the same time, the intermediate layer 11 is also removed, similar to the time of development.
最後に下層レジスト2をエツチングする。勿論、必要に
応じてポストベーキングする。Finally, the lower resist 2 is etched. Of course, post-baking is required if necessary.
「発明の効果」
本発明のレジストパターンの形成方法においては、以上
のように、上層レジスト3と下層レジスト2との間に、
その間おける変質を防止し、かつ上層レジスト3ととも
に現像され得る中間層11を介在させたので、上層レジ
スト3の現像時にその溶剤に溶ける。したがって、従来
の層間分離方法における中間分離層のエツチング工程が
不要となり、簡単な工程でレジストパターンを形成する
ことができる。"Effects of the Invention" As described above, in the resist pattern forming method of the present invention, between the upper resist 3 and the lower resist 2,
Since the interlayer 11 is interposed to prevent deterioration in quality and can be developed together with the upper resist 3, it dissolves in the solvent when the upper resist 3 is developed. Therefore, the etching step of the intermediate separation layer in the conventional interlayer separation method is unnecessary, and a resist pattern can be formed through a simple process.
またこの発明においては、上記のように中間層11のエ
ツチング工程が不要であるため、それに伴うレジストパ
ターン等への悪影響がなくなる。さらに、レジストパタ
ーンに優れた解像度を持たせることができ、レジストパ
ターンをより微細化することができる。Further, in the present invention, since the etching step of the intermediate layer 11 is not necessary as described above, there is no accompanying adverse effect on the resist pattern, etc. Furthermore, the resist pattern can have excellent resolution, and the resist pattern can be made finer.
【図面の簡単な説明】
第1図はこの発明のレジストパターンの形成方法の一実
施例を示す工程図、第2図および第3図は従来のレジス
トパターンの形成方法の例を示す工程図である。[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a process diagram showing an example of the resist pattern forming method of the present invention, and FIGS. 2 and 3 are process diagrams showing an example of the conventional resist pattern forming method. be.
Claims (1)
上に上層レジスト(3)と下層レジスト(2)との間に
おける変質を防止し、かつ上層レジスト(3)とともに
現像され得る中間層(11)を塗布したのち、さらにそ
の上から上層レジスト(3)を塗布する。 ロ)次に、上層レジスト(3)を露光し、現像すること
によりパターンニングする。それと同時に中間層(11
)も剥離される。 ハ)そして、上層レジスト(3)をマスクとして下層レ
ジスト(2)を露光する。 ニ)上層レジスト(3)を除去する。それと同時に中間
層(11)も除去される。 ホ)最後に下層レジスト(2)をエッチングする。 2、中間層(11)が、ポリビニールアルコールである
特許請求の範囲第1項記載のレジストパターンの形成方
法。[Claims] 1. A resist pattern forming method comprising the following steps. b) A lower resist (2) is coated on the substrate (1), which prevents deterioration between the upper resist (3) and the lower resist (2), and which can be developed together with the upper resist (3). After applying the intermediate layer (11), the upper resist layer (3) is further applied thereon. b) Next, the upper resist layer (3) is exposed and developed to pattern it. At the same time, the middle class (11
) is also peeled off. c) Then, the lower resist (2) is exposed using the upper resist (3) as a mask. d) Remove the upper resist layer (3). At the same time, the intermediate layer (11) is also removed. e) Finally, the lower resist layer (2) is etched. 2. The method for forming a resist pattern according to claim 1, wherein the intermediate layer (11) is made of polyvinyl alcohol.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP861386A JPS62165651A (en) | 1986-01-17 | 1986-01-17 | Formation of resist pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP861386A JPS62165651A (en) | 1986-01-17 | 1986-01-17 | Formation of resist pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62165651A true JPS62165651A (en) | 1987-07-22 |
Family
ID=11697800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP861386A Pending JPS62165651A (en) | 1986-01-17 | 1986-01-17 | Formation of resist pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62165651A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6398429B1 (en) * | 1999-03-15 | 2002-06-04 | Tokyo Electron Limited | Developing method and developing apparatus |
JP2010245131A (en) * | 2009-04-01 | 2010-10-28 | Jsr Corp | Pattern forming method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175725A (en) * | 1983-03-26 | 1984-10-04 | Toshiba Corp | Multilayer resist film |
-
1986
- 1986-01-17 JP JP861386A patent/JPS62165651A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175725A (en) * | 1983-03-26 | 1984-10-04 | Toshiba Corp | Multilayer resist film |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6398429B1 (en) * | 1999-03-15 | 2002-06-04 | Tokyo Electron Limited | Developing method and developing apparatus |
US6713239B2 (en) | 1999-03-15 | 2004-03-30 | Tokyo Electron Limited | Developing method and developing apparatus |
JP2010245131A (en) * | 2009-04-01 | 2010-10-28 | Jsr Corp | Pattern forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4379833A (en) | Self-aligned photoresist process | |
TW511149B (en) | Photomask and method for manufacturing the same | |
US3510371A (en) | Method of making an ultraviolet sensitive template | |
GB2135793A (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
KR0156316B1 (en) | Patterning method of semiconductor device | |
JPS62165651A (en) | Formation of resist pattern | |
KR100526527B1 (en) | Photomask and foaming mask pattern using the same | |
JP3475309B2 (en) | Method for manufacturing phase shift photomask | |
TWI823259B (en) | Filmless dry photoresist exposure process | |
GB2244349A (en) | Method for manufacturing a mask | |
JPS62245251A (en) | Resist pattern forming method | |
JPH11204414A (en) | Pattern formation method | |
JPH02156244A (en) | Pattern forming method | |
JPS6156349A (en) | Manufacture of photomask | |
KR920003811B1 (en) | Exposure method on photoresist | |
JPH0661616A (en) | Formation of photoresist film | |
JPS61131446A (en) | Formation of resist pattern | |
KR100358161B1 (en) | Method for manufacturing semiconductor device | |
KR950012541B1 (en) | Method of forming micro pattern of semiconductor device | |
KR930008141B1 (en) | Method for preparation of semiconductor | |
KR20030032179A (en) | Method of forming the resist pattern | |
JP2000040692A (en) | Pattern formation method | |
JPH03104113A (en) | Formation of resist pattern | |
KR960005750A (en) | Lithography Process | |
JPH06260382A (en) | Manufacture of semiconductor device |