JPH07334266A - 情報処理装置およびその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 高速化しているＣＰＵの処理速度を低下させ
ることなく消費電力の低減を図れる情報処理装置を提供
する。 【構成】 ＣＰＵ２０がキー入力待ちとなっていること
をキー入力待ち状態検出回路２５でキーバッファカウン
タの値から検出すると、信号生成回路２６からクロック
停止信号ＣＬＫＳＴＰが低レベルとなり、ＣＰＵ２０の
コア３３へのクロック信号の供給が停止する。タイマカ
ウンタ２７がアップすると、クロック停止信号は高レベ
ルに戻り、コア３３へのクロック信号の供給が再開す
る。ＣＰＵ２０が稼働する必要のない状態を検出してコ
ア３３へのクロックを停止し、あるいは低速にしている
ので、高速化要因を検出する場合のような漏れがなく、
レスポンスの低下もない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータなどの情
報処理装置に関し、特に、ノート型パーソナルコンピュ
ータなどに好適な省電力型の情報処理装置に関するもの
である。

【０００２】

【従来の技術】図４に、中央処理装置（ＣＰＵ）へのク
ロックスピードを変えて消費電力の低減を図った情報処
理装置の一例を示してある。この情報処理装置９では、
クロック信号発生回路２から供給されるクロック信号
は、まず、クロック切換回路４に入る。このクロック切
換回路４には、クロック発生回路２から直接供給された
高速のクロック信号と、分周回路３を経て１／２、ある
いは１／３などの整数分の１に周波数の減った低速のク
ロック信号とが入り、その一方のクロック信号をＣＰＵ
１に供給できるようになっている。高速要因検出回路５
は、入出力ポートを監視しており、キーボード割り込
み、マウス入力や、ＲＳ−２３２Ｃ割り込みを検出して
クロック切換回路４から高速のクロック信号をＣＰＵに
供給するようにしている。また、高速要因検出回路５は
タイマカウンタ６と繋がっており、高速のクロック信号
を選択する信号を所定の時間だけ保持し、ＣＰＵが所定
の時間だけ高速の処理が行えるようになっている。

【０００３】このような情報処理装置９では、キーボー
ドからデータが入力されるなど、情報処理装置、例えば
パーソナルコンピュータ（パソコン）が何かの処理を行
わなければいけない時にＣＰＵ１を高速で動かし処理速
度を早くする。そして、一定の時間が経過した後にデー
タの入力がないとクロック信号を低速としたスタンバイ
状態に戻し、ＣＰＵ１の電力消費を抑えるようにしてい
る。

【０００４】

【発明が解決しようとする課題】上記のような省電力型
のパソコンは、通常はクロックスピードの低いスタンバ
イモードとし、ＣＰＵ１を稼働させる必要があるとき
は、高速のクロック信号を供給して、消費電力が大きい
ながらも処理速度を上げるようにしている。そしてＣＰ
Ｕ１を稼働させるための要因を入出力ポートを監視する
ことによって得ている。入出力ポートがアクセスされる
と、その後の一定時間はＣＰＵ１を高速のクロック信号
で稼働させ、処理速度を上げている。一方、上記のよう
な要因がなければ速い処理速度は不要なので、ＣＰＵ１
には低速のクロック信号を供給し、スタンバイモードで
省電力を図っている。このような方法でＣＰＵの処理速
度を活かしながら消費電力の低減も図っている。

【０００５】このような省電力型の情報処理装置は、Ｃ
ＰＵ内部での処理時間に対し、入出力が頻繁に起こる場
合は有効である。しかし、ＣＰＵ内部での処理時間が長
い場合、例えば、科学技術計算や、シミュレーションな
どを実行する場合は、ＣＰＵ内部での処理が継続してい
るにも関わらず低速のクロック信号に切り換わってしま
うことがある。低速のクロック信号に切り換わってしま
うと、ＣＰＵの処理速度は低下するので、計算に時間が
かかり、処理速度の早いＣＰＵを搭載しているメリット
がなくなってしまう。高速動作させる時間を長くすれ
ば、この問題はある程度解決できるが、入出力に伴い高
速で動く時間が長くなるので省電力の効果は少なくな
る。科学技術計算のような入出力動作に関わらないＣＰ
Ｕの動作も検出し、ＣＰＵの動作を完全にモニターしな
がらクロック信号のスピードを切り換えれば処理速度を
低下させずに省電力を図ることも可能である。しかし、
市販されているマイクロプロセッサを情報処理装置のＣ
ＰＵとして用いる場合には、マイクロプロセッサの内部
動作を完全にモニターすることは不可能である。

【０００６】そこで、本発明においては、高速化してい
るＣＰＵの処理速度を最大限に活かしながら、消費電力
の低減を図れる情報処理装置を提供することを目的とし
ている。従来と同様に入出力動作などによってＣＰＵが
高速で稼働しなくてはならない場合はもちろん、入出力
動作に直接関連しない動作状態でもＣＰＵを高速で稼働
でき、また、ＣＰＵが稼働していない時は省電力の状態
にできる情報処理装置を実現することを目的としてい
る。

【０００７】

【課題を解決するための手段】本発明においては、上記
のようなＣＰＵを稼働すべき状況を察知してクロックを
制御し、ＣＰＵの通常動作である高速の動作を行わせる
のではなく、ＣＰＵが低速の省電力状態で稼働できる状
況を察知してクロックを制御し、ＣＰＵを省電力で動作
するモードに移行させるようにしている。すなわち、本
発明に係るクロックの制御によって通常状態で動作する
第１のモードおよび省電力状態で動作する第２のモード
に切り換え可能な処理部を有する情報処理装置において
は、処理部が上記第１のモードで動作する必要のない状
態を検出してクロックを制御し、所定の時間だけ上記第
２のモードとする低速要因検出部を有することを特徴と
している。

【０００８】本発明に係る情報処理装置のように、クロ
ックスピードが通常通り高速である第１のモードをベー
スとして、高速動作の不要な状況、すなわち、第１のモ
ードで動作することが必要のない状況を検出できたとき
にクロックを制御して低速、あるいは停止し省電力のモ
ードとすれば、処理部の動作速度を低下させずに消費電
力の低減を図れる。すなわち、上述したような高速動作
が必要な状況を検出してクロックスピードを変えるので
は、状況の検出に漏れがあると、処理部の性能を減じた
まま処理を行うことになる。これに対し、本発明によれ
ば、処理スピードを落として良いときだけクロックを制
御して省電力のモードに変えれるので処理部の性能を十
分に発揮させながら消費電力の低減を図れる。従って、
入出力動作では検出できないような処理部の動作状態、
例えば科学技術計算を行っているときなどでは処理部の
内部のみで処理が進むが、この場合でもクロックスピー
ドは速いままなので性能の低下はない。また、クロック
スピードが省電力のモードとなる時間を所定の時間だけ
に限定しておけば、その度に状況を判断し、クロックス
ピードを下げて良ければ低速にできるので、不必要に長
くクロックスピードを下げて処理部の能力を阻害してし
まうような事態も防止できる。

【０００９】処理部が高速動作を必要としない状況を検
出するには、例えば、処理部がクロックスピードを切り
換え可能な中央処理装置（ＣＰＵ）の場合は、低速要因
検出部に、ＣＰＵがアクセス待ちであることを検出する
待ち状態検出部と、待ち状態であることを検出したとき
に所定の時間だけ中央処理装置を第２のモードとする指
示部を設けることが望ましい。ＣＰＵがアクセス待ちの
状態であれば、ＣＰＵの内部では処理が進行していない
ので、情報処理装置としてのクロックスピードを落とし
ても処理スピードを低下させることにはならない。

【００１０】待ち状態検出部としては、情報処理装置が
キー入力待ち状態であることを検出するキー入力監視部
を用いることができ、このキー入力監視部では、キーバ
ッファカウンタ値を参照してキー入力待ちであることを
判定することができる。すなわち、キーバッファカウン
タ値を参照し、キーバッファカウンタ値が０であるとき
に所定の時間だけＣＰＵを第２のモードとすることがで
きる。

【００１１】ＯＳをコールしてキー入力待ちの状態にあ
ることを検出しても良い。しかし、ＯＳのシステムコー
ルを用いないアプリケーションプログラムもあるので、
アプリケーションプログラムや、ＯＳでキーバッファカ
ウンタ値を参照する際に、その値を判定してキー入力待
ちであるか否かを判断した方がＣＰＵを省電力の第２の
モードのもとで動作できる状況を検出し易く、消費電力
を低減できるケースが多い。

【００１２】また、待ち状態検出部は、ＣＰＵからフロ
ッピードライブインタフェース装置のような周辺処理装
置に制御が移行したことを判断する制御監視部を備えて
いても良い。インタフェース装置などの周辺処理装置が
稼働したことを検出してクロックを制御してモードを切
り換えても良い。あるいは、周辺処理装置が稼働してい
る間にＣＰＵ側でも別の処理を行うような状況もある場
合は、ソフトウェア的にＣＰＵ側で処理を行わないケー
スを判別し、低速にできる状況となった時にクロックを
制御することも可能である。

【００１３】省電力状態にできる時間を長くし、一方、
ＯＳなどによってＣＰＵが待ち状態であるか否かを判断
する際にＣＰＵの機能を発揮させるには、省電力となる
第２のモードに換えておく期間をＯＳなどがキーバッフ
ァカウンタを参照するサイクルに合わせておくことが望
ましい。特に、クロックを停止させる場合は、ＣＰＵの
状況が待ち状態のままであるか否かを、ＣＰＵを用いて
判断するために、サンプリングとタイミングを合わせて
第２のモードを取り止めたり、あるいはクロックスピー
ドを低速にするに止めＣＰＵにサンプリングする機能を
保持させておくことが望ましい。

【００１４】さらに、情報処理装置の入出力を監視し、
第２のモードを取り止め、通常動作の第１のモードに復
帰する高速要因検出部を設けておけば、クロックスピー
ドが低速となっている期間内でも、クロックの切り換え
を取り止めてクロックスピードを高速に戻せるので、低
速としている期間の終わりを待たずして、すなわち、サ
ンプリングのタイミングと関係なく、レスポンス良く処
理を開始できる。ＣＰＵのクロックスピードを低速に切
り換える信号を出している場合は、情報処理装置に対し
入出力動作があったときに、この信号を取り消すような
制御を行えば良い。

【００１５】

【実施例】以下に図面を参照して、本発明の実施例を説
明する。

【００１６】図１に、本発明の実施例に係る情報処理装
置１０の概略構成を示してある。本例の情報処理装置１
０は、情報処理装置における各処理の制御する中央処理
装置（ＣＰＵ）２０を備えており、このＣＰＵ２０はキ
ーボードインタフェース１３およびメモリ２１を介して
キーボード１１と接続されている。また、ＣＰＵ２０は
フロッピーディスクドライブ（ＦＤＤ）１２ともフロッ
ピーディスクドライブインタフェース（ＦＤＤインタフ
ェース）２２を介して接続されている。さらに、本例の
情報処理装置１０では、ＣＰＵ２０がメモリ２１にある
キーボード１１からのキー入力状態を検出する場合に、
後述するキー入力待ち状態検出回路２５によってキーボ
ード１１からの入力データの有無を検出できるようにな
っている。

【００１７】情報処理装置１０のクロック信号発生２３
からは、所定の周波数のクロックパルス、例えば２５Ｍ
Ｈｚのパルスが切換回路２４を介してＣＰＵ２０へ供給
されている。本例の切換回路２４はクロックの周波数を
少なくとも低速と高速の２段階に切換可能となってお
り、後述する信号生成回路からの信号ＣＬＫＣＨＧが低
レベルになると低速のクロック信号がＣＰＵ２０に供給
され、ＣＰＵは省電力状態のモードで動作できるように
なっている。また、本例のＣＰＵ２０は、周波数逓倍回
路３１を備えており、供給されたクロックパルスの周波
数を整数倍、例えば７５ＭＨｚに上げ、内部クロックと
して用いれるようになっている。ＣＰＵ２０はクロック
遮断回路３２を備えており、周波数逓倍回路３１を介し
て増速された高速のクロック信号のコア３３への供給を
停止できるようになっている。本例のＣＰＵ２０では、
この状態が通常の動作状態である。本例の遮断回路３２
では、信号生成回路からの信号ＣＬＫＳＴＰが低レベル
になるとクロックの供給を停止することも可能であり、
上記の低速のクロック信号を供給できる状態と合わせ
て、省電力モードでは、低速のクロックが供給される状
態と、クロックが停止する状態の２つの状態が実現でき
るようになっている。

【００１８】本例の情報処理装置１０は、ＣＰＵ２０に
クロックの供給の停止を指示するクロック停止信号ＣＬ
ＫＳＴＰと、切換回路２４に対しクロック信号の切り換
えを指示する信号ＣＬＫＣＨＧを生成する信号生成回路
２６を備えている。この信号生成回路２６は、キー入力
待ち状態検出回路２５によってキー入力のないことが検
出されると、クロック停止信号ＣＬＫＳＴＰをＣＰＵ２
０に出力し、この信号はタイマカウンタ２７によって所
定の時間継続して出力できるようになっている。また、
ＣＰＵ２０からＦＤＤインターフェース２２に制御が移
ったという信号がＦＤＤインタフェース２２から入る
と、クロック切換信号を切換回路２４に出力し、この信
号もタイマカウンタ２７によって所定の時間継続して出
力できるようになっている。本例の情報処理装置１０で
は、キー入力待ち状態検出回路２５とＦＤＤインタフェ
ース２２によってＣＰＵがアクセス待ちの状態となって
いるか否か、すなわちＣＰＵへのクロックスピードを低
速にできる状態か否かを検出する部分４０が構成されて
いる。

【００１９】さらに、本例の情報処理装置１０は、高速
要因検出回路２８も備えている。この高速要因検出回路
２８は、入出力ポートを監視しており、キーボード割り
込み、マウスのアクセス、さらにＲＳ−２３２Ｃの割り
込みがあると信号生成回路２６から出力されているクロ
ック停止信号、およびクロック切換信号を停止できるよ
うになっている。

【００２０】以下に図２に示したタイミングチャートを
参照しながら本例の情報処理装置の動作を説明する。図
２（ａ）は、キー入力待ちであることを検出してクロッ
クスピードを低速、本例では停止させる様子を示してあ
る。

【００２１】ＣＰＵを高速動作させる必要がないと判断
できる状態として、キー入力待ちとなっている状態が考
えられる。この状態は、例えば、ＯＳを直接使用する状
態においてコマンド待ちの状態があり、ＭＳ−ＤＯＳ
（マイクロソフト社の商標）を使用する場合には、ＤＯ
Ｓプロンプト状態と呼ばれているキー入力待ち状態があ
る。この状態をソフトウェア的に判断することも可能で
あるが、ＯＳ上で動くワープロソフトなどのアプリケー
ションでは、ＯＳまたはＢＩＯＳ等をコールせずにキー
コードを取得することもある。従って、本例のキー入力
待ち状態検出回路２５では、アプリケーションソフトの
殆どがキー入力待ちのチェックをキーバッファのカウン
タ値を参照して行っていることに着目し、このキーバッ
ファカウンタの値からキー入力待ちであるか否かを判断
するようにしている。この処理は、ＢＯＩＳを介してキ
ーコードを取得する場合にも行われる処理であり、アプ
リケーションソフトが稼働している場合に限らず、ＯＳ
の入力待ち状態も検出できるので、キー入力待ち状態と
なっていることを効率的に検出し、ＣＰＵのパワーセー
ブを図ることができる。

【００２２】ここで、キーバッファとは、キー入力後、
キーコードを取り込んでいない入力が幾つあったかを保
存するバッファであり、メインメモリ上に保持されるて
いる。キーボードから入力があり、キーボード割り込み
（ハードウェア割り込み）が発生すると、ＢＩＯＳルー
チンの中でこのバッファの値がカウントアップされる。
従って、アプリケーションプログラムあるいはＯＳは、
キー待ち状態になると、キーバッファカウンタ値を一定
周期で参照する。そして、論理アドレス０：５２８ｈに
対しメモリーリードした時のアクセスをＣＰＵのＩ／Ｆ
信号からハード的に検出し、キー入力待ちによる検出サ
イクルであることを識別する。この条件に加えて、０：
５２８ｈが００ｈであることの２つの条件の論理積で以
下に説明するようなＣＰＵのパワーセーブを行う信号を
発生する。

【００２３】図３に示したフローチャートに基づき、キ
ー入力待ち状態検出回路の動作を具体的に説明する。ワ
ープロソフトなどのアプリケーションソフトにおいて、
キー入力を受け付ける状態となると、キーバッファのカ
ウンタの値を確認し、カウンタの値が０であればキー入
力がないと判断する。アプリケーションがキー入力を受
け付ける状態となるとステップＳＴ１で、キーボード１
１からのデータが入力されたメモリのアドレス空間０：
５２８ｈをリードし、この値が「００ｈ」でなければス
テップＳＴ３でキーバッファ中のキーコードを取得す
る。そして、ステップＳＴ４でキーコードの応じた処理
を選択し、ステップＳＴ５ないし７でキーコードに応じ
た処理Ａ、Ｂ、Ｃのいずれかを行う。これらの処理が終
了すると再度アドレス空間０：５２８ｈをリードしてキ
ーバッファカウンタの値を確認し、カウンタの値が「０
０ｈ」になるまで上記の処理を繰り返す。アドレス空間
０：５２８ｈのカウンタの値が「００ｈ」となるとキー
入力待ち状態検出回路２５がステップＳＴ２でキー入力
待ち検出信号ＳＴＫＹを出力する。その後、アプリケー
ションソフトは周期的にキー入力の有無をサーチし、そ
の時に、キー入力が行われていないとカウンタ値は「０
０ｈ」のままなので、キー入力待ち状態検出回路２５は
再度キー入力待ち検出信号ＳＴＫＹを出力する。このよ
うに、本例ではキーバッファカウンタ値が０のときにキ
ー入力がないとハードウェア的に判断して、ＯＳや様々
なアプリケーションソフトが稼働している状況でもキー
入力待ちの判断ができるようにしている。なお、カウン
タ値の置かれているアドレス空間がキャッシュエリアに
入ってしまうと、キー入力がない状態が続いた場合に、
ＣＰＵ内でキャッシュヒットし、キーバッファのあるメ
インメモリにアクセスしない状況が生じる。この場合、
キーバッファへのメモリアクセスを検出する本機能が動
作しない。よって本例ではこのカウンタのアドレス空間
をキャッシュしない領域に設けてある。

【００２４】図２（ａ）に基づき、キー入力待ち検出信
号ＳＴＫＹに呼応した本システムの動作を説明する。キ
ー入力待ちの状態になっていると、ＯＳあるいはアプリ
ケーションソフトがサーチするタイミングＴ１でキー入
力待ち検出信号が出力される。時刻ｔ１にキー入力待ち
検出信号ＳＴＫＹが出力されると、信号生成回路２６は
時刻ｔ２にクロック停止信号ＣＬＫＳＴＰをアクティ
ブ、すなわち、低レベルにしてＣＰＵ２０へ出力する。
これによってＣＰＵ２０内のクロック信号の供給はスト
ップするので、ＣＰＵ２０のコア３３の動作は停止し、
消費電力を大幅に低減できる。クロック信号を任意に停
止できるＣＰＵが近年市販されており、例えば、インテ
ル社製の「ＳＬエンハンスド・インテル４８６ＳＸＣＰ
Ｕ」などがある。

【００２５】クロック停止信号ＣＬＫＳＴＰはタイマカ
ウンタ２７がアップする時間Ｔ２にわたって継続して出
力され、この期間Ｔ２はコア３３へのクロック信号の供
給は停止したままである。期間Ｔ２が経過し、タイマカ
ウンタ２７がアップすると、時刻ｔ３にクロック停止信
号ＣＬＫＳＴＰは高レベルに戻り、遮断回路３２は閉
じ、クロック信号の供給は再開する。時刻ｔ４にアプリ
ケーションソフト側がキーボード入力をサンプルし、キ
ーバッファカウンタ値が０であると、再度キー入力待ち
状態検出回路２５からキー入力待ち検出信号ＳＴＫＹが
出力され、時刻ｔ５からクロック信号の供給がストップ
する。このように、クロック信号の供給を完全に停止す
る場合は、アプリケーションソフトあるいはＯＳ等のキ
ーバッファをサーチするタイミングとクロック信号の供
給を再開するタイミングを合わせる必要がある。時間Ｔ
１と時間Ｔ２との調整がとれないとキーバッファのサー
チが遅れ、システムの応答が低下することも考えられ
る。このようなケースでは、後述するようなクロックス
ピードを低速に切り換えることによってＣＰＵ２０の動
作を完全に停止させずに所定のタイミングでキーバッフ
ァのサーチを行うようにできる。

【００２６】本例では、上記のような事態を防止し、さ
らに、マウスやＲＳ−２３２Ｃなどの他の入出力がアク
ティブになった場合にレスポンス良くＣＰＵ２０の性能
を発揮できるように高速要因検出回路２８を設けてあ
る。高速要因検出回路２８が入出力ポートを監視し、例
えば、キーボード割り込みがあると時刻ｔ６に高速要因
出力ＡＣＴＩＶを出力する。これによって、信号生成回
路２６は時刻ｔ５から期間Ｔ２は経過していないが、ク
ロック停止信号ＣＬＫＳＴＰを取消し、コア３３へのク
ロック信号の供給を再開する。これによって、ＣＰＵ２
０は高速動作を開始し、割り込みに関連した処理を行
う。従って、常時クロック信号が供給されている場合と
同じように情報処理装置の応答を遅らせることなく処理
を開始できる。

【００２７】図２（ｂ）に、ＣＰＵ２０からＦＤＤイン
タフェース２２を介してＦＤＤ１２に制御が渡った場合
の動作を示してある。ＦＤＤに格納されているファイル
とデータ交換する場合などでは、ＣＰＵ２０から入出力
するデータおよびそのアドレスがインタフェース側に引
き渡されると、ＦＤＤ側でデータを用意し、さらにイン
タフェース側に引き渡されるまでＣＰＵ２０は待ち状態
となる。本例の情報処理装置では、ＦＤＤに制御が移っ
た時に、時間Ｔ５だけＦＤＤインタフェース２２から信
号生成回路２６に制御引渡信号ＳＴＦＤＤを出力するよ
うにしている。信号生成回路２６では、時刻ｔ１１に制
御引渡信号ＳＴＦＤＤがアクティブ、すなわち低レベル
になると、時刻ｔ１２にクロック切換信号ＣＬＫＣＨＧ
をアクティブ（低レベル）にして切換回路２４に供給す
る。このクロック切換信号によってＣＰＵ２０へのクロ
ック信号は低速に切り換わり、ＣＰＵ２０は低消費電力
の動作状態となる。時間Ｔ２後にタイマカウンタ２７が
アップするまでクロック切換信号ＣＬＫＣＨＧは継続し
て出力され、時刻ｔ１３になるとクロック切換信号ＣＬ
ＫＣＨＧは高レベルになる。この時点で、制御引渡信号
ＳＴＦＤＤが継続して出力されていると、信号生成回路
２６は時間Ｔ３後の時刻ｔ１４に再びクロック切換信号
ＣＬＫＣＨＧを低レベルにしてＣＰＵ２０へのクロック
信号を低速にする。時刻ｔ１４から時間Ｔ２後の時刻ｔ
１５にクロック切換信号ＣＬＫＣＨＧが高レベルに戻っ
た後、時刻ｔ１６に制御引渡信号ＳＴＦＤＤが非アクテ
ィブ、すなわち高レベルとなれば、信号生成回路２６は
クロック切換信号を出力することはなく、ＣＰＵ２０へ
のクロック信号は高速まま保持される。

【００２８】また、この場合でも、高速要因検出回路２
８からの出力ＡＣＴＩＶによってクロック切換信号ＣＬ
ＫＣＨＧを高レベルに戻し、ＣＰＵへのクロック信号を
高速に戻せるようにしている。従って、時刻ｔ１５より
前に、ＦＤＤからのアクセスがあれば高速要因検出回路
２８が動作し、クロック切換信号は高レベルに戻るの
で、ＣＰＵの動作に遅れがでることはない。また、本例
では、ＣＰＵ２０から制御引渡信号ＳＴＦＤＤを別途、
信号生成回路２６へ出力し、キー入力待ちの状態と異な
りクロックスピードを低速に切り換えるようにしてい
る。

【００２９】また前述のＳＴＦＤＤは、ＦＤＤ＿ＢＩＯ
ＳがＦＤＤをアクセスする際に、時間待ちルーチンの所
在に応じて（時間待ちルーチンではＣＰＵは動作する必
要がない）、該ルーチンの先頭でソフト的に発生させる
ＳＴＦＤＤ＿２としてもよい。この場合、ＦＤＤＩ／Ｆ
２２内に専用のＩ／Ｏポートを設け、該ポートからの信
号としてＳＴＦＤＤ＿２を設け、これをトリガーとして
信号生成回路２６でクロック停止信号ＣＬＫＳＴＰが生
成される。信号タイミングは図２（ａ）に準じ、キー入
力待ち検出信号ＳＴＫＹを入力した場合と同様にＣＬＫ
ＳＴＰを生成すればよい。

【００３０】本例の情報処理装置では、上記のようにＣ
ＰＵ２０が高速で動作しなくても良い状態を検出してク
ロックスピードを低下することよって、消費電流をほぼ
１／５程度まで抑制することができる。さらに、本例の
情報処理装置では、クロックスピードが速い状態をベー
スとしているので、高速で動作しなくて良いことが明確
である場合以外はＣＰＵは高速で動作している環境にあ
る。従って、ＣＰＵ内部で継続して処理が進むことが多
いアプリケーションを実行する場合などでも情報処理装
置の機能を減殺することなく消費電流の低減を図れる。
ゲームソフトや、ワープロソフトのように入出力に起因
した動作がＣＰＵの処理の大半を占めるケースでは、入
出力を監視して一定の時間ＣＰＵのクロックスピードを
高めても情報処理装置の性能に大きな差はでない。この
ようなケースであれば、図４に基づき説明したように、
クロックスピードが低い状態をベースにした方が消費電
流を削減できる場合もあるので、本例の情報処理装置で
は、初期設定画面においてクロックスピードが速い状態
をベースにするか、低い状態をベースにするかを選択で
きるようになっている。従って、ユーザーは情報処理装
置で取り扱うアプリケーションソフトに適した省電力モ
ードを選択できるようになっている。

【００３１】なお、本例では、ＣＰＵ内部で内部のクロ
ック信号の供給を停止できる情報処理装置に基づき説明
したが、ＣＰＵ外部に切換回路に加えてクロック信号を
遮断できる回路を設けても良いことはもちろんである。
逆に、ＣＰＵ内部に内部クロック信号の速度を変えられ
る機能を持たしても良いことはもちろんである。また、
ＣＰＵがアクセス待ちとなるのは上記の２つのケースに
限らない。ハードディスクやコンパクトディスクとのデ
ータ交換中にＣＰＵの動作速度を低下できる状態が発生
しても同様に処理できることはもちろんである。また、
キーボード入力に限らず、マウスやタッチパネルなどか
らのデータの入力待ち状態を検出してＣＰＵのクロック
スピードを低下させてももちろん良い。

【００３２】

【発明の効果】以上に説明したように、本発明に係る情
報処理装置では、ＣＰＵなどの処理部が通常通り高速動
作する第１のモードを基本において、これらの処理部の
高速動作が不要である状況を検出してクロックを制御
し、省電力状態の第２の状態とするようにしている。高
速動作を必要とする状況を検出してクロックスピードを
上げるのでは、高速動作を必要とする状況の検出に漏れ
があると、情報処理装置の機能を損ねることになり消費
電力を低減できても高速化された処理部の能力を完全に
発揮させることができない。さらに、高速動作を必要と
する際にクロックスピードを上げても、処理部がすぐに
処理を行えない状態であれば、レスポンスの低下を招く
ことにもなる。しかし、本発明に係る情報処理装置のよ
うに、ベースのクロックの速い通常の動作モードとして
おけば、高速動作が必要な時にはクロックスピードは速
いままであり、処理部の能力をフルに発揮させられる。
一方、高速動作が不要な時はクロックスピードを低下あ
るいは停止させて省電力状態にできるので消費電力も削
減できる。また、高速動作の不要な時以外はクロックス
ピードは速いままなので、情報処理装置のレスポンスの
低下も抑制できる。

【００３３】さらに、本発明に係る情報処理装置では、
高速要因があったときは省電力モードであっても即時ク
ロックスピードを戻し通常の動作モードに復帰できるよ
うにしている。従って、処理部の状況をサンプリングす
る間に環境が変化すれば、処理部を高速に戻せるので、
レスポンスの低下を防止できる。このように、本発明に
係る情報処理装置は、近年処理速度が速くなっているＣ
ＰＵなどの処理部の処理速度を低下させることなく、そ
の性能を十分に発揮させながら消費電力の低減を図れる
装置である。

【図面の簡単な説明】

【図１】本発明の実施例に係る情報処理装置の概略構成
を示すブロック図である。

【図２】図１に示す情報処理装置の動きを示すタイミン
グチャートである。

【図３】図１に示す情報処理装置のキー入力待ち状態検
出回路の動作を示すフローチャートである。

【図４】高速化する要因によってクロックスピードを上
げる方法によって省電力を図る情報処理装置の例を示す
ブロック図である。

【符号の説明】

１、２０・・ＣＰＵ ２、２３・・クロック信号出力回路 ３・・分周回路 ４、２４・・クロック切換回路 ５、２８・・高速要因検出回路 ６、２７・・タイマカウンタ ９、１０・・情報処理装置 １１・・キーボード １２・・フロッピーディスクドライバ装置 ２１・・メモリ ２２・・フロッピーディスクインタフェース ２５・・キー入力待ち検出回路 ２６・・信号生成回路 ３１・・周波数逓倍回路 ３２・・クロック信号遮断回路 ３３・・ＣＰＵコア ４０・・ＣＰＵが待ち状態であることを検出する部分

Claims (11)

【特許請求の範囲】
1. 【請求項１】 クロックの制御によって通常状態で動作
   する第１のモードおよび省電力状態で動作する第２のモ
   ードに切り換え可能な処理部を有する情報処理装置であ
   って、 前記処理部が前記第１のモードで動作する必要のない状
   況を検出して、前記クロックの制御によって所定の時間
   だけ前記第２のモードとする低速要因検出部を有するこ
   とを特徴とする情報処理装置。
2. 【請求項２】 請求項１において、前記処理部は前記第
   １および第２のモードで動作可能な中央処理装置であっ
   て、 前記低速要因検出部は、前記中央処理装置がアクセス待
   ちであることを検出する待ち状態検出部と、待ち状態で
   あることを検出したときに所定の時間だけ前記中央処理
   装置を前記第２のモードとする指示部とを有することを
   特徴とする情報処理装置。
3. 【請求項３】 請求項２において、前記待ち状態検出部
   は、前記情報処理装置がキー入力待ち状態であることを
   検出するキー入力監視部を備えていることを特徴とする
   情報処理装置。
4. 【請求項４】 請求項３において、前記キー入力監視部
   は、キーバッファカウンタ値を参照してキー入力待ちで
   あることを判定することを特徴とする情報処理装置。
5. 【請求項５】 請求項２において、前記待ち状態検出部
   は、前記中央処理装置から周辺処理装置に制御が移行し
   たことを判断する制御監視部を備えていることを特徴と
   する情報処理装置。
6. 【請求項６】 請求項１において、前記情報処理装置の
   入出力を監視し、前記第２のモードとすることを取り止
   める高速要因検出部を備えていることを特徴とする情報
   処理装置。
7. 【請求項７】 クロックの制御によって通常スピードで
   動作する第１のモードおよび省電力状態で動作する第２
   のモードに切り換え可能な中央処理装置を有する情報処
   理装置の制御方法であって、 前記中央処理装置の動作が不要な状態を検出すると所定
   の時間だけ前記中央処理装置を前記第２のモードにする
   切り換える工程を有することを特徴とする情報処理装置
   の制御方法。
8. 【請求項８】 請求項７において、キーバッファカウン
   タ値を参照する工程と、前記キーバッファカウンタ値が
   ０であると所定の時間だけ前記中央処理装置に対し前記
   第２のモードに切り換える信号を出す工程とを有するこ
   とを特徴とする情報処理装置の制御方法。
9. 【請求項９】 請求項７において、前記中央処理装置か
   ら周辺処理装置に制御が移ると、所定の時間だけ前記中
   央処理装置に対し前記第２のモードに切り換える信号を
   出す工程を有することを特徴とする情報処理装置の制御
   方法。
10. 【請求項１０】 請求項８または９において、前記情報
    処理装置に対し入出力動作があると前記第２のモードに
    切り換える信号を取り消す工程を有することを特徴とす
    る情報処理装置の制御方法。
11. 【請求項１１】 請求項７において、前記第２のモード
    に切り換わると、前記中央処理装置における前記クロッ
    クが低速あるいは停止の少なくともいずれかに切り換わ
    ることを特徴とする情報処理装置の制御方法。