JPH07326660A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07326660A
JPH07326660A JP6140870A JP14087094A JPH07326660A JP H07326660 A JPH07326660 A JP H07326660A JP 6140870 A JP6140870 A JP 6140870A JP 14087094 A JP14087094 A JP 14087094A JP H07326660 A JPH07326660 A JP H07326660A
Authority
JP
Japan
Prior art keywords
oxide film
field shield
gate electrode
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6140870A
Other languages
Japanese (ja)
Inventor
Kazuhisa Sasaki
和久 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP6140870A priority Critical patent/JPH07326660A/en
Publication of JPH07326660A publication Critical patent/JPH07326660A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To improve the withstand voltage of a field shield gate oxide film, by depositing a polysilicon film on a semiconductor substrate, and forming an oxide film for the field shield gate oxide film by thermally oxidizing only the polysilicon film. CONSTITUTION:A P-type well 2 is formed on a semiconductor substrate 1, and a polysilicon film 3 is deposited by a CVD method. An oxide film 4 for a field shield gate is formed by thermally oxidizing only the polysilicon film 3. A polysilicon film 5 for a field shield gate electrode is deposited, on which an oxide film 6 for a field cap is deposited. A field shield gate electrode 7 and a field shield cap oxide film 8 are obtained on the oxide film 6, and a side wall 9 for the field gate electrode is formed. A field gate oxide film 10 is formed, and an element isolation region 11 is obtained. Thereby withstand voltage can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフィールドシールド法を用いて素子分離す
る形式の半導体装置の製造に適した半導体装置の製造方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device suitable for manufacturing a semiconductor device of a type in which elements are separated by a field shield method.

【0002】[0002]

【従来の技術】従来から半導体素子を電気的に分離する
手段の1つとして素子間に厚い酸化膜からなる素子分離
領域を形成するLOCOS法が知られているが、この方
法ではアクティブ領域へ素子分離領域の酸化膜が広がる
部分、即ち所謂バーズビークを小さくすることができな
いために素子分離領域を縮小化することが困難であっ
た。
2. Description of the Related Art Conventionally, as one of means for electrically isolating a semiconductor element, a LOCOS method of forming an element isolation region made of a thick oxide film between elements has been known. It is difficult to reduce the size of the element isolation region because it is not possible to reduce the so-called bird's beak where the oxide film spreads in the isolation region.

【0003】上記した問題を解決するため、近年素子間
にフィールドシールドゲート酸化膜を形成するフィール
ドシールド法が注目されている。この方法は素子分離領
域を縮小化する効果があるだけではなく、フィールドシ
ールド電極を0(V)に固定することによりその下部の
半導体基板の電位をカットでき、寄生チャネルの発生を
抑制する効果を有する点や、バーズビーク下の結晶欠陥
によるジャンクションリーク電流の低下が期待できる点
など電気的特性に優れている。
In order to solve the above-mentioned problems, a field shield method of forming a field shield gate oxide film between elements has recently attracted attention. This method not only has the effect of reducing the size of the element isolation region, but also fixes the field shield electrode to 0 (V) to cut the potential of the semiconductor substrate below it, thus suppressing the generation of parasitic channels. It is excellent in electrical characteristics such as the fact that it has and that it can be expected to reduce the junction leak current due to crystal defects under the bird's beak.

【0004】[0004]

【発明が解決しようとする課題】フィールドシールド法
を用いて素子分離領域を形成した場合、半導体基板を熱
酸化により酸化してフィールドシールドゲート酸化膜を
形成させる必要があるが、その際、半導体基板内に存在
する酸素析出物が酸化膜中に取り込まれ、酸化膜の耐圧
を低下させると云う問題が生じる。
When the element isolation region is formed by using the field shield method, it is necessary to oxidize the semiconductor substrate by thermal oxidation to form the field shield gate oxide film. At that time, the semiconductor substrate is used. Oxygen precipitates present inside are taken into the oxide film, which causes a problem that the breakdown voltage of the oxide film is lowered.

【0005】そこで、本発明の第1の目的は、フィール
ドシールド法を用いて素子分離する半導体装置に於て、
フィールドシールドゲート酸化膜の耐圧性を改善するこ
とにある。また、本発明の第2の目的は、半導体基板に
形成されたトランジスタ素子のゲート酸化膜の耐圧性を
改善することにある。
Therefore, a first object of the present invention is to provide a semiconductor device in which elements are separated by using the field shield method.
It is to improve the withstand voltage of the field shield gate oxide film. A second object of the present invention is to improve the withstand voltage of the gate oxide film of the transistor element formed on the semiconductor substrate.

【0006】[0006]

【課題を解決するための手段】上記した目的は本発明に
よれば、半導体基板に形成された互いに隣接する素子間
を分離するべく該素子間にフィールドシールドゲート電
極及びフィールドシールドゲート酸化膜を有する半導体
装置の製造方法に於て、シリコン半導体基板上にポリシ
リコン膜を堆積させる過程と、前記ポリシリコン膜のみ
を熱酸化して前記フィールドシールドゲート酸化膜用の
酸化膜を形成する過程とを有することを特徴とする半導
体装置の製造方法を提供することにより達成される。
According to the present invention, there is provided a field shield gate electrode and a field shield gate oxide film between adjacent elements formed on a semiconductor substrate so as to separate adjacent elements from each other. A method of manufacturing a semiconductor device, which comprises a step of depositing a polysilicon film on a silicon semiconductor substrate, and a step of thermally oxidizing only the polysilicon film to form an oxide film for the field shield gate oxide film. This is achieved by providing a method of manufacturing a semiconductor device characterized by the above.

【0007】[0007]

【作用】上記の方法によれば、酸素析出物を含んだ半導
体基板を熱酸化法により酸化するのではなく、酸素析出
物を含まないポリシリコン膜を熱酸化法により酸化して
フィールドシールドゲート酸化膜を形成することから、
半導体基板内の酸素析出物をゲート酸化膜中に取り込む
心配がない。
According to the above method, the semiconductor substrate containing the oxygen precipitates is not oxidized by the thermal oxidation method, but the polysilicon film not containing the oxygen precipitates is oxidized by the thermal oxidation method to perform the field shield gate oxidation. From forming a film,
There is no concern that oxygen precipitates in the semiconductor substrate will be taken into the gate oxide film.

【0008】[0008]

【実施例】以下に、添付の図面を参照して本発明の一実
施例について詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the accompanying drawings.

【0009】図1(a)〜図1(f)は、本発明による
半導体装置のフィールドシールドゲート酸化膜の製造工
程を示すフロー図であり、図2(a)〜図2(f)また
は図3(a)〜図3(e)はその後のトランジスタの製
造工程を示すフロー図である。尚、本実施例では半導体
基板1のp型ウェル2の上にNチャネルトランジスタを
形成する場合を例に挙げて説明する。
FIGS. 1A to 1F are flow charts showing the manufacturing process of the field shield gate oxide film of the semiconductor device according to the present invention, and FIGS. 2A to 2F or FIG. 3A to 3E are flow charts showing the subsequent transistor manufacturing process. In this embodiment, the case where an N-channel transistor is formed on the p-type well 2 of the semiconductor substrate 1 will be described as an example.

【0010】まず、シリコン半導体基板1にp型ウェル
2を形成し、次に目標とするフィールドシールドゲート
酸化膜厚(通常500オングストローム程度)の約45
%程度の膜厚のポリシリコン膜3をCVD法により堆積
させる(図1(a))。
First, the p-type well 2 is formed in the silicon semiconductor substrate 1, and then the target field shield gate oxide film thickness (usually about 500 Å) is about 45.
A polysilicon film 3 having a thickness of about 10% is deposited by the CVD method (FIG. 1A).

【0011】次に、堆積したポリシリコン膜3だけを熱
酸化法により酸化し、フィールドシールドゲート用の酸
化膜4を形成する(図1(b))。ここで、この酸化膜
4は、体積膨張により元のポリシリコン膜3の2.2倍
の膜厚となる。即ち、ポリシリコン膜3を100nm堆
積させると、これを熱酸化により形成した酸化膜の膜厚
は約220nmとなる。上記熱酸化の際には、ポリシリ
コン膜3のみを酸化し、半導体基板1までは酸化しない
ようにする。これは、半導体基板1内の酸素析出物がフ
ィールドシールドゲート酸化膜に取り込まれないように
するためである。また、このようにすることによりp型
ウェル2が酸化することがないことから、従来のように
ウェルの一部が酸化膜となって半導体基板1内に広がる
分だけ該ウェルの膜厚が減る心配もない。
Next, only the deposited polysilicon film 3 is oxidized by a thermal oxidation method to form an oxide film 4 for a field shield gate (FIG. 1 (b)). Here, the oxide film 4 becomes 2.2 times as thick as the original polysilicon film 3 due to volume expansion. That is, when the polysilicon film 3 is deposited to 100 nm, the thickness of the oxide film formed by thermal oxidation becomes about 220 nm. During the thermal oxidation, only the polysilicon film 3 is oxidized, and the semiconductor substrate 1 is not oxidized. This is to prevent oxygen precipitates in the semiconductor substrate 1 from being taken into the field shield gate oxide film. Further, since the p-type well 2 is not oxidized by doing so, the film thickness of the well is reduced as much as in the conventional case because a part of the well becomes an oxide film and spreads in the semiconductor substrate 1. Don't worry.

【0012】次に、CVD法でフィールドシールドゲー
ト電極用のポリシリコン膜5を200nm〜300nm
程度堆積させ、その上部にCVD法によりフィールドシ
ールドキャップ用の酸化膜6を200nm〜300nm
程度堆積させる(図1(c))。
Next, the polysilicon film 5 for the field shield gate electrode is formed to 200 nm to 300 nm by the CVD method.
To a thickness of about 200 nm to 300 nm, and the oxide film 6 for the field shield cap is deposited on the top by a CVD method.
To some extent (FIG. 1 (c)).

【0013】次に、フォトリソグラフィー法を用いて上
記図1(c)の工程で形成した酸化膜6上のフィールド
シールド素子分離領域のみを覆うようにパターニングし
(図示せず)、露出した部分をエッチングして、図1
(d)に示すようにパターンを形成することにより、フ
ィールドシールドゲート電極7、フィールドシールドキ
ャップ酸化膜8を得る。
Next, by using photolithography, patterning is performed so as to cover only the field shield element isolation region on the oxide film 6 formed in the step of FIG. 1C (not shown), and the exposed portion is exposed. Figure 1 after etching
A field shield gate electrode 7 and a field shield cap oxide film 8 are obtained by forming a pattern as shown in FIG.

【0014】続いて、CVD法でフィールドシールドゲ
ート電極のサイドウォール用の酸化膜を堆積させ(図示
せず)、しかる後にエッチバックすることによりフィー
ルドシールドゲート電極用サイドウォール9を形成する
(図1(e))。そして、酸化膜4をエッチングしてフ
ィールドシールドゲート酸化膜10を形成することによ
り素子分離領域(構造)11が完成する(図1
(f))。
Then, an oxide film for the side wall of the field shield gate electrode is deposited by the CVD method (not shown), and then etched back to form the side wall 9 for the field shield gate electrode (FIG. 1). (E)). Then, the oxide film 4 is etched to form the field shield gate oxide film 10 to complete the element isolation region (structure) 11 (FIG. 1).
(F)).

【0015】次に、アクティブ部分のp型トランジスタ
の製造工程を説明する。まず、半導体基板1上に目標と
するトランジスタのゲート酸化膜厚(通常150オング
ストローム程度)の約45%程度の膜厚のポリシリコン
膜13をCVD法により堆積させ(図2(a))、堆積
したポリシリコン膜13だけを熱酸化法により酸化して
トランジスタのゲート用の酸化膜14を形成する(図2
(b))。ここで、上記同様に熱酸化の際にポリシリコ
ン膜13のみを酸化し、半導体基板1までは酸化しない
ようにすることで、半導体基板1内の酸素析出物がトラ
ンジスタのゲート酸化膜に取り込まれない。しかる後、
イオン注入工程で、半導体基板1の表面全体にN型の不
純物を注入し浅い不純物拡散領域22を形成する。
Next, the manufacturing process of the p-type transistor of the active portion will be described. First, a polysilicon film 13 having a film thickness of about 45% of a target gate oxide film thickness of a transistor (usually about 150 angstrom) is deposited on the semiconductor substrate 1 by the CVD method (FIG. 2A), and deposited. Only the polysilicon film 13 thus formed is oxidized by the thermal oxidation method to form the oxide film 14 for the gate of the transistor (FIG. 2).
(B)). Here, in the same manner as described above, only the polysilicon film 13 is oxidized at the time of thermal oxidation, and the semiconductor substrate 1 is not oxidized, so that oxygen precipitates in the semiconductor substrate 1 are taken into the gate oxide film of the transistor. Absent. After that,
In the ion implantation process, N-type impurities are implanted into the entire surface of the semiconductor substrate 1 to form shallow impurity diffusion regions 22.

【0016】次に、CVD法でゲート電極用のポリシリ
コン膜15及びゲート電極キャップ用の酸化膜16を堆
積させ(図2(c))、トランジスタ領域だけを覆うよ
うにパターニングし(図示せず)、露出した部分をエッ
チングして、図2(d)に示すパターンを形成すること
により、ゲート酸化膜20、ゲート電極17及びゲート
電極キャップ酸化膜18を得る。
Next, a polysilicon film 15 for the gate electrode and an oxide film 16 for the gate electrode cap are deposited by the CVD method (FIG. 2C) and patterned so as to cover only the transistor region (not shown). ), The exposed portion is etched to form the pattern shown in FIG. 2D, thereby obtaining the gate oxide film 20, the gate electrode 17, and the gate electrode cap oxide film 18.

【0017】続いて、CVD法でサイドウォール用の酸
化膜を堆積させ(図示せず)、しかる後にエッチバック
することによりサイドウォール19を形成する(図2
(e))。そして、イオン注入工程で半導体基板1の表
面全体に不純物を注入し、n型の不純物拡散領域21を
形成してp型トランジスタが完成する(図2(f))。
Subsequently, an oxide film for a side wall is deposited by a CVD method (not shown), and then etched back to form a side wall 19 (FIG. 2).
(E)). Then, in the ion implantation step, impurities are implanted into the entire surface of the semiconductor substrate 1 to form the n-type impurity diffusion region 21 to complete the p-type transistor (FIG. 2 (f)).

【0018】一方、アクティブ部分のp型トランジスタ
の製造を図3(a)〜図3(e)に示す工程により行っ
ても良い。即ち、まず半導体基板1を図1(f)の状態
から熱酸化してトランジスタのゲート用の酸化膜24を
形成する(図3(a))。
On the other hand, the p-type transistor in the active portion may be manufactured by the steps shown in FIGS. 3 (a) to 3 (e). That is, first, the semiconductor substrate 1 is thermally oxidized from the state of FIG. 1F to form the oxide film 24 for the gate of the transistor (FIG. 3A).

【0019】次に、CVD法でゲート電極用のポリシリ
コン膜25及びゲート電極キャップ用の酸化膜26を堆
積させ(図3(b))、トランジスタ領域だけを覆うよ
うにパターニングし(図示せず)、露出した部分をエッ
チングして、図3(c)に示すパターンを形成すること
により、ゲート酸化膜30、ゲート電極27及びゲート
電極キャップ酸化膜28を得る。しかる後、イオン注入
工程で、半導体基板1の表面全体にN型の不純物を注入
し浅い不純物拡散領域32を形成する。
Next, a polysilicon film 25 for the gate electrode and an oxide film 26 for the gate electrode cap are deposited by the CVD method (FIG. 3B) and patterned so as to cover only the transistor region (not shown). ), The exposed portion is etched to form the pattern shown in FIG. 3C, thereby obtaining the gate oxide film 30, the gate electrode 27, and the gate electrode cap oxide film 28. Then, in the ion implantation step, N-type impurities are implanted into the entire surface of the semiconductor substrate 1 to form shallow impurity diffusion regions 32.

【0020】続いて、CVD法でサイドウォール用の酸
化膜を堆積させ(図示せず)、しかる後にエッチバック
することによりサイドウォール29を形成する(図3
(d))。そして、イオン注入工程で半導体基板1の表
面全体にN型の不純物を注入し、不純物拡散領域31を
形成してp型トランジスタが完成する(図3(e))。
Then, a sidewall oxide film is deposited by a CVD method (not shown), and then etched back to form a sidewall 29 (FIG. 3).
(D)). Then, in the ion implantation step, N-type impurities are implanted into the entire surface of the semiconductor substrate 1 to form the impurity diffusion region 31 to complete the p-type transistor (FIG. 3E).

【0021】[0021]

【発明の効果】以上の説明により明らかなように、本発
明による半導体装置の製造方法によれば、基板上にポリ
シリコン膜を堆積させ、このポリシリコン膜を熱酸化す
ることによりフィールドシールドゲート酸化膜を形成す
ることで、半導体基板内部に存在する酸素析出物を取り
込むことなくフィールドシールドゲート酸化膜を形成で
き、膜厚が大きく、通常の基板を熱酸化させると酸素析
出物を取り込み易いフィールドシールドゲート酸化膜の
耐圧を劣化させることがない。また、ウェルを形成した
部分をゲート酸化膜にとられ、ウェルの厚みが減ること
を防止する効果もある。
As is apparent from the above description, according to the method of manufacturing a semiconductor device of the present invention, a polysilicon film is deposited on a substrate, and the polysilicon film is thermally oxidized to oxidize the field shield gate. By forming a film, the field shield gate oxide film can be formed without incorporating oxygen precipitates existing inside the semiconductor substrate, and the film shield has a large film thickness, and it is easy to capture oxygen precipitates when a normal substrate is thermally oxidized. The breakdown voltage of the gate oxide film is not deteriorated. Further, there is an effect of preventing the thickness of the well from being reduced because the portion where the well is formed is taken by the gate oxide film.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(f)は本発明が適用された半導体装
置の素子分離領域の製造工程を示すフロー図。
1A to 1F are flow charts showing a manufacturing process of an element isolation region of a semiconductor device to which the present invention is applied.

【図2】(a)〜(f)は半導体装置のトランジスタの
製造工程を示すフロー図。
2A to 2F are flowcharts showing a manufacturing process of a transistor of a semiconductor device.

【図3】(a)〜(e)は半導体装置のトランジスタの
別の製造工程を示すフロー図。
3A to 3E are flowcharts showing another manufacturing process of a transistor of a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 p型ウェル 3 CVD法によるポリシリコン膜 4 ポリシリコン膜を熱酸化した酸化膜 5 フィールドシールドゲート電極用のポリシリコン膜 6 フィールドシールドゲート電極のキャップ用の酸化
膜 7 フィールドシールドゲート電極 8 フィールドシールドゲート電極のキャップ酸化膜 9 フィールドシールドゲート電極のサイドウォール 10 フィールドシールドゲート酸化膜 11 素子分離領域 13 CVD法によるポリシリコン膜 14 ポリシリコン膜を熱酸化した酸化膜 15 トランジスタのゲート電極用ポリシリコン膜 16 トランジスタのゲート電極のキャップ用酸化膜 17 トランジスタのゲート電極 18 トランジスタのゲート電極のキャップ酸化膜 19 トランジスタのゲート電極のサイドウォール 20 トランジスタのゲート酸化膜 21 不純物拡散層 22 浅い不純物拡散層 24 トランジスタのゲート用酸化膜 25 トランジスタのゲート電極用ポリシリコン膜 26 トランジスタのゲート電極のキャップ用酸化膜 27 トランジスタのゲート電極 28 トランジスタのゲート電極のキャップ酸化膜 29 トランジスタのゲート電極のサイドウォール 30 トランジスタのゲート酸化膜 31 不純物拡散層 32 浅い不純物拡散層
1 semiconductor substrate 2 p-type well 3 polysilicon film by CVD method 4 oxide film obtained by thermal oxidation of polysilicon film 5 polysilicon film for field shield gate electrode 6 oxide film for cap of field shield gate electrode 7 field shield gate electrode 8 Cap Oxide Film of Field Shield Gate Electrode 9 Sidewall of Field Shield Gate Electrode 10 Field Shield Gate Oxide Film 11 Element Isolation Area 13 Polysilicon Film by CVD Method 14 Oxide Film of Thermally Oxidized Polysilicon Film 15 For Gate Electrode of Transistor Polysilicon film 16 Oxide film for cap of transistor gate electrode 17 Gate electrode of transistor 18 Cap oxide film of transistor gate electrode 19 Sidewall of transistor gate electrode 20 Trans Gate oxide film of transistor 21 Impurity diffusion layer 22 Shallow impurity diffusion layer 24 Oxide film for transistor gate 25 Polysilicon film for gate electrode of transistor 26 Oxide film for cap of transistor gate electrode 27 Gate electrode of transistor 28 Gate electrode of transistor Cap oxide film 29 side wall of transistor gate electrode 30 transistor gate oxide film 31 impurity diffusion layer 32 shallow impurity diffusion layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板に形成された互いに隣接す
る素子間を分離するべく該素子間にフィールドシールド
ゲート電極及びフィールドシールドゲート酸化膜を有す
る半導体装置の製造方法に於て、 シリコン半導体基板上にポリシリコン膜を堆積させる過
程と、 前記ポリシリコン膜のみを熱酸化して前記フィールドシ
ールドゲート酸化膜用の酸化膜を形成する過程とを有す
ることを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a field shield gate electrode and a field shield gate oxide film between elements for separating adjacent elements formed on the semiconductor substrate, the method comprising: A method of manufacturing a semiconductor device, comprising: a step of depositing a polysilicon film; and a step of thermally oxidizing only the polysilicon film to form an oxide film for the field shield gate oxide film.
JP6140870A 1994-05-30 1994-05-30 Manufacture of semiconductor device Withdrawn JPH07326660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6140870A JPH07326660A (en) 1994-05-30 1994-05-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6140870A JPH07326660A (en) 1994-05-30 1994-05-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07326660A true JPH07326660A (en) 1995-12-12

Family

ID=15278674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140870A Withdrawn JPH07326660A (en) 1994-05-30 1994-05-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07326660A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469333B1 (en) * 2001-12-22 2005-02-02 매그나칩 반도체 유한회사 Method of manufacturing a semiconductor device
JP2005051225A (en) * 2003-07-10 2005-02-24 Internatl Rectifier Corp Method for forming thick oxide on silicon or silicon carbide for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469333B1 (en) * 2001-12-22 2005-02-02 매그나칩 반도체 유한회사 Method of manufacturing a semiconductor device
JP2005051225A (en) * 2003-07-10 2005-02-24 Internatl Rectifier Corp Method for forming thick oxide on silicon or silicon carbide for semiconductor device
US7754550B2 (en) 2003-07-10 2010-07-13 International Rectifier Corporation Process for forming thick oxides on Si or SiC for semiconductor devices

Similar Documents

Publication Publication Date Title
JPH0799313A (en) Method of dividing semiconductor device and memory integrated circuit array
JPH0557741B2 (en)
JPH0824146B2 (en) MOS integrated circuit
JP2002076113A (en) Semiconductor device and its manufacturing method
JP3502509B2 (en) Integrated circuit having CMOS structure and method of manufacturing the same
JP2001156166A (en) Manufacturing method for semiconductor device
JPH07326660A (en) Manufacture of semiconductor device
JPH0368170A (en) Manufacture of thin film semiconductor element
JP3001588B2 (en) Semiconductor device and manufacturing method thereof
JPH05129335A (en) Manufacture of vertical-type transistor
JPH03259564A (en) Manufacture of semiconductor device
JPH05226466A (en) Manufacture of semiconductor device
JP2838693B2 (en) Method for manufacturing semiconductor device
JPH05343413A (en) Bipolar transistor and manufacture thereof
JPH08148585A (en) Semiconductor device and its manufacture
JPH0252859B2 (en)
KR100220236B1 (en) Method of forming a field oxide film of semiconductor device
JP3850933B2 (en) Manufacturing method of semiconductor device
JPS62126651A (en) Semiconductor device and manufacture thereof
JPH01128470A (en) Manufacture of semiconductor device
JPH05259446A (en) Manufacture of semiconductor device
JPH0695573B2 (en) Method for manufacturing semiconductor device
JPH0218587B2 (en)
JPH05251435A (en) Formation of oxide film for element isolation of semiconductor device
JP2004273589A (en) Semiconductor device and its fabricating process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731