JPH07322616A - Dc-dc switching power supply device - Google Patents

Dc-dc switching power supply device

Info

Publication number
JPH07322616A
JPH07322616A JP10802294A JP10802294A JPH07322616A JP H07322616 A JPH07322616 A JP H07322616A JP 10802294 A JP10802294 A JP 10802294A JP 10802294 A JP10802294 A JP 10802294A JP H07322616 A JPH07322616 A JP H07322616A
Authority
JP
Japan
Prior art keywords
output
power supply
switching
switching power
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10802294A
Other languages
Japanese (ja)
Inventor
Hiromitsu Mera
弘光 目等
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10802294A priority Critical patent/JPH07322616A/en
Publication of JPH07322616A publication Critical patent/JPH07322616A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the mutual influence (interference) of output when a plurality of switching power supply circuits are provided and to reduce the circuit scale. CONSTITUTION:A common single PWM control circuit 10 is provided for two switching power supply circuits generating outputs(a) and (b). Two switching elements 2a and 2b are simultaneously turned on and are turned off individually according to each output voltage level. Therefore, the expansion of the power supply circuit does not increase the scale due to the single PWM control circuit. Also, all switching elements are fumed on simultaneously so that the on-pulse is synchronized, thus preventing the output from interfering one another.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はDC−DCスイッチング
電源装置に関し、特に多種類電圧出力を供給するDC−
DCスイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC switching power supply device, and more particularly to a DC-DC switching power supply device which supplies various kinds of voltage outputs.
The present invention relates to a DC switching power supply device.

【0002】[0002]

【従来の技術】従来多種類の電源電圧が必要な装置に対
する電源供給の方法は、第一の方法として、図8のよう
に単一出力電源を複数個並設して多出力を得る方法、ま
た第二の方法として、図9のように多出力の単一のトラ
ンスを用いて多出力を得る方法が一般的に採られてい
る。
2. Description of the Related Art Conventionally, as a first method of supplying power to a device which requires various kinds of power supply voltages, a method of obtaining a plurality of outputs by arranging a plurality of single output power supplies in parallel as shown in FIG. As a second method, a method of obtaining multiple outputs by using a single transformer with multiple outputs as shown in FIG. 9 is generally adopted.

【0003】第一の方法について、出力の種類が2つの
場合を図8を用いて説明する。図8において、従来のス
イッチング電源の一例は、外部から供給される直流電源
DC入力を入力とする入力フィルタ1と、入力フィルタ
1の出力をパルス幅(PWM)制御回路10aからの制
御信号によってスイッチングするスイッチング素子2a
と、スイッチング素子2aから出力される矩形波状のパ
ルス電圧を1次側入力とするトランス3aと、トランス
3aの2次側に出力されるパルス電圧を入力とし、直流
電圧に整流・平滑する整流器4aおよび出力フィルタ5
aと、出力フィルタ5aの出力を入力とし、出力フィル
タ5aの出力の電圧値が必要とする電圧値となるように
スイッチング素子2aに供給する制御信号のパルス幅
(スイッチング素子2aがオンする期間)を変化させる
PWM制御回路10aとを有する第一の電源回路を含
む。
With respect to the first method, the case where there are two types of output will be described with reference to FIG. In FIG. 8, an example of a conventional switching power supply is such that an input filter 1 having a DC power supply DC input supplied from the outside as an input, and an output of the input filter 1 is switched by a control signal from a pulse width (PWM) control circuit 10a. Switching element 2a
A transformer 3a having a rectangular wave pulse voltage output from the switching element 2a as a primary side input, and a pulse voltage output to the secondary side of the transformer 3a as an input, and a rectifier 4a for rectifying and smoothing into a DC voltage. And output filter 5
a and the output of the output filter 5a are input, and the pulse width of the control signal supplied to the switching element 2a so that the voltage value of the output of the output filter 5a becomes the required voltage value (period during which the switching element 2a is turned on). A first power supply circuit having a PWM control circuit 10a for changing

【0004】更に、同様にDC入力を入力とする入力フ
ィルタ1bと、入力フィルタ1bの出力をPWM制御回
路10bからの制御信号によってスイッチングするスイ
ッチング素子2bと、スイッチング素子2bから出力さ
れる矩形波状のパルス電圧を1次側入力とするトランス
3bと、トランス3bの2次側に出力されるパルス電圧
を入力とし、直流電圧に整流・平滑する整流器4b及び
出力フィルタ5bと、出力フィルタ5bの出力を入力と
し、出力フィルタ5bの出力の電圧値が必要とする電圧
値となるように、スイッチング素子2bに供給する制御
信号のパルス幅(スイッチング素子2bがオンする期
間)を変化させるPWM制御回路10bとを有する第二
の電源回路を含んでいる。
Further, similarly, an input filter 1b having a DC input as an input, a switching element 2b for switching the output of the input filter 1b by a control signal from the PWM control circuit 10b, and a rectangular wave output from the switching element 2b. The output of the output filter 5b and the rectifier 4b and the output filter 5b, which receives the pulse voltage output to the secondary side of the transformer 3b as the input, and the rectifier 4b that rectifies and smoothes the DC voltage, are output. A PWM control circuit 10b that changes the pulse width of the control signal supplied to the switching element 2b (the period during which the switching element 2b is turned on) so that the voltage value of the output of the output filter 5b becomes the required voltage value. A second power supply circuit having

【0005】出力フィルタ5aの出力はDC出力aとし
て、出力フィルタ5bの出力はDC出力bとして負荷に
夫々供給される。スイッチング素子2a,2bはそれぞ
れ数10KHz以上の周期でオンオフが繰り返えされる
ので、トランス3a,3bの2次側には常にパルス電圧
出力が得られ、整流・平滑されて安定した直流電圧がD
C出力a及びDC出力bから得られる。
The output of the output filter 5a is supplied to the load as a DC output a, and the output of the output filter 5b is supplied to the load as a DC output b. Since the switching elements 2a and 2b are repeatedly turned on and off at a cycle of several tens of KHz or more, a pulse voltage output is always obtained on the secondary side of the transformers 3a and 3b, and a stable DC voltage is rectified / smoothed to D.
It is obtained from C output a and DC output b.

【0006】次に第二の方法について、出力の種類が2
つの場合を図9を用いて説明する。図9は、特開昭58
−18720号公報等に開示のものであり、DC入力を
入力とする入力フィルタ1と、入力フィルタ1の出力を
RWM制御回路10からの制御信号によってスイッチン
グするスイッチング素子2と、スイッチング素子2から
出力される矩形波状のパルス電圧を1次側入力とするト
ランス3と、トランス3の2次側に出力されるパルス電
圧を入力とし、直流電圧に整流・平滑する整流器4a及
び出力フィルタ5aと、トランス3の別系の2次側に出
力されるパルス電圧を入力とし、直流電圧に整流・平滑
する整流器4b及び出力フィルタ5bの出力フィルタ5
bからの直流電圧出力を入力とし出力フィルタ5bの出
力電圧値が必要とする電圧値となるようにスイッチング
素子2に供給する制御信号のパルス幅(スイッチング素
子2がオンする期間)を変化させるPWM制御回路10
により構成されている。
Next, regarding the second method, the output type is 2
Two cases will be described with reference to FIG. FIG.
No. 18720 gazette, etc., and the input filter 1 which inputs DC input, the switching element 2 which switches the output of the input filter 1 by the control signal from the RWM control circuit 10, and the output from the switching element 2. A transformer 3 having a rectangular wave pulse voltage as a primary side input, a rectifier 4a for rectifying and smoothing a DC voltage as a pulse voltage output to the secondary side of the transformer 3 and an output filter 5a, and a transformer. The output voltage of the rectifier 4b and the output filter 5b of the output filter 5b that receives the pulse voltage output to the secondary side of the other system of 3
PWM for changing the pulse width of the control signal supplied to the switching element 2 (the period during which the switching element 2 is turned on) so that the output voltage value of the output filter 5b receives the DC voltage output from Control circuit 10
It is composed by.

【0007】出力フィルタ5aの出力はDC出力aとし
て、出力フィルタ5bの出力はDC出力bとして負荷に
夫々供給される。この場合も、スイッチング素子2のス
イッチングは数10KHz以上の周期で繰り返されるの
で、トランス3の2次側には常にパルス電圧出力が得ら
れ、整流・平滑されて安定した直流電圧がDC出力bと
して得られる。DC出力aについても、DC出力bと比
例した電圧が出力されるので安定した直流出力となる。
The output of the output filter 5a is supplied to the load as a DC output a, and the output of the output filter 5b is supplied to the load as a DC output b. Also in this case, switching of the switching element 2 is repeated at a cycle of several tens of KHz or more, so that a pulse voltage output is always obtained on the secondary side of the transformer 3, and a rectified and smoothed stable DC voltage is obtained as the DC output b. can get. Also for the DC output a, a voltage proportional to the DC output b is output, so that the DC output is stable.

【0008】[0008]

【発明が解決しようとする課題】従来この種のスイッチ
ング電源において、第一の方法のように単一出力電源を
並設する方法では、各スイッチング電源のスイッチング
周波数が異なることにより、各出力相互間に電磁的干渉
が生じ、出力リップルが大きくなったり、負荷に悪影響
を及ぼす可能性がある。
In the conventional switching power supply of this type, in the method of arranging the single output power supplies in parallel like the first method, the switching frequencies of the switching power supplies are different from each other, so that the respective outputs are mutually different. Electromagnetic interference may occur, resulting in a large output ripple or adversely affecting the load.

【0009】また、実開昭62−104581号公報や
特開平1−255469号公報等に示される様に、各ス
イッチング電源のスイッチング周波数を同期させ各出力
相互間の電磁的干渉を解消したとしても、例えば必要と
する出力が3種類の場合、3つの単一電源が必要とな
り、それに伴って3つのPWM制御回路が必要であり、
回路構成が大規模となる欠点がある。
Further, as disclosed in Japanese Utility Model Laid-Open No. 62-104581 and Japanese Patent Application Laid-Open No. 1-255469, even if the switching frequencies of the respective switching power supplies are synchronized to eliminate electromagnetic interference between the respective outputs. , For example, when three kinds of outputs are required, three single power supplies are required, and three PWM control circuits are required accordingly,
There is a drawback that the circuit configuration becomes large-scale.

【0010】また、第二の方法にように1つのトランス
から多種類の電源電圧出力を同時に得る方法では、ある
1つの出力に接続された負荷装置の容量(消費電力)が
変動した場合、同時に他の出力の電源電圧が変動すると
いう欠点がある。
Further, in the method of simultaneously obtaining various kinds of power supply voltage outputs from one transformer like the second method, when the capacity (power consumption) of the load device connected to a certain output fluctuates, There is a drawback that the power supply voltage of the other output fluctuates.

【0011】本発明の目的は、複数のスイッチング電源
回路を設けた場合にも相互出力の影響をなくし、回路規
模の増大を抑止し得るようにしたDC−DCスイッチン
グ電源回路を提供することである。
An object of the present invention is to provide a DC-DC switching power supply circuit capable of eliminating the influence of mutual output even when a plurality of switching power supply circuits are provided and suppressing an increase in circuit scale. .

【0012】[0012]

【課題を解決するための手段】本発明によれば、トラン
スと、このトランスの一次側への印加電圧をオンオフす
るスイッチング素子と、前記トランスの二次側に誘起さ
れた交流出力を整流平滑化する手段とを各々が有する第
1及び第2のスイッチング電源回路を含むDC−DCス
イッチング装置であって、前記第1及び第2のスイッチ
ング電源回路に共通に設けられこれ等整流平滑化出力電
圧に応じてこれ等第1及び第2のスイッチング電源回路
の各スイッチング素子のオンオフ状態を制御する制御手
段を有し、前記制御手段は、両スイッチング素子を同時
にオンせしめるためのオンタイミングを生成するオンタ
イミング生成手段と、対応整流平滑化出力電圧に応じて
対応スイッチング素子を夫々オフせしめるためのオフタ
イミングを決定するオフタイミング決定手段とを含むこ
とを特徴とするDC−DCスイッチング電源装置が得ら
れる。
According to the present invention, a transformer, a switching element for turning on / off a voltage applied to the primary side of the transformer, and rectifying and smoothing an AC output induced on the secondary side of the transformer. A DC-DC switching device including first and second switching power supply circuits, each of which has a means for performing a rectifying and smoothing output voltage common to the first and second switching power supply circuits. Accordingly, there is provided control means for controlling the on / off state of each switching element of the first and second switching power supply circuits, and the control means generates an on timing for simultaneously turning on both switching elements. The off timing for turning off the corresponding switching element is determined according to the generation means and the corresponding rectified and smoothed output voltage. DC-DC switching power supply device which comprises a off-timing determining means is obtained.

【0013】[0013]

【作用】複数のスイッチング電源回路に対して共通のP
WM制御回路を設け、各スイッチング回路のスイッチン
グ素子のオンタイミングは全て同時とし、オフタイミン
グは各回路の出力電圧レベルに応じてコントロールする
構成として、出力相互間の干渉をなくし、回路規模の増
大を防止している。
Operation: P common to a plurality of switching power supply circuits
A WM control circuit is provided, the switching elements of each switching circuit are turned on at the same time, and the off timing is controlled according to the output voltage level of each circuit, thereby eliminating interference between outputs and increasing the circuit scale. To prevent.

【0014】[0014]

【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0015】図1は本発明の一実施例を示す構成図であ
る。図1は出力が2種類の場合についての構成図であ
る。図1において、本発明の一実施例は、外部から供給
される直流電源DC入力を入力とする入力フィルタ1a
と、入力フィルタ1aの出力をPWM制御回路10から
の制御信号によってスイッチングするスイッチング素子
2aと、スイッチング素子2aから出力される矩形波状
のパルス電圧を1次側入力とするトランス3aと、トラ
ンス3aの2次側に出力されるパルス電圧を入力とし、
直流電圧に整流・平滑する整流器4a及び出力フィルタ
5aとからなる第一のスイッチング電源回路を有する。
FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 1 is a configuration diagram in the case of two types of outputs. In FIG. 1, an embodiment of the present invention is an input filter 1a which receives a DC power supply DC input supplied from the outside as an input.
A switching element 2a for switching the output of the input filter 1a by a control signal from the PWM control circuit 10; a transformer 3a for inputting a rectangular wave pulse voltage output from the switching element 2a to a primary side input; Input the pulse voltage output to the secondary side,
It has a first switching power supply circuit including a rectifier 4a that rectifies and smoothes a DC voltage and an output filter 5a.

【0016】同様に、DC入力を入力とする入力フィル
タ1bと、入力フィルタ1bの出力をPWM制御回路1
0からの制御信号によってスイッチングするスイッチン
グ素子2bと、スイッチング素子2bから出力される矩
形波状のパルス電圧を1次側入力とするトランス3b
と、トランス3bの2次側に出力されるパルス電圧を入
力とし、直流電圧に整流・平滑する整流器4b及び出力
フィルタ5bとからなる第二のスイッチング電源回路を
有する。
Similarly, an input filter 1b having a DC input as an input, and an output of the input filter 1b as a PWM control circuit 1
A switching element 2b that switches according to a control signal from 0, and a transformer 3b that receives a rectangular wave pulse voltage output from the switching element 2b as a primary side input.
And a second switching power supply circuit composed of a rectifier 4b for rectifying and smoothing a DC voltage with a pulse voltage output to the secondary side of the transformer 3b as an input, and an output filter 5b.

【0017】更に、出力フィルタ5a及び5bの各出力
を夫々独立に入力とし、出力フィルタ5a及び5bの各
出力電圧が夫々必要とする電圧値となるように、スイッ
チング素子2a及び2bに供給する制御信号のパルス幅
(スイッチング素子2a及び2bがオンする期間)を夫
々独立に変化させる単一のPWM制御回路10により構
成され、出力フィルタ5aの出力はDC出力aとして、
また出力フィルタ5bの出力はDC出力bとして夫々負
荷側に供給される。
Further, the outputs of the output filters 5a and 5b are independently input, and the outputs of the output filters 5a and 5b are supplied to the switching elements 2a and 2b so that the respective output voltages have the required voltage values. It is configured by a single PWM control circuit 10 that independently changes the pulse width of the signal (the period during which the switching elements 2a and 2b are turned on), and the output of the output filter 5a is the DC output a.
The output of the output filter 5b is supplied to the load side as a DC output b.

【0018】尚、図1においては、点線で示す如く、第
nのスイッチング電源回路を設けても良く、この場合も
PWM制御回路10により第nのスイッチング素子はオ
ンオフ制御される。
In FIG. 1, an nth switching power supply circuit may be provided as indicated by a dotted line, and in this case, the PWM control circuit 10 also controls on / off of the nth switching element.

【0019】次に、図1において使用されるPWM制御
回路10の構成の詳細について図2を用いて説明する。
PWM制御回路10は、DC出力a,bを夫々入力とす
るA/D変換器14,17、A/D変換器14,17か
らの8ビットのデジタル信号出力をそれぞれ入力とする
バッファ15,18、バッファ15,18の出力を入力
とするデジタルシグナルプロセッサ12(以下DSP1
2と呼ぶ)、DSP12の出力を入力としてスイッチン
グ素子2a,2bを制御する信号を出力するバッファ1
3、DSP12からの制御信号をアドレスバスを介して
入力として、バッファ13,15,18のバッファ選択
を行うアドレスデコーダ16により構成される。
Next, details of the configuration of the PWM control circuit 10 used in FIG. 1 will be described with reference to FIG.
The PWM control circuit 10 includes A / D converters 14 and 17 that receive DC outputs a and b, and buffers 15 and 18 that receive 8-bit digital signal outputs from the A / D converters 14 and 17, respectively. , Digital signal processor 12 (hereinafter referred to as DSP1) that receives the outputs of buffers 15 and 18 as input.
2), and a buffer 1 that outputs a signal for controlling the switching elements 2a and 2b using the output of the DSP 12 as an input.
3, an address decoder 16 for selecting a buffer among the buffers 13, 15 and 18 using a control signal from the DSP 12 as an input via an address bus.

【0020】なお、ここでDSP12はプログラムによ
り定められた動作を行い、このプログラムはDSP12
に内蔵されるか、DSP12の外部メモリに格納される
かのどちらかであるが、ここでは一般的な使い方と何ら
変わるところがないので構成図からは省略している。
Here, the DSP 12 performs the operation defined by the program, and this program is executed by the DSP 12
It is either built-in or stored in the external memory of the DSP 12. However, it is omitted from the configuration diagram here because there is no difference from general usage here.

【0021】次にPWM制御回路10の動作とDSP1
2のプログラムの動作について説明する。図3〜図6は
DSP12のプログラムの流れ図であり、図3はその主
ルーチン、図4はタイマ1割り込みルーチン、図5はタ
イマ2割り込みルーチン、図6はタイマ3割り込みルー
チンである。
Next, the operation of the PWM control circuit 10 and the DSP 1
The operation of the second program will be described. 3 to 6 are flowcharts of the program of the DSP 12, FIG. 3 is a main routine thereof, FIG. 4 is a timer 1 interrupt routine, FIG. 5 is a timer 2 interrupt routine, and FIG. 6 is a timer 3 interrupt routine.

【0022】図7はスイッチング素子2a,2b用制御
信号の波形とDSP12の実行ルーチンのタイムチャー
トである。ここで、タイマ割り込みは、一般的なDSP
において汎用的に使用される機能であり、予め時間を設
定し、プログラムを実行し、割り込み許可状態にする
と、設定した時間が経過すると自動的にタイマ割り込み
ルーチンに処理を移し、タイマ割り込みルーチンの実行
が終わると元のルーチンの実行位置に戻る処理を行うも
のである。
FIG. 7 is a time chart of the waveforms of the control signals for the switching elements 2a and 2b and the execution routine of the DSP 12. Here, the timer interrupt is a general DSP.
This is a function that is generally used in, and when the time is set in advance, the program is executed, and the interrupt enabled state is set, the processing is automatically transferred to the timer interrupt routine when the set time elapses, and the timer interrupt routine is executed. When the process ends, the process of returning to the execution position of the original routine is performed.

【0023】本発明においては3つのタイマ割り込みを
使用している。タイマ1割り込みの設定時間は、スイッ
チング動作の1周期の期間を示し、タイマ2割り込みの
設定時間はスイッチング素子2aがオンとなる期間を示
し、タイマ3割り込みの設定時間はスイッチング素子2
bがオンとなる期間を示す。
In the present invention, three timer interrupts are used. The set time of the timer 1 interrupt indicates the period of one cycle of the switching operation, the set time of the timer 2 interrupt indicates the period in which the switching element 2a is turned on, and the set time of the timer 3 interrupt indicates the switching element 2
The period during which b is on is shown.

【0024】DSP12は電源が入ると、プログラムの
実行を始める(ステップ101)。主ルーチンにおいて
タイマ1割り込みの時間を初期設定し(ステップ10
2)、続けてタイマ2割り込みとタイマ3割り込みの時
間を初期設定し(ステップ103)(ステップ10
4)、タイマ1割り込みを許可にする(ステップ10
5)。ここで、タイマ1割り込みの時間を0.0001
秒に設定したとする。すると0.0001秒後にタイマ
1割り込みルーチンに実行が移る。
When the DSP 12 is turned on, it starts executing the program (step 101). Initialize the timer 1 interrupt time in the main routine (step 10
2) Then, the timer 2 and timer 3 interrupt times are initialized (step 103) (step 10).
4), enable timer 1 interrupt (step 10)
5). Here, the timer 1 interrupt time is 0.0001
Suppose you set it to seconds. Then, after 0.0001 seconds, the execution shifts to the timer 1 interrupt routine.

【0025】タイマ1割り込みルーチン(ステップ20
1)では、まずバッファ13に“00000011(2
進数)”という8ビットデータを出力する(ステップ2
02)。この8ビットデータの下位ビットから上位ビッ
トへ向けての各ビットは第1〜第8のスイッチング電源
のスイッチング素子を特定するもので、ビット1のとき
はオン、ビット0のときはオフを示すものとする。これ
によりスイッチング素子2a及び2b用制御信号は共に
オンとなる。
Timer 1 interrupt routine (step 20
In 1), first, “00000011 (2
8-bit data "base number" is output (step 2
02). Each bit from the lower bit to the upper bit of this 8-bit data specifies the switching element of the first to eighth switching power supplies, and indicates that the bit 1 is ON and the bit 0 is OFF. And As a result, the control signals for the switching elements 2a and 2b are both turned on.

【0026】次にDSP12はバッファ15から8ビッ
トのデータを取り込み(ステップ203)、そのデータ
と予めプログラム上で設定してあるDC出力a用データ
と比較処理を行い(ステップ205)、バッファ15か
ら取り込んだデータの方が大きければ(DC出力aの電
圧値が必要とする電圧値よりも高い状態)、タイマ2割
り込みの時間設定値を1減少させ(ステップ206)、
逆にバッファ15から取り込んだデータの方が小さけれ
ば(DC出力aの電圧値が必要とする電圧値より低い状
態)、タイマ2割り込みの時間設定値を1増加させ(ス
テップ207)、その後タイマ2割り込みを許可状態に
する(ステップ208)。
Next, the DSP 12 fetches 8-bit data from the buffer 15 (step 203), compares the data with the data for DC output a preset in the program (step 205), and then from the buffer 15. If the captured data is larger (the voltage value of the DC output a is higher than the required voltage value), the time set value of the timer 2 interrupt is decremented by 1 (step 206),
On the contrary, if the data fetched from the buffer 15 is smaller (the voltage value of the DC output a is lower than the required voltage value), the time set value of the timer 2 interrupt is increased by 1 (step 207), and then the timer 2 is set. The interrupt is enabled (step 208).

【0027】同様に、DSP12はバッファ18から8
ビットのデータを取り込み(ステップ204)、そのデ
ータと予め設定してあるDC出力b用データと比較処理
を行い(ステップ209)、バッファ18から取り込ん
だデータの方が大きければ(DC出力bの電圧値が必要
とする電圧値より高い状態)、タイマ3割り込みの時間
設定値を1減少させ(ステップ210)、逆にバッファ
18から取り込んだデータの方が小さければ(DC出力
bの電圧値が必要とする電圧値より低い状態)、タイマ
3割り込みの時間設定値を1増加させ(ステップ21
1)、その後タイマ3割り込みを許可状態にし(ステッ
プ212)、主ルーチンに実行を戻す(ステップ21
3)。
Similarly, DSP 12 has buffers 18-8.
The bit data is fetched (step 204), and the data is compared with preset DC output b data (step 209). If the data fetched from the buffer 18 is larger (voltage of the DC output b) Value is higher than the required voltage value), the timer 3 interrupt time setting value is decremented by 1 (step 210). Conversely, if the data fetched from the buffer 18 is smaller (the DC output b voltage value is required). Lower than the voltage value to be set) and the time set value of the timer 3 interrupt is incremented by 1 (step 21
1) After that, the timer 3 interrupt is enabled (step 212), and execution is returned to the main routine (step 21).
3).

【0028】次にDSP12は、タイマ2割り込み、ま
たはタイマ3割り込み待ち状態になる。ここで、タイマ
2割り込みが発生したとする。このとき実行はタイマ2
割り込みルーチンに移り(ステップ301)、タイマ2
割り込みルーチンではバッファ13に8ビットの下位1
ビット目を“0”にしたデータを出力し(下位2ビット
目は変化させない)(ステップ302)、スイッチング
素子2aをオフさせ、タイマ2割り込みを禁止し(ステ
ップ303)、主ルーチンに実行を戻す(ステップ30
4)。
Next, the DSP 12 enters a waiting state for a timer 2 interrupt or a timer 3 interrupt. Here, it is assumed that a timer 2 interrupt has occurred. At this time, execution is timer 2
Move to interrupt routine (step 301), timer 2
In the interrupt routine, the lower 1 of 8 bits is stored in the buffer 13.
The data in which the bit is set to "0" is output (the second lower bit is not changed) (step 302), the switching element 2a is turned off, the timer 2 interrupt is prohibited (step 303), and the execution is returned to the main routine. (Step 30
4).

【0029】タイマ3割り込みが発生した場合(ステッ
プ401)も同様に、バッファ13の下位2ビット目を
“0”にしたデータを出力し(下位1ビット目は変化さ
せない)(ステップ402)、スイッチング素子2bを
オフさせ、タイマ3割り込みを禁止し(ステップ40
3)、主ルーチンに実行を戻す(ステップ404)。
Similarly, when the timer 3 interrupt is generated (step 401), data in which the lower 2nd bit of the buffer 13 is set to "0" is output (the lower 1st bit is not changed) (step 402), and switching is performed. The element 2b is turned off and the timer 3 interrupt is prohibited (step 40
3) Return execution to the main routine (step 404).

【0030】以上のようにしてスイッチング動作が行わ
れ、この動作はタイマ1割り込みが発生する度に行われ
る。今、タイマ1割り込みは0.0001秒に設定して
あるので、このスイッチングは10KHzで行われてい
ることになる。
The switching operation is performed as described above, and this operation is performed every time the timer 1 interrupt is generated. Since the timer 1 interrupt is set to 0.0001 seconds now, this switching is performed at 10 KHz.

【0031】各割り込みルーチンは所要命令数が100
命令以下で構成できるので、DSP12のプログラム実
行速度が標準的な10000000命令/秒であれれ
ば、10KHzで動作させても時間的な余裕は十分あ
る。また、タイマ1割り込みの周期で常に同期して各ス
イッチングを行うので、スイッチングにより各出力系に
生じる干渉ノイズは低減される。また、負荷装置の電力
変動に対してもそれぞれの出力系に対して単独に安定化
動作を行うため、ある出力系の負荷変動が他の出力系に
影響を及ぼさない。
Each interrupt routine requires 100 instructions.
Since it can be configured with instructions or less, if the program execution speed of the DSP 12 is a standard 10000000 instructions / second, there is sufficient time margin even if it is operated at 10 KHz. Further, since the switching is always performed in synchronization with the timer 1 interrupt period, the interference noise generated in each output system due to the switching is reduced. Further, since the stabilizing operation is independently performed for each output system with respect to the power fluctuation of the load device, the load fluctuation of one output system does not affect the other output system.

【0032】さらに、ある出力系の負荷装置が短絡故障
したとしても、出力電圧値の異常低下を検出し、その出
力系のみ動作停止させる機能を追加することも容易であ
る。以上のような特徴は出力系が2つのみならずn出力
(nは任意の数)となってもDSP12の動作範囲内で
あれば有効であり、また、出力系を増設する場合、DS
P12にプログラムを追加することで、制御回路部分を
新たに追加することなく増設することが可能である。
Further, even if a load device of a certain output system has a short circuit failure, it is easy to add a function of detecting an abnormal decrease in the output voltage value and stopping the operation of only that output system. The above characteristics are effective as long as the number of output systems is n and n outputs (n is an arbitrary number) are within the operation range of the DSP 12, and when the number of output systems is increased, DS is added.
By adding a program to P12, it is possible to add more control circuit parts without newly adding them.

【0033】[0033]

【発明の効果】以上説明したように、本発明によれば、
唯1つのPWM制御回路を用いて全ての出力に対して独
立にパルス幅制御を行い、各スイッチングは同期して行
うので、各出力系に生じるスイッチングによる干渉ノイ
ズは低減される。
As described above, according to the present invention,
Since only one PWM control circuit is used to independently control the pulse width for all outputs and each switching is performed in synchronization, the interference noise due to the switching generated in each output system is reduced.

【0034】また、負荷装置の電力変動に対しても各々
の出力系に対して単独に安定化動作を行うため、ある出
力系の負荷変動が他の出力系に影響を及ぼさない。さら
に、ある出力系の負荷装置が短絡故障したとしても、出
力電圧値の異常低下を検出し、その出力系のみ動作停止
させる機能を追加することも容易である。また、出力系
を増設する場合、DSPのプログラムを追加すること
で、制御回路部分を新たに追加することなく増加するこ
とが可能である。
Further, since the stabilizing operation is independently performed for each output system against the power fluctuation of the load device, the load fluctuation of one output system does not affect the other output system. Further, even if the load device of a certain output system has a short circuit failure, it is easy to add a function of detecting an abnormal decrease in the output voltage value and stopping the operation of only that output system. In addition, when the number of output systems is increased, it is possible to increase the number without adding a control circuit part by adding a DSP program.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】図1のブロックにおけるPWM制御回路10の
ブロック図である。
FIG. 2 is a block diagram of a PWM control circuit 10 in the block of FIG.

【図3】図2のブロックにおけるDSP12の主ルーチ
ンのフロー図である。
3 is a flow chart of a main routine of the DSP 12 in the block of FIG.

【図4】同じくDSP12のタイマ1割り込みルーチン
のフロー図である。
FIG. 4 is a flow chart of a timer 1 interrupt routine of the DSP 12 as well.

【図5】同じくDSP12のタイマ2割り込みルーチン
のフロー図である。
FIG. 5 is a flow chart of a timer 2 interrupt routine of the DSP 12 as well.

【図6】同じくDSP12のタイマ3割り込みルーチン
のフロー図である。
FIG. 6 is a flow chart of a timer 3 interrupt routine of the DSP 12 as well.

【図7】PWMパルスとDSP12の実行ルーチンとの
関係を示すタイムチャートである。
FIG. 7 is a time chart showing the relationship between the PWM pulse and the execution routine of the DSP 12.

【図8】従来のスイッチング電源装置の一例を示すブロ
ック図である。
FIG. 8 is a block diagram showing an example of a conventional switching power supply device.

【図9】従来のスイッチング電源装置の他の例を示すブ
ロック図である。
FIG. 9 is a block diagram showing another example of a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

1a,1b 入力フィルタ 2a,2b スイッチング素子 3a,3b トランス 4a,4b 整流器 5a,5b 出力フィルタ 10 PWM制御回路 12 DSP 13,15,18 バッファ 14,17 A/D変換器 16 アドレスデコーダ 1a, 1b Input filter 2a, 2b Switching element 3a, 3b Transformer 4a, 4b Rectifier 5a, 5b Output filter 10 PWM control circuit 12 DSP 13, 15, 18 Buffer 14, 17 A / D converter 16 Address decoder

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 トランスと、このトランスの一次側への
印加電圧をオンオフするスイッチング素子と、前記トラ
ンスの二次側に誘起された交流出力を整流平滑化する手
段とを各々が有する第1及び第2のスイッチング電源回
路を含むDC−DCスイッチング装置であって、 前記第1及び第2のスイッチング電源回路に共通に設け
られこれ等整流平滑化出力電圧に応じてこれ等第1及び
第2のスイッチング電源回路の各スイッチング素子のオ
ンオフ状態を制御する制御手段を有し、 前記制御手段は、両スイッチング素子を同時にオンせし
めるためのオンタイミングを生成するオンタイミング生
成手段と、対応整流平滑化出力電圧に応じて対応スイッ
チング素子を夫々オフせしめるためのオフタイミングを
決定するオフタイミング決定手段とを含むことを特徴と
するDC−DCスイッチング電源装置。
1. A first and a transformer, each having a transformer, a switching element for turning on and off a voltage applied to a primary side of the transformer, and a means for rectifying and smoothing an AC output induced on a secondary side of the transformer. A DC-DC switching device including a second switching power supply circuit, wherein the first and second switching power supply circuits are provided in common and are provided in common in accordance with the rectified and smoothed output voltage. The switching power supply circuit has a control means for controlling an on / off state of each switching element, the control means generating an on timing for simultaneously turning on both switching elements, and a corresponding rectified and smoothed output voltage. And an off-timing determining means for determining off-timing for turning off the corresponding switching elements in accordance with the above. DC-DC switching power supply unit, characterized in that.
【請求項2】 前記オフタイミング決定手段は、予め定
められた第1及第2の基準値と対応整流平滑化出力電圧
との各差に応じて対応スイッチング素子のオフタイミン
グを決定するよう構成されていることを特徴とする請求
項1記載のDC−DCスイッチング電源装置。
2. The off-timing determining means is configured to determine the off-timing of the corresponding switching element in accordance with each difference between the predetermined first and second reference values and the corresponding rectified and smoothed output voltage. The DC-DC switching power supply device according to claim 1, wherein
【請求項3】 前記第1及び第2の基準値と前記整流平
滑化出力電圧とは夫々ディジタルデータとして処理する
よう構成されていることを特徴とする請求項2記載のD
C−DCスイッチング電源装置。
3. The D according to claim 2, wherein the first and second reference values and the rectified and smoothed output voltage are each processed as digital data.
C-DC switching power supply device.
JP10802294A 1994-05-23 1994-05-23 Dc-dc switching power supply device Withdrawn JPH07322616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10802294A JPH07322616A (en) 1994-05-23 1994-05-23 Dc-dc switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10802294A JPH07322616A (en) 1994-05-23 1994-05-23 Dc-dc switching power supply device

Publications (1)

Publication Number Publication Date
JPH07322616A true JPH07322616A (en) 1995-12-08

Family

ID=14473996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10802294A Withdrawn JPH07322616A (en) 1994-05-23 1994-05-23 Dc-dc switching power supply device

Country Status (1)

Country Link
JP (1) JPH07322616A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392911B1 (en) * 2001-05-26 2003-07-28 단암전자통신주식회사 Multiple output converter having cross regulation compensation circuit
WO2013171924A1 (en) * 2012-05-15 2013-11-21 株式会社村田製作所 Multichannel dc-dc converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392911B1 (en) * 2001-05-26 2003-07-28 단암전자통신주식회사 Multiple output converter having cross regulation compensation circuit
WO2013171924A1 (en) * 2012-05-15 2013-11-21 株式会社村田製作所 Multichannel dc-dc converter
JPWO2013171924A1 (en) * 2012-05-15 2016-01-07 株式会社村田製作所 Multi-channel DC-DC converter

Similar Documents

Publication Publication Date Title
CN108282088B (en) Symmetric time shift control of harmonic converters
EP1612909B1 (en) Power supply integrated circuit with feedback control
US6377027B2 (en) Discharge circuit and duty ratio setting method
US7362152B2 (en) Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits
JP5826780B2 (en) Power conversion circuit system
JP2007514395A (en) Device for reducing power consumption of PFC-PWM power converter
US10218254B1 (en) Switching power supply and method for operating a switched-mode power supply
JP2013230034A (en) Input voltage data formation device, and ac/dc converter including the same
US10998826B2 (en) Converter provided with control unit that performs switching control for switching elements
JP2022041912A (en) Multi-phase switched-mode power supply
JPH07322616A (en) Dc-dc switching power supply device
US7501716B2 (en) Power supply apparatus
JPH0412666A (en) Switching power supply
JPH0833328A (en) Switching power supply
EP3723252B1 (en) Power converter controller, power converter and corresponding method
TWI655577B (en) Operation speed compensation circuit and compensation method thereof
JP3138737B1 (en) Power control apparatus and method, and recording medium recording power control program
JP3049041B1 (en) CPU clock control method and circuit
JP2003235249A (en) Power controller and method
JPH1056775A (en) Power supply for image forming system
JPH0772768A (en) Image forming system
JPH07194135A (en) Controller for inverter
JPH0714273B2 (en) Power converter controller
JPS6118318A (en) Power source circuit
JP2003143845A (en) High-voltage power source

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731