JPH0732257B2 - モノリシック半導体構造 - Google Patents

モノリシック半導体構造

Info

Publication number
JPH0732257B2
JPH0732257B2 JP60153913A JP15391385A JPH0732257B2 JP H0732257 B2 JPH0732257 B2 JP H0732257B2 JP 60153913 A JP60153913 A JP 60153913A JP 15391385 A JP15391385 A JP 15391385A JP H0732257 B2 JPH0732257 B2 JP H0732257B2
Authority
JP
Japan
Prior art keywords
layer
impatt
polyimide
circuit
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60153913A
Other languages
English (en)
Other versions
JPS61111584A (ja
Inventor
ベイラツクタログル バーハン
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JPS61111584A publication Critical patent/JPS61111584A/ja
Publication of JPH0732257B2 publication Critical patent/JPH0732257B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/075—Imide resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、少なくとも２種類の異なる半導体基板材
料、又は回路の或る部分に対する処理工程が他の部分に
対する処理工程と両立しない場合の１種類の半導体基板
材料を用いて製造したモノリシック半導体構造に関す
る。
従来の技術及び問題点 １個の半導体基板の上に完全な回路が設けられている様
なモノリシック半導体回路は長年にわたってよく知られ
ている。この様な従来の半導体基板は、その中の回路素
子が互いにごく接近しているという特徴を持ち、使う周
波数が高くなるにつれて、この特徴が極めて重要にな
る。こういう従来のモノリシック回路は、全ての部品が
１種類の半導体材料を含む基板内に形成されることを必
要とすると共に、その中の全ての部品に対する処理工程
が経済性の範囲内で互いに両立性を持つことをも必要と
する。この理由で、異なる半導体材料の基板を使うか、
或いは同じ半導体材料であるが、処理工程に両立性のな
い様な基板を用いて、回路を作ることが必要になった
時、所望の回路形式にする為に複数個の半導体チップを
使うことが必要であった。この問題の典型例は、IMPATT
構造と、FET、バラクタ等を含む関連回路とを用いて、
マイクロ波領域で動作する回路を製造する場合である。
この場合、他の標準的な回路に較べて、IMPATTを形成す
る際の処理方法が全く両立性がない為に、IMPATTは別個
の半導体チップの上に形成することが必要である。従
来、マイクロ波動作領域では、起る変化に伴う寄生的な
素子による装置の性能の制約を防ぐ為に、部品は出来る
だけ近づけることが望ましいという点で、この為に問題
があった。
問題点を解決するための手段及び作用 この発明では、回路の部品が、異なる半導体材料の基
板、又は同じ半導体材料であるが、処理工程が両立しな
い様な基板の上に形成される場合、回路素子の間隔を密
接にして、前に述べた様に部品の隔たりが大きい場合に
起る固有の問題を最小限に抑える様にしたモノリシック
半導体回路を提供する。具体的には、IMPATT及びその為
の標準型の半導体回路を持つモノリシック半導体回路を
提供する。
簡単に云うと、この回路を形成する為、例えばガリウム
砒素で作られた２つの半導体ウェーハを用意する。１つ
のウェーハは随意選択によりFET、バラクタ等の様な標
準型の回路を持っている。このウェーハの能動面の上に
ポリイミド層を形成し、その能動層がポリイミド層に接
する様に、第２のウェーハをこのポリイミド層の上に配
置する。第２のウェーハの能動層はその中にIMPATT構造
を持っている。次に、第２のウェーハの内、最終的なIM
PATT構造が形成される部分の下にある領域で、第１のウ
ェーハをエッチングによって除き、その領域にあるポリ
イミドも除去する。次に開口を銅又は金の様なヒート・
シンク材料で充填し、その後第２のウェーハをエッチン
グによって除き、その能動層だけを残す。この時点で、
最終的にIMPATTを形成しようとする第２のウェーハの能
動区域の部分の上に、エッチヤント・マスクとして使用
するメタライズ層をデポジットし、その後、第２のウェ
ーハの前記能動層をエッチングによって除き、能動層の
内、金属ヒート・シンクの上に配置されたIMPATT構造を
有する第２のウェーハの部分とその上のメタライズ層だ
けを残す様にする。次に、ポリイミドを除去し、第１の
ウェーハの表面にマイクロ波回路を形成する。このマイ
クロ波回路はマイクロストリップ線路の形にすることが
出来る。次に、ポリイミド層をIMPATTの上方、並びに少
なくともIMPATTとマイクロ波回路の間の領域に伸びる様
に形成する。IMPATTのメタライズ層の上方の領域にある
ポリイミドを除去し、次にIMPATTのメタライズ部からマ
イクロ波回路へポリイミドの上の導電性ブリッジ形成部
を形成して、回路を完成する。IMPATT及びその他の回路
を全て１個の部材として収容するモノリシック半導体回
路が出来ることが理解されよう。
ここで利用する両方の基板はガリウム砒素の例で示す
が、例えば第１のウェーハがシリコン、ゲルマニウム又
はIMPATTに使われる材料とは異なる半導体材料で形成さ
れていても、この回路が同じ様に十分作用することは容
易に明らかである。
以上の説明から、異なる半導体材料の基板、又は同じ半
導体材料であるが、回路の異なる部分に於ける処理工程
が互いに全く両立性がなくて、経済的に一緒に形成する
ことが出来ない様な基板に形成された部品を用いて、モ
ノリシック半導体回路を作る方法を提供したことが理解
されよう。
実施例 第１図にはこの発明のモノリシック半導体構造を形成す
るのに使われる処理工程が略図で示されている。第１
（ａ）図に示すプロセスでは、第１のガリウム砒素基板
１を用意する。この基板はたとえば約150μｍ厚の半絶
縁性GaAs層の上面に能動層３を持っており、この能動層
の中にはこの時点で部品が形成されていてもよいし、或
いは後で説明する様に、プロセスの後の時点で部品を形
成することが出来る。厚さが大体１乃至２ミクロンにな
る様に適用したポリイミド層の部分５、好ましくはデュ
ポン社のポリイミド2555の１−２μ厚の層、が能動層３
の上に形成され、真空中で約300℃で1/2時間加熱するこ
とにより、硬化させて溶媒を除去する。後で第２図につ
いて説明する様に、IMPATT構造の形をした能動層９を持
ち、能動領域の表面の上に未硬化の新鮮なポリイミド層
部分５を持つガリウム砒素の第２の基板７が、能動層3,
9が向い合う様に、能動層９をポリイミド層の上にのせ
て、硬化したポリイミド層部分５の上に配置される。ポ
リイミド層部分５を再び硬化させ、溶媒を除去し、その
後、ウェーハ１及び７が、この時１層５となっているポ
リイミド層部分によって一緒に結合される。次に第１
（ｂ）図に示す様に、最終的にIMPATT構造が形成される
場所の真下の領域で、下側のウェーハをマスクし、周知
の様に、過酸化水素及び硫酸の様なガリウム砒素に対す
る標準型のエッチヤントを用いエッチングすることによ
り、下側のウェーハ１内にバイヤ・ホール11を作る。ポ
リイミド層５がエッチ・ストッパとして作用し、上側の
ウェーハ７をエッチされない様に保護する。その結果第
１（ｂ）図に示す構造になる。
ポリイミド層５の内、ホール11の上方にある部分を酸素
プラズマを使うことによって除去する。この酸素プラズ
マがホール領域内のポリイミドを焼却する。ポリイミド
を除去した部分を含むホール11を、次にTi-Auを蒸着す
ることにより、導電性のヒート・シンク金属で充填して
第１のウェーハ表面に突出するヒート・シンクを形成す
る。そして、この後のメッキ（プレーティング）工程に
おいてヒート・シンクを電気接点とする。この目的の為
の好ましいヒート・シンク材料は金、銀及び銅であり、
このようなTi-Au蒸着及びメッキ工程後の構造を第１
（ｃ）図に示す。ここで、金等のヒート・シンク金属が
最終的な構造に於けるアース面として作用させることが
できる。次に、H2O2及びNH4OHの様なガリウム砒素に対
する選択性エッチを用いて、上側のウェーハ７をエッチ
し、その基板部分23を除去する。このエッチングは能動
層９まで行なわれ、アルミニウムガリウム砒素層31に達
するや否や、このエッチングが停止する。これは、この
層がガリウム砒素に対する選択的なエッチヤントに対す
るエッチ・ストッパとして作用するからである。次に、
周知の様に高温HCl又はHFエッチヤントを使うことによ
り、アルミニウムガリウム砒素層31を除去する。この結
果出来る構造は第１（ｄ）図に示す様になり、その上の
メタライズ部13を持つ下側のウェーハ１と、ポリイミド
層５と、能動層９の内、Ｎ＋形層33、Ｎ形層35、Ｐ形層
37及びＰ＋形層39を含む部分とを有する。Ｐ＋形層39は
ポリイミド層に隣接していて、メタライズ部13の上にあ
る。
次に第１（ｄ）図の構造をマスクし、最終的なIMPATT構
造を形成しようとする領域の上にメタライズ部15を形成
する。このメタライズは、約1,000Åのチタン層を敷
き、次に約500Åの白金層を敷き、次に約1/2乃至１ミク
ロンの金層を敷くことによって形成される。これらの層
が能動層９の露出部分の上に相次いで蒸着され、その後
標準的にフォトレジストを除去する。次に、能動層９の
残りの部分を過酸化水素及び硫酸の様なガリウム砒素に
対するエッチヤントを用いてエッチする。この時メタラ
イズ部15がエッチヤント・マスクとして作用し、この
為、メタライズ部15の下にある領域を除いて、ガリウム
砒素が除去される。この結果第１（ｅ）図に示す様に残
る構造は差渡し約50乃至100ミクロンのIMPATT装置17を
含み、アンダカットは約１乃至２ミクロンであり、こう
してIMPATT構造に対する実質的な量の材料を持つ。次
に、酸素プラズマを用いた焼却により、ポリイミド層５
の残りを除去し、次にこの時露出している能動層３又は
ウェーハ１の基板の上にマイクロストリップ19の形をし
た回路を形成する。この為、フォトレジストを使い、例
えば薄いチタン層に続く金層の様な導電金属のデポジッ
ションを行なう。金層の厚さは、回路の動作周波数に於
ける表皮深さの少なくとも２倍にする。例えば回路を30
ギガヘルツで動作させる場合、1/2ミクロンのマイクロ
ストリップ金属19を使う。この結果出来る構造が第１
（ｆ）図に示されている。
次に、装置の上面の上にIMPATT構造15よりも一層高いポ
リイミド層21を形成する。この層は25ミクロン程度であ
り、IMPATT装置の上で、酸素プラズマで焼いてポリイミ
ド層21の中に開口を形成し、相互接続用の露出面を作る
為に、その上のポリイミドを除去することによってマイ
クロストリップ19も露出する。次に、IMPATT装置15から
マイクロストリップ19までのポリイミドの上に、導電金
属、好ましくは金の薄層をデポジットし、装置の表面か
ら全ての無関係なポリイミド21を除去して、第１（ｇ）
図に示す本発明のモノリシック半導体構造が得られる。
第２図には典型的なIMPATT構造が略図で示されている。
ウェーハ７がガリウム砒素の基板23を持ち、その上に
は、ガリウム砒素のエッチヤントに対するエッチヤント
・ストッパとして作用するアルミニウムガリウム砒素層
31、Ｎ＋形層33、Ｎ形層35、Ｐ形層37及び外面のＰ＋形
層39が相次いで形成されている。能動層９は層31乃至39
で構成される。
代案として、前に述べた様に、能動層３の中に最初に装
置を形成する必要はなく、第１（ｅ）図に示す様なポリ
イミド層５の除去の後、そしてマイクロストリップ19を
形成する前に、これらの装置をその中に形成することが
出来る。
基板１内に回路素子を形成するのに必要な工程とは全く
異質の製造処理工程を持つIMPATT装置19を持つモノリシ
ック半導体構造が提供されたことが理解されよう。上に
述べた手順は、基板１がガリウム砒素以外の半導体材料
で形成されている場合にも、全く同様に作用し、この為
２種類の異なる半導体基板材料を用いたモノリシック半
導体構造が得られることは容易に明らかである。
この発明を特定の好ましい実施例について説明したが、
当業者にはいろいろな変更が容易に考えられよう。従っ
て、特許請求の範囲は、従来技術から考えて、この様な
全ての変更を包括する様になるべく広く解釈されるべき
である。
【図面の簡単な説明】
第１図はこの発明のモノリシック半導体構造を形成する
のに使われる処理工程を示す略図、第２図は典型的なIM
PATT構造の略図である。 主な符号の説明 1,7:ウェーハ 3,9:能動層 5:ポリイミド層 13:メタライズ部 19:マイクロストリップ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/00 ３０１ Ｃ Ｈ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一方の表面に回路素子を含み他方の表面に
    ヒートシンクを持つ第１の半導体層を有し、このヒート
    シンクは第１の半導体層を突き抜けて一方の表面から突
    出しており、この突出したヒートシンクの上に配置され
    るIMPATTを有する第２の半導体層を有し、前記第１の半
    導体層から前記第２の半導体層を絶縁する絶縁手段を有
    し、更に該絶縁手段の上に配置され且つ前記回路素子と
    前記第２の半導体層の上又は中にあるIMPATTとを接続す
    る導電手段を有するモノリシック半導体構造。
JP60153913A 1984-07-13 1985-07-12 モノリシック半導体構造 Expired - Lifetime JPH0732257B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/630,485 US4596069A (en) 1984-07-13 1984-07-13 Three dimensional processing for monolithic IMPATTs
US630485 1984-07-13

Publications (2)

Publication Number Publication Date
JPS61111584A JPS61111584A (ja) 1986-05-29
JPH0732257B2 true JPH0732257B2 (ja) 1995-04-10

Family

ID=24527365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60153913A Expired - Lifetime JPH0732257B2 (ja) 1984-07-13 1985-07-12 モノリシック半導体構造

Country Status (2)

Country Link
US (1) US4596069A (ja)
JP (1) JPH0732257B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement
US5057047A (en) * 1990-09-27 1991-10-15 The United States Of America As Represented By The Secretary Of The Navy Low capacitance field emitter array and method of manufacture therefor
US5150192A (en) * 1990-09-27 1992-09-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array
US5244839A (en) * 1991-06-18 1993-09-14 Texas Instruments Incorporated Semiconductor hybrids and method of making same
US5330932A (en) * 1992-12-31 1994-07-19 Texas Instruments Incorporated Method for fabricating GaInP/GaAs structures
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383760A (en) * 1965-08-09 1968-05-21 Rca Corp Method of making semiconductor devices
US3427515A (en) * 1966-06-27 1969-02-11 Rca Corp High voltage semiconductor transistor
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode
JPS5541727A (en) * 1978-09-18 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Production of impatt diode
US4258375A (en) * 1979-04-09 1981-03-24 Massachusetts Institute Of Technology Gax In1-x Asy P1-y /InP Avalanche photodiode and method for its fabrication
DE3067381D1 (en) * 1979-11-15 1984-05-10 Secr Defence Brit Series-connected combination of two-terminal semiconductor devices and their fabrication

Also Published As

Publication number Publication date
JPS61111584A (ja) 1986-05-29
US4596069A (en) 1986-06-24

Similar Documents

Publication Publication Date Title
US5770513A (en) Method for producing semiconductor device with heat dissipation structure
CA1201537A (en) Semiconductor structures and manufacturing methods
US5406122A (en) Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
US3354360A (en) Integrated circuits with active elements isolated by insulating material
US4596070A (en) Interdigitated IMPATT devices
JPH0732257B2 (ja) モノリシック半導体構造
JP2803408B2 (ja) 半導体装置
US4692791A (en) Monolithic IMPATT with stripline leads
US4381341A (en) Two stage etching process for through the substrate contacts
US4023258A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US5144413A (en) Semiconductor structures and manufacturing methods
JP4117042B2 (ja) 半導体装置
US5512776A (en) Interdigitated IMPATT devices
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH0510827B2 (ja)
JPH11150113A (ja) 半導体装置の製造方法
JPH02253642A (ja) 半導体装置およびその製造方法
JP2792421B2 (ja) 半導体装置の製造方法
JPS63193545A (ja) 半導体集積回路の製造方法
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
JP3133295B2 (ja) ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体
JPS6179261A (ja) 半導体装置の製造方法
KR950003237B1 (ko) 고출력 반도체 장치
JPH02260443A (ja) 半導体装置およびその製造方法
JPH0442544A (ja) マイクロ波集積回路