JPH07321446A - Circuit pattern forming method - Google Patents

Circuit pattern forming method

Info

Publication number
JPH07321446A
JPH07321446A JP10941994A JP10941994A JPH07321446A JP H07321446 A JPH07321446 A JP H07321446A JP 10941994 A JP10941994 A JP 10941994A JP 10941994 A JP10941994 A JP 10941994A JP H07321446 A JPH07321446 A JP H07321446A
Authority
JP
Japan
Prior art keywords
circuit pattern
substrate
target
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10941994A
Other languages
Japanese (ja)
Other versions
JP3360415B2 (en
Inventor
Riyuuji Ootani
隆児 大谷
Keimei Kitamura
啓明 北村
Takeshi Okamoto
剛 岡本
Sakuo Kamata
策雄 鎌田
Yoshiyuki Uchinono
良幸 内野々
Kunji Nakajima
勲二 中嶋
Toshiyuki Suzuki
俊之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10941994A priority Critical patent/JP3360415B2/en
Publication of JPH07321446A publication Critical patent/JPH07321446A/en
Application granted granted Critical
Publication of JP3360415B2 publication Critical patent/JP3360415B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a formation method which can form a circuit pattern with an improved performance such as insulation property with a simple and efficient process and can cope with a three-dimensional substrate. CONSTITUTION:A target 2 where a slit hole 3 corresponding to a circuit pattern shape is provided is brought closer to the surface of a substrate 1, at the same time nearly uniform plasma is generated on the surface of the target 2 at the opposite side of the substrate 1, and the side surface of the slit hole 3 of the target 2 is sputtered.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は回路パターンの形成方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a circuit pattern.

【0002】[0002]

【従来の技術】従来より、基板表面に回路パターンを形
成する方法として、以下に説明する概略二種類の方法が
よく行われている。これらの方法は、レジストのパター
ン形状に対応したフォトツールを準備しておいて、この
フォトツールを使用して同一の回路パターンを大量に生
産できる点で優れているものである。
2. Description of the Related Art Conventionally, as a method of forming a circuit pattern on the surface of a substrate, generally two types of methods described below have been often performed. These methods are excellent in that a photo tool corresponding to the resist pattern shape is prepared and the same circuit pattern can be mass-produced by using this photo tool.

【0003】その第一の方法としては、基板の全表面に
回路パターンとなる金属膜を形成し、この金属膜の上に
パターン形状にレジスト膜を形成してエッチング処理
し、不要な部分の金属膜を除去する方法である。しか
し、この方法は一旦基板表面に形成した金属膜をエッチ
ング除去しているので、材料が無駄になるものである。
このため、例えば金などのように高価な金属膜を使いに
くく、回収するにもそれ相当のコストがかかるものであ
る。
The first method is to form a metal film to be a circuit pattern on the entire surface of the substrate, form a resist film in a pattern shape on the metal film, and perform etching treatment to remove unnecessary portions of metal. This is a method of removing the film. However, in this method, since the metal film once formed on the substrate surface is removed by etching, the material is wasted.
For this reason, it is difficult to use an expensive metal film such as gold, and it costs a considerable amount to recover it.

【0004】この点を改善した第二の方法としては、め
っき活性を有するように基板表面を処理したのち、この
基板表面にめっき耐性のあるレジスト膜を逆のパターン
形状に形成し、基板表面にパターン状に金属膜を形成
し、回路パターンとする方法がある。
As a second method to improve this point, after treating the substrate surface so as to have plating activity, a resist film having plating resistance is formed on the substrate surface in the reverse pattern shape, and the substrate surface is formed. There is a method of forming a metal film in a pattern to form a circuit pattern.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
代表的な二種類の従来例にあっては、レジスト膜のパタ
ーンを形成するために、均一なレジスト膜を形成し、露
光し、現像する工程が必要であり、工程が煩雑となる問
題があった。また、回路パターンの形成されていない基
板表面には、エッチング液、めっき処理液またはレジス
トなどが残る可能性があり、絶縁性または回路特性に影
響を与える恐れがある。また、立体形状の基板表面に回
路パターンを形成することが困難であるという問題もあ
る。
However, in the above-mentioned typical two types of conventional examples, the steps of forming a uniform resist film, exposing and developing it in order to form a pattern of the resist film. However, there is a problem that the process becomes complicated. In addition, an etching solution, a plating solution, a resist, or the like may remain on the surface of the substrate on which the circuit pattern is not formed, which may affect the insulating property or the circuit characteristics. There is also a problem that it is difficult to form a circuit pattern on the surface of a three-dimensional substrate.

【0006】本発明は、以上のような問題点を解決する
ためになされたものであり、その目的は、簡単で効率の
よい工程で絶縁性などの性能のよい回路パターンを形成
でき、しかも立体形状の基板にも対応できる回路パター
ンの形成方法を提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to form a circuit pattern having a good performance such as insulation in a simple and efficient process, and to obtain a three-dimensional structure. It is an object of the present invention to provide a method for forming a circuit pattern that can be applied to a shaped substrate.

【0007】[0007]

【課題を解決するための手段】上記課題を解決する請求
項1記載の発明は、基板表面に回路パターン形状に対応
したスリット孔を設けたターゲットを近接させると共
に、基板と反対側のターゲット面上に略均一なプラズマ
を発生させ、ターゲットのスリット孔側面をスパッタリ
ングさせることを特徴として構成している。
According to a first aspect of the invention for solving the above-mentioned problems, a target having slit holes corresponding to a circuit pattern shape is brought close to a surface of a substrate, and a target surface opposite to the substrate is provided. It is characterized in that a substantially uniform plasma is generated at the target and the side surface of the slit of the target is sputtered.

【0008】請求項2記載の発明は、基板表面に回路パ
ターン形状に対応したスリット孔を設けたターゲットを
近接させると共に、基板と反対側のターゲット面上に略
均一なプラズマを発生させ、ターゲットのスリット孔側
面をスパッタリングさせて形成された回路パターン上
に、めっき膜から成る回路パターンを重ねて形成するこ
とを特徴として構成している。
According to a second aspect of the present invention, a target having slit holes corresponding to the circuit pattern shape is brought close to the surface of the substrate, and at the same time, a substantially uniform plasma is generated on the target surface opposite to the substrate to generate a target. It is characterized in that a circuit pattern made of a plating film is formed on the circuit pattern formed by sputtering the side surface of the slit hole.

【0009】請求項3記載の発明は、基板表面に回路パ
ターン形状に対応したスリット孔を設けたターゲットを
近接させると共に、基板と反対側のターゲット面上に略
均一なプラズマを発生させ、ターゲットのスリット孔側
面をスパッタリングさせる回路パターンの形成方法にお
いて、複数また同一のターゲットを順に用いて複数回同
一基板上にスパッタリングを行い、回路パターンを同一
基板上に重ねて形成することを特徴として構成してい
る。
According to a third aspect of the present invention, a target having slit holes corresponding to the circuit pattern shape is brought close to the surface of the substrate, and at the same time, a substantially uniform plasma is generated on the target surface opposite to the substrate, and the target In the method of forming a circuit pattern in which the side surface of the slit hole is sputtered, sputtering is performed on the same substrate a plurality of times by sequentially using a plurality of or the same target, and the circuit pattern is formed by stacking on the same substrate. There is.

【0010】請求項4記載の発明は、請求項1、2また
は3記載の発明において、立体形状の基板表面に対応す
る立体形状のターゲットを近接させることを特徴として
構成している。
The invention according to claim 4 is characterized in that, in the invention according to claim 1, 2 or 3, a three-dimensional target corresponding to the surface of the three-dimensional substrate is brought close.

【0011】請求項5記載の発明は、請求項1、2また
は3記載の発明において、ターゲットを抵抗体材料とし
たことを特徴として構成している。
The invention of claim 5 is characterized in that, in the invention of claim 1, 2 or 3, the target is a resistor material.

【0012】請求項6記載の発明は、請求項1、2また
は3記載の発明において、基板の表面に酸化物の層を形
成し、酸化物と金属との割合を順に変化させて表面が略
純粋な金属となっていることを特徴として構成してい
る。
According to a sixth aspect of the present invention, in the invention according to the first, second or third aspect, an oxide layer is formed on the surface of the substrate, and the ratio of the oxide and the metal is sequentially changed so that the surface is substantially It is characterized by being a pure metal.

【0013】[0013]

【作用】請求項1記載の発明では、ターゲットに回路パ
ターン形状に対応したスリット孔を設け、このスリット
孔側面をスパッタリングさせることによって、ターゲッ
トに近接させた基板表面にスパッタリング膜から成る回
路パターンが転写されている。つまり、回路パターン形
状に対応したスリット孔の形状が、スパッタリングによ
ってそのまま回路パターン形状となって基板表面に直に
転写されている。
According to the first aspect of the invention, the target is provided with a slit hole corresponding to the circuit pattern shape, and the side surface of the slit hole is sputtered to transfer the circuit pattern of the sputtering film onto the surface of the substrate in the vicinity of the target. Has been done. In other words, the shape of the slit holes corresponding to the circuit pattern shape is directly transferred to the substrate surface by sputtering as the circuit pattern shape.

【0014】また、その上、この方法のスパッタリング
膜は、基板表面を強く粗面化することなく、密着性よく
形成される。
Furthermore, the sputtering film of this method is formed with good adhesion without strongly roughening the substrate surface.

【0015】請求項2記載の発明では、まずスパッタリ
ング膜の回路パターンが形成され、この膜の上にさらに
めっき膜から成る回路パターンを重ねて形成している。
スパッタリング膜の回路パターンは、スリット孔の形状
そのままに直接基板上に転写されて得られ、めっき膜は
厚く形成することが容易なので、膜厚みの厚い回路パタ
ーンを短時間に形成することができる。
In the second aspect of the invention, the circuit pattern of the sputtering film is first formed, and the circuit pattern of the plating film is further formed on the film.
Since the circuit pattern of the sputtering film is directly transferred onto the substrate without changing the shape of the slit hole, and the plating film can be easily formed to be thick, a circuit pattern having a large film thickness can be formed in a short time.

【0016】請求項3記載の発明では、同一のターゲッ
トを用いて複数回同一基板上にスパッタリングすること
によって、同じ回路パターンが同一基板上に多数形成さ
れる。このとき、基板より小さいターゲットを用い、タ
ーゲットと基板との位置を変えることによって、同一基
板上の異なる位置に同じ形状で同じ材質の回路パターン
を多数形成することができる。さらに、回路パターンの
一部を重ねることによって、同じ繰り返し単位を持つ大
きな連続した回路パターンとすることもできる。
According to the third aspect of the invention, a plurality of the same circuit patterns are formed on the same substrate by sputtering the same substrate a plurality of times using the same target. At this time, by using a target smaller than the substrate and changing the positions of the target and the substrate, it is possible to form a large number of circuit patterns of the same material with the same shape at different positions on the same substrate. Further, by overlapping a part of the circuit pattern, a large continuous circuit pattern having the same repeating unit can be obtained.

【0017】また、材質、スリット孔または材質とスリ
ット孔とが異なるターゲットを用いることによって、同
一基板上に材質、形状または材質と形状とが異なる回路
パターンを多数形成し、合成された回路パターンを形成
することができる。
Further, by using targets having different materials, slit holes, or materials and slit holes, a large number of circuit patterns having different materials, shapes, or materials and shapes are formed on the same substrate, and a synthesized circuit pattern is obtained. Can be formed.

【0018】請求項4記載の発明では、立体形状の基板
表面に対応する立体形状のターゲットを用いることによ
って、立体形状の基板表面にも、上記の発明と同様に回
路パターンが転写されている。
According to the fourth aspect of the present invention, by using the three-dimensional target corresponding to the three-dimensional substrate surface, the circuit pattern is transferred to the three-dimensional substrate surface as in the above invention.

【0019】請求項5記載の発明では、ターゲットを抵
抗体材料としており、抵抗体がスパタリング膜として得
られ、薄膜の抵抗体回路パターンが直接形成されてい
る。
According to the invention of claim 5, the target is made of a resistor material, the resistor is obtained as a sputtering film, and a thin film resistor circuit pattern is directly formed.

【0020】請求項6記載の発明では、基板の表面に酸
化物の層を形成し、酸化物と金属との割合を順に変化さ
せて表面が略純粋な金属となっている。基板と回路パタ
ーン膜との接合界面が酸化物層となって密着性を向上さ
せている。
According to the sixth aspect of the invention, an oxide layer is formed on the surface of the substrate, and the ratio of the oxide and the metal is changed in order so that the surface becomes a substantially pure metal. The bonding interface between the substrate and the circuit pattern film serves as an oxide layer to improve adhesion.

【0021】[0021]

【実施例】本発明の一実施例を以下に添付図に基づいて
説明する。
An embodiment of the present invention will be described below with reference to the accompanying drawings.

【0022】実施例1を図1ないし図7に基づいて以下
に説明する。図1および図3はこの実施例で用いる基板
1およびタッゲット2を示す斜視図であり、図2は回路
パターン6の形成状態を示す説明図である。また、図4
はターゲット2のスリット孔3の形状を示す断面図であ
り、図5ないし図7はプラズマチャンバー4の構成を示
す概略図である。
The first embodiment will be described below with reference to FIGS. 1 and 3 are perspective views showing a substrate 1 and a target 2 used in this embodiment, and FIG. 2 is an explanatory view showing a formation state of a circuit pattern 6. Also, FIG.
Is a cross-sectional view showing the shape of the slit hole 3 of the target 2, and FIGS. 5 to 7 are schematic views showing the configuration of the plasma chamber 4.

【0023】図1は基板1およびターゲット2を示し、
この図において、基板1はセラミックスまたは合成樹脂
などの絶縁性の材料から成る平板である。ターゲット2
は回路パターンの材料となる金属として銅を用いてい
る。回路パターン6となる金属としては、この他いろい
ろな材料を用いることができるが、代表的なものを例示
すれば、金、ニッケル、銀、パラジウムまたはアルミニ
ウムなどがある。ターゲット2には基板1の表面に形成
しようとする回路パターンの形状に対応したスリット孔
3が設けられており、一般的な機械加工によって形成さ
れる約1mmの厚さのものである。
FIG. 1 shows a substrate 1 and a target 2,
In this figure, the substrate 1 is a flat plate made of an insulating material such as ceramics or synthetic resin. Target 2
Uses copper as the metal for the circuit pattern. Various other materials can be used as the metal forming the circuit pattern 6, and representative ones include gold, nickel, silver, palladium, aluminum, and the like. The target 2 is provided with slit holes 3 corresponding to the shape of the circuit pattern to be formed on the surface of the substrate 1, and has a thickness of about 1 mm formed by general machining.

【0024】そして、上記の基板1にターゲット2を重
ねて近接させた状態にして、図2に示すように、プラズ
マ形成可能な真空チャンバー4内に配設する。このチャ
ンバー4内にはアルゴンガスが10-3トールに減圧されて
導入され、ターゲット2をチャンバー4に対して負とな
るようなバイアス電圧をかけ、ターゲット2とチャンバ
ー4との間で放電させることによってプラズマ5を形成
することができる。ターゲット2を負とするバイアス電
圧は、チャンバー4をアース電位としてターゲット2に
負のバイアス電圧をかけるか、または、ターゲット2を
アース電位として、チャンバー4に正のバイアス電圧を
かけるようにすればよい。このバイアス電圧としては、
10〜1000V程度が安定に放電されるので適当である。ま
た、アルゴンガスの他に、キセノン、クリプトン、ネオ
ンまたは窒素などのガスも使用することができる。
Then, the target 2 is placed on the substrate 1 so as to be in close proximity thereto, and is placed in a vacuum chamber 4 capable of forming plasma, as shown in FIG. Argon gas is introduced into the chamber 4 at a reduced pressure of 10 −3 Torr, and a bias voltage is applied to the target 2 so that the target 2 becomes negative with respect to the chamber 4 to discharge between the target 2 and the chamber 4. The plasma 5 can be formed by. As for the bias voltage for making the target 2 negative, a negative bias voltage may be applied to the target 2 with the chamber 4 at the ground potential, or a positive bias voltage may be applied to the chamber 4 with the target 2 at the ground potential. . For this bias voltage,
It is suitable because about 10 to 1000 V is stably discharged. Besides argon gas, gases such as xenon, krypton, neon or nitrogen can also be used.

【0025】以上のようにして、基板1と反対側のター
ゲット2面上に略均一なプラズマ5を発生させ、ターゲ
ット2のスリット孔3側面をスパッタリングさせること
によって、図3に示すように、基板1表面にスパッタリ
ング膜から成る回路パターン6を形成することができ
る。すなわち、スパッタリングされたターゲット2のス
リット孔3側面の銅原子2aが、基板1表面のスリット
孔3の部分に密着して回路パターン6が転写されるもの
である。
As described above, the substantially uniform plasma 5 is generated on the surface of the target 2 opposite to the substrate 1, and the side surface of the slit hole 3 of the target 2 is sputtered, so that the substrate 2 is formed as shown in FIG. The circuit pattern 6 made of a sputtering film can be formed on one surface. That is, the copper atom 2a on the side surface of the slit hole 3 of the sputtered target 2 is in close contact with the portion of the slit hole 3 on the surface of the substrate 1 to transfer the circuit pattern 6.

【0026】ここで、上記の転写をうまく行うために
は、スリット孔3の形状を適切にするとよい。その形状
としては、図4に示すターゲット2の断面図において、
アスペクト比 (d/D)を 0.8〜 1.2程度の範囲とし、さら
に、やや基板1側にスリット孔3が狭くなるような傾斜
を設けることが適切である。このような形状とすること
によって、プラズマ5の当たる確率が高くなって銅原子
が効率よく転写されるようになる。
Here, in order to successfully perform the above-mentioned transfer, it is preferable to make the shape of the slit hole 3 appropriate. As the shape, in the cross-sectional view of the target 2 shown in FIG.
It is appropriate to set the aspect ratio (d / D) in the range of about 0.8 to 1.2 and to provide an inclination such that the slit hole 3 becomes slightly narrower on the substrate 1 side. With such a shape, the probability of hitting the plasma 5 is increased, and copper atoms are efficiently transferred.

【0027】上記のプラズマ5の密度を1011個/cm3程度
のオーダーにすることによって、 100〜 300Å/分の成
膜速度で回路パターン6を形成することができる。
By setting the density of the plasma 5 to the order of 10 11 pieces / cm 3 , the circuit pattern 6 can be formed at a film forming rate of 100 to 300 Å / min.

【0028】具体的なプラズマ形成用のチャンバー4と
しては、例えば、図5に示す電子衝撃型、図6に示す高
周波励起型、または図7に示すマイクロ波励起型などを
用いることができる。図5に示す電子衝撃型では、プラ
ズマチャンバー4内にマグネット7、陽極8および熱陰
極9を配設し、熱陰極9によってプラズマ5を形成して
いる。また、図6に示す高周波励起型では高周波コイル
10に高周波電流を印加してプラズマ5を形成し、図7
に示すマイクロ波励起型ではマイクロ波発生部11とコ
イル12とによる磁界によってECRプラズマ5を形成
しているものである。
As a concrete plasma forming chamber 4, for example, an electron impact type shown in FIG. 5, a high frequency excitation type shown in FIG. 6, or a microwave excitation type shown in FIG. 7 can be used. In the electron impact type shown in FIG. 5, a magnet 7, an anode 8 and a hot cathode 9 are arranged in a plasma chamber 4, and a plasma 5 is formed by the hot cathode 9. In the high-frequency excitation type shown in FIG. 6, a high-frequency current is applied to the high-frequency coil 10 to form plasma 5,
In the microwave excitation type shown in (1), the ECR plasma 5 is formed by the magnetic field generated by the microwave generator 11 and the coil 12.

【0029】プラズマ形成用のチャンバー4としては、
上述したようないろいろな方式のものが使用されるが、
例えば、図5に示した電子衝撃型のもので200Vのバイア
ス電圧を加えて120Wの放電を行うことによって、15分間
で2000Åの銅厚みの回路パターン6を得ることができ
る。なお、図6または図7に示すように、二組の近接さ
せたターゲット2と基板1とを、チャンバー4内にプラ
ズマ5を挟むように対向させて配設することによって、
効率よく回路パターン6を形成することができる。さら
に二組以上配設し、効率よく回路パターン6を形成する
こともできる。
As the chamber 4 for plasma formation,
Although various types of methods as described above are used,
For example, the electron impact type shown in FIG. 5 is applied with a bias voltage of 200 V and discharged at 120 W, whereby a circuit pattern 6 having a copper thickness of 2000 Å can be obtained in 15 minutes. As shown in FIG. 6 or 7, by arranging two sets of the target 2 and the substrate 1 which are close to each other so as to face each other so as to sandwich the plasma 5 in the chamber 4,
The circuit pattern 6 can be formed efficiently. Furthermore, the circuit pattern 6 can be formed efficiently by disposing two or more sets.

【0030】以上のようにして形成する回路パターン6
では、ターゲット2のスリット孔3の形状が、そのまま
回路パターン6の形状となって基板1表面に転写され、
ターゲット2の金属から成る回路パターン6が基板1表
面に得られている。
Circuit pattern 6 formed as described above
Then, the shape of the slit hole 3 of the target 2 is directly transferred to the surface of the substrate 1 as the shape of the circuit pattern 6.
A circuit pattern 6 made of metal of the target 2 is obtained on the surface of the substrate 1.

【0031】従って、従来のように、レジストパターン
を介在させてエッチングすることなく、直に回路パター
ン6が得られるので、材料を無駄にすることなく、短い
工程で効率のよい回路パターンの形成方法になってい
る。従って、特に高価な金またはパラジウムなどの金属
から成る回路パターン6を形成するのに好適な回路パタ
ーンの形成方法になっている。
Therefore, the circuit pattern 6 can be directly obtained without etching with a resist pattern interposed as in the prior art, so that the circuit pattern 6 can be efficiently formed in a short process without wasting the material. It has become. Therefore, the circuit pattern forming method is suitable for forming the circuit pattern 6 made of particularly expensive metal such as gold or palladium.

【0032】また、基板1表面に直にスパッタリングに
よる回路パターン6を形成しているので、回路パターン
6の存在しない基板1表面には他の余分な介在物が存在
する可能性がなく、絶縁性信頼性のよい回路パターン6
を形成することができる。また、この実施例の回路パタ
ーン6は、基板1表面を強く粗面化することなく、密着
性よく形成することができる。
Further, since the circuit pattern 6 is formed directly on the surface of the substrate 1 by sputtering, there is no possibility that other extra inclusions exist on the surface of the substrate 1 where the circuit pattern 6 does not exist, and the insulating property is improved. Reliable circuit pattern 6
Can be formed. Further, the circuit pattern 6 of this embodiment can be formed with good adhesion without strongly roughening the surface of the substrate 1.

【0033】実施例2を以下に図8の製造工程を示す概
略説明図を参照して説明する。この実施例は、実施例1
の絶縁性の基板1を立体形状としたもので、ターゲット
2を基板1に合わせて立体形状とする他は実施例1と同
様に行うことができるものである。以下、詳述する。
Example 2 will be described below with reference to the schematic explanatory view showing the manufacturing process of FIG. This example is the same as Example 1.
The insulating substrate 1 has a three-dimensional shape, and the target 2 can be formed in a three-dimensional shape in accordance with the substrate 1, and can be performed in the same manner as in the first embodiment. The details will be described below.

【0034】この図において、(A)の図は基板1を示
し、セラミックスまたは合成樹脂などの絶縁性の材料か
ら成り、表面に立体形状を有しているものである。
(B)の図はターゲット2を示し、回路パターン6の材
料となる金属として銅を用いている。回路パターン6と
なる金属としては、この他いろいろな材料を用いること
ができる。また、(C)の図は(B)の図において仮想
線にて示した部分の断面を示している。ターゲット2に
は基板1の表面に形成しようとする回路パターン形状に
対応したスリット孔3が設けられており、一般的な機械
加工によって形成される約1mmの厚さのものである。ま
た、基板1表面の形状が複雑な場合は電鋳めっきによっ
て、立体形状にピッタリ合うように形成することも可能
である。
In this figure, the diagram (A) shows the substrate 1, which is made of an insulating material such as ceramics or synthetic resin and has a three-dimensional shape on the surface.
The drawing of (B) shows the target 2, and copper is used as a metal which is a material of the circuit pattern 6. Various other materials can be used as the metal forming the circuit pattern 6. Further, the drawing of (C) shows a cross section of a portion indicated by an imaginary line in the drawing of (B). The target 2 is provided with slit holes 3 corresponding to the circuit pattern shape to be formed on the surface of the substrate 1, and has a thickness of about 1 mm formed by general machining. Further, when the surface of the substrate 1 has a complicated shape, it can be formed by electroforming plating so as to fit the three-dimensional shape perfectly.

【0035】(D)の図は上記の基板1にターゲット2
を重ねて近接させようとしている状態を示している。基
板1にターゲット2を近接させた状態にして、プラズマ
形成可能な真空チャンバー4内に配設し、基板1と反対
側のターゲット2面上に略均一なプラズマ5を発生さ
せ、ターゲット2のスリット孔3側面をスパッタリング
させることによって、(E)の図に示すように、基板1
表面にスパッタリング膜から成る回路パターン6を形成
することができる。
The diagram (D) shows the target 2 on the substrate 1 described above.
It shows a state where they are trying to be close to each other. The target 2 is brought into close proximity to the substrate 1 and is placed in a vacuum chamber 4 capable of forming a plasma, and a substantially uniform plasma 5 is generated on the surface of the target 2 opposite to the substrate 1, and a slit of the target 2 is formed. The side surface of the hole 3 is sputtered to form a substrate 1 as shown in FIG.
The circuit pattern 6 made of a sputtering film can be formed on the surface.

【0036】従って、この実施例によれば、実施例1に
示したと同様に、性能のよいスパッタリング膜の回路パ
ターン6が、立体形状の基板1の表面にも短い工程で効
率のよく形成されている。
Therefore, according to this embodiment, as in the case of the first embodiment, the circuit pattern 6 of the sputtering film having good performance can be efficiently formed on the surface of the three-dimensional substrate 1 in a short process. There is.

【0037】実施例3を図9および図10を参照して以
下に説明する。図9はこの実施例の工程を示す説明図で
あり、図10はこの実施例によって得られる回路板の斜
視図を示している。
The third embodiment will be described below with reference to FIGS. 9 and 10. FIG. 9 is an explanatory view showing the steps of this embodiment, and FIG. 10 is a perspective view of a circuit board obtained by this embodiment.

【0038】図9において、(A)は第一の工程とし
て、ターゲット2にパラジウムを用いて、前記の実施例
1の方法によって、基板1上にパラジウムの回路パター
ン6aを形成した状態を示している。ただし、回路パタ
ーン6aの厚みは実施例1と異なり 200〜 900Åとして
いる。なお、さらに薄くして数十Å程度とすることも可
能であるが、(B)の第二工程におけるめっき析出性が
やや悪くなるので、安全側として 200〜 900Åとしてい
るものである。この程度の厚みであれば、2〜3分で第
一工程のスパッタリングを終了することができる。
In FIG. 9, as a first step, FIG. 9A shows a state in which palladium is used as the target 2 and the circuit pattern 6a of palladium is formed on the substrate 1 by the method of the first embodiment. There is. However, unlike the first embodiment, the thickness of the circuit pattern 6a is set to 200 to 900Å. Although it is possible to make it thinner to about several tens of liters, it is set to 200 to 900 liters on the safety side because the plating depositability in the second step of (B) becomes a little worse. With this thickness, the sputtering in the first step can be completed in 2 to 3 minutes.

【0039】このあと、(B)の第二工程として、上記
の回路パターン6aをめっき核として無電解銅めっきを
行い、約10μmの銅めっき膜の回路パターン6bを回路
パターン6a上に重ねて形成し、図10に示すような回
路板を得ている。
Thereafter, in the second step of (B), electroless copper plating is performed using the above-mentioned circuit pattern 6a as a plating nucleus to form a circuit pattern 6b of a copper plating film of about 10 μm on the circuit pattern 6a. Then, a circuit board as shown in FIG. 10 is obtained.

【0040】なお、第一の工程のターゲット2を銅とし
て、15分間スパッタリングさせて2000Åの銅厚みの回路
パターン6aを得、この回路パターン6aを電極として
電解銅めっき膜の回路パターン6bを回路パターン6a
上に重ねて形成してもよい。または、電解めっき膜とせ
ずに無電解めっき膜としてもよく、無電解ニッケル、金
めっきなどのめっき膜を重ねて形成することもできる。
The target 2 used in the first step is copper and is sputtered for 15 minutes to obtain a circuit pattern 6a having a copper thickness of 2000Å. The circuit pattern 6a is used as an electrode and the circuit pattern 6b of the electrolytic copper plating film is used as the circuit pattern. 6a
You may form it on top. Alternatively, an electroless plating film may be used instead of the electrolytic plating film, and a plating film of electroless nickel, gold plating, or the like may be stacked and formed.

【0041】以上のように、めっき膜を重ねて形成する
この実施例では、めっき膜だけでパターン形成する従来
の方法において、パターン形状にめっき核を基板1の表
面に形成することが煩雑であったのに対して、数分のス
パッタリングでこれを行うことができるので容易であ
り、しかも厚膜の回路パターン6を容易に短時間で形成
することができる。
As described above, in this embodiment in which the plating films are formed in an overlapping manner, it is complicated to form the plating nuclei in the pattern shape on the surface of the substrate 1 in the conventional method of forming the pattern only with the plating films. On the other hand, since this can be performed by sputtering for several minutes, it is easy and the thick film circuit pattern 6 can be easily formed in a short time.

【0042】実施例4を図11または図12使用して以
下に説明する。これらの図は異なる回路パターンの概略
図を示している。
The fourth embodiment will be described below with reference to FIG. 11 or FIG. These figures show schematics of different circuit patterns.

【0043】この実施例は、異なる回路パターンを実施
例1で示した方法によって同一基板1上に順に重ねて形
成し、合成された回路パターンを形成するものである。
In this embodiment, different circuit patterns are sequentially formed on the same substrate 1 by the method shown in the first embodiment to form a combined circuit pattern.

【0044】図11は異なるスリット孔3を備えるター
ゲット2を用いる例を示しており、まず最初に、(A)
の回路パターン6aに対応するスリット孔3aを有する
ターゲット2aを用いて回路パターン6aを基板1に形
成する。次に、(B)の回路パターン6bに対応するス
リット孔3bを有するターゲット2bを用いて回路パタ
ーン6bを基板1に形成する。このとき、基板1とター
ゲット2bの位置関係を最初と略同じ関係にすることに
よって、(C)の合成された回路パターン6cを得るこ
とができる。
FIG. 11 shows an example in which a target 2 having different slit holes 3 is used. First, (A)
The circuit pattern 6a is formed on the substrate 1 using the target 2a having the slit holes 3a corresponding to the circuit pattern 6a. Next, the circuit pattern 6b is formed on the substrate 1 by using the target 2b having the slit holes 3b corresponding to the circuit pattern 6b of (B). At this time, by making the positional relationship between the substrate 1 and the target 2b substantially the same as that at the beginning, the circuit pattern 6c in which (C) is synthesized can be obtained.

【0045】図12は同じターゲット2aを用いる例を
示しており、まず最初に、(A)の回路パターン6aに
対応するスリット孔3aを有するターゲット2aを用い
て回路パターン6aを基板1に形成する。次に、この同
じターゲット2aを回路パターン6aの幅だけ基板1よ
りずらして、(B)の同じ回路パターン6aを基板1に
形成する。このようにして、(C)の回路パターン6c
が合成される。
FIG. 12 shows an example in which the same target 2a is used. First, the circuit pattern 6a is formed on the substrate 1 by using the target 2a having the slit holes 3a corresponding to the circuit pattern 6a of (A). . Next, the same target 2a is displaced from the substrate 1 by the width of the circuit pattern 6a to form the same circuit pattern 6a (B) on the substrate 1. In this way, the circuit pattern 6c of (C)
Is synthesized.

【0046】以上のように、この実施例では数種類の基
本的な回路パターンに対応するスリット孔3を設けたタ
ーゲット2を準備しておくことによって、異なる回路パ
ターンを形成できるものである。
As described above, in this embodiment, different circuit patterns can be formed by preparing the target 2 provided with the slit holes 3 corresponding to several kinds of basic circuit patterns.

【0047】また、ターゲット2の材質を変えて回路パ
ターンを合成することもできる。例えば、ターゲット2
aとして銅、アルミニウム、銀または金などの導電性の
材料と、ターゲット2bとして酸化ルテニウムまたはニ
クロム合金などの抵抗体材料とを用いて合成されて回路
パターン6cを形成することによって、抵抗体を有する
回路板を得ることができる。この場合、抵抗体の回路パ
ターン6bをスパッタリング膜として形成しているの
で、高性能の薄膜の抵抗体回路パターンが直接得られて
いる。
The circuit pattern can be synthesized by changing the material of the target 2. For example, target 2
A conductive material such as copper, aluminum, silver or gold is used as a and a resistor material such as ruthenium oxide or nichrome alloy is used as the target 2b to form a circuit pattern 6c, thereby having a resistor. A circuit board can be obtained. In this case, since the resistor circuit pattern 6b is formed as a sputtering film, a high-performance thin film resistor circuit pattern is directly obtained.

【0048】なお、めっき法などの他の方法によって形
成される回路パターン6と合成することもできる。この
場合、それぞれの回路パターン6がそれぞれに最適な方
法によって形成できて好ましいものである。例えば、厚
みの必要な回路パターン6はめっきなどによって形成す
る場合が考えられる。
The circuit pattern 6 formed by another method such as a plating method can be combined. In this case, it is preferable that each circuit pattern 6 can be formed by an optimum method. For example, it is considered that the circuit pattern 6 requiring a thickness is formed by plating or the like.

【0049】実施例5を図13ないし図14を用いて以
下に説明する。図13はこの実施例の一製造工程を示す
説明図であり、図14はこの実施例によって得られる回
路パターン6と基板1との接合部の構造を示す説明図で
ある。
The fifth embodiment will be described below with reference to FIGS. 13 to 14. FIG. 13 is an explanatory view showing one manufacturing process of this embodiment, and FIG. 14 is an explanatory view showing the structure of the joint portion between the circuit pattern 6 and the substrate 1 obtained in this embodiment.

【0050】図13はプラズマ5を発生させてスリット
孔3をスパッタリングさせている状態を示す説明図であ
る。この図において、ターゲット2として純銅のターゲ
ット2を大気中に晒すなどして、その表面をわずかに酸
化させておいたものである。このターゲット2をクリー
ニングすることなしに用い、実施例1で行ったように、
スパッタリングによって基板1に回路パターン6を形成
している。
FIG. 13 is an explanatory view showing a state in which the plasma 5 is generated and the slit holes 3 are sputtered. In this figure, the target 2 made of pure copper is exposed to the atmosphere and the surface thereof is slightly oxidized. This target 2 was used without cleaning, as done in Example 1,
The circuit pattern 6 is formed on the substrate 1 by sputtering.

【0051】図14は以上のようにして得られた回路パ
ターン6と基板1との接合部を示したものである。この
図に示すように、基板1と回路パターン6との界面に当
たる回路パターン6の部分6aは数〜数10Åの厚みの
酸化第一銅となり、次第に酸化第一銅の割合が減少して
酸化第一銅と純銅の混合層6bとなり、最終的に純粋な
銅6cになっている。このようにして形成される酸化第
一銅は、基板1と強く接合するので、アルミナなどのセ
ラミックスまたはポリイミドなどの基板1に回路パター
ン6を強く接合させることができる。
FIG. 14 shows the joint between the circuit pattern 6 and the substrate 1 obtained as described above. As shown in this figure, the portion 6a of the circuit pattern 6 that corresponds to the interface between the substrate 1 and the circuit pattern 6 becomes cuprous oxide having a thickness of several to several tens of liters, and the proportion of cuprous oxide gradually decreases and the oxidation cuprous oxide is gradually reduced. It becomes a mixed layer 6b of 1-copper and pure copper, and finally becomes pure copper 6c. Since the cuprous oxide thus formed is strongly bonded to the substrate 1, the circuit pattern 6 can be strongly bonded to the ceramics such as alumina or the substrate 1 such as polyimide.

【0052】回路パターン6の上記のような酸化層から
純粋な金属に変化する構造は、この他、ターゲット2に
純金属を用い、スパッタリングの初期に酸素ガスをチャ
ンバー4内に導入するか、または、スパッタリングを二
段階に分けて行い、初期に酸化第一銅のターゲット2を
用い、そののち純銅のターゲット2を用いるなどの方法
によって行うことができる。
In the structure of the circuit pattern 6 in which the oxide layer is changed to a pure metal, pure metal is used as the target 2 and oxygen gas is introduced into the chamber 4 at the initial stage of sputtering, or The sputtering can be performed in two steps, using the cuprous oxide target 2 in the initial stage, and then using the pure copper target 2, and the like.

【0053】なお、上記の例は銅の場合について説明し
たが、銅に限らず、ニッケルまたはアルミニウムなどの
他の金属であっても、接合界面に酸化物層6aを形成す
ることによって、回路パターン6の密着力を向上させる
ことができる。
Although the above example describes the case of copper, the circuit pattern is not limited to copper, but other metal such as nickel or aluminum can be formed by forming the oxide layer 6a at the bonding interface. The adhesion of 6 can be improved.

【0054】以上に説明したように、本実施例は、スパ
ッタリングによって基板1表面に回路パターン6を直接
に形成するものであって、従来のようにレジストパター
ンを必要とせず、またエッチング工程も必要でないもの
である。従って、本実施例によって、簡単で効率のよい
工程で絶縁性などの性能のよい回路パターン6を形成で
き、しかも立体形状の基板1にも対応できるものであ
る。
As described above, in this embodiment, the circuit pattern 6 is directly formed on the surface of the substrate 1 by sputtering, which does not require a resist pattern as in the conventional case and an etching process is also required. It is not. Therefore, according to the present embodiment, the circuit pattern 6 having good performance such as insulation can be formed in a simple and efficient process, and can be applied to the three-dimensional substrate 1.

【0055】[0055]

【発明の効果】請求項1記載の発明は、回路パターン形
状に対応したターゲットのスリット孔形状が、そのまま
回路パターン形状となって基板表面に転写され、ターゲ
ットと同一の材質の回路パターンが基板表面に得られて
いる。従って、従来のようにレジストパターンを介在さ
せることなく、直に回路パターンが得られるので、パタ
ーン材料を無駄にすることなく、工程が短く、効率のよ
い回路パターンの形成方法になっている。
According to the invention of claim 1, the slit hole shape of the target corresponding to the circuit pattern shape is directly transferred to the substrate surface as the circuit pattern shape, and the circuit pattern of the same material as the target is formed on the substrate surface. Has been obtained. Therefore, the circuit pattern can be directly obtained without the interposition of the resist pattern as in the conventional case, so that the process is short and the circuit pattern is efficiently formed without wasting the pattern material.

【0056】また、基板表面に直に回路パターンが形成
されるので、回路パターンの存在しない基板表面にはエ
ッチング残りまたはレジスト残りなどの余分なものが存
在する可能性が少なく、絶縁性のよい回路パターンとす
ることができる。
Further, since the circuit pattern is formed directly on the surface of the substrate, there is little possibility that an extra substance such as an etching residue or a resist residue will be present on the surface of the substrate where the circuit pattern does not exist, and the circuit having a good insulating property It can be a pattern.

【0057】また、この方法のスパッタリング膜は、従
来の電解銅箔を接着させる方法またはめっき膜を形成す
る方法よりも、基板表面を強く粗面化することなく、密
着性よく形成することができる。
Further, the sputtering film of this method can be formed with good adhesion without strongly roughening the surface of the substrate, as compared with the conventional method of adhering an electrolytic copper foil or the method of forming a plating film. .

【0058】請求項2記載の発明は、スパッタリング膜
の上にめっき膜を有する回路パターンを形成できる。こ
のとき、スパッタリング膜の回路パターンは、スリット
孔の形状そのままに直接基板上に転写されて得られるの
で、従来のめっき核付けを行う方法よりも簡単である。
その上、めっき膜は膜厚みを厚く形成することが容易な
ので、膜厚みの厚い回路パターンを短時間に形成するこ
とができる。
According to the second aspect of the present invention, a circuit pattern having a plating film can be formed on the sputtering film. At this time, since the circuit pattern of the sputtering film is directly transferred onto the substrate without changing the shape of the slit holes, the circuit pattern is simpler than the conventional plating nucleation method.
Moreover, since it is easy to form the plating film with a large film thickness, it is possible to form a circuit pattern with a large film thickness in a short time.

【0059】請求項3記載の発明は、同一基板上の異な
る位置に同じ形状で同じ材質の回路パターンを多数形成
することができ、さらに、同じ繰り返し単位を持つ大き
な連続した回路パターンとすることもできる。
According to the third aspect of the present invention, a large number of circuit patterns having the same shape and the same material can be formed at different positions on the same substrate, and a large continuous circuit pattern having the same repeating unit can be formed. it can.

【0060】また、同一基板上に材質、形状または材質
と形状とが異なる回路パターンを多数形成し、合成され
た回路パターンを形成することができる。例えば、導体
金属の回路パターンと薄膜の抵抗体回路パターンとを合
成して、薄膜抵抗の形成された導体回路パターンとする
ことなどができる。
Further, a large number of circuit patterns having different materials, shapes or different materials and shapes can be formed on the same substrate to form a combined circuit pattern. For example, a conductor metal circuit pattern and a thin film resistor circuit pattern can be combined to form a conductor circuit pattern having a thin film resistor.

【0061】請求項4記載の発明は、立体形状の基板表
面に直にターゲットのスリット孔形状の回路パターンが
転写されており、立体形状の基板表面にも上記の性能の
よいスパッタリング膜の回路パターンを、短い工程で効
率よく形成することができる。
According to a fourth aspect of the present invention, the circuit pattern of the target slit hole shape is directly transferred to the surface of the three-dimensional substrate, and the circuit pattern of the sputtering film having the above-described good performance is also formed on the surface of the three-dimensional substrate. Can be efficiently formed in a short process.

【0062】請求項5記載の発明は、抵抗体の回路パタ
ーンをスパッタリング膜として形成し、薄膜の抵抗体回
路パターンが直接得られている。
According to the fifth aspect of the present invention, the circuit pattern of the resistor is formed as a sputtering film, and the thin film resistor circuit pattern is directly obtained.

【0063】請求項6記載の発明は、基板と回路パター
ン膜との接合界面を酸化物層とすることができるので、
密着性のよい回路パターンを形成することができる。
According to the sixth aspect of the invention, since the bonding interface between the substrate and the circuit pattern film can be an oxide layer,
A circuit pattern with good adhesion can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1における基板およびターゲッ
トを示す斜視図である。
FIG. 1 is a perspective view showing a substrate and a target according to a first embodiment of the present invention.

【図2】同上実施例の回路パターンの形成状態を示す説
明図である。
FIG. 2 is an explanatory diagram showing a formation state of a circuit pattern according to the embodiment.

【図3】同上実施例における基板およびターゲットを示
す斜視図である。
FIG. 3 is a perspective view showing a substrate and a target in the above embodiment.

【図4】同上実施例におけるターゲットのスリット孔の
形状を示す断面図である。
FIG. 4 is a sectional view showing a shape of a slit hole of a target in the above embodiment.

【図5】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
FIG. 5 is a schematic view showing a configuration of a plasma chamber in the example of the same.

【図6】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
FIG. 6 is a schematic view showing a configuration of a plasma chamber in the same example.

【図7】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
FIG. 7 is a schematic view showing a configuration of a plasma chamber in the same example.

【図8】本発明の実施例2の製造工程を示す概略説明図
である。
FIG. 8 is a schematic explanatory diagram showing a manufacturing process of Example 2 of the present invention.

【図9】本発明の実施例3の製造工程を示す概略説明図
である。
FIG. 9 is a schematic explanatory diagram showing the manufacturing process of Example 3 of the present invention.

【図10】同上実施例によって得られる回路板を示す斜
視図である。
FIG. 10 is a perspective view showing a circuit board obtained according to the embodiment.

【図11】本発明の実施例4における回路パターンを示
す概略図である。
FIG. 11 is a schematic diagram showing a circuit pattern according to a fourth embodiment of the present invention.

【図12】同上実施例における回路パターンを示す概略
図である。
FIG. 12 is a schematic view showing a circuit pattern in the above embodiment.

【図13】本発明の実施例5の一製造工程を示す説明図
である。
FIG. 13 is an explanatory diagram showing one manufacturing process of Example 5 of the present invention.

【図14】同上実施例によって得られる回路パターンと
基板との接合部の構造を示す説明図である。
FIG. 14 is an explanatory diagram showing a structure of a joint portion between a circuit pattern and a substrate, which is obtained in the same example.

【符号の説明】[Explanation of symbols]

1 基板 2 ターゲット 3 スリット孔 4 チャンバー 5 プラズマ 6 回路パターン 7 マグネット 8 陽極 9 フィラメント 10 高周波コイル 11 マイクロ波発生部 12 コイル 1 substrate 2 target 3 slit hole 4 chamber 5 plasma 6 circuit pattern 7 magnet 8 anode 9 filament 10 high frequency coil 11 microwave generator 12 coil

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 策雄 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 内野々 良幸 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 中嶋 勲二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 鈴木 俊之 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Sakuo Kamada 1048, Kadoma, Kadoma, Osaka Prefecture, Matsushita Electric Works Co., Ltd. (72) Yoshiyuki Uchino, 1048, Kadoma, Kadoma, Osaka Prefecture (72) Inventor Nakajima Isao Matsuda Electric Works Co., Ltd. 1048 Kadoma, Kadoma City, Osaka Prefecture (72) Inventor Toshiyuki Suzuki 1048 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板表面に回路パターン形状に対応した
スリット孔を設けたターゲットを近接させると共に、基
板と反対側のターゲット面上に略均一なプラズマを発生
させ、ターゲットのスリット孔側面をスパッタリングさ
せることを特徴とする回路パターン形成方法。
1. A target having a slit hole corresponding to a circuit pattern shape on a substrate surface is brought close to the target, and substantially uniform plasma is generated on a target surface opposite to the substrate to sputter the side surface of the slit hole of the target. A method for forming a circuit pattern, comprising:
【請求項2】 基板表面に回路パターン形状に対応した
スリット孔を設けたターゲットを近接させると共に、基
板と反対側のターゲット面上に略均一なプラズマを発生
させ、ターゲットのスリット孔側面をスパッタリングさ
せて形成された回路パターン上に、めっき膜から成る回
路パターンを重ねて形成することを特徴とする回路パタ
ーン形成方法。
2. A target having slit holes corresponding to the circuit pattern shape is brought close to the substrate surface, and substantially uniform plasma is generated on the target surface opposite to the substrate to sputter the side surface of the target slit hole. A circuit pattern forming method, which comprises forming a circuit pattern made of a plating film on the formed circuit pattern.
【請求項3】 基板表面に回路パターン形状に対応した
スリット孔を設けたターゲットを近接させると共に、基
板と反対側のターゲット面上に略均一なプラズマを発生
させ、ターゲットのスリット孔側面をスパッタリングさ
せる回路パターンの形成方法において、複数また同一の
ターゲットを順に用いて複数回同一基板上にスパッタリ
ングを行い、回路パターンを同一基板上に重ねて形成す
ることを特徴とする回路パターン形成方法。
3. A target having slit holes corresponding to the circuit pattern shape is brought close to the surface of the substrate, and a substantially uniform plasma is generated on the target surface opposite to the substrate to sputter the side surface of the slit hole of the target. In the method of forming a circuit pattern, a method for forming a circuit pattern is characterized in that a plurality of or the same target is sequentially used to perform sputtering a plurality of times on the same substrate to form the circuit pattern on the same substrate in an overlapping manner.
【請求項4】 立体形状の基板表面に対応する立体形状
のターゲットを近接させることを特徴とする請求項1、
2または3記載の回路パターン形成方法。
4. A three-dimensional target corresponding to the surface of a three-dimensional substrate is brought into proximity.
2. The circuit pattern forming method according to 2 or 3.
【請求項5】 ターゲットを抵抗体材料としたことを特
徴とする請求項1、2または3記載の回路パターン形成
方法。
5. The circuit pattern forming method according to claim 1, 2 or 3, wherein the target is a resistor material.
【請求項6】 基板の表面に酸化物の層を形成し、酸化
物と金属との割合を順に変化させて表面が略純粋な金属
となっていることを特徴とする請求項1、2または3記
載の回路パターンの形成方法。
6. The substrate according to claim 1, wherein an oxide layer is formed on the surface of the substrate, and the ratio of the oxide and the metal is sequentially changed so that the surface becomes a substantially pure metal. 3. The method for forming a circuit pattern according to item 3.
JP10941994A 1994-05-24 1994-05-24 Circuit pattern forming method Expired - Fee Related JP3360415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10941994A JP3360415B2 (en) 1994-05-24 1994-05-24 Circuit pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10941994A JP3360415B2 (en) 1994-05-24 1994-05-24 Circuit pattern forming method

Publications (2)

Publication Number Publication Date
JPH07321446A true JPH07321446A (en) 1995-12-08
JP3360415B2 JP3360415B2 (en) 2002-12-24

Family

ID=14509772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10941994A Expired - Fee Related JP3360415B2 (en) 1994-05-24 1994-05-24 Circuit pattern forming method

Country Status (1)

Country Link
JP (1) JP3360415B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034218B2 (en) * 2004-07-07 2011-10-11 Commissariat A L'energie Atomique Low temperature growth of oriented carbon nanotubes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034218B2 (en) * 2004-07-07 2011-10-11 Commissariat A L'energie Atomique Low temperature growth of oriented carbon nanotubes

Also Published As

Publication number Publication date
JP3360415B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
EP0260857B1 (en) Multilayer wiring substrate
TW200300288A (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
JPH11126976A (en) Laminated structure body of printed circuit board
JP2982193B2 (en) Manufacturing method of high frequency coil
JP2001267166A (en) Method for manufacturing plane coil, plane coil and transformer
JP3360415B2 (en) Circuit pattern forming method
JP3200923B2 (en) Electroforming method
JP3556178B2 (en) Flexible copper-clad board and method of manufacturing the same
JP2001251040A (en) Circuit board for high frequency and its manufacturing method
US6808641B2 (en) Method of wiring formation and method for manufacturing electronic components
JP2000124217A (en) Structure of wiring pattern and forming method of the wiring pattern
JP3066201B2 (en) Circuit board and method of manufacturing the same
JPH0245996A (en) Manufacture of hybrid integrated circuit
JP3144596B2 (en) Thin film electronic component and method of manufacturing the same
US4812388A (en) Process to obtain thin film lines
JPH07254534A (en) External electrode forming method for electronic component
JPH07161712A (en) Pattern forming method
JPH09270355A (en) Electronic part and manufacture thereof
JPH06260482A (en) Semiconductor device
JP2007067138A (en) Manufacturing method of substrate with high-frequency-use resistor, and substrate
JP2000299202A (en) Thick-film circuit board and manufacture thereof
JPH05251843A (en) Manufacture of flexible circuit board for utilizing glow discharge
JPH03203393A (en) Manufacture of wiring board
JP2004322615A (en) Smooth laminate manufacturing method and method for manufacturing component using it
JPH05308182A (en) Manufacture of film circuit board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081018

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091018

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees