JPH07312868A - スイッチング電力変換装置 - Google Patents
スイッチング電力変換装置Info
- Publication number
- JPH07312868A JPH07312868A JP12428794A JP12428794A JPH07312868A JP H07312868 A JPH07312868 A JP H07312868A JP 12428794 A JP12428794 A JP 12428794A JP 12428794 A JP12428794 A JP 12428794A JP H07312868 A JPH07312868 A JP H07312868A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switching
- voltage
- transformer
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 入出力間で絶縁を行い、さらに安価で高効率
なスイッチング電力変換装置を得る。 【構成】 スイッチ素子Ｑ1 がオンすると、電流がスイ
ッチ素子Ｑ1 、インダクタンスＬlk、トランスＴｒの１
次側巻線、コンデンサＣ3 を通じて流れ、トランスＴｒ
の２次側には電源電圧からコンデンサＣ3 の電圧を引い
た電圧がかかる。この時の２次側電圧がダイオード
Ｄ1 、リアクトルＬ、コンデンサＣ2 で整流平滑されて
出力される。次にスイッチ素子Ｑ1 、Ｑ2 は共にオフ状
態となり、この時コンデンサＣにより電位が保持され、
またスイッチ素子Ｑ2 のダイオードＤが順方向となり、
電流が流れてゼロ電圧スイッチングが行われる。次にス
イッチ素子Ｑ2 がオンすると、上記と逆方向で略同じ動
作が行われ、以上の動作が繰り返される。 【効果】 少ないスイッチ素子数でも従来のＺＶＳ方式
と同様な動作を行い、高効率なスイッチング電力変換装
置を得ることができる。
なスイッチング電力変換装置を得る。 【構成】 スイッチ素子Ｑ1 がオンすると、電流がスイ
ッチ素子Ｑ1 、インダクタンスＬlk、トランスＴｒの１
次側巻線、コンデンサＣ3 を通じて流れ、トランスＴｒ
の２次側には電源電圧からコンデンサＣ3 の電圧を引い
た電圧がかかる。この時の２次側電圧がダイオード
Ｄ1 、リアクトルＬ、コンデンサＣ2 で整流平滑されて
出力される。次にスイッチ素子Ｑ1 、Ｑ2 は共にオフ状
態となり、この時コンデンサＣにより電位が保持され、
またスイッチ素子Ｑ2 のダイオードＤが順方向となり、
電流が流れてゼロ電圧スイッチングが行われる。次にス
イッチ素子Ｑ2 がオンすると、上記と逆方向で略同じ動
作が行われ、以上の動作が繰り返される。 【効果】 少ないスイッチ素子数でも従来のＺＶＳ方式
と同様な動作を行い、高効率なスイッチング電力変換装
置を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は直流入力電力をスイッチ
素子によりスイッチングして電力変換し、入力とは異な
る直流出力電力を得るようにした直流−直流スイッチン
グ電力変換装置に関するものである。
素子によりスイッチングして電力変換し、入力とは異な
る直流出力電力を得るようにした直流−直流スイッチン
グ電力変換装置に関するものである。
【０００２】
【従来の技術】電力変換装置の一般的な態様は直流−直
流スイッチング電力変換装置（以下、電力変換装置とい
う）であり、これは入力電流電圧を所望の値を有する出
力電流電圧に変換するものである。図５は従来の電力変
換装置を概念的に示すブロック図である。図５におい
て、入力直流電力源１１からの直流電力はスイッチ素子
駆動回路１２から得られる駆動信号１３によりオンオフ
制御されるスイッチ素子Ｑによりパルス状の交流電力に
変換され、その後平滑回路１４により平滑され所望の直
流電力となって出力端子１５より出力される。
流スイッチング電力変換装置（以下、電力変換装置とい
う）であり、これは入力電流電圧を所望の値を有する出
力電流電圧に変換するものである。図５は従来の電力変
換装置を概念的に示すブロック図である。図５におい
て、入力直流電力源１１からの直流電力はスイッチ素子
駆動回路１２から得られる駆動信号１３によりオンオフ
制御されるスイッチ素子Ｑによりパルス状の交流電力に
変換され、その後平滑回路１４により平滑され所望の直
流電力となって出力端子１５より出力される。
【０００３】上記電力変換装置は小型、高効率の特徴を
持つことから近年情報処理装置等の電源を一例として広
く用いられている。これら電力変換装置には多くの異な
る回路構成があり、その中でもバック型（フォワード
型、ステップダウン型）、ブースト型（ステップアップ
型）、バックブースト型（フライバック型）の３つが主
に知られている。
持つことから近年情報処理装置等の電源を一例として広
く用いられている。これら電力変換装置には多くの異な
る回路構成があり、その中でもバック型（フォワード
型、ステップダウン型）、ブースト型（ステップアップ
型）、バックブースト型（フライバック型）の３つが主
に知られている。
【０００４】これらの電力変換装置はバイポーラトラン
ジスタ、電界効果トランジスタ（ＦＥＴ）等の少なくと
も１つのスイッチ素子とリアクタとキャパシタからなる
平滑回路とダイオードとを含んで構成されている。この
ような電力変換装置は一般的にスイッチング周波数を高
くすると構成部品を小型化できることが知られている。
しかし電力変換動作における損失がスイッチング周波数
と共に増加する傾向を持ち、装置体積に対し無視できな
い量となることから、設定可能なスイッチング周波数に
は上限が存在する。
ジスタ、電界効果トランジスタ（ＦＥＴ）等の少なくと
も１つのスイッチ素子とリアクタとキャパシタからなる
平滑回路とダイオードとを含んで構成されている。この
ような電力変換装置は一般的にスイッチング周波数を高
くすると構成部品を小型化できることが知られている。
しかし電力変換動作における損失がスイッチング周波数
と共に増加する傾向を持ち、装置体積に対し無視できな
い量となることから、設定可能なスイッチング周波数に
は上限が存在する。
【０００５】上記損失には平滑回路を構成するリアクタ
やコンデンサによる損失だけではなく、スイッチ素子の
オンからオフ状態又はオフからオン状態への状態遷移時
に発生する有限な量の電圧、電流の重複やスイッチ素子
の容量成分の充放電による損失が大きく占めていること
が知られている。従って、このスイッチング時の損失を
低減することが電力変換装置の高効率化、高周波スイッ
チング化には必要となる。
やコンデンサによる損失だけではなく、スイッチ素子の
オンからオフ状態又はオフからオン状態への状態遷移時
に発生する有限な量の電圧、電流の重複やスイッチ素子
の容量成分の充放電による損失が大きく占めていること
が知られている。従って、このスイッチング時の損失を
低減することが電力変換装置の高効率化、高周波スイッ
チング化には必要となる。
【０００６】上述したスイッチ素子による損失を低減す
る回路方式として共振型方式が知られている。この共振
型方式はスイッチ素子にインダクタとキャパシタとの共
振回路を結合し、スイッチ素子に流れる電流又はスイッ
チ素子にかかる電圧の波形を正弦波の一部にすることに
より、状態遷移時のスイッチ動作のゼロ電流又はゼロ電
圧スイッチングを行い、電流及び電圧の重複による損失
の低減を実現している。
る回路方式として共振型方式が知られている。この共振
型方式はスイッチ素子にインダクタとキャパシタとの共
振回路を結合し、スイッチ素子に流れる電流又はスイッ
チ素子にかかる電圧の波形を正弦波の一部にすることに
より、状態遷移時のスイッチ動作のゼロ電流又はゼロ電
圧スイッチングを行い、電流及び電圧の重複による損失
の低減を実現している。
【０００７】上記共振型方式はスイッチ素子による損失
の低減には有効に働くが、負荷が変化した場合、これに
伴いスイッチング周波数も変化する特徴を持つ。これは
電力変換装置の設計の際、ノイズ低減のためのフィルタ
設計が複雑となる原因となっている。
の低減には有効に働くが、負荷が変化した場合、これに
伴いスイッチング周波数も変化する特徴を持つ。これは
電力変換装置の設計の際、ノイズ低減のためのフィルタ
設計が複雑となる原因となっている。
【０００８】そこで、上記共振型方式と同様にゼロ電圧
スイッチングを行うが、負荷が変化しても周波数が変化
しない方式としてＺＶＳ方式が提案されている（参照
Ｓ．Ｆ．Ｎｅｗｔｏｎ、特開昭６３−５９７６３号公
報、Ｒ．Ｊ．Ｈｕｌｊｕｃｋ他、特開昭６３−５９７６
４号公報）。図６はバック型の回路構成にＺＶＳ方式を
適用した場合の回路構成を示す。
スイッチングを行うが、負荷が変化しても周波数が変化
しない方式としてＺＶＳ方式が提案されている（参照
Ｓ．Ｆ．Ｎｅｗｔｏｎ、特開昭６３−５９７６３号公
報、Ｒ．Ｊ．Ｈｕｌｊｕｃｋ他、特開昭６３−５９７６
４号公報）。図６はバック型の回路構成にＺＶＳ方式を
適用した場合の回路構成を示す。
【０００９】図６において、２つのスイッチ素子Ｑ1 、
Ｑ2 は、図示のようにそれぞれＦＥＴ（電界効果トラン
ジスタ）にダイオードＤ、コンデンサＣを並列に接続し
た構成を有している。これらのスイッチ素子Ｑ1 、Ｑ2
は直列に接続され、スイッチ素子駆動回路５により交互
にオンオフ制御されるように成されている。また、スイ
ッチ素子Ｑ1 、Ｑ2 には直流電源１から直流電圧が入力
端子２ａ、２ｂ、平滑コンデンサＣ1 を介して加えられ
るように成されている。
Ｑ2 は、図示のようにそれぞれＦＥＴ（電界効果トラン
ジスタ）にダイオードＤ、コンデンサＣを並列に接続し
た構成を有している。これらのスイッチ素子Ｑ1 、Ｑ2
は直列に接続され、スイッチ素子駆動回路５により交互
にオンオフ制御されるように成されている。また、スイ
ッチ素子Ｑ1 、Ｑ2 には直流電源１から直流電圧が入力
端子２ａ、２ｂ、平滑コンデンサＣ1 を介して加えられ
るように成されている。
【００１０】またスイッチ素子Ｑ1 、Ｑ2 の接続点と出
力端子４a 、４b との間には平滑用のリアクトルＬ、コ
ンデンサＣ2 が接続され、出力端子４a ４b に負荷３が
接続されるように成されている。
力端子４a 、４b との間には平滑用のリアクトルＬ、コ
ンデンサＣ2 が接続され、出力端子４a ４b に負荷３が
接続されるように成されている。
【００１１】上記構成は従来のバック型回路のスイッチ
素子にダイオード及びコンデンサを付加し、ダイオード
を含むスイッチ素子Ｑ1 、Ｑ2 に置換した回路構成とな
っている。２つのスイッチ素子Ｑ1 、Ｑ2 はスイッチ素
子駆動回路５により、交互にオンオフ動作を行い、Ｑ1
がオン状態の時はＱ2 はオフ状態を保ち、Ｑ2 がオン状
態の時はＱ1 はオフ状態を保つように制御される。この
ＺＶＳ方式回路は上述のようなスイッチ素子Ｑ1 、Ｑ2
の動作によりリアクタＬの電流を正負両方向に流すこと
により、スイッチ素子Ｑ1 、Ｑ2 の双方のゼロボルトス
イッチングを達成している。しかも従来のバック型と同
様に負荷の変化によるスイッチング周波数の変化がない
という特徴も併せ持っている。
素子にダイオード及びコンデンサを付加し、ダイオード
を含むスイッチ素子Ｑ1 、Ｑ2 に置換した回路構成とな
っている。２つのスイッチ素子Ｑ1 、Ｑ2 はスイッチ素
子駆動回路５により、交互にオンオフ動作を行い、Ｑ1
がオン状態の時はＱ2 はオフ状態を保ち、Ｑ2 がオン状
態の時はＱ1 はオフ状態を保つように制御される。この
ＺＶＳ方式回路は上述のようなスイッチ素子Ｑ1 、Ｑ2
の動作によりリアクタＬの電流を正負両方向に流すこと
により、スイッチ素子Ｑ1 、Ｑ2 の双方のゼロボルトス
イッチングを達成している。しかも従来のバック型と同
様に負荷の変化によるスイッチング周波数の変化がない
という特徴も併せ持っている。
【００１２】図６に示すＺＶＳ型は回路構成上入力と出
力間で絶縁されておらず、非絶縁型の電力変換装置に属
している。しかしながら実用上入力と出力間に絶縁が必
要な用途もあり、その場合はこのＺＶＳは使用できな
い。図７は上記ＺＶＳ方式の動作を行い、しかも入力出
力間で絶縁を施す回路構成を示す（参照Ｃ．Ｐ．Ｈｅｎ
ｚｅ、米国特許第４，９５３，０６８号公報、８／１９
９０）。
力間で絶縁されておらず、非絶縁型の電力変換装置に属
している。しかしながら実用上入力と出力間に絶縁が必
要な用途もあり、その場合はこのＺＶＳは使用できな
い。図７は上記ＺＶＳ方式の動作を行い、しかも入力出
力間で絶縁を施す回路構成を示す（参照Ｃ．Ｐ．Ｈｅｎ
ｚｅ、米国特許第４，９５３，０６８号公報、８／１９
９０）。
【００１３】図７においては、８個のスイッチ素子Ｑ1
〜Ｑ8 が用いられ、それぞれ２つづつが直列接続され、
Ｑ1 〜Ｑ4 とＱ5 〜Ｑ8 との間に絶縁及び電圧変換用の
トランスＴｒが設けられている。
〜Ｑ8 が用いられ、それぞれ２つづつが直列接続され、
Ｑ1 〜Ｑ4 とＱ5 〜Ｑ8 との間に絶縁及び電圧変換用の
トランスＴｒが設けられている。
【００１４】
【発明が解決しようとする課題】図７に示す入力と出力
間を絶縁するようにしたＺＶＳ方式による回路構成で
は、上述した問題点は解決されており有効ではあるが、
この回路では合計８個のスイッチ素子Ｑ1 〜Ｑ8 を必要
とし、コスト的に回路に対する負担の少ない比較的容量
の大きい電力変換装置に用い得るが、価格の低い低電力
容量のものには適用し難いという問題があった。
間を絶縁するようにしたＺＶＳ方式による回路構成で
は、上述した問題点は解決されており有効ではあるが、
この回路では合計８個のスイッチ素子Ｑ1 〜Ｑ8 を必要
とし、コスト的に回路に対する負担の少ない比較的容量
の大きい電力変換装置に用い得るが、価格の低い低電力
容量のものには適用し難いという問題があった。
【００１５】本発明は上記のような問題を解決するため
になされたもので、入力と出力間の絶縁を行いかつ少な
いスイッチ素子数で上記ＺＶＳ方式のスイッチングを実
現し、安価で高効率な直流−直流スイッチング電力変換
装置を提供することを目的としている。
になされたもので、入力と出力間の絶縁を行いかつ少な
いスイッチ素子数で上記ＺＶＳ方式のスイッチングを実
現し、安価で高効率な直流−直流スイッチング電力変換
装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】本発明においては、それ
ぞれスイッチとダイオードとコンデンサとが並列に接続
された等価回路を有し互いに直列に接続された第１及び
第２のスイッチ素子と、上記第１及び第２のスイッチ素
子を交互に所定期間毎にオンオフ制御するスイッチ素子
駆動回路と、上記第１及び第２のスイッチ素子と出力端
子との間に設けられたトランスと、上記第１及び第２の
スイッチ素子の接続点と上記トランスの１次側巻線の一
端との間に接続されたインダクタンスと、上記第２のス
イッチ素子の他端と上記トランスの１次側巻線の他端と
の間に接続されたコンデンサと、上記トランスの２次側
巻線に得られる電圧を整流平滑する整流平滑回路とを設
けている。
ぞれスイッチとダイオードとコンデンサとが並列に接続
された等価回路を有し互いに直列に接続された第１及び
第２のスイッチ素子と、上記第１及び第２のスイッチ素
子を交互に所定期間毎にオンオフ制御するスイッチ素子
駆動回路と、上記第１及び第２のスイッチ素子と出力端
子との間に設けられたトランスと、上記第１及び第２の
スイッチ素子の接続点と上記トランスの１次側巻線の一
端との間に接続されたインダクタンスと、上記第２のス
イッチ素子の他端と上記トランスの１次側巻線の他端と
の間に接続されたコンデンサと、上記トランスの２次側
巻線に得られる電圧を整流平滑する整流平滑回路とを設
けている。
【００１７】
【作用】第１のスイッチ素子がオンすると電流がスイッ
チ素子、インダクタンス、トランスの１次側巻線、コン
デンサを通じて流れ、トランスの２次側には電源電圧か
らコンデンサの電圧を引いた電圧がかかる。この時の２
次側電圧が整流平滑されて出力される。次に２つのスイ
ッチ素子は共にオフ状態となり、この時スイッチ素子内
のコンデンサにより電位が保持され、また第２のスイッ
チ素子内のダイオードが順方向となり、電流が流れてゼ
ロ電圧スイッチングが行われる。次に第２のスイッチ素
子がオンすると、上記と逆方向で略同じ動作が行われ、
以上の動作が繰り返される。
チ素子、インダクタンス、トランスの１次側巻線、コン
デンサを通じて流れ、トランスの２次側には電源電圧か
らコンデンサの電圧を引いた電圧がかかる。この時の２
次側電圧が整流平滑されて出力される。次に２つのスイ
ッチ素子は共にオフ状態となり、この時スイッチ素子内
のコンデンサにより電位が保持され、また第２のスイッ
チ素子内のダイオードが順方向となり、電流が流れてゼ
ロ電圧スイッチングが行われる。次に第２のスイッチ素
子がオンすると、上記と逆方向で略同じ動作が行われ、
以上の動作が繰り返される。
【００１８】
【実施例】図１は本発明の実施例を示す回路図である。
図１においては、２つのスイッチ素子Ｑ1 、Ｑ2 は等価
的にスイッチＳ、ダイオードＤ、コンデンサＣを並列に
接続した形で図示されている。これらのスイッチ素子Ｑ
1 、Ｑ2 はスイッチ素子駆動回路５により交互にオンオ
フ制御される。尚、上記ダイオードＤ、コンデンサＣは
スイッチ素子Ｑ1 、Ｑ2 の構造上形成されるものを利用
することがある。
図１においては、２つのスイッチ素子Ｑ1 、Ｑ2 は等価
的にスイッチＳ、ダイオードＤ、コンデンサＣを並列に
接続した形で図示されている。これらのスイッチ素子Ｑ
1 、Ｑ2 はスイッチ素子駆動回路５により交互にオンオ
フ制御される。尚、上記ダイオードＤ、コンデンサＣは
スイッチ素子Ｑ1 、Ｑ2 の構造上形成されるものを利用
することがある。
【００１９】ここで示す電力変換装置は直流電源１に接
続される入力端子２ａ、２ｂと直流負荷３に接続される
出力端子４a 、４b とを持っている。入力端子２ａ、２
ｂと出力端子４a 、４b との間には絶縁用のトランスＴ
ｒが接続されている。
続される入力端子２ａ、２ｂと直流負荷３に接続される
出力端子４a 、４b とを持っている。入力端子２ａ、２
ｂと出力端子４a 、４b との間には絶縁用のトランスＴ
ｒが接続されている。
【００２０】２つのスイッチ素子Ｑ1 、Ｑ2 の接続点ａ
とトランスＴｒの１次側巻線の一端とはインダクタンス
Ｌlkを介して接続され、上記１次側巻線の他端とスイッ
チ素子Ｑ2 の他端とはコンデンサＣ3 を介して接続され
ている。上記インダクタンスＬlkはトランスＴｒの漏れ
インダクタンスを示すが、別に単独のリアクタンスを加
えてもよい。
とトランスＴｒの１次側巻線の一端とはインダクタンス
Ｌlkを介して接続され、上記１次側巻線の他端とスイッ
チ素子Ｑ2 の他端とはコンデンサＣ3 を介して接続され
ている。上記インダクタンスＬlkはトランスＴｒの漏れ
インダクタンスを示すが、別に単独のリアクタンスを加
えてもよい。
【００２１】トランスＴｒの２次側巻線は２つあり、起
電力が同方向になるよう巻線方向が同一方向に接続され
ている。この２次側巻線の両端は整流用ダイオード
Ｄ1 、Ｄ2 を通じて１点に接続され、この接続点と出力
端子４a との間にリアクトルＬが接続されている。２次
側巻線の中点と出力端子４b とが接続され、出力端子４
a、４b 間にはコンデンサＣ2 が接続されている。
電力が同方向になるよう巻線方向が同一方向に接続され
ている。この２次側巻線の両端は整流用ダイオード
Ｄ1 、Ｄ2 を通じて１点に接続され、この接続点と出力
端子４a との間にリアクトルＬが接続されている。２次
側巻線の中点と出力端子４b とが接続され、出力端子４
a、４b 間にはコンデンサＣ2 が接続されている。
【００２２】次に上記構成による動作について図２のタ
イミングチャートを用いて説明する。スイッチ素子
Ｑ1 、Ｑ2 はスイッチ素子駆動回路５からの３０ＫＨｚ
以上のスイッチ信号により図２（ａ）、（ｂ）に示すタ
イミングで開閉動作（オンオフ動作）を行う。２つのス
イッチ素子Ｑ1 、Ｑ2 は交互にオン状態に切り替わり、
一方のオン状態期間と他方のオン状態期間との間には、
有限時間τの両スイッチ素子のオフ状態期間を設けてい
る。
イミングチャートを用いて説明する。スイッチ素子
Ｑ1 、Ｑ2 はスイッチ素子駆動回路５からの３０ＫＨｚ
以上のスイッチ信号により図２（ａ）、（ｂ）に示すタ
イミングで開閉動作（オンオフ動作）を行う。２つのス
イッチ素子Ｑ1 、Ｑ2 は交互にオン状態に切り替わり、
一方のオン状態期間と他方のオン状態期間との間には、
有限時間τの両スイッチ素子のオフ状態期間を設けてい
る。
【００２３】まずスイッチ素子Ｑ1 がオン状態の時は入
力の直流電源１からスイッチ素子Ｑ1 、インダクタンス
Ｌlk、コンデンサＣ3 を通じてトランスＴｒへ図２
（ｄ）の電流ＩTrが流れ込む。この時ａ点には図２
（ｃ）の電圧Ｖnodeが加えられる。トランスＴｒの１次
側には直流電源電圧からコンデンサＣ3 の電圧を差し引
いた大きさの電圧がかかり、２次側には同時に巻数比に
応じた電圧が発生する。この発生電圧に対してダイオー
ドＤ1 は順バイアスとなり、ダイオードＤ2 は逆バイア
スとなる。従って、図２（ｆ）で示す、電流ＩD1はダイ
オードＤ1 を通り、さらにリアクトルＬを通ってコンデ
ンサＣ2 および負荷３に出力される。この時リアクトル
Ｌには、トランスＴｒの２次側の電圧とコンデンサＣ2
の電圧との差がかかることにより、流れる電流は増加す
る。
力の直流電源１からスイッチ素子Ｑ1 、インダクタンス
Ｌlk、コンデンサＣ3 を通じてトランスＴｒへ図２
（ｄ）の電流ＩTrが流れ込む。この時ａ点には図２
（ｃ）の電圧Ｖnodeが加えられる。トランスＴｒの１次
側には直流電源電圧からコンデンサＣ3 の電圧を差し引
いた大きさの電圧がかかり、２次側には同時に巻数比に
応じた電圧が発生する。この発生電圧に対してダイオー
ドＤ1 は順バイアスとなり、ダイオードＤ2 は逆バイア
スとなる。従って、図２（ｆ）で示す、電流ＩD1はダイ
オードＤ1 を通り、さらにリアクトルＬを通ってコンデ
ンサＣ2 および負荷３に出力される。この時リアクトル
Ｌには、トランスＴｒの２次側の電圧とコンデンサＣ2
の電圧との差がかかることにより、流れる電流は増加す
る。
【００２４】この間にスイッチ素子Ｑ1 はオンからオフ
へ状態が遷移するが、この遷移時間が十分短い場合、ス
イッチ素子Ｑ1 、Ｑ2 内のコンデンサＣにより電位が保
たれるため、ゼロボルトスイッチングが行われる。
へ状態が遷移するが、この遷移時間が十分短い場合、ス
イッチ素子Ｑ1 、Ｑ2 内のコンデンサＣにより電位が保
たれるため、ゼロボルトスイッチングが行われる。
【００２５】次にスイッチ素子Ｑ1 がオフ状態に遷移す
ると、期間τでトランスＴｒの漏れインダクタンスＬlk
により電流がスイッチ素子Ｑ1 、Ｑ2 のコンデンサＣを
通じて引き続き流れる。この時のコンデンサＣの充放電
により、スイッチ素子Ｑ1 、Ｑ2 の接続点ａの電位Ｖ
node（図２（ｃ））は入力電源電圧からゼロボルトにま
で低下し、スイッチ素子Ｑ2 に含まれるダイオードＤが
順バイアスとなり、トランスＴｒの１次側に流れる電流
ＩTrはコンデンサＣ3 とスイッチ素子Ｑ2 のダイオード
Ｄとによる経路で流れる。この間にスイッチ素子Ｑ2 が
オン状態に遷移するが、この時のスイッチ素子Ｑ1 、Ｑ
2 両端電圧はゼロボルトとなっており、これよりゼロボ
ルトスイッチングが達成される。
ると、期間τでトランスＴｒの漏れインダクタンスＬlk
により電流がスイッチ素子Ｑ1 、Ｑ2 のコンデンサＣを
通じて引き続き流れる。この時のコンデンサＣの充放電
により、スイッチ素子Ｑ1 、Ｑ2 の接続点ａの電位Ｖ
node（図２（ｃ））は入力電源電圧からゼロボルトにま
で低下し、スイッチ素子Ｑ2 に含まれるダイオードＤが
順バイアスとなり、トランスＴｒの１次側に流れる電流
ＩTrはコンデンサＣ3 とスイッチ素子Ｑ2 のダイオード
Ｄとによる経路で流れる。この間にスイッチ素子Ｑ2 が
オン状態に遷移するが、この時のスイッチ素子Ｑ1 、Ｑ
2 両端電圧はゼロボルトとなっており、これよりゼロボ
ルトスイッチングが達成される。
【００２６】期間τを経てスイッチ素子Ｑ2 がオン状態
に遷移すると、トランスＴｒの１次側に流れる電流ＩTr
は減少し逆方向に流れ始める。この間、２次側はリアク
トルＬに蓄積されていたエネルギーにより整流ダイオー
ドＤ1 、Ｄ2 を通じて電流が負荷方向に流れている（図
２（ｆ）（ｇ）参照）。その後、１次側の逆方向電流が
リアクトルＬの電流の巻数比量に相当する量になると、
ダイオードＤ2 のみが順バイアスとなり、コンデンサＣ
3 に蓄積されているエネルギーがトランスＴｒを介して
負荷３側に供給される。この間にスイッチ素子Ｑ2 はオ
ンからオフへ状態が遷移するが、この遷移時間が十分短
い場合、スイッチ素子Ｑ1 、Ｑ2 内のコンデンサＣによ
り電位が保たれるためゼロボルトスイッチングが行われ
る。
に遷移すると、トランスＴｒの１次側に流れる電流ＩTr
は減少し逆方向に流れ始める。この間、２次側はリアク
トルＬに蓄積されていたエネルギーにより整流ダイオー
ドＤ1 、Ｄ2 を通じて電流が負荷方向に流れている（図
２（ｆ）（ｇ）参照）。その後、１次側の逆方向電流が
リアクトルＬの電流の巻数比量に相当する量になると、
ダイオードＤ2 のみが順バイアスとなり、コンデンサＣ
3 に蓄積されているエネルギーがトランスＴｒを介して
負荷３側に供給される。この間にスイッチ素子Ｑ2 はオ
ンからオフへ状態が遷移するが、この遷移時間が十分短
い場合、スイッチ素子Ｑ1 、Ｑ2 内のコンデンサＣによ
り電位が保たれるためゼロボルトスイッチングが行われ
る。
【００２７】スイッチ素子Ｑ2 がオフ状態に遷移する
と、トランスＴｒの漏れインダクタンスＬlkにより電流
がスイッチ素子Ｑ1 、Ｑ2 のコンデンサＣを通じて引き
続き流れる。このコンデンサＣの充放電により、ａ点の
電位Ｖnodeはゼロボルトから入力電源電圧まで上昇し
（図２（ｃ））、スイッチ素子Ｑ1 に含まれるダイオー
ドＤが順バイアスとなる。従って、トランスＴｒの１次
側に流れる電流ＩTrはコンデンサＣ3 とスイッチ素子Ｑ
1 のダイオードＤとを経由して入力電源側へ流れる。こ
の間にスイッチ素子Ｑ1 がオン状態に遷移するが、この
時のスイッチ素子両端電圧はゼロボルトとなっており、
これよりゼロボルトスイッチングが達成される。そして
再度スイッチ素子Ｑ2 がオン状態のモードに戻り、これ
まで説明した動作が繰り返される。
と、トランスＴｒの漏れインダクタンスＬlkにより電流
がスイッチ素子Ｑ1 、Ｑ2 のコンデンサＣを通じて引き
続き流れる。このコンデンサＣの充放電により、ａ点の
電位Ｖnodeはゼロボルトから入力電源電圧まで上昇し
（図２（ｃ））、スイッチ素子Ｑ1 に含まれるダイオー
ドＤが順バイアスとなる。従って、トランスＴｒの１次
側に流れる電流ＩTrはコンデンサＣ3 とスイッチ素子Ｑ
1 のダイオードＤとを経由して入力電源側へ流れる。こ
の間にスイッチ素子Ｑ1 がオン状態に遷移するが、この
時のスイッチ素子両端電圧はゼロボルトとなっており、
これよりゼロボルトスイッチングが達成される。そして
再度スイッチ素子Ｑ2 がオン状態のモードに戻り、これ
まで説明した動作が繰り返される。
【００２８】本実施例による電力変換装置では１次側か
ら２次側への電力伝達が従来のバック型とは異なり、ス
イッチ素子Ｑ1 のオン状態期間にのみ電力伝達が行われ
るだけではなく、スイッチ素子Ｑ2 のオン状態期間でも
電力伝達が行われる特徴を持つ（図２（ｅ）（ｈ））。
また、本装置による出力電圧の調整は、従来と同様にス
イッチ素子Ｑ1 、Ｑ2 のオン状態期間の比率を変更する
ことにより制御可能である。
ら２次側への電力伝達が従来のバック型とは異なり、ス
イッチ素子Ｑ1 のオン状態期間にのみ電力伝達が行われ
るだけではなく、スイッチ素子Ｑ2 のオン状態期間でも
電力伝達が行われる特徴を持つ（図２（ｅ）（ｈ））。
また、本装置による出力電圧の調整は、従来と同様にス
イッチ素子Ｑ1 、Ｑ2 のオン状態期間の比率を変更する
ことにより制御可能である。
【００２９】図３はスイッチ素子Ｑ1 、Ｑ2 にＦＥＴを
用いた電力変換装置の実施例を示すものであり、回路構
成は図１と実質的に同一構成である。ただし、ダイオー
ドＤはＦＥＴの構造上形成されるボディーダイオードで
代用してもよい。またコンデンサＣはＦＥＴの寄生容量
成分または外付けのコンデンサが用いられる。このコン
デンサＣはゼロボルトスイッチングを行う上で大きな役
割を果たすが、少量でよいことから場合によってはＦＥ
Ｔの寄生容量のみで十分となり、結局はＦＥＴのみで済
む場合がある。
用いた電力変換装置の実施例を示すものであり、回路構
成は図１と実質的に同一構成である。ただし、ダイオー
ドＤはＦＥＴの構造上形成されるボディーダイオードで
代用してもよい。またコンデンサＣはＦＥＴの寄生容量
成分または外付けのコンデンサが用いられる。このコン
デンサＣはゼロボルトスイッチングを行う上で大きな役
割を果たすが、少量でよいことから場合によってはＦＥ
Ｔの寄生容量のみで十分となり、結局はＦＥＴのみで済
む場合がある。
【００３０】図４はスイッチ素子Ｑ1 、Ｑ2 にバイポー
ラトランジスタを用いた電力変換装置の実施例を示すも
のであり、回路構成は図１と実質的に同一構成である。
ただしバイポーラトランジスタと並列に接続されるダイ
オードＤは図３の場合とは異なり、外付けのものが用い
られ、コンデンサＣはバイポーラトランジスタの寄生容
量で不足するときは外付けのものが用いられる。
ラトランジスタを用いた電力変換装置の実施例を示すも
のであり、回路構成は図１と実質的に同一構成である。
ただしバイポーラトランジスタと並列に接続されるダイ
オードＤは図３の場合とは異なり、外付けのものが用い
られ、コンデンサＣはバイポーラトランジスタの寄生容
量で不足するときは外付けのものが用いられる。
【００３１】
【発明の効果】以上のように、本発明によれば、スイッ
チ、ダイオード、コンデンサを含む第１、第２のスイッ
チ素子を直列に接続し、その接続点とトランスの１次側
巻線の一端との間にインダクタンスを接続すると共に、
第２のスイッチ素子の他端と上記１次側巻線の他端との
間にコンデンサを接続し、トランスの２次側電圧を整流
平滑して出力するように構成したことにより、従来のス
イッチング損失の少ない特徴を持つＺＶＳ方式電力変換
装置と同様にゼロボルトスイッチングを行うと共に、入
力と出力間の絶縁を行い、しかも少ないスイッチ素子数
で高効率な直流−直流スイッチング電力変換装置を構成
することができる効果がある。
チ、ダイオード、コンデンサを含む第１、第２のスイッ
チ素子を直列に接続し、その接続点とトランスの１次側
巻線の一端との間にインダクタンスを接続すると共に、
第２のスイッチ素子の他端と上記１次側巻線の他端との
間にコンデンサを接続し、トランスの２次側電圧を整流
平滑して出力するように構成したことにより、従来のス
イッチング損失の少ない特徴を持つＺＶＳ方式電力変換
装置と同様にゼロボルトスイッチングを行うと共に、入
力と出力間の絶縁を行い、しかも少ないスイッチ素子数
で高効率な直流−直流スイッチング電力変換装置を構成
することができる効果がある。
【図１】本発明の実施例を示す回路図である。
【図２】本発明の実施例の動作を示すタイミングチャー
トである。
トである。
【図３】本発明のスイッチ素子にＦＥＴを用いた場合の
電力変換装置の実施例を示す回路図である。
電力変換装置の実施例を示す回路図である。
【図４】本発明のスイッチ素子にバイポーラトランジス
タを用いた場合の電力変換装置の実施例を示す回路図で
ある。
タを用いた場合の電力変換装置の実施例を示す回路図で
ある。
【図５】従来のスイッチング電力変換装置を概念的に示
すブロック図である。
すブロック図である。
【図６】従来のＺＶＳ方式電力変換装置を示す回路図で
ある。
ある。
【図７】従来の絶縁処理を施したＺＶＳ方式電力変換装
置を示す回路図である。
置を示す回路図である。
【符号の説明】 Ｑ1 、Ｑ2 スイッチ素子 Ｄ ダイオード Ｃ コンデンサ Ｌlk インダクタンス Ｌ リアクタ Ｔｒ トランス ４a 、４b 出力端子 Ｃ3 コンデンサ Ｄ1 、Ｄ2 整流ダイオード Ｃ2 コンデンサ ５ スイッチ素子駆動回路
Claims (3)
- 【請求項１】 それぞれスイッチとダイオードとコンデ
ンサとが並列に接続された等価回路を有し互いに直列に
接続された第１及び第２のスイッチ素子と、 上記第１及び第２のスイッチ素子を交互に所定期間毎に
オンオフ制御するスイッチ素子駆動回路と、 上記第１及び第２のスイッチ素子と出力端子との間に設
けられたトランスと、 上記第１及び第２のスイッチ素子の接続点と上記トラン
スの１次側巻線の一端との間に接続されたインダクタン
スと、 上記第２のスイッチ素子の他端と上記トランスの１次側
巻線の他端との間に接続されたコンデンサと、 上記トランスの２次側巻線に得られる電圧を整流平滑し
て上記出力端子に出力する整流平滑回路とを備えたスイ
ッチング電力変換装置。 - 【請求項２】 上記所定期間には上記第１及び第２のス
イッチ素子の両方が同時にオフとなる期間が含まれてい
る請求項１記載のスイッチング電力変換装置。 - 【請求項３】 上記第１及び第２のスイッチ素子は電界
トランジスタ又はバイポーラトランジスタにより構成さ
れている請求項１記載のスイッチング電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428794A JPH07312868A (ja) | 1994-05-13 | 1994-05-13 | スイッチング電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12428794A JPH07312868A (ja) | 1994-05-13 | 1994-05-13 | スイッチング電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312868A true JPH07312868A (ja) | 1995-11-28 |
Family
ID=14881607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12428794A Withdrawn JPH07312868A (ja) | 1994-05-13 | 1994-05-13 | スイッチング電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110832A (ja) * | 2011-11-18 | 2013-06-06 | Sanyo Denki Co Ltd | スイッチング電源装置 |
-
1994
- 1994-05-13 JP JP12428794A patent/JPH07312868A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110832A (ja) * | 2011-11-18 | 2013-06-06 | Sanyo Denki Co Ltd | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| EP0851566B1 (en) | Half-bridge zero-voltage-switched PWM flyback DC/DC converter | |
| US7218081B2 (en) | Power system having multiple power converters with reduced switching loss | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| US5132888A (en) | Interleaved bridge converter | |
| US4953068A (en) | Full bridge power converter with multiple zero voltage resonant transition switching | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| Barbi et al. | DC-DC converter: four switches V/sub pk/= V/sub in//2, capacitive turn-off snubbing, ZV turn-on | |
| US5748457A (en) | Family of zero voltage switching DC to DC converters | |
| US6906930B2 (en) | Structure and method for an isolated boost converter | |
| EP1459431A1 (en) | Flyback power converter | |
| JP2002539750A (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| JP2001197740A (ja) | スイッチング電源装置 | |
| JP3344356B2 (ja) | スイッチング電源装置 | |
| US5870291A (en) | Asymmetrical half-bridge converter having adjustable parasitic resistances to offset output voltage DC bias | |
| US6671188B2 (en) | Soft-switching power supply | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JP2001224172A (ja) | 電力変換装置 | |
| Spiazzi et al. | Design optimization of soft-switched insulated DC/DC converters with active voltage clamp | |
| JP2513381B2 (ja) | 電源回路 | |
| US20060176034A1 (en) | Multi-resonant dc-dc converter | |
| Medina-Garcia et al. | Hybrid-flyback and GaN enable ultra-high power density 240W USB-PD EPR adaptor | |
| JP2002044946A (ja) | スイッチング電源装置 | |
| JPH07312868A (ja) | スイッチング電力変換装置 | |
| JP2000224855A (ja) | Ｄｃ−ｄｃコンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |