JPH0731284Y2 - Input circuit of programmable controller - Google Patents
Input circuit of programmable controllerInfo
- Publication number
- JPH0731284Y2 JPH0731284Y2 JP1986175468U JP17546886U JPH0731284Y2 JP H0731284 Y2 JPH0731284 Y2 JP H0731284Y2 JP 1986175468 U JP1986175468 U JP 1986175468U JP 17546886 U JP17546886 U JP 17546886U JP H0731284 Y2 JPH0731284 Y2 JP H0731284Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- reference voltage
- programmable controller
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、操作またはプログラミングを行うためのプロ
グラマブルコントローラに関するものである。FIELD OF THE INVENTION The present invention relates to a programmable controller for operating or programming.
従来の技術 近年、プログラマブルコントローラの入出力点数が増加
の傾向にある。2. Description of the Related Art In recent years, the number of input / output points of programmable controllers has been increasing.
以下、図面を参照しながら従来のプログラマブルコント
ローラの入力回路の一例について説明する。第２図は従
来の入力回路を示すものである。1cは入力側と電子回路
側を分離するためのホトカプラと抵抗で構成されたアイ
ソレーション回路で、１入力に１回路づつ存在する。５
は３ステードバッファで、3bは５の３ステートバッファ
を選択するためのデコーダである。Hereinafter, an example of a conventional programmable controller input circuit will be described with reference to the drawings. FIG. 2 shows a conventional input circuit. 1c is an isolation circuit composed of a photocoupler and a resistor for separating the input side and the electronic circuit side, and one circuit exists for each input. 5
Is a 3-state buffer, and 3b is a decoder for selecting 5 3-state buffers.
以上のように構成された入力回路について、以下その動
作について説明する。入力信号はすべてアイソレーショ
ン回路から３ステートバッファ５に伝えられる。この
時、予め与えられたアドレスSo〜Siに基づいてデコーダ
3bで入力を選択し、Do〜Dnの値をアドレスSo〜Siに基づ
いた入力データになる。The operation of the input circuit configured as above will be described below. All input signals are transmitted from the isolation circuit to the 3-state buffer 5. At this time, the decoder based on the addresses So to Si given in advance.
Input is selected in 3b, and the values of Do to Dn become input data based on the addresses So to Si.
考案が解決しようとする問題点 しかしながら、上記従来の入力回路においては、入力点
数に等しい数のアイソレーション回路が必要にであり、
従って、信号数の増加に応じて入力回路が増加し、装置
の空間も増大かつ高価になるという欠点があった。さら
に、入力信号の“ON−OFF"状態の境界を３ステートバッ
ファのスレッショルドレベルに頼っている。このスレッ
ショルドレベルは各３ステートバッファによって、ばら
つきがあるため、“ON−OFF"に変化する境が３ステート
バッファによって違うという問題があった。However, in the above-mentioned conventional input circuit, it is necessary to provide the same number of isolation circuits as the number of input points.
Therefore, the number of input circuits increases as the number of signals increases, and the space of the device increases and the cost becomes high. Furthermore, the boundary of the "ON-OFF" state of the input signal depends on the threshold level of the 3-state buffer. Since the threshold level varies depending on each 3-state buffer, there is a problem in that the boundary of changing to "ON-OFF" differs depending on the 3-state buffer.
問題点を解決するための手段 前記問題を解決するために本考案の入力回路は、入力信
号を基準電圧と比較するためのアナログコンパレータと
入力情報を選択するためのアナログマルチプレクサから
構成されたものである。In order to solve the above problems, the input circuit of the present invention comprises an analog comparator for comparing an input signal with a reference voltage and an analog multiplexer for selecting input information. is there.
作用 本考案は上記した構成によって、要求された入力をアナ
ログデマルチプレクサでデコードされ、コンパレータの
１入力側に基準電圧がかかり、そのコンパレータのもう
一方に入力信号が入り、前記入力信号の電圧が該知基準
電圧より高ければ“ON"、それよりも低ければ“OFF"と
いう情報を入力することができることになる。According to the present invention, by the above-described configuration, the requested input is decoded by the analog demultiplexer, the reference voltage is applied to one input side of the comparator, the input signal is input to the other side of the comparator, and the voltage of the input signal is If it is higher than the intelligent reference voltage, the information “ON” can be input, and if it is lower than that, the information “OFF” can be input.
実施例 以下本考案の一実施例の入力回路について、第１図を参
照しながら説明する。Embodiment An input circuit according to an embodiment of the present invention will be described below with reference to FIG.
第１図において、1a,1bは入力回路と、電子回路を分離
するためのホトカプラと抵抗で構成されたアイソレーシ
ョン回路、２は入力信号の電圧と基準電圧を比較するコ
ンパレータ、3aはアナログデマルチプレクサ、４は基準
電圧発生回路である。In FIG. 1, 1a and 1b are an input circuit, an isolation circuit composed of a photocoupler for separating an electronic circuit and a resistor, 2 is a comparator for comparing a voltage of an input signal with a reference voltage, and 3a is an analog demultiplexer. Reference numeral 4 is a reference voltage generating circuit.
以上のように構成された入力回路について、以下その動
作を説明する。アドレスS1〜Snに基づいてアナログデマ
ルチプレクサ3aで入力を選択する。このA1〜Akの内で選
択された信号は、電圧が基準電圧発生回路４の電圧Vref
と等しくなり、コンパレータ２にVrefの電圧がかかるこ
とになる。コンパレータ２の他方の端は入力であるか
ら、前記基準電圧Vrefと入力電圧をコンパレータ２で比
較される。入力電圧が基準電圧より高ければ“ON"とい
う情報を、低ければ“OFF"という情報をDo〜Dnに送る。The operation of the input circuit configured as above will be described below. The analog demultiplexer 3a selects an input based on the addresses S 1 to S n . The voltage of the signal selected from A 1 to A k is V ref of the reference voltage generation circuit 4.
And the voltage of V ref is applied to the comparator 2. Since the other end of the comparator 2 is an input, the reference voltage V ref and the input voltage are compared by the comparator 2. Information that high if "ON" input voltage is below the reference voltage, and sends the information that lower if "OFF" to D o to D n.
考案の効果 以上のように本考案は、入力回路にコンパレータを設
け、アナログデマルチプレクサで入力信号を選択するこ
とで、入力回路のアイソレーション素子を減少させるこ
とができる。例えば、入力128点の場合、従来の入力回
路では、アイソレーション回路が、入力点数と同等の12
8回路必要になる。しかし、本考案によってアイソレー
ション回路は最低９回路ですむためコストを下げること
ができる。Effects of the Invention As described above, the present invention can reduce the number of isolation elements in the input circuit by providing the comparator in the input circuit and selecting the input signal by the analog demultiplexer. For example, in the case of 128 inputs, the isolation circuit of the conventional input circuit is 12
Eight circuits are required. However, the present invention can reduce the cost because the isolation circuit requires at least 9 circuits.
さらに、各入力信号を基準電圧と比較することによって
“ON−OFF"の境界（スレッショルドレベル）を統一する
ことができる。Furthermore, by comparing each input signal with the reference voltage, the "ON-OFF" boundary (threshold level) can be unified.
第１図は本考案の一実施例におけるプログラマブルコン
トローラの入力回路のブロック図、第２図は従来のプロ
グラマブルコントローラの入力回路のブロック図であ
る。 1a,1b……アイソレーション回路、２……コンパレー
タ、3a……アナログデマルチプレクサ。FIG. 1 is a block diagram of an input circuit of a programmable controller according to an embodiment of the present invention, and FIG. 2 is a block diagram of an input circuit of a conventional programmable controller. 1a, 1b ... Isolation circuit, 2 ... Comparator, 3a ... Analog demultiplexer.
Claims (1)
スレッショルドレベルの電圧を発生する基準電圧発生回
路と、複数の入力信号と前記基準電圧発生回路から発生
された基準電圧を比較するための複数のコンパレータ
と、これらのコンパレータをある単位にまとめ、その単
位を所定のアドレス信号に基づいて選択し、前記基準電
圧を出力するアナログデマルチプレクサと、前記コンパ
レータの出力側と電子回路側を分離するためのアイソレ
ーション回路とを備えたことを特徴とするプログラマブ
ルコントローラの入力回路。1. A reference voltage generating circuit for generating a threshold level voltage for determining an ON-OFF state of an input signal and a plurality of input signals for comparing a reference voltage generated by the reference voltage generating circuit. A plurality of comparators, and these comparators are combined into a unit, the unit is selected based on a predetermined address signal, the analog demultiplexer that outputs the reference voltage, and the output side of the comparator and the electronic circuit side are separated. An input circuit for a programmable controller, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986175468U JPH0731284Y2 (en) | 1986-11-14 | 1986-11-14 | Input circuit of programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986175468U JPH0731284Y2 (en) | 1986-11-14 | 1986-11-14 | Input circuit of programmable controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6380602U JPS6380602U (en) | 1988-05-27 |
| JPH0731284Y2 true JPH0731284Y2 (en) | 1995-07-19 |
Family
ID=31114818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986175468U Expired - Lifetime JPH0731284Y2 (en) | 1986-11-14 | 1986-11-14 | Input circuit of programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731284Y2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115101A (en) * | 1984-11-09 | 1986-06-02 | Toshiba Mach Co Ltd | Input module programmable controller |
| JPS61199107A (en) * | 1985-03-01 | 1986-09-03 | Hitachi Ltd | Digital input device |
| JPS61250704A (en) * | 1985-04-30 | 1986-11-07 | Fanuc Ltd | Input circuit system |
-
1986
- 1986-11-14 JP JP1986175468U patent/JPH0731284Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6380602U (en) | 1988-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0731284Y2 (en) | Input circuit of programmable controller | |
| JPS60146366A (en) | Picture processor | |
| JP2810584B2 (en) | Serial data transfer circuit | |
| JP3116706B2 (en) | Trigger input circuit | |
| JPH0327425A (en) | Input discrimination system by micro computer | |
| JPH02201648A (en) | System for controlling memory access | |
| JP2853736B2 (en) | Cluster number conversion circuit | |
| JPS6111786Y2 (en) | ||
| JPH049640Y2 (en) | ||
| JPH05291957A (en) | One-chip comparator with comparison reference changeover switch | |
| JPH08180668A (en) | Memory system | |
| JPH06167362A (en) | Master-slave switching type measuring instrument | |
| JPH05333115A (en) | Signal selector device | |
| JPH01183215A (en) | Dynamic driving circuit of photosensor | |
| JP2000252822A (en) | Interrupt circuit | |
| JPH06201795A (en) | Test circuit for semiconductor device | |
| JPH05127983A (en) | Semiconductor integrated circuit | |
| JPH0814783B2 (en) | Analog input / output device | |
| JPS59108326U (en) | Automatic range switching circuit | |
| JPH0553832A (en) | Interruption control system for integrated circuit | |
| JPS6059165U (en) | Automatic voltage judgment circuit | |
| JPH0877091A (en) | Setting system for extended equipment channel | |
| JPH01130692A (en) | Video signal recording method | |
| JPS5847902U (en) | Control mode selection circuit | |
| JPS61284113A (en) | Timer circuit |