JPH07307643A - フィルタ調整回路 - Google Patents
フィルタ調整回路Info
- Publication number
- JPH07307643A JPH07307643A JP6099401A JP9940194A JPH07307643A JP H07307643 A JPH07307643 A JP H07307643A JP 6099401 A JP6099401 A JP 6099401A JP 9940194 A JP9940194 A JP 9940194A JP H07307643 A JPH07307643 A JP H07307643A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- output
- signal
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 テレビ受像機に組み込まれたフィルタを対象
としたフィルタ調整回路において、自動調整に不可欠な
発振器の出力が表示画面に映像妨害となって現れるのを
防止する。 【構成】 スイッチ回路７をブランキングパルス６で制
御し、帰線期間においてのみ発振回路４の出力を接続し
て調整を行い、位相比較結果をサンプルホールド回路９
で保持しておくことにより、走査期間では発振回路４の
出力を切り離して映像妨害が現れないようにしても、サ
ンプルホールド回路９の保持出力を使って調整は行うよ
うにする。
としたフィルタ調整回路において、自動調整に不可欠な
発振器の出力が表示画面に映像妨害となって現れるのを
防止する。 【構成】 スイッチ回路７をブランキングパルス６で制
御し、帰線期間においてのみ発振回路４の出力を接続し
て調整を行い、位相比較結果をサンプルホールド回路９
で保持しておくことにより、走査期間では発振回路４の
出力を切り離して映像妨害が現れないようにしても、サ
ンプルホールド回路９の保持出力を使って調整は行うよ
うにする。
Description
【０００１】
【産業上の利用分野】本発明は、周囲温度の変化とか、
経時変化などによりフィルタの特性が変わる場合に、こ
れを自動調整して補償することのできるフィルタ調整回
路に関するものであり、更に詳しくは、テレビジョン受
像機などの信号処理回路用等に用いられるフィルタを対
象とした、かかるフィルタ調整回路に関するものであ
る。
経時変化などによりフィルタの特性が変わる場合に、こ
れを自動調整して補償することのできるフィルタ調整回
路に関するものであり、更に詳しくは、テレビジョン受
像機などの信号処理回路用等に用いられるフィルタを対
象とした、かかるフィルタ調整回路に関するものであ
る。
【０００２】
【従来の技術】従来、フィルタ回路の調整機能は、該フ
ィルタ回路を構成する集積回路において、フィルタのカ
ットオフ周波数を決定づける抵抗値や容量の精度及び温
度特性の影響を補償するための手段として考案された技
術である。その一例が特公平１−５４８８４号公報に記
載されている。
ィルタ回路を構成する集積回路において、フィルタのカ
ットオフ周波数を決定づける抵抗値や容量の精度及び温
度特性の影響を補償するための手段として考案された技
術である。その一例が特公平１−５４８８４号公報に記
載されている。
【０００３】これは、フィルタを可変利得アンプとコン
デンサから成る構成と考え、可変利得アンプの利得を制
御することにより、カットオフ周波数を変化させ、受動
素子の絶対バラツキを補償するものである。また、この
他に、集積回路に応用した例として、受動素子の相対バ
ラツキに着目したフィルタの自動調整回路が特開平５−
２２０７６号公報に示されている。
デンサから成る構成と考え、可変利得アンプの利得を制
御することにより、カットオフ周波数を変化させ、受動
素子の絶対バラツキを補償するものである。また、この
他に、集積回路に応用した例として、受動素子の相対バ
ラツキに着目したフィルタの自動調整回路が特開平５−
２２０７６号公報に示されている。
【０００４】図３は、この従来のフィルタの自動調整回
路の一般的な構成を示すブロック図である。同図におい
て、１は信号入力端子、２は調整すべき対象のフィルタ
回路、３は信号出力端子、４は発振回路、５は校正用フ
ィルタ回路、８は位相比較器、である。
路の一般的な構成を示すブロック図である。同図におい
て、１は信号入力端子、２は調整すべき対象のフィルタ
回路、３は信号出力端子、４は発振回路、５は校正用フ
ィルタ回路、８は位相比較器、である。
【０００５】図３に見られるように、調整すべき対象の
フィルタ回路２の他に同じ構成を持つ校正用フィルタ回
路５を用意し、このフィルタ回路５に発振回路４からの
基準周波数信号を入力し、この校正用フィルタ回路５の
入出力信号を位相比較器８に入力することにより、位相
誤差を検出し、この位相誤差を前記校正用フィルタ回路
５とフィルタ回路２に帰還し、校正用フィルタ回路５の
カットオフ周波数を調整すると共に、本来調整すべきフ
ィルタ回路２のカットオフ周波数も同時に制御してい
る。
フィルタ回路２の他に同じ構成を持つ校正用フィルタ回
路５を用意し、このフィルタ回路５に発振回路４からの
基準周波数信号を入力し、この校正用フィルタ回路５の
入出力信号を位相比較器８に入力することにより、位相
誤差を検出し、この位相誤差を前記校正用フィルタ回路
５とフィルタ回路２に帰還し、校正用フィルタ回路５の
カットオフ周波数を調整すると共に、本来調整すべきフ
ィルタ回路２のカットオフ周波数も同時に制御してい
る。
【０００６】このように調整することによって、集積回
路として作られたフィルタのカットオフ周波数の精度
は、少なくとも受動素子の相対バラツキ以内に抑えられ
る。
路として作られたフィルタのカットオフ周波数の精度
は、少なくとも受動素子の相対バラツキ以内に抑えられ
る。
【０００７】
【発明が解決しようとする課題】上記従来の自動調整回
路では、フィルタ回路の精度と調整の自動化を図るため
に発振回路を設けている。しかし、図３に示すような自
動調整回路を、テレビジョン受像機等の信号処理回路に
用いられているフィルタ用に採用した場合、発振回路の
発生する信号が信号処理回路側へ飛び込み、テレビ画面
の映像にビート妨害となって現われる場合がある。
路では、フィルタ回路の精度と調整の自動化を図るため
に発振回路を設けている。しかし、図３に示すような自
動調整回路を、テレビジョン受像機等の信号処理回路に
用いられているフィルタ用に採用した場合、発振回路の
発生する信号が信号処理回路側へ飛び込み、テレビ画面
の映像にビート妨害となって現われる場合がある。
【０００８】本発明の目的は、かかる従来技術における
問題点を克服し、発振回路を設けたフィルタ調整回路を
テレビジョン受像機等の信号処理回路に用いられている
フィルタ用に採用した場合でも、発振回路の発生する信
号がテレビ画面の映像にビート妨害となって現われるの
を阻止することのできるフィルタ調整回路を提供するこ
とにある。
問題点を克服し、発振回路を設けたフィルタ調整回路を
テレビジョン受像機等の信号処理回路に用いられている
フィルタ用に採用した場合でも、発振回路の発生する信
号がテレビ画面の映像にビート妨害となって現われるの
を阻止することのできるフィルタ調整回路を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、入力したビデオ信号をフィルタ処理し
て出力する調整対象のフィルタ回路と、該調整対象フィ
ルタ回路と同じ構成を持つ校正用フィルタ回路と、特定
の基準周波数信号を出力する発振回路と、該発振回路か
らの基準周波数信号を入力される前記校正用フィルタ回
路の入出力信号の位相誤差を検出する位相比較器と、前
記位相比較器からの位相誤差信号により、前記調整対象
及び校正用の各フィルタ回路のカットオフ周波数を制御
するカットオフ制御手段と、を有して成るフィルタ調整
回路において、
に、本発明では、入力したビデオ信号をフィルタ処理し
て出力する調整対象のフィルタ回路と、該調整対象フィ
ルタ回路と同じ構成を持つ校正用フィルタ回路と、特定
の基準周波数信号を出力する発振回路と、該発振回路か
らの基準周波数信号を入力される前記校正用フィルタ回
路の入出力信号の位相誤差を検出する位相比較器と、前
記位相比較器からの位相誤差信号により、前記調整対象
及び校正用の各フィルタ回路のカットオフ周波数を制御
するカットオフ制御手段と、を有して成るフィルタ調整
回路において、
【００１０】前記発振回路の出力と前記校正用のフィル
タ回路の入力との間に接続されたスイッチ回路と、前記
位相比較器の出力側に接続され該位相比較器の出力を保
持してその保持出力を前記カットオフ制御手段に渡すサ
ンプルホールド回路と、を具備した。
タ回路の入力との間に接続されたスイッチ回路と、前記
位相比較器の出力側に接続され該位相比較器の出力を保
持してその保持出力を前記カットオフ制御手段に渡すサ
ンプルホールド回路と、を具備した。
【００１１】
【作用】上記の構成において、スイッチ回路は、ビデオ
信号をラスタ走査で画面表示する際に、走査の帰線期間
を示す信号として発生されるブランキングパルスから、
帰線期間と走査期間とを判別し、画面表示（映像表示）
に関与しない帰線期間には、発振出力を校正用フィルタ
回路に供給すると共に、その入出力の位相差を位相比較
器を通して、サンプルホールド回路に渡し、該位相差デ
ータを保持する。
信号をラスタ走査で画面表示する際に、走査の帰線期間
を示す信号として発生されるブランキングパルスから、
帰線期間と走査期間とを判別し、画面表示（映像表示）
に関与しない帰線期間には、発振出力を校正用フィルタ
回路に供給すると共に、その入出力の位相差を位相比較
器を通して、サンプルホールド回路に渡し、該位相差デ
ータを保持する。
【００１２】また、画面表示のため映像信号そのものを
ディスプレイに向け出力する走査期間では、発振回路の
動作を停止あるいは発振出力を停止し、帰線期間で保持
した位相差データを用いてフィルタ調整を行う。このよ
うな切換え動作を行うことで、画面表示期間において、
発振回路による雑音が画面表示側へ飛込むのを抑制する
ことが可能となる。
ディスプレイに向け出力する走査期間では、発振回路の
動作を停止あるいは発振出力を停止し、帰線期間で保持
した位相差データを用いてフィルタ調整を行う。このよ
うな切換え動作を行うことで、画面表示期間において、
発振回路による雑音が画面表示側へ飛込むのを抑制する
ことが可能となる。
【００１３】
【実施例】以下、本発明の実施例を図を参照して説明す
る。図１は、本発明の一実施例であるフィルタ調整回路
の構成を示すブロック図である。
る。図１は、本発明の一実施例であるフィルタ調整回路
の構成を示すブロック図である。
【００１４】同図において、１はビデオ信号が入力され
る入力端子、２は入力したビデオ信号をフィルタ処理し
て出力するフィルタ回路（以下、第１のフィルタ回路と
いう）、３は信号出力端子、４は特定の基準周波数信号
を出力する発振回路、５は前記第１のフィルタ回路と同
じ構成を持つフィルタ回路（以下、第２のフィルタ回路
という）、６はブランキングパルスが入力される入力端
子、７はブランキングパルスによって開閉制御されるス
イッチ回路、８は前記第２のフィルタ回路５の入出力信
号間の位相差を検出する位相比較器、９は前記位相比較
器８の比較出力を保持するサンプルホールド回路であ
る。
る入力端子、２は入力したビデオ信号をフィルタ処理し
て出力するフィルタ回路（以下、第１のフィルタ回路と
いう）、３は信号出力端子、４は特定の基準周波数信号
を出力する発振回路、５は前記第１のフィルタ回路と同
じ構成を持つフィルタ回路（以下、第２のフィルタ回路
という）、６はブランキングパルスが入力される入力端
子、７はブランキングパルスによって開閉制御されるス
イッチ回路、８は前記第２のフィルタ回路５の入出力信
号間の位相差を検出する位相比較器、９は前記位相比較
器８の比較出力を保持するサンプルホールド回路であ
る。
【００１５】ここで、図３に示した従来のフィルタ調整
回路と相違する点は、ブランキングパルスの入力端子６
とスイッチ回路７とサンプルホールド回路９を、図示の
如く新たに設けた点でである。これは、ラスタ走査の帰
線期間と走査期間に応じて、調整モードを切り換えると
いう新たな機能を果たすために追加した回路要素であ
る。
回路と相違する点は、ブランキングパルスの入力端子６
とスイッチ回路７とサンプルホールド回路９を、図示の
如く新たに設けた点でである。これは、ラスタ走査の帰
線期間と走査期間に応じて、調整モードを切り換えると
いう新たな機能を果たすために追加した回路要素であ
る。
【００１６】即ち、ブランキングパルス６から帰線期間
を検知したスイッチ回路７は、発振回路４の出力を第２
のフィルタ回路５に接続し、図３を参照して説明したの
と同様のフィルタ調整を行う。更に、同期間において
は、続いて来る走査期間に備えてサンプルホールド回路
９は、位相比較器８の出力結果を取込んで保持してお
く。
を検知したスイッチ回路７は、発振回路４の出力を第２
のフィルタ回路５に接続し、図３を参照して説明したの
と同様のフィルタ調整を行う。更に、同期間において
は、続いて来る走査期間に備えてサンプルホールド回路
９は、位相比較器８の出力結果を取込んで保持してお
く。
【００１７】次に、走査期間における調整回路の動作で
あるが、ここでは、ラスタ走査期間（画面表示期間）に
おいて発振回路４による雑音が画面表示側へ混入するの
を防ぐため、スイッチ回路７を開いて発振回路４の出力
を停止し、予め帰線期間にサンプルホールド回路９に保
持してあるフィルタ回路５の入出力信号間の位相差デー
タを用いて、フィルタ回路２を調整する。かくして発振
回路４による雑音が画面に妨害を与えるのを阻止しなが
らフィルタ回路２の調整を行うことができる。
あるが、ここでは、ラスタ走査期間（画面表示期間）に
おいて発振回路４による雑音が画面表示側へ混入するの
を防ぐため、スイッチ回路７を開いて発振回路４の出力
を停止し、予め帰線期間にサンプルホールド回路９に保
持してあるフィルタ回路５の入出力信号間の位相差デー
タを用いて、フィルタ回路２を調整する。かくして発振
回路４による雑音が画面に妨害を与えるのを阻止しなが
らフィルタ回路２の調整を行うことができる。
【００１８】図４は、図１におけるスイッチ回路７の具
体例を示す回路図である。図４において、入力端子１０
に入力された発振回路４からの出力信号は、ＮＰＮトラ
ンジスタ１４、直流電流源１５からなるバッファ回路を
通して、出力端子１１に現れる。
体例を示す回路図である。図４において、入力端子１０
に入力された発振回路４からの出力信号は、ＮＰＮトラ
ンジスタ１４、直流電流源１５からなるバッファ回路を
通して、出力端子１１に現れる。
【００１９】ここで、入力端子６にブランキングパルス
が入力されると、ＮＰＮトランジスタ１９は走査期間に
飽和し、コンデンサ１６によって、出力端子１１は交流
的に接地され、信号は出力されない。また、帰線期間に
おいては、ＮＰＮトランジスタ１９はカットオフし、コ
ンデンサ１６の両端は開放状態になり、信号はそのまま
出力される。なお図４において、１２，１３はそれぞれ
電源端子、１７，１８はそれぞれ抵抗である。
が入力されると、ＮＰＮトランジスタ１９は走査期間に
飽和し、コンデンサ１６によって、出力端子１１は交流
的に接地され、信号は出力されない。また、帰線期間に
おいては、ＮＰＮトランジスタ１９はカットオフし、コ
ンデンサ１６の両端は開放状態になり、信号はそのまま
出力される。なお図４において、１２，１３はそれぞれ
電源端子、１７，１８はそれぞれ抵抗である。
【００２０】図５は、図１におけるサンプルホールド回
路９の具体例を示す回路図である。図５に示すサンプル
ホールド回路９は、基本的に利得が１倍なるオペアンプ
２２，２３と入力電圧を保持するホールド・コンデンサ
２５によって構成される。
路９の具体例を示す回路図である。図５に示すサンプル
ホールド回路９は、基本的に利得が１倍なるオペアンプ
２２，２３と入力電圧を保持するホールド・コンデンサ
２５によって構成される。
【００２１】即ち、入力端子６から入力されるブランキ
ングパルスによって、帰線期間にスイッチ２６がＯＮす
ると、入力端子２０の電圧、ホールド・コンデンサ２５
の両端電圧並びに出力端子２１の電圧は、抵抗２４の帰
還作用により、全て等しくなり、走査期間に入ると、ス
イッチ２６はＯＦＦし、入出力間は切断され、ホールド
・コンデンサ２５の両端電圧がそのまま出力端子２１に
現れる。このホールド・コンデンサ２５には、スイッチ
２６がＯＦＦになる瞬間の入力電圧を保持しており、出
力電圧も同じ値を示すことになる。
ングパルスによって、帰線期間にスイッチ２６がＯＮす
ると、入力端子２０の電圧、ホールド・コンデンサ２５
の両端電圧並びに出力端子２１の電圧は、抵抗２４の帰
還作用により、全て等しくなり、走査期間に入ると、ス
イッチ２６はＯＦＦし、入出力間は切断され、ホールド
・コンデンサ２５の両端電圧がそのまま出力端子２１に
現れる。このホールド・コンデンサ２５には、スイッチ
２６がＯＦＦになる瞬間の入力電圧を保持しており、出
力電圧も同じ値を示すことになる。
【００２２】なお、図１の実施例では、映像信号の全期
間（走査期間及び帰線期間）に渡って、発振回路４を常
時動かした状態のシステム構成を示したが、図２に示す
ように発振回路４を直接ブランキングパルス６で制御す
ることにより、走査期間において発振回路４を止め、帰
線期間において発振回路４を動作させることにより、目
的を達成することも可能である。
間（走査期間及び帰線期間）に渡って、発振回路４を常
時動かした状態のシステム構成を示したが、図２に示す
ように発振回路４を直接ブランキングパルス６で制御す
ることにより、走査期間において発振回路４を止め、帰
線期間において発振回路４を動作させることにより、目
的を達成することも可能である。
【００２３】つまり図２は本発明の別の実施例を示すブ
ロック図である。本実施例によれば図１に示した実施例
に比較して、画面に現れる雑音に関して、より雑音の抑
制効果が期待できる。
ロック図である。本実施例によれば図１に示した実施例
に比較して、画面に現れる雑音に関して、より雑音の抑
制効果が期待できる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
テレビジョン受像機などの信号処理回路用等に用いられ
るフィルタを対象としたフィルタ調整回路において、自
動調整に不可欠な発振器の出力をブランキングパルスに
よって、帰線期間と走査期間とに分けて制御することに
より、従来、集積回路などにおいて問題となっていた発
振雑音の映像期間への飛込み、つまり表示画面への雑音
妨害を抑えることが可能になるという利点がある。
テレビジョン受像機などの信号処理回路用等に用いられ
るフィルタを対象としたフィルタ調整回路において、自
動調整に不可欠な発振器の出力をブランキングパルスに
よって、帰線期間と走査期間とに分けて制御することに
より、従来、集積回路などにおいて問題となっていた発
振雑音の映像期間への飛込み、つまり表示画面への雑音
妨害を抑えることが可能になるという利点がある。
【図１】本発明の一実施例であるフィルタ調整回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の他の一実施例の構成を示すブロック図
である。
である。
【図３】フィルタ自動調整回路の一般的な構成を示すブ
ロック図である。
ロック図である。
【図４】図１におけるスイッチ回路７の構成の具体例を
示す回路図である。
示す回路図である。
【図５】図１におけるサンプルホールド回路９の構成の
具体例を示す回路図である。
具体例を示す回路図である。
１…信号入力端子、２…調整対象のフィルタ回路、３…
信号出力端子、４…発振回路、５…校正用フィルタ回
路、６…ブランキングパルスの入力端子、７…スイッチ
回路、８…位相比較器、９…サンプルホールド回路、１
０…スイッチ回路７の入力端子、１１…スイッチ回路７
の出力端子、１２，１３…電源端子、１４，１９…ＮＰ
Ｎトランジスタ、 １５…直流電流源、１６…コンデン
サ、１７，１８，２４…抵抗、２０…サンプルホールド
回路９の入力端子、２１…サンプルホールド回路９の出
力端子、２２，２３…オペアンプ、２５…ホールド・コ
ンデンサ、２６…ブランキングパルスによって制御され
るスイッチ
信号出力端子、４…発振回路、５…校正用フィルタ回
路、６…ブランキングパルスの入力端子、７…スイッチ
回路、８…位相比較器、９…サンプルホールド回路、１
０…スイッチ回路７の入力端子、１１…スイッチ回路７
の出力端子、１２，１３…電源端子、１４，１９…ＮＰ
Ｎトランジスタ、 １５…直流電流源、１６…コンデン
サ、１７，１８，２４…抵抗、２０…サンプルホールド
回路９の入力端子、２１…サンプルホールド回路９の出
力端子、２２，２３…オペアンプ、２５…ホールド・コ
ンデンサ、２６…ブランキングパルスによって制御され
るスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 幸一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 大塚 昌孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所ＡＶ機器事業部内
Claims (2)
- 【請求項１】 入力したビデオ信号をフィルタ処理して
出力する第１のフィルタ回路と、前記第１のフィルタ回
路と同じ構成を持つ第２のフィルタ回路と、特定の基準
周波数信号を出力する発振回路と、前記発振回路からの
基準周波数信号を入力される前記第２のフィルタ回路の
入出力信号の位相誤差を検出する位相比較器と、前記位
相比較器からの位相誤差信号により、前記第１及び第２
の各フィルタ回路のカットオフ周波数を制御するカット
オフ制御手段と、を有して成るフィルタ調整回路におい
て、 前記発振回路の出力と前記第２のフィルタ回路の入力と
の間に接続されたスイッチ回路と、前記位相比較器の出
力側に接続され該位相比較器の出力を保持してその保持
出力を前記カットオフ制御手段に渡すサンプルホールド
回路と、前記ビデオ信号をラスタ走査で画面表示する際
に、走査の帰線期間を示す信号として発生されるブラン
キングパルスにより、ラスタ走査の帰線期間には前記ス
イッチ回路を閉じ、他の期間には開くよう、スイッチの
開閉を制御するスイッチ制御手段と、ラスタ走査の帰線
期間における前記位相比較器からの位相誤差信号を、前
記ブランキングパルスにより、前記サンプルホールド回
路に取り込んで、他の期間中は、これを保持させる保持
制御手段と、を具備したことを特徴とするフィルタ調整
回路。 - 【請求項２】 入力したビデオ信号をフィルタ処理して
出力する第１のフィルタ回路と、前記第１のフィルタ回
路と同じ構成を持つ第２のフィルタ回路と、特定の基準
周波数信号を出力する発振回路と、前記発振回路からの
基準周波数信号を入力される前記第２のフィルタ回路の
入出力信号の位相誤差を検出する位相比較器と、前記位
相比較器からの位相誤差信号により、前記第１及び第２
の各フィルタ回路のカットオフ周波数を制御するカット
オフ制御手段と、を有して成るフィルタ調整回路におい
て、 前記位相比較器の出力側に接続され該位相比較器の出力
を保持してその保持出力を前記カットオフ制御手段に渡
すサンプルホールド回路と、前記ビデオ信号をラスタ走
査で画面表示する際に、走査の帰線期間を示す信号とし
て発生されるブランキングパルスにより、ラスタ走査の
帰線期間には前記発振回路を動作させ、他の期間には動
作を停止させるよう、発振回路の動作を制御する発振回
路制御手段と、前記ブランキングパルスにより、ラスタ
走査の帰線期間における前記位相比較器からの位相誤差
信号を前記サンプルホールド回路に取り込んで、他の期
間中は、これを保持させる保持制御手段と、を具備した
ことを特徴とするフィルタ調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099401A JPH07307643A (ja) | 1994-05-13 | 1994-05-13 | フィルタ調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099401A JPH07307643A (ja) | 1994-05-13 | 1994-05-13 | フィルタ調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307643A true JPH07307643A (ja) | 1995-11-21 |
Family
ID=14246478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6099401A Pending JPH07307643A (ja) | 1994-05-13 | 1994-05-13 | フィルタ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006078009A1 (ja) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びこれを用いた電子機器 |
-
1994
- 1994-05-13 JP JP6099401A patent/JPH07307643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006078009A1 (ja) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びこれを用いた電子機器 |
| US7616939B2 (en) | 2005-01-24 | 2009-11-10 | Panasonic Corporation | Receiver and electronic device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456927A (en) | Video circuitry | |
| JPH0532948B2 (ja) | ||
| JPH07307643A (ja) | フィルタ調整回路 | |
| US5410222A (en) | Sample pulse generator for automatic kinescope bias system | |
| HU207627B (en) | Color televisor | |
| JPH0525230B2 (ja) | ||
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JP2560440Y2 (ja) | ビデオシステムのアパーチャ補正回路 | |
| KR910008287Y1 (ko) | 컬러tv의 지터 제거회로 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| KR0122205Y1 (ko) | 자동비데오 보상회로 | |
| KR960013555B1 (ko) | 모드 절환시 색도신호의 주파수 특성 보상회로 | |
| KR930004830Y1 (ko) | 동기신호 검출자동 조절회로 | |
| KR970006130Y1 (ko) | 동기레벨 자동 보정회로 | |
| KR900007388Y1 (ko) | 재생과 녹화시 저역 통과 필터의 겸용회로 | |
| KR960013553B1 (ko) | 복합영상신호의 색상보상회로 | |
| JPH05268620A (ja) | 自動白バランス調整回路 | |
| KR930001644B1 (ko) | Vtr의 트랙킹 및 화질 자동 보정회로와 그 제어방법 | |
| KR930001698Y1 (ko) | 칼라 모니터의 화면 안정화 장치 | |
| KR200162111Y1 (ko) | 동기분리회로 | |
| JPH02312378A (ja) | ドロップアウト補正回路 | |
| CN1073821A (zh) | 阴极射线管偏置补偿 | |
| GB2107551A (en) | Video signal peaking | |
| JPH03296370A (ja) | 映像信号補正装置 | |
| JPS6326167A (ja) | 画質補正回路 |