JPH07302884A

JPH07302884A - 低雑音及び高電力マイクロ波動作用の集積回路及びその製造方法

Info

Publication number: JPH07302884A
Application number: JP5279872A
Authority: JP
Inventors: Hua Quen Tserng; クエンツァーングファ; Paul Saunier; サウニエールポール
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1993-11-09
Filing date: 1993-11-09
Publication date: 1995-11-14

Abstract

(57)【要約】【目的】マイクロ周波で低雑音、高電力及びスイッチ
ングの動作をする集積回路及びその製造方法を得る。【構成】基板１０、低雑音キャップ層１４、低雑音バ
ッファ層１６、電力チャネル層１８及び中濃度にドーピ
ングされたワイド・バンド・ギャップ層２２を含むエピ
タキシャル材料構造と；前記ワイド・バンド・ギャップ
層２２上の第１のソース・コンタクト３２及び第１のド
レイン・コンタクト３６、並びに前記低雑音バッファ層
１６に対する第１のゲート・コンタクト２８を含む第１
の活性領域２０と；前記ワイド・バンド・ギャップ層２
２上の第２のソース・コンタクト３４及び第２のドレイ
ン・コンタクト３８、並びに前記ワイド・バンド・ギャ
ップ層２２に対する第２のゲート・コンタクト３０とを
備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は概して低雑音及び高電力
マイクロ波動作が可能な集積回路及びその製造方法に関
する。

【０００２】

【従来の技術】電界効果トランジスタ（ＦＥＴ）は、無
線周波又はマイクロ周波において増幅又はスイッチング
を必要とする応用で用いるのに理想的なものであること
が良く知られている。主としてＧａＡｓから作成された
ＦＥＴは、特にこの化合物の半導体の高い電子易動度特
性のために高周波用に適している。従来、ＦＥＴはショ
ットキ障壁ゲート構造（従って一般的な名称の金属半導
体電界効果トランジスタ又はＭＥＳＦＥＴ）を利用し、
全てのドーパントがイオンを打込むことにより半絶縁Ｇ
ａＡｓ基板上に作成されていた。

【０００３】最近、最新のレーダ及び電気通信装置の性
能要求は、伝統的なＭＥＳＦＥＴ技術の能力を超えてし
まった。従って、ＦＥＴは、半導体層を正確に成長さ
せ、かつそのまま成長プロセスにおいてドーピングさせ
る主としてエピタキシャル構造に発展した。これは、低
濃度ドーピングのバッファ層の下に埋め込まれ、かつ正
確に定められた高濃度ドーピングのチャネル領域の使用
を可能にするものであり、またこれが高周波トランジス
タ増幅器における歪みを最小化する際に重要なトランス
コンダクタンスとゲート電圧特性との間で高い線形性関
係を備えた「ハイ・ロー」ＦＥＴに帰結する。

【０００４】更に、ＦＥＴは、従来のＭＥＳＦＥＴが可
能とした高い降伏電圧による動作、従って高電力での動
作よりも高い降伏電圧で動作できるものに発展して来
た。従来、より高い降伏電圧を達成するための一方法
は、ＧａＡｓチャネル領域上にＡｌＧａＡｓバッファ層
を関連させるものであった。ＡｌＧａＡｓバッファ層は
ドーピングされず、又は軽濃度ドーピングされて、高濃
度ドーピングのＧａＡｓチャネルをＡｌＧａＡｓバッフ
ァ層の上面に配置されたゲート・コンタクトから分離さ
せている。このデバイスは、一般的に、「絶縁」ＡｌＧ
ａＡｓバッファ層のために、ＭＩＳＦＥＴ（金属絶縁電
界効果トランジスタ）として知られている。

【０００５】

【発明が解決しようとする課題】レーダ及び電気通信装
置は、一般的に受信機の増幅器用に低雑音かつ高い線形
性動作の「ハイ・ロー」ＦＥＴを要求し、かつ送信用に
高電力、強固な構造特性のＭＩＳＦＥＴ型トランジスタ
も要求している。これは、伝統的に、システム設計者に
電力増幅器用の集積回路、低雑音増幅器用の集積回路を
備えること、更にこれらのレーダ及び電気通信装置にお
いて通常に用いるスイッチング及び位相シフト機能用の
集積回路をも備えることが必要であった。

【０００６】従来、高周波装置は、一般的にモジュール
性のものであって、電力機能、低雑音機能、スイッチン
グ機能及び位相シフト機能用に個別的な集積回路を備え
ていた。この解決方法は、主に、システム設計者に適用
可能な集積回路に用いるＦＥＴのプロセス及びエピタキ
シャル材構造仕様により必要とされていた。各装置の機
能のために個別的な集積回路を用いなければならないと
いうことは、チップ間接続を必要とするので、装置のコ
ストを押し上げ、システムの信頼性に逆効果である。こ
れは、本発明が処理しようとする欠点である。

【０００７】従来、異なる動作の利点を持っているＦＥ
Ｔを集積化するために努力がなされていたが、エピタキ
シャル成長即ち多層エピタキシャル構造を必要とするこ
れらの回路は、第１型式のデバイスのための成長であっ
たが、その場合にエピタキシャル・プロセスを停止さ
せ、他のプロセスを実行し（例えば第２型式を必要とす
るウェーハの領域からエピタキシャル材料をエッチング
により除去していた。）、次いでエピタキシャル・プロ
セスを再開させて第２デバイス型のために第２のエピタ
キシャル材料構造を成長させていた。エピタキシャル材
料成長室を開放する際にこれに汚染を導入するので、良
好な第２のエピタキシャル成長を得ることは、極めて困
難なものとなる。更に、このプロセスは時間も掛かり、
熟練した管理を必要とする。従って、これらの欠点を克
服するためには、一エピタキシャル・プロセス・サイク
ル及び通常プロセスのみを必要とする構造が望ましいこ
とになる。本発明はこれらの欠点を処理することを目的
とする。

【０００８】

【課題を解決するための手段】本発明の一実施例におい
て；基板、低雑音チャネル層、低雑音バッファ層並びに
中濃度にドーピングされたワイド・バンド・ギャップ層
を含むエピタキシャル材料構造と；前記ワイド・バンド
・ギャップ層上の第１のソース・コンタクト、ワイド・
バンド・ギャップ層上の前記第１のドレイン・コンタク
トであって、前記第１のソース・コンタクト及び前記第
１のドレイン・コンタクトを合金化して前記材料構造に
導入させ、前記低雑音チャネル層と接触させるようにし
たもの並びに前記低雑音バッファ層に対する第１のゲー
ト・コンタクトを含む第１の活性領域と；前記ワイド・
バンド・ギャップ層上の第２のソース・コンタクト、前
記ワイド・バンド・ギャップ層上の第２のドレイン・コ
ンタクトであって、前記第２のソース・コンタクト及び
前記第２のドレイン・コンタクトを合金化して前記材料
構造に導入させ、前記電力チャネル層と接触させるよう
にしたもの並びに前記ワイド・バンド・ギャップ層に対
する第２のゲート・コンタクトを含む第２の活性領域と
を備え；前記第１の活性領域及び第２の活性領域を電気
的に互いに絶縁させ、前記集積回路を単一のエピタキシ
ャル成長サイクル中に形成した全てのエピタキシャル層
により形成して、マイクロ周波で低雑音、高電力及びス
イッチング動作可能にした低雑音及び高電力マイクロ波
動作が得られる集積回路を開示する。

【０００９】本発明の他の実施例において；半絶縁Ｇａ
Ａｓ基板、ＧａＡｓバッファ層、ＧａＡｓ高濃度ドーピ
ングの低雑音チャネル層、ＧａＡｓ低濃度ドーピングの
低雑音バッファ層、ＧａＡｓ高濃度ドーピングの電力チ
ャネル層、中濃度ドーピングのＡｌＧａＡｓバッファ層
並びにＧａＡｓ高濃度ドーピングのキャップ層を含むエ
ピタキシャル材料構造と；前記キャップ層に対する第１
のソース・コンタクト、前記キャップ層に対する第１の
ドレインであって、前記第１のソース・コンタクト及び
前記第１のドレイン・コンタクトを合金化して材料構造
に導入させ、前記低雑音チャネル層と接触させたもの、
並びに前記ＧａＡｓ低濃度ドーピングの低雑音バッファ
層に対する第１のゲート・コンタクトであって、二重凹
所エッチングにより形成されている前記第１のゲート・
コンタクトを含む低雑音電界効果トランジスタと；前記
キャップ層に対する第２のソース・コンタクト、前記キ
ャップ層に対する第２のドレイン・コンタクトであっ
て、前記第２のソース・コンタクト及び前記第２のドレ
イン・コンタクトを合金化して前記材料構造に導入さ
せ、電力チャネル層と接触させたもの並びに前記ＡｌＧ
ａＡｓバッファ層に対する第２のゲート・コンタクトで
あって、二重凹所エッチングにより形成された前記前記
第２のゲート・コンタクトとを含む電力電界効果トラン
ジスタとを備え；前記第１の活性領域及び前記第２の活
性領域がイオン打込みにより半絶縁にした前記材料構造
の領域により分離されている低雑音及び高電力マイクロ
波動作用の集積回路を開示する。

【００１０】本発明の更に他の実施例において、基板上
にバッファを堆積し、前記バッファ上に低雑音チャネル
層を堆積し、前記低雑音チャネル層上に低雑音バッファ
層を堆積し、前記低雑音バッファ層上に電力チャネル層
を堆積し、前記電力チャネル層上にワイド・バンド・ギ
ャップ層を堆積し、第１の凹所を形成して前記低雑音バ
ッファ層を露出させるように前記キャップ層、前記ワイ
ド・バンド・ギャップ層、及び電力チャネル層を第１の
パターンにエッチングすることにより第１のトランジス
タ構造を形成し、第２の凹所を形成して前記ワイド・バ
ンド・ギャップ層を露出させるように前記キャップ層を
エッチングすることにより第２のパターンに第２のトラ
ンジスタ構造を形成し、前記低雑音バッファ層にわずか
に伸延する前記第１の凹所の内側に第３の凹所をエッチ
ングし、前記ワイド・バンド・ギャップ層にわずかに伸
延する前記第２の凹所の内側に第４の凹所をエッチング
し、前記第３の凹所に第１のゲート金属化を堆積し、前
記第４の凹所に第２のゲート金属化を堆積し、前記第１
の凹所の片側に前記キャップ層上に第１のドレイン・コ
ンタクト及び前記第１の凹所の逆側に第１のソース・コ
ンタクトを堆積することを含み；前記ソース・コンタク
ト及び前記ドレイン・コンタクトは合金化され、前記キ
ャップ層、前記ワイド・バンド・ギャップ層、前記電力
チャネル層及び前記低雑音バッファ層を介して導入され
て、前記低雑音バッファ層及び前記電力チャネル層と接
触させている。

【００１１】本発明の効果は、現在の技術の動作レベル
において高電力及び低雑音増幅及びスイッチングの要求
に対して単一チップ解決法を可能にさせることにある。
更に、プロセス及び材料成長は、エピタキシャル材料の
再成長を必要としないので、従来技術により解決するも
のよりも簡単である。全てのエピタキシャル材料の成長
はプロセスの前に行なわれる。

【００１２】異なる図において対応する番号及びシンボ
ルは、別に指摘しない限り、対応する部分を指すものと
する。

【００１３】

【実施例】図１に示す本発明の好ましい第１の実施例に
おいて、低雑音ＦＥＴ及び電力ＦＥＴは通常のエピタキ
シャル材料構造から構築されている。このエピタキシャ
ル材料構造は、分子線エピタキシャル法（ＭＢＥ）、有
機金属化合物化学気相堆積法（ＭＯＣＶＤ）、又はこの
種の他の適当な方法により基板上に堆積した下記の各
層、即ち：厚さが約０．１μｍと０．５μｍとの間の範
囲にある（好ましくは０．１μｍ）半絶縁ＧａＡｓバッ
ファ層１２、又は厚さが約２０オングストロームの交互
的な薄いＡｌＡｓ及びＧａＡｓ相の超格子バッファと；
厚さが約３００オングストロームのＧａＡｓ層１４、又
は例えばＳｉにより約１×１０¹⁸ｃｍ^-3の濃度にドーピ
ングされたＩｎＧａＡｓと；例えばＳｉにより約５×１
０¹⁶ｃｍ ^-3の濃度にドーピングされた厚さが約５００オ
ングストロームのＧａＡｓ層１６；厚さが約７００オン
グストロームのＧａＡｓ層１８、又は例えばＳｉにより
約３×１０¹⁷ｃｍ^-3の濃度にドーピングされたＩｎＧａ
Ａｓと；例えばＳｉにより約１×１０¹⁷ｃｍ^-3の濃度に
ドーピングされた厚さが約５００〜１０００オングスト
ロームの範囲（好ましくは８００オングストローム）に
あるＡｌ_xＧａ_1-xＡｓ層２０（ただし、ｘは約０．３
である。）と；例えばＳｉにより約５×１０ ¹⁸ｃｍ^-3の
濃度にドーピングされた厚さが約５００〜１０００オン
グストロームの範囲（好ましくは１０００オングストロ
ーム）にあるＧａＡｓキャップ層２２とを有する半絶縁
ＧａＡｓ基板１０を備えている。

【００１４】ＧａＡｓ層１４（低雑音バッファ層）は低
雑音デバイス２４用のチャネルとして作動する。一方、
ＧａＡｓ層１６（低雑音バッファ層）はゲ−ト２８及び
ＧａＡｓ層１４を分離するために用いる低濃度ドーピン
グのバッファ層である。ＧａＡｓ層１８（電力チャネル
層）は、下のＧａＡｓ層１４及び１６と共に、電力デバ
イス２６用のチャネルとして作動し、かつワイド・バン
ド・ギャップのＡｌ_xＧａ_1-xＡｓ層２０によりショッ
トキ・ゲート３０から分離されている。Ａｌ_xＧａ_1-X
Ａｓ層２０のためにＡｌＧａＡｓバッファ層のようなワ
イド・バンド・ギャップ材料の使用により、ＧａＡｓバ
ッファ層により可能とする降伏電圧よりも高い降伏電圧
を備えたショットキ・ゲ−ト３０が得られる。これは電
力ＦＥＴ２６にとって重要な利点である。ＧａＡｓキャ
ップ層２２は、オーム抵抗ソース３２、３４及びドレイ
ン３６、３８のコンタクトを容易にするように高濃度ド
ーピングされる。ソース・コンタクト及びドレイン・コ
ンタクトは、例えばＡｕＧｅＮｉでもよい。これらのコ
ンタクトは約２分間、約４５０℃で合金化され、これに
よってコンタクト材をＧａＡｓキャップ層２２及びＧａ
Ａｓ層１８を介してＧａＡｓ層１６に導入させる。低雑
音デバイス２４及び電力ＦＥＴ２６は、図１に領域４０
により表わされているように、イオン打込みにより分離
される。このイオン打込みはエピタキシャル半導体層を
半絶縁領域に変換し、これによって低雑音デバイス２４
及び電力ＦＥＴ２６を絶縁させる。

【００１５】低雑音デバイスのゲート２８は、反応性イ
オン・エッチング（ＲＩＥ）によりＧａＡｓキャップ層
２２、Ａｌ_xＧａ_1-xＡｓ層２０、ＧａＡｓ層１８を介
してわずか（約２００オングストローム）にＧａＡｓ層
１６に構築される。このドライ・エッチング工程を用い
ることにより、垂直に近い側壁４２を作り出す。この第
１のゲート凹所４４の幅は約３μｍである。次いで、第
１の凹所エッチングには、凹所４６を形成する第２の凹
所エッチングが続き、その幅は約０．５μｍである。次
いで、第２の凹所４６においてゲート２８の材料、例え
ばＴｉＰｔ／Ａｕを蒸発させる。同様に、ＲＩＥを用
い、ＧａＡｓキャップ層２２を介してＡｌ _xＧａ_1-XＡ
ｓ層２０へわずかに（約３００オングストローム）エッ
チングすることにより、電力ＦＥＴ２６のショットキ・
ゲ−ト３０を構築する。この第１の凹所４８は、幅が約
３μｍである。再び、第２の凹所エッチングを実行して
凹所５０を作成する。次いで、第２の凹所５０において
ショットキ・ゲ−ト３０の材料、例えばＴｉＰｔ／Ａｕ
を蒸発させる。

【００１６】本発明の構成による第２の実施例である送
信機及び受信機の集積回路を図２に示す。従来、電力増
幅器５２、低雑音増幅器５４、送信機／受信機スイッチ
５６、５８及び位相シフタ６０は個別的な集積回路とし
て作成された。これは、特定化された各回路の性能仕様
が異なる型式のトランジスタを使用しなければならない
ためである。実際に、単一ＦＥＴ型式のモノリシック増
幅器の設計は周知である。しかし、本発明の構成は単一
基板に異なるデバイス型式を必要するこれら特定化され
た機能を集積させ、これによって部品の個数及び取り扱
いの危険性を減少可能にさせるものである。更に、本発
明の構成は、高周波装置におけるチップ間の結線、信頼
性の問題及び歩留の問題の主要な発生源にかかわる要求
をなくすものである。

【００１７】電力増幅器５２は、典型的には、その高い
降伏電圧のために電力ＦＥＴ２６に関連して設計されて
いる。典型的な増幅器は長さ０．５μｍの数本の「フィ
ンガ」を備えて増幅用のトランジスタに利用可能な総合
領域を増加させている。更に、この増幅器は、ＧａＡｓ
基板上に形成された選択的な堆積による長い誘導性金属
伝送線及び平行板のコンデンサからなる整合及びバイア
ス・ネットワークを含むことがある。このような回路は
当該技術分野において知られている。抵抗も例えば所望
の抵抗値を与えるようにある厚さ及び面積によりＴａＮ
の層を堆積して基板上に形成することができる。更に、
抵抗はエピタキシャル材料構造の複数層のうちの一つか
ら形成されてもよく、更には半絶縁ＧａＡｓ基板の領域
にイオン打込みのドーパントよって形成されてもよい。

【００１８】低雑音増幅器５４は、典型的には、その高
度の線形性動作特性のために、低雑音「ハイ・ロー」Ｆ
ＥＴに関連して設計される。ここでも、典型的な増幅器
はゲイン又は電力を得るためにいくつかのゲ−ト・フィ
ンガを備えてもよい。同様に、電力増幅器用に前述した
整合及びバイアス・ネットワークを低雑音増幅器用に用
いてもよい。

【００１９】更に、送信機／受信機スイッチ５６及び５
８を増幅器とモノリシックと共に集積化することも容易
である。典型的に、受信路における送信機／受信機スイ
ッチ５６は低損失であることが要求されが、大きな電力
を取り扱うことは必須ではない。従って、低雑音デバイ
ス２４周りで設計したスイッチが適当であると思われ
る。逆に、スイッチ５８が高電力送信路に存在し、電力
ＦＥＴ２６の使用により利益を得る。フェーズド・アレ
ー・レーダ応用においてしばしば必要とする位相シフト
機能さえも同一基板上に集積化することができる。位相
シフタは、典型的には、スイッチド・ライン長として離
散的な位相増分を得るように設計されており、同時に低
損失であることが要求される。ここでも、低雑音デバイ
ス２４のスイッチを用いることが適当である。

【００２０】以上でいくつかの好ましい実施例を詳細に
説明した。更に、本発明の範囲は、請求の範囲内で、説
明したものから異なる実施例も包含することを理解すべ
きである。例えば、好ましい実施例はＧａＡｓ層及びＡ
ｌＧａＡｓ層を用いて作成されるた構造を説明してい
る。この発明では、任意の格子整合のヘテロ接合材料系
を用い得ることも注意すべきである。例えば、Ｉｎ／Ｇ
ａＩｎＡｓＰ、ＣｄＴｅ／ＨｇＣｄＴｅ、ＩｎＧａＡｓ
／ＡｌＧａＡｓ、又はＧａＡｓ／ＧａＩｎＰを用いるこ
ともできる。

【００２１】内部接続及び外部接続は、介在する回路又
はその他を介して抵抗、容量、直接又は間接的なもので
あってもよい。シリコン、ヒ化ガリウム又は他の電子材
料族によると共に、光学に基づく形式又は他の技術に基
づく形式及び実施例により、離散的な部品又は完全な集
積回路に実施することを意図している。

【００２２】複数の実施例を参照して本発明を説明した
が、この説明は限定する意味で解釈されることを意図す
るものではない。本発明の他の実施例と共に、種々の変
更及び説明した実施例の組合わせは、説明を参照すれば
当該技術分野において習熟する者にとって明らかであ
る。従って、記載した請求の範囲はこのような変更及び
実施例も包含するものである。

【００２３】以上の説明に関して更に以下の項を開始す
る。

【００２４】（１）低雑音及び高電力マイクロ波動作を
得る集積回路において、基板、低雑音キャップ層、低雑
音バッファ層、電力チャネル層、並びに中濃度にドーピ
ングされたワイド・バンド・ギャップ層を含むエピタキ
シャル材料構造と；前記ワイド・バンド・ギャップ層上
の第１のソース・コンタクト、前記ワイド・バンド・ギ
ャップ層上の前記第１のドレイン・コンタクトであっ
て、前記第１のソース・コンタクト及び前記第１のドレ
イン・コンタクトを合金化して前記材料構造に導入さ
せ、前記低雑音チャネル層と接触させるようにしたも
の、並びに前記低雑音バッファ層に対する第１のゲート
・コンタクトを含む第１の活性領域と；前記ワイド・バ
ンド・ギャップ層上の第２のソース・コンタクト、前記
ワイド・バンド・ギャップ層上の第２のドレイン・コン
タクトであって、前記第２のソース・コンタクト及び前
記第２のドレイン・コンタクトを合金化して前記材料構
造に導入させ、前記電力チャネル層と接触させるように
したもの、並びに前記ワイド・バンド・ギャップ層に対
する第２のゲート・コンタクトを含む第２の活性領域と
を備え；前記第１の活性領域及び第２の活性領域を電気
的に互いに絶縁させ、前記集積回路を単一のエピタキシ
ャル成長サイクル中に形成した全てのエピタキシャル層
により形成して、マイクロ周波で低雑音、高電力、及び
スイッチング動作が得られるようにしたことを特徴とす
る集積回路。

【００２５】（２）前記基板、前記低雑音チャネル層、
及び前記電力チャネル層はＧａＡｓであることを特徴と
する第１項記載の集積回路。

【００２６】（３）前記低雑音チャネル層はＩｎＧａＡ
ｓであることを特徴とする第１項記載の集積回路。

【００２７】（４）前記電力チャネル層はＩｎＧａＡｓ
であることを特徴とする第１項記載の集積回路。

【００２８】（５）前記ワイド・バンド・ギャップ層で
あることを特徴とする第１項記載の集積回路。

【００２９】（６）低雑音及び高電力マイクロ波動作用
の集積回路において、半絶縁ＧａＡｓ基板、ＧａＡｓバ
ッファ層、ＧａＡｓ高濃度ドーピングの低雑音チャネル
層、ＧａＡｓ低濃度ドーピングの低雑音バッファ層、Ｇ
ａＡｓ高濃度ドーピングの電力チャネル層、中濃度のド
ーピングのＡｌＧａＡｓバッファ層、並びにＧａＡｓ高
濃度ドーピングのキャップ層を含むエピタキシャル材料
構造と；前記キャップ層に対する第１のソース・コンタ
クト、前記キャップ層に対する第１のドレイン・コンタ
クトであって、前記第１のソース・コンタクト及び第１
のドレイン・コンタクトを合金化して材料構造に導入さ
せ、前記低雑音チャネル層と接触させたもの、並びに前
記ＧａＡｓ低濃度ドーピングの低雑音バッファ層に対す
る第１のゲート・コンタクトであって、二重凹所エッチ
ングにより形成されている前記第１のゲート・コンタク
トを含む低雑音電界効果トランジスタと；前記キャップ
層に対する第２のソース・コンタクト、前記キャップ層
に対する第２のドレイン・コンタクトであって、前記第
２のソース・コンタクト及び前記第２のドレイン・コン
タクトを合金化して前記材料構造に導入させ、電力チャ
ネル層と接触させたもの、並びに前記ＡｌＧａＡｓバッ
ファ層に対する第２のゲート・コンタクトであって、二
重凹所エッチングにより形成された前記前記第２のゲー
ト・コンタクトとを含む電力電界効果トランジスタとを
備え；前記第１の活性領域及び前記第２の活性領域がイ
オン打込みにより半絶縁にした前記材料構造の領域によ
り分離されていることを特徴とする集積回路。

【００３０】（７）前記低雑音電界効果トランジスタは
第１の増幅器における活性要素であり、前記電力電界効
果トランジスタは第２の増幅器における活性要素である
ことを特徴とすることを特徴とする第６項記載の集積回
路。

【００３１】（８）更に第２の低雑音電界効果トランジ
スタを含むスイッチを備えていることを特徴とする第７
項記載の低雑音、高電力マイクロ波動作用の集積回路。（９）更に第２の電力電界効果トランジスタを含むスイ
ッチを備えていることを特徴とする第７項記載の集積回
路。

【００３２】（１０）更に第２の低雑音電界効果トラン
ジスタを含む位相シフタを備えていることを特徴とする
第７項記載の集積回路。

【００３３】（１１）低雑音及び高電力マイクロ波動作
用の集積回路を製造する方法において、基板にバッファ
を堆積し、前記バッファ上に低雑音チャネル層を堆積
し、前記低雑音チャネル層上に低雑音バッファ層を堆積
し、前記低雑音バッファ層上に電力チャネル層を堆積
し、前記電力チャネル層上にワイド・バンド・ギャップ
層を堆積し、前記ワイド・バンド・ギャップ層上にキャ
ップ層を堆積し、前記キャップ層、前記ワイド・バンド
・ギャップ層及び前記電力チャネル層をエッチングする
ことにより第１のパターンに第１のトランジスタ構造を
形成し、第１の凹所を形成させて前記前記低雑音バッフ
ァ層を露出させ、前記キャップ層をエッチングすること
により第２のパターンに第２のトランジスタ構造を形成
して第２の凹所を形成させ、前記ワイド・バンド・ギャ
ップ層を露出させ、前記低雑音バッファ層にわずかに伸
延する前記第１の凹所の内側に第３の凹所をエッチング
し、前記ワイド・バンド・ギャップ層にわずかに伸延す
る前記第２の凹所の内側に第４の凹所をエッチングし、
前記第３の凹所に第１のゲート金属化を堆積し、前記第
４の凹所に第２のゲート金属化を堆積し、前記第１の凹
所の片側の前記キャップ層上に第１のドレイン・コンタ
クトを堆積すると共に、前記第１の凹所の逆側に第１の
ソース・コンタクトを堆積し、かつ、前記第２の凹所の
片側の前記キャップ層上に第２のドレイン・コンタクト
を堆積すると共に、前記第２の凹所の逆側に第２のソー
ス・コンタクトを堆積し；前記ソース・コンタクト及び
前記ドレイン・コンタクトは合金化され、前記キャップ
層、前記ワイド・バンド・ギャップ層、前記電力チャネ
ル層及び前記低雑音バッファ層を介して打込んで前記低
雑音チャネル層及び前記電力チャネル層と接触させてい
ることを特徴とする方法。

【００３４】（１２）前記基板、前記バッファ、前記低
雑音キャップ層、前記電力チャネル層及び前記キャップ
層はＧａＡｓであることを特徴とする第１１項記載の方
法。

【００３５】（１３）前記低雑音チャネル層はＩｎＧａ
Ａｓであることを特徴とする第１１項記載の方法。

【００３６】（１４）前記電力チャネル層はＩｎＧａＡ
ｓであることを特徴とする第１１項記載の方法。

【００３７】（１５）前記ワイド・バンド・ギャップ層
はＩｎＧａＡｓであることを特徴とする第１１項記載の
方法。

【００３８】（１６）更に、前記各層上うちの一つの層
又は前記基板上に、金属化を選択的に堆積させて前記第
１のトランジスタに関連する増幅器、及び前記第２のト
ランジスタを関連する増幅器を形成させる工程を備えて
いることを特徴とする第１１項記載の方法。

【００３９】（１７）更に、前記各層のうちの一つの層
又は前記基板上に、金属化を選択的に堆積させて前記第
１のトランジスタに関連するスイッチを形成させる工程
を備えていることを特徴とする第１６項記載の方法。

【００４０】（１８）更に、前記各層のうちの一つの層
又は前記基板上に、金属化を選択的に堆積させて前記第
２のトランジスタに関連するスイッチを形成させる工程
を備えていることを特徴とする第１６項記載の方法。

【００４１】（１９）更に、前記各層のうちの一つの層
又は前記基板上に、金属化を選択的に堆積させて前記第
１のトランジスタに関連する位相シフタを形成させる工
程を備えていることを特徴とする第１６項記載の方法。

【００４２】（２０）概要的に、本発明の１形式におけ
る、低雑音及び高電力マイクロ波動作を得る集積回路に
おいて、基板１０、低雑音キャップ層１４、低雑音バッ
ファ層１６、電力チャネル層１８並びに中濃度にドーピ
ングされたワイド・バンド・ギャップ層２０を含むエピ
タキシャル材料構造と；前記ワイド・バンド・ギャップ
層２２上の第１のソース・コンタクト３２、前記ワイド
・バンド・ギャップ層２２上の第１のドレイン・コンタ
クト３６であって、前記第１のソース・コンタクト３２
及び前記第１のドレイン・コンタクト３６を合金化して
前記材料構造に導入させ、前記低雑音チャネル層１４と
接触させるようにしたもの、並びに前記低雑音バッファ
層１６に対する第１のゲート・コンタクト２８を含む第
１の活性領域２０と；前記ワイド・バンド・ギャップ層
２２上の第２のソース・コンタクト３４、前記ワイド・
バンド・ギャップ層２２上の第２のドレイン・コンタク
ト３８であって、前記第２のソース・コンタクト３４及
び前記第２のドレイン・コンタクト３８を合金化して前
記材料構造に導入させ、前記電力チャネル層１８と接触
させるようにしたもの、並びに前記ワイド・バンド・ギ
ャップ層２２に対する第２のゲート・コンタクト３０と
を備え；前記第１の活性領域２４及び前記第２の活性領
域２６を電気的に互いに絶縁させて、前記集積回路を単
一のエピタキシャル成長サイクル中に形成した全てのエ
ピタキシャル層により形成し、かつマイクロ周波で低雑
音、高電力、及びスイッチング動作が得られるようにし
たことを特徴とする集積回路。

【図面の簡単な説明】

【図１】低雑音ＦＥＴ及び電力ＦＥＴを集積した好まし
い第１の実施例の横断面図。

【図２】低雑音ＦＥＴ及び電力ＦＥＴを用いた単一基板
上に集積可能な機能の装置ブロック図。

【符号の説明】

１０半絶縁ＧａＡｓ基板１４、１６、１８ＧａＡｓ層１２半絶縁ＧａＡｓバッファ層２０Ａｌ_xＧａ_1-xＡｓ層２２ＧａＡｓキャップ層２４低雑音デバイス２６電力ＦＥＴ２８ゲート３０ショットキ・ゲ−ト３２、３４抵抗ソース３６、３８ドレイン４０領域４２側壁４４ゲート凹所４６、４８、５０凹所

Claims

【特許請求の範囲】

【請求項１】低雑音及び高電力マイクロ波動作を得る
集積回路において、基板、低雑音キャップ層、低雑音バッファ層、電力チャネル層並びに中濃度にドーピングされたワイド
・バンド・ギャップ層を含むエピタキシャル材料構造
と；前記ワイド・バンド・ギャップ層上の第１のソース
・コンタクト、前記ワイド・バンド・ギャップ層上の第１のドレイン・
コンタクトであって、前記第１のソース・コンタクト及
び前記第１のドレイン・コンタクトを合金化して前記材
料構造に導入させ、前記低雑音チャネル層と接触させる
ようにしたもの、並びに前記低雑音バッファ層に対する
第１のゲート・コンタクトを含む第１の活性領域と；前
記ワイド・バンド・ギャップ層上の第２のソース・コン
タクト、前記ワイド・バンド・ギャップ層上の第２のドレイン・
コンタクトであって、前記第２のソース・コンタクト及
び前記第２のドレイン・コンタクトを合金化して前記材
料構造に導入させ、前記電力チャネル層と接触させるよ
うにしたもの、並びに前記ワイド・バンド・ギャップ層
に対する第２のゲート・コンタクトを含む第２の活性領
域とを備え；前記第１の活性領域及び前記第２の活性領
域を電気的に互いに絶縁させ、前記集積回路を単一のエ
ピタキシャル成長サイクル中に形成した全てのエピタキ
シャル層により形成して、マイクロ周波で低雑音、高電
力及びスイッチン動作可能にしたことを特徴とする集積
回路。
【請求項２】低雑音及び高電力マイクロ波動作用の集
積回路を製造する方法において、基板にバッファを堆積し、前記バッファ上に低雑音チャネル層を堆積し、前記低雑音チャネル層上に低雑音バッファ層を堆積し、前記低雑音バッファ層上に電力チャネル層を堆積し、前記電力チャネル層上にワイド・バンド・ギャップ層を
堆積し、前記ワイド・バンド・ギャップ層上にキャップ層を堆積
し、前記キャップ層、前記ワイド・バンド・ギャップ層及び
前記電力チャネル層をエッチングすることにより第１の
パターンに第１のトランジスタ構造を形成し、第１の凹
所を形成させて前記前記低雑音バッファ層を露出させ、前記キャップ層をエッチングすることにより第２のパタ
ーンに第２のトランジスタ構造を形成して第２の凹所を
形成させ、前記ワイド・バンド・ギャップ層を露出さ
せ、前記低雑音バッファ層にわずかに伸延する前記第１の凹
所の内側に第３の凹所をエッチングし、前記ワイド・バンド・ギャップ層にわずかに伸延する前
記第２の凹所の内側に第４の凹所をエッチングし、前記第３の凹所に第１のゲート金属化を堆積し、前記第４の凹所に第２のゲート金属化を堆積し、前記第１の凹所の片側の前記キャップ層上に第１のドレ
イン・コンタクトを堆積すると共に、前記第１の凹所の
逆側に第１のソース・コンタクトを堆積し、かつ、前記第２の凹所の片側の前記キャップ層上に第２のドレ
イン・コンタクトを堆積すると共に、前記第２の凹所の
逆側に第２のソース・コンタクトを堆積し；前記ソース
・コンタクト及び前記ドレイン・コンタクトは合金化さ
れ、前記キャップ層、前記ワイド・バンド・ギャップ
層、前記電力チャネル層及び前記低雑音バッファ層を介
して導入して前記低雑音チャネル層及び前記電力チャネ
ル層と接触させていることを特徴とする方法。