JPH07301780A - Ｌｃｄ駆動電圧発生回路 - Google Patents
Ｌｃｄ駆動電圧発生回路Info
- Publication number
- JPH07301780A JPH07301780A JP6117429A JP11742994A JPH07301780A JP H07301780 A JPH07301780 A JP H07301780A JP 6117429 A JP6117429 A JP 6117429A JP 11742994 A JP11742994 A JP 11742994A JP H07301780 A JPH07301780 A JP H07301780A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal line
- circuit
- segment
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 低消費電力を図り、同時にＬＣＤパネルに誤
表示が発生しないようにしたＬＣＤ駆動電圧発生回路を
提供する。 【構成】 抵抗分割により得た電圧を入力して出力する
電圧ホロワ回路を構成する演算増幅器の動作電流を、セ
グメント信号やコモン信号の変化時に増大させる。
表示が発生しないようにしたＬＣＤ駆動電圧発生回路を
提供する。 【構成】 抵抗分割により得た電圧を入力して出力する
電圧ホロワ回路を構成する演算増幅器の動作電流を、セ
グメント信号やコモン信号の変化時に増大させる。
Description
【０００１】
【産業上の利用分野】本発明は、低消費電力型のＬＣＤ
（液晶表示）駆動電圧発生回路にかかり、特にドットマ
トリクス型のＬＣＤパネルのコモン信号線とセグメント
信号線の相互間のＬＣＤ素子（液晶セル）の容量の影響
を防止したＬＣＤ駆動電圧発生回路に関するものであ
る。
（液晶表示）駆動電圧発生回路にかかり、特にドットマ
トリクス型のＬＣＤパネルのコモン信号線とセグメント
信号線の相互間のＬＣＤ素子（液晶セル）の容量の影響
を防止したＬＣＤ駆動電圧発生回路に関するものであ
る。
【０００２】
【従来の技術】従来のドットマトリクス型のＬＣＤパネ
ル１は、図５に等価回路で示すように、例えばｎ本のコ
モン信号（走査信号）線ＣＯＭ１〜ＣＯＭｎ（図５では
４本のみ示す）と、ｍ本のセグメント信号（表示信号）
線ＳＥＧ１〜ＳＥＧｍ（図５では４本のみ示す）を交差
させて、その交差点においてＬＣＤ素子（図示せず）を
挟持し、当該交差点で交差するコモン信号線とセグメン
ト信号線の相互間の電圧をそのＬＣＤ素子の表示閾値電
圧よりも高い電圧に変化させることにより、当該ＬＣＤ
素子を選択的に駆動表示（点灯）させるものである。
ル１は、図５に等価回路で示すように、例えばｎ本のコ
モン信号（走査信号）線ＣＯＭ１〜ＣＯＭｎ（図５では
４本のみ示す）と、ｍ本のセグメント信号（表示信号）
線ＳＥＧ１〜ＳＥＧｍ（図５では４本のみ示す）を交差
させて、その交差点においてＬＣＤ素子（図示せず）を
挟持し、当該交差点で交差するコモン信号線とセグメン
ト信号線の相互間の電圧をそのＬＣＤ素子の表示閾値電
圧よりも高い電圧に変化させることにより、当該ＬＣＤ
素子を選択的に駆動表示（点灯）させるものである。
【０００３】この図５に示すＬＣＤパネル１では、ＣＯ
Ｍ１とＳＥＧ１の交差点、ＣＯＭ２とＳＥＧ２の交差
点、およびＣＯＭ４とＳＥＧ１の交差点の各々のＬＣＤ
素子が駆動表示している（白丸印）状態を示している。
Ｍ１とＳＥＧ１の交差点、ＣＯＭ２とＳＥＧ２の交差
点、およびＣＯＭ４とＳＥＧ１の交差点の各々のＬＣＤ
素子が駆動表示している（白丸印）状態を示している。
【０００４】表示方式は、コモン信号線ＣＯＭ１が駆動
されているタイミング時にセグメント信号線ＳＥＧ１〜
ＳＥＧｍが表示信号に応じて駆動されて当該コモン信号
線ＣＯＭ１の１ライン分の表示が行なわれ、これがその
次以降のコモン信号線ＣＯＭ２〜ＣＯＭｎにおいて繰り
返される時分割表示方式（ダイナミック表示方式）によ
り行なわれる。
されているタイミング時にセグメント信号線ＳＥＧ１〜
ＳＥＧｍが表示信号に応じて駆動されて当該コモン信号
線ＣＯＭ１の１ライン分の表示が行なわれ、これがその
次以降のコモン信号線ＣＯＭ２〜ＣＯＭｎにおいて繰り
返される時分割表示方式（ダイナミック表示方式）によ
り行なわれる。
【０００５】図６は上記図５に示したＬＣＤパネル１を
駆動するコモン信号線ＣＯＭ１、ＣＯＭ２、およびセグ
メント信号線ＳＥＧ１、ＳＥＧ２の駆動電圧のタイムチ
ャートを示す図（なお、この図はコモン信号線が８本の
例であり、表示デューティが１／４の例である。）であ
って、コモン信号線の駆動電圧とセグメント信号線の駆
動電圧の差がある電圧値（閾値）を越えたタイミング時
に、当該コモン信号線とセグメント信号線の交差点のＬ
ＣＤ素子が選択的に駆動表示される。
駆動するコモン信号線ＣＯＭ１、ＣＯＭ２、およびセグ
メント信号線ＳＥＧ１、ＳＥＧ２の駆動電圧のタイムチ
ャートを示す図（なお、この図はコモン信号線が８本の
例であり、表示デューティが１／４の例である。）であ
って、コモン信号線の駆動電圧とセグメント信号線の駆
動電圧の差がある電圧値（閾値）を越えたタイミング時
に、当該コモン信号線とセグメント信号線の交差点のＬ
ＣＤ素子が選択的に駆動表示される。
【０００６】この図６に示す電圧ＶＤＤ、Ｖ１〜Ｖ５
は、図７に示すＬＣＤ駆動電圧発生回路２により供給さ
れる電圧であり、この電圧が表示信号や走査信号により
選択されてセグメント駆動回路、コモン駆動回路から出
力される。この電圧は、電源電圧ＶＤＤと電圧Ｖ５との
間の電圧をブリーダ抵抗Ｒ１〜Ｒ５で分割して得て、こ
れを個別の電圧ホロワ回路３〜６により駆動して出力さ
れる電圧である。
は、図７に示すＬＣＤ駆動電圧発生回路２により供給さ
れる電圧であり、この電圧が表示信号や走査信号により
選択されてセグメント駆動回路、コモン駆動回路から出
力される。この電圧は、電源電圧ＶＤＤと電圧Ｖ５との
間の電圧をブリーダ抵抗Ｒ１〜Ｒ５で分割して得て、こ
れを個別の電圧ホロワ回路３〜６により駆動して出力さ
れる電圧である。
【０００７】このＬＣＤ駆動電圧発生回路２では、ブリ
ーダ抵抗Ｒ１〜Ｒ５に常時電流が流れるので、その抵抗
値を高く設定することで消費電流を抑制している。また
この抵抗Ｒ１〜Ｒ５によりソース又はシンクの電流（供
給電流）の値が変化してしまうことを防止するため、電
圧ホロワ回路３〜６により決まった一定の電流が供給さ
れるようにしている。この電流は、低消費電力を図るた
めに必要最小限としている。
ーダ抵抗Ｒ１〜Ｒ５に常時電流が流れるので、その抵抗
値を高く設定することで消費電流を抑制している。また
この抵抗Ｒ１〜Ｒ５によりソース又はシンクの電流（供
給電流）の値が変化してしまうことを防止するため、電
圧ホロワ回路３〜６により決まった一定の電流が供給さ
れるようにしている。この電流は、低消費電力を図るた
めに必要最小限としている。
【０００８】
【発明が解決しようとする課題】ところが、このように
電圧ホロワ回路の出力電流を小さい値に制限すると、Ｌ
ＣＤパネル１のコモン信号線とセグメント信号線との間
のＬＣＤ素子の容量Ｃｏ（図５参照）の影響を強く受け
て、そのコモン信号線或いはセグメント信号線にノイズ
が乗り、ＬＣＤパネル１のＬＣＤ素子が誤って駆動表示
されてしまう事態が発生する。
電圧ホロワ回路の出力電流を小さい値に制限すると、Ｌ
ＣＤパネル１のコモン信号線とセグメント信号線との間
のＬＣＤ素子の容量Ｃｏ（図５参照）の影響を強く受け
て、そのコモン信号線或いはセグメント信号線にノイズ
が乗り、ＬＣＤパネル１のＬＣＤ素子が誤って駆動表示
されてしまう事態が発生する。
【０００９】例えば、コモン信号線ＣＯＭ１とセグメン
ト信号線ＳＥＧ３とについてみると、電圧ホロワ回路３
〜６により供給される電流が十分な場合には、図８の
（ａ）に示すように、両者の電圧の差分が閾値を越える
ことはなく、その交差点のＬＣＤ素子が駆動されること
はない。
ト信号線ＳＥＧ３とについてみると、電圧ホロワ回路３
〜６により供給される電流が十分な場合には、図８の
（ａ）に示すように、両者の電圧の差分が閾値を越える
ことはなく、その交差点のＬＣＤ素子が駆動されること
はない。
【００１０】しかながら、上記したように電圧ホロワ回
路３〜６の電流容量が必要最小限であるので、コモン信
号線ＣＯＭ１に電圧Ｖ４が出力しているとき、セグメン
ト信号線ＳＥＧ３の電圧が、Ｖ２→ＶＤＤ→Ｖ２と変化
すると、そのコモン信号線ＣＯＭ１とセグメント信号線
ＳＥＧ３との交差点部分におけるＬＣＤ素子の容量Ｃｏ
1 3（図５参照）により、図８の（ｂ）に示すように、コ
モン信号線ＣＯＭ１の電圧Ｖ４に正負のパルスＰ１、Ｐ
２が乗りこれがノイズとなる。しかも負側のパルスＰ２
はセグメント信号線ＳＥＧ３の電圧ＶＤＤとの間の電圧
差を大きくし、これが閾値電圧にまで達すると、この交
差点のＬＣＤ素子が誤って駆動されてしまう。
路３〜６の電流容量が必要最小限であるので、コモン信
号線ＣＯＭ１に電圧Ｖ４が出力しているとき、セグメン
ト信号線ＳＥＧ３の電圧が、Ｖ２→ＶＤＤ→Ｖ２と変化
すると、そのコモン信号線ＣＯＭ１とセグメント信号線
ＳＥＧ３との交差点部分におけるＬＣＤ素子の容量Ｃｏ
1 3（図５参照）により、図８の（ｂ）に示すように、コ
モン信号線ＣＯＭ１の電圧Ｖ４に正負のパルスＰ１、Ｐ
２が乗りこれがノイズとなる。しかも負側のパルスＰ２
はセグメント信号線ＳＥＧ３の電圧ＶＤＤとの間の電圧
差を大きくし、これが閾値電圧にまで達すると、この交
差点のＬＣＤ素子が誤って駆動されてしまう。
【００１１】以上はコモン信号線上にノイズパルスが発
生した場合の例であるが、上記したようなパルスはセグ
メント信号線上にも同様に発生し、ＬＣＤ素子の誤駆動
となり、誤表示を引き起こすことになる。
生した場合の例であるが、上記したようなパルスはセグ
メント信号線上にも同様に発生し、ＬＣＤ素子の誤駆動
となり、誤表示を引き起こすことになる。
【００１２】本発明はこのような点に鑑みてなされたも
のであり、その目的は、低消費電力を図り、同時にＬＣ
Ｄパネルに誤表示が発生しないようにしたＬＣＤ駆動電
圧発生回路を提供することである。
のであり、その目的は、低消費電力を図り、同時にＬＣ
Ｄパネルに誤表示が発生しないようにしたＬＣＤ駆動電
圧発生回路を提供することである。
【００１３】
【課題を解決するための手段】上記目的の達成は、抵抗
分割により発生された複数の電圧を入力する演算増幅器
からなる複数の電圧ホロワ回路を具備し、表示信号を入
力するセグメント駆動回路および走査信号を入力するコ
モン駆動回路に複数種類のＬＣＤ駆動電圧を供給するＬ
ＣＤ駆動電圧発生回路において、上記演算増幅器の動作
電流を、上記表示信号又は上記走査信号が変化するタイ
ミング時に所定期間だけ増大させるようにしたことを特
徴とするＬＣＤ駆動電圧発生回路によって実現される。
分割により発生された複数の電圧を入力する演算増幅器
からなる複数の電圧ホロワ回路を具備し、表示信号を入
力するセグメント駆動回路および走査信号を入力するコ
モン駆動回路に複数種類のＬＣＤ駆動電圧を供給するＬ
ＣＤ駆動電圧発生回路において、上記演算増幅器の動作
電流を、上記表示信号又は上記走査信号が変化するタイ
ミング時に所定期間だけ増大させるようにしたことを特
徴とするＬＣＤ駆動電圧発生回路によって実現される。
【００１４】本発明では、上記演算増幅器の動作電流を
決めるトランジスタに並列に別のトランジスタを接続
し、上記表示信号又は上記走査信号が変化するタイミン
グ時に該別のトランジスタを上記所定期間だけ導通させ
ることができる。
決めるトランジスタに並列に別のトランジスタを接続
し、上記表示信号又は上記走査信号が変化するタイミン
グ時に該別のトランジスタを上記所定期間だけ導通させ
ることができる。
【００１５】
【作用】本発明では、コモン信号線の電圧又はセグメン
ト信号線の電圧が変化する時に、ＬＣＤ駆動電圧発生回
路の出力電流容量が大きくなる。これによって、要求さ
れる電流をコモン信号線やセグメント信号線に供給する
ことができ、ノイズパルスがそこに乗ることが防止でき
る。
ト信号線の電圧が変化する時に、ＬＣＤ駆動電圧発生回
路の出力電流容量が大きくなる。これによって、要求さ
れる電流をコモン信号線やセグメント信号線に供給する
ことができ、ノイズパルスがそこに乗ることが防止でき
る。
【００１６】
【実施例】以下、本発明の一実施例を説明する。図１は
その一実施例のＬＣＤ表示装置の一部の回路を示すブロ
ック図である。１１は１ラインのセグメント分（ＳＥＧ
１〜ＳＥＧｍ）の表示データを蓄積するシフトレジスタ
であって、入力される表示データＤをシフトクロックＣ
ＬＫに同期して順次取り込み蓄積する。１２は上記シフ
トレジスタ１１に蓄積した表示データをロード信号Ｌ
（負パルス）の立上がりエッジによって一時的に保持す
るラッチである。図２にロード信号Ｌとコモン信号ＣＯ
Ｍ１の関係のタイムチャートを示す。１３はこのラッチ
した表示データによりセグメント信号線ＳＥＧ１〜ＳＥ
Ｇｍ駆動するセグメント駆動回路、１４は走査クロック
ＣＬＫ′をシフトするシフトレジスタ、１５はこのシフ
トレジスタ１４の出力によりコモン信号を出力するコモ
ン駆動回路である。
その一実施例のＬＣＤ表示装置の一部の回路を示すブロ
ック図である。１１は１ラインのセグメント分（ＳＥＧ
１〜ＳＥＧｍ）の表示データを蓄積するシフトレジスタ
であって、入力される表示データＤをシフトクロックＣ
ＬＫに同期して順次取り込み蓄積する。１２は上記シフ
トレジスタ１１に蓄積した表示データをロード信号Ｌ
（負パルス）の立上がりエッジによって一時的に保持す
るラッチである。図２にロード信号Ｌとコモン信号ＣＯ
Ｍ１の関係のタイムチャートを示す。１３はこのラッチ
した表示データによりセグメント信号線ＳＥＧ１〜ＳＥ
Ｇｍ駆動するセグメント駆動回路、１４は走査クロック
ＣＬＫ′をシフトするシフトレジスタ、１５はこのシフ
トレジスタ１４の出力によりコモン信号を出力するコモ
ン駆動回路である。
【００１７】１６は本実施例によるＬＣＤ駆動電圧発生
回路であり、図７に示したものと同様に、ブリーダ抵抗
Ｒ１〜Ｒ５により電源電圧ＶＤＤと電圧Ｖ５を分割し、
これを電圧ホロワ回路１７〜２０を介して電圧Ｖ１〜Ｖ
４として出力し、この電圧Ｖ１〜Ｖ４および電圧ＶＤ
Ｄ、Ｖ５をセグメント駆動回路１３とコモン駆動回路１
５に供給しているが、本実施例では、上記したラッチ１
２をラッチするためのロード信号Ｌによって、電圧ホロ
ワ回路１７〜２０を同時に制御し、データがラッチされ
るタイミング時のみ、それら電圧ホロワ回路１７〜２０
の動作電流を一定期間だけ増大させるようにしている。
回路であり、図７に示したものと同様に、ブリーダ抵抗
Ｒ１〜Ｒ５により電源電圧ＶＤＤと電圧Ｖ５を分割し、
これを電圧ホロワ回路１７〜２０を介して電圧Ｖ１〜Ｖ
４として出力し、この電圧Ｖ１〜Ｖ４および電圧ＶＤ
Ｄ、Ｖ５をセグメント駆動回路１３とコモン駆動回路１
５に供給しているが、本実施例では、上記したラッチ１
２をラッチするためのロード信号Ｌによって、電圧ホロ
ワ回路１７〜２０を同時に制御し、データがラッチされ
るタイミング時のみ、それら電圧ホロワ回路１７〜２０
の動作電流を一定期間だけ増大させるようにしている。
【００１８】上記した高電圧Ｖ１、Ｖ２を出力する電圧
ホロワ回路１７と１８には図３に示すＮＭＯＳ入力の演
算増幅器を使用したものが使用され、また低電圧Ｖ３と
Ｖ４を出力する電圧ホロワ回路１９、２０には図４に示
すＰＭＯＳ入力の演算増幅器を使用したものが使用され
る。
ホロワ回路１７と１８には図３に示すＮＭＯＳ入力の演
算増幅器を使用したものが使用され、また低電圧Ｖ３と
Ｖ４を出力する電圧ホロワ回路１９、２０には図４に示
すＰＭＯＳ入力の演算増幅器を使用したものが使用され
る。
【００１９】まず、図３に示す電圧ホロワ回路１７、１
８の基本構成は、差動接続されたＮＭＯＳトランジスタ
Ｑ１、Ｑ２と、その差動回路の動作電流を決めるＮＭＯ
ＳトランジスタＱ３と、その差動回路の能動負荷として
機能するカレントミラー接続のＰＭＯＳトランジスタＱ
４、Ｑ５とからなる演算増幅器である。３１は電圧ＶIN
が入力する入力端子、３２は電圧ＶOUT が出力する出力
端子、３３は高位側電源ＶＤＤの電源端子、３４は低位
側電源Ｖ５の電源端子、３５はバイアス電圧ＶB が印加
するバイアス端子である。そして、出力端子３２がトラ
ンジスタＱ２のゲートと接続されることにより電圧ホロ
ワ構成となっている。
８の基本構成は、差動接続されたＮＭＯＳトランジスタ
Ｑ１、Ｑ２と、その差動回路の動作電流を決めるＮＭＯ
ＳトランジスタＱ３と、その差動回路の能動負荷として
機能するカレントミラー接続のＰＭＯＳトランジスタＱ
４、Ｑ５とからなる演算増幅器である。３１は電圧ＶIN
が入力する入力端子、３２は電圧ＶOUT が出力する出力
端子、３３は高位側電源ＶＤＤの電源端子、３４は低位
側電源Ｖ５の電源端子、３５はバイアス電圧ＶB が印加
するバイアス端子である。そして、出力端子３２がトラ
ンジスタＱ２のゲートと接続されることにより電圧ホロ
ワ構成となっている。
【００２０】本実施例ではこのような電圧ホロワ回路の
トランジスタＱ３に並列にＮＭＯＳトランジスタＱ７を
接続して、そのゲートをインバータ３６を介して制御電
圧Ｖｓが印加する制御端子３７に接続し、この制御端子
３７に上記したラッチ１２を制御するためのロード信号
Ｌを制御電圧Ｖｓとして印加するようにしている。
トランジスタＱ３に並列にＮＭＯＳトランジスタＱ７を
接続して、そのゲートをインバータ３６を介して制御電
圧Ｖｓが印加する制御端子３７に接続し、この制御端子
３７に上記したラッチ１２を制御するためのロード信号
Ｌを制御電圧Ｖｓとして印加するようにしている。
【００２１】一方、図４に示す電圧ホロワ回路１９、２
０の基本構成は、差動接続されたＰＭＯＳトランジスタ
Ｑ８、Ｑ９と、その差動回路の動作電流を決めるＰＭＯ
ＳトランジスタＱ１０と、その差動回路の能動負荷とし
て機能するカレントミラー接続のＮＭＯＳトランジスタ
Ｑ１１、Ｑ１２とからなる演算増幅器である。４１は電
圧ＶINが入力する入力端子、４２は電圧ＶOUT が出力す
る出力端子、４３は高位側電源ＶＤＤの電源端子、４４
は低位側電源Ｖ５の電源端子、４５はバイアス電圧ＶB
が印加する端子である。そして、出力端子４２がトラン
ジスタＱ９のゲートと接続されることにより電圧ホロワ
構成となっている。
０の基本構成は、差動接続されたＰＭＯＳトランジスタ
Ｑ８、Ｑ９と、その差動回路の動作電流を決めるＰＭＯ
ＳトランジスタＱ１０と、その差動回路の能動負荷とし
て機能するカレントミラー接続のＮＭＯＳトランジスタ
Ｑ１１、Ｑ１２とからなる演算増幅器である。４１は電
圧ＶINが入力する入力端子、４２は電圧ＶOUT が出力す
る出力端子、４３は高位側電源ＶＤＤの電源端子、４４
は低位側電源Ｖ５の電源端子、４５はバイアス電圧ＶB
が印加する端子である。そして、出力端子４２がトラン
ジスタＱ９のゲートと接続されることにより電圧ホロワ
構成となっている。
【００２２】本実施例ではこのような電圧ホロワ回路の
トランジスタＱ１０に並列にＰＭＯＳトランジスタＱ１
３を接続して、そのゲートを制御電圧Ｖｓが印加する制
御端子４６に接続し、この制御端子４６に上記したラッ
チ１２を制御するためのロード信号Ｌを制御電圧Ｖｓと
して印加するようにしている。
トランジスタＱ１０に並列にＰＭＯＳトランジスタＱ１
３を接続して、そのゲートを制御電圧Ｖｓが印加する制
御端子４６に接続し、この制御端子４６に上記したラッ
チ１２を制御するためのロード信号Ｌを制御電圧Ｖｓと
して印加するようにしている。
【００２３】以上から、電圧ホロワ回路１７、１８は、
ラッチ１１がデータをラッチするとき同時にロード信号
ＬによってトランジスタＱ７が導通して、そのロード信
号Ｌの印加期間中その内部の差動回路の動作電流を増大
させ、また電圧ホロワ回路１９、２０も同様にロード信
号ＬによってトランジスタＱ１３が導通して、そのロー
ド信号Ｌの印加期間中その内部の差動回路の動作電流を
増大させる。
ラッチ１１がデータをラッチするとき同時にロード信号
ＬによってトランジスタＱ７が導通して、そのロード信
号Ｌの印加期間中その内部の差動回路の動作電流を増大
させ、また電圧ホロワ回路１９、２０も同様にロード信
号ＬによってトランジスタＱ１３が導通して、そのロー
ド信号Ｌの印加期間中その内部の差動回路の動作電流を
増大させる。
【００２４】従って、表示データがロードされるタイミ
ング、つまりセグメント信号線ＳＥＧ１〜ＳＥＧｍの電
圧が切替わり変化するタイミングに合わせて、電圧ホロ
ワ回路１７〜２０の動作電流が大きくなる。このため、
このタイミング時に電圧ホロワ回路１７〜２０が大きな
駆動能力を保持するので、大きな電流を供給することが
でき、コモン信号線とセグメント信号線との間のＬＣＤ
素子の容量の影響によりコモン信号線やセグメント信号
線の電圧が変化することが防止される。
ング、つまりセグメント信号線ＳＥＧ１〜ＳＥＧｍの電
圧が切替わり変化するタイミングに合わせて、電圧ホロ
ワ回路１７〜２０の動作電流が大きくなる。このため、
このタイミング時に電圧ホロワ回路１７〜２０が大きな
駆動能力を保持するので、大きな電流を供給することが
でき、コモン信号線とセグメント信号線との間のＬＣＤ
素子の容量の影響によりコモン信号線やセグメント信号
線の電圧が変化することが防止される。
【００２５】なお、上記実施例では、セグメント信号線
の電圧が切替わり変化するタイミング時にそこに供給す
る電流容量を大きくするようにしたが、同様にコモン信
号線の電圧が変化するタイミングに合わせて、同様にそ
こに供給する電流容量を大きくすれば、より効果的とな
ることは勿論である。
の電圧が切替わり変化するタイミング時にそこに供給す
る電流容量を大きくするようにしたが、同様にコモン信
号線の電圧が変化するタイミングに合わせて、同様にそ
こに供給する電流容量を大きくすれば、より効果的とな
ることは勿論である。
【００２６】
【発明の効果】以上のように、本発明によれば、セグメ
ント信号線やコモン信号線の電圧が変化するタイミング
時に電圧ホロワ回路の動作電流が大きくなるので、通常
状態では低消費電流を満足し、必要時のみ駆動力が増大
してノイズ発生が防止されるという優れた効果を発揮す
る。
ント信号線やコモン信号線の電圧が変化するタイミング
時に電圧ホロワ回路の動作電流が大きくなるので、通常
状態では低消費電流を満足し、必要時のみ駆動力が増大
してノイズ発生が防止されるという優れた効果を発揮す
る。
【図１】 本発明の一実施例のＬＣＤ表示装置の一部の
回路のブロック図である。
回路のブロック図である。
【図２】 コモン信号ＣＯＭ１とロード信号との関係を
示すタイムチャートである。
示すタイムチャートである。
【図３】 電圧ホロワ回路を示す回路図である。
【図４】 別の電圧ホロワ回路を示す回路図である。
【図５】 ドットマトリス型のＬＣＤパネルの等価回路
図である。
図である。
【図６】 セグメント信号とコモン信号のタイムチャー
トである。
トである。
【図７】 従来のＬＣＤ駆動電圧発生回路のブロック図
である。
である。
【図８】 ＬＣＤ素子の誤駆動の説明のためのタイムチ
ャートである。
ャートである。
１：ＬＣＤパネル、２：ＬＣＤ駆動電圧発生回路、３〜
６：電圧ホロワ回路、１１：シフトレジスタ、１２：ラ
ッチ、１３：セグメント駆動回路、１４：シフトレジス
タ、１５：コモン駆動回路、１６：ＬＣＤ駆動電圧発生
回路、１７〜２０：電圧ホロワ回路。
６：電圧ホロワ回路、１１：シフトレジスタ、１２：ラ
ッチ、１３：セグメント駆動回路、１４：シフトレジス
タ、１５：コモン駆動回路、１６：ＬＣＤ駆動電圧発生
回路、１７〜２０：電圧ホロワ回路。
Claims (2)
- 【請求項１】抵抗分割により発生された複数の電圧を入
力する演算増幅器からなる複数の電圧ホロワ回路を具備
し、表示信号を入力するセグメント駆動回路および走査
信号を入力するコモン駆動回路に複数種類のＬＣＤ駆動
電圧を供給するＬＣＤ駆動電圧発生回路において、 上記演算増幅器の動作電流を、上記表示信号又は上記走
査信号が変化するタイミング時に所定期間だけ増大させ
るようにしたことを特徴とするＬＣＤ駆動電圧発生回
路。 - 【請求項２】上記演算増幅器の動作電流を決めるトラン
ジスタに並列に別のトランジスタを接続し、上記表示信
号又は上記走査信号が変化するタイミング時に該別のト
ランジスタを上記所定期間だけ導通させるようにしたこ
とを特徴とする請求項１に記載のＬＣＤ駆動電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117429A JPH07301780A (ja) | 1994-05-09 | 1994-05-09 | Ｌｃｄ駆動電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117429A JPH07301780A (ja) | 1994-05-09 | 1994-05-09 | Ｌｃｄ駆動電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07301780A true JPH07301780A (ja) | 1995-11-14 |
Family
ID=14711431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6117429A Pending JPH07301780A (ja) | 1994-05-09 | 1994-05-09 | Ｌｃｄ駆動電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07301780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166788A (ja) * | 2005-12-14 | 2007-06-28 | Toppan Printing Co Ltd | 昇圧回路 |
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
-
1994
- 1994-05-09 JP JP6117429A patent/JPH07301780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
| JP2007166788A (ja) * | 2005-12-14 | 2007-06-28 | Toppan Printing Co Ltd | 昇圧回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306197B1 (ko) | 인터페이스 회로 및 액정구동회로 | |
| KR100616789B1 (ko) | 표시 장치의 구동 회로 | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| US6724361B1 (en) | Shift register and image display device | |
| KR100468077B1 (ko) | 바이어스 전환 신호를 내부에서 생성할 수 있는 반도체 장치 | |
| JP3588007B2 (ja) | 双方向シフトレジスタ、および、それを用いた画像表示装置 | |
| JP6782614B2 (ja) | 出力回路及び液晶表示装置のデータドライバ | |
| EP1030288B1 (en) | Power generator circuit and liquid crystal display device using the circuit | |
| KR0147249B1 (ko) | 액정구동용 전원회로 | |
| KR100553324B1 (ko) | 시프트 레지스터 및 그것을 사용하는 표시 장치 | |
| US6107857A (en) | Level converting circuit | |
| JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
| JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
| EP1030288A2 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
| KR100673054B1 (ko) | 레벨 시프터 및 그것을 사용하는 표시 장치 | |
| US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
| US5166670A (en) | Column electrode driving circuit for a display apparatus | |
| JPH0946216A (ja) | 半導体装置 | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| US6628274B1 (en) | Display drive device, display device, hand-carry electronic device, and display driving method | |
| EP1150424B1 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| KR19980024952A (ko) | 디스플레이 드라이버 | |
| JPH07301780A (ja) | Ｌｃｄ駆動電圧発生回路 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JP4136167B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030902 |