JPH07297282A - スルーホールの形成方法 - Google Patents

スルーホールの形成方法

Info

Publication number
JPH07297282A
JPH07297282A JP10904294A JP10904294A JPH07297282A JP H07297282 A JPH07297282 A JP H07297282A JP 10904294 A JP10904294 A JP 10904294A JP 10904294 A JP10904294 A JP 10904294A JP H07297282 A JPH07297282 A JP H07297282A
Authority
JP
Japan
Prior art keywords
layer
hole
etching
forming
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10904294A
Other languages
English (en)
Inventor
Shinichi Nakajima
慎一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP10904294A priority Critical patent/JPH07297282A/ja
Publication of JPH07297282A publication Critical patent/JPH07297282A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 異方性エッチングと等方性エッチングとの好
適な組合せによってステップカバレッジの改良を図った
スルーホールの形成方法を提供する。 【構成】 下層絶縁層(1) とその上部に形成された下層
配線層(2) とを上層絶縁層(3) によって覆う工程と、こ
の上層絶縁層(3) をレジスト層(R) で覆ったのち下層配
線層(2) の中央部分の上方のレジスト層(R) にスルーホ
ール(Ra)を形成する工程と、このスルーホール(Ra)が形
成されたレジスト層(R) をマスクとする反応性イオンエ
ッチング(RIE)などの異方性エッチングによって下層配
線層(2) の中央部分の上方の上層絶縁層(3) 内に下層配
線層(2) には達しない深さの開口(3a’) を形成する工
程と、引き続き、スルーホール(Ra)が形成されたレジス
ト層(R) をマスクとするガスエッチングやプラズマエッ
チングなどの等方性の化学的ドライエッチング(CDE) に
よって下層配線層(2) の中央部分の表面まで達するスル
ーホール(3a)を形成する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路の製造
工程の一つである多層配線層間を接続するためのスルー
ホールの形成方法に関するものであり、より具体的に
は、異方性エッチングと等方性エッチングとの好適な組
合せによってステップカバレッジの改良を図ったスルー
ホールの形成方法に関するものである。
【0002】
【従来の技術】半導体集積回路の多層配線層どうしを接
続するためのスルーホールは、下層絶縁層とその上に形
成された下層配線層とを覆う上層絶縁層を貫いて形成さ
れる。このスルーホールの周縁部分が、図2(A)に例
示するように、急峻な階段状になっていると、このスル
ーホール13aの内部と上層絶縁層13上に形成される
上層配線層14にこのスルーホール13aの周縁部にお
いて急峻な段差が生じて断線が生じ易くなる。なお、図
1(A)において、11は下層絶縁層、12はこの下層
絶縁層上に形成された下層配線層である。スルーホール
の形状がその下部ほど内径が狭まるような漏斗状になっ
ていれば、その周縁部分が滑らかになり上述のような断
線を防止するうえで有効である。
【0003】従来、上述したような漏斗状のスルーホー
ルの形成方法の一つとして、図2(B)に示すように、
上層絶縁層13の上部に等方性エッチングによって一旦
なだらかな開口部分を形成したのち、引き続き、その下
部に異方性エッチングによって下層配線層12に達する
階段状の開口を形成するものがある。漏斗状のスルーホ
ールの形成方法の他の一つとして、図2(C)に示すよ
うに、上層絶縁層13の上部にテーパー異方性エッチン
グによってテーパー状のスルーホールを形成するものが
ある。また、コンタクトホールの形成方法として知られ
ているテーパーエッチ法やリフロー法、あるいは特開平
3ー151638号に開示された方法をスルーホールの形成に
適用することも考えられる。
【0004】
【発明が解決しようとする課題】図2の(B)、(C)
に示したスルーホールの形成方法では、異方性エッチン
グが反応性イオンエッチング(RIE)や反応性イオン
ビーム・エッチング(RIB)によって行われため、オ
ーバーエッチングによって金属を主体とする下層配線層
が損傷を受けるという問題がある。特開平 3ー151638号
に開示されたようなコンタクトホールの形成方法をスル
ーホールの形成に適用する場合にも、同様に、異方性エ
ッチングのオバーエッチングによって下層配線層が損傷
を受けるという問題がある。テーパーエッチ法やリフロ
ー法を適用する場合にも寸法の制御が容易でないなどの
問題がある。
【0005】
【課題を解決するための手段】本発明のスルーホールの
形成方法は、一実施例として図1に示すように、下層絶
縁層(1) とその上部に形成された下層配線層(2) とを上
層絶縁層(3) によって覆う工程と、この上層絶縁層(3)
をレジスト層(R) で覆ったのち下層配線層(2)の中央部
分の上方のレジスト層(R) にスルーホール(Ra)を形成す
る工程と、このスルーホール(Ra)が形成されたレジスト
層(R) をマスクとする反応性イオンエッチング(RIE)な
どの異方性エッチングによって下層配線層(2) の中央部
分の上方の上層絶縁層(3) 内に下層配線層(2) には達し
ない深さの開口( 3a’) を形成する工程と、引き続き、
スルーホール(Ra)が形成されたレジスト層(R) をマスク
とするガスエッチングやプラズマエッチングなどの等方
性の化学的ドライエッチングによって下層配線層(2) の
中央部分の表面まで達するスルーホール(3a)を形成する
工程とを含んでいる。
【0006】
【作用】スルーホールを形成するための最終的なエッチ
ング工程が、ガスエッチングやプラズマエッチングなど
の化学的なドライエッチングによって行われるため、オ
バーエッチングが生じても、下層配線層が損傷すること
がない。また、この化学的ドライエッチングは等方的で
あるため、滑らかな曲線状の漏斗形状のスルーホールが
作成でき、ステップカバレッジが改良される。さらに、
前半の等方性エッチングによってある程度掘り下げられ
た開口の先端部分と円周面とから後半の等方性な化学的
ドライエッチングが開始されるため、スルーホールの底
部が下層配線層に達する前に上層絶縁層が等方性のエッ
チングによって全部あるいは相当程度除去されてしまう
という問題も生じない。
【0007】
【実施例】図1は、本発明の一実施例のスルーホールの
形成工程を含む半導体集積回路の製造プロセスを断面図
によって示す図である。本実施例の方法に従ってスルー
ホールを形成しようとする半導体集積回路の製造プロセ
スは、図1(A)に示すように、PSG などを素材とする
下層絶縁層1の上にAlーSiーCuなどの金属を主成分とす
る下層配線層2が形成された段階まで終了しているもの
とする。次に、図1(B)に示すように、まず、CVD 法
によってプラズマSiO 層などの絶縁層が上層絶縁層とし
て堆積されることにより、下層絶縁層1とその上部に形
成された下層配線層2とが上層絶縁層3によって覆われ
る。引き続き、この上層絶縁層3がポジ型のレジスト層
Rで覆われたのち、周知のフォトリソグラフィー手法に
基づき下層配線層2の中央部分の上方のレジスト層Rに
スルーホールRa が形成される。
【0008】次に、図1(C)に示すように、スルーホ
ールRa が形成されたレジスト層Rをマスクとして反応
性イオンエッチング(RIE)や、反応性イオンビーム・エ
ッチング(RIB) などによる異方性エッチングが行われ
る。この結果、下層配線層2の中央部分の上方の上層絶
縁層3内に下層配線層2には達しない深さの開口3a’
が形成される。続いて、図1(D)に示すように、スル
ーホールRa が形成されたレジスト層Rをマスクとして
等方性ドライエッチングが行われ、下層配線層2の中央
部分の表面まで達するスルーホール3aが形成される。
このような等方性の化学的ドライエッチングは、熱化学
反応の原理に基づくガスエッチングや、プラズマ励起化
学反応の原理に基づくプラズマ・エッチングなどによっ
て実現される。
【0009】上記等方性の化学的ドライエッチングで
は、オーバエッチングが生じても金属を主成分とする下
層配線層2は殆ど損傷を受けない。また、このエッチン
グによって開口3a’から等方的に上層配線層3の素材
であるプラズマSiO などの除去が進行するため、滑らか
な曲線状の漏斗形状のスルーホール3a が形成される。
さらに、前半の等方性エッチングによってある程度掘り
下げられた開口の先端部分と円周面とから後半の等方性
な化学的ドライエッチングが開始されるため、スルーホ
ールの底部が下層配線層に達する前に上層絶縁層が等方
性のエッチングによって全部除去されてしまうという問
題も生じない。
【0010】次に、レジスト層Rを薬品で融解すること
によって除去したのち、スルーホール3a内とその周辺
の上層絶縁層3上にALーSiーCuなどの金属を主成分とす
る上層配線層4が形成される。スルーホール3aが滑ら
かな曲線状の漏斗形状を呈しているため、上層配線層4
の段差も滑らかとなり、断線が生じ難くなる。
【0011】
【発明の効果】以上詳細に説明したように、本発明によ
ればスルーホール形成の最終段階が化学的なドライエッ
チングによって行われるため、オバーエッチングが生じ
ても、下層配線層が損傷することがない。また、この化
学的ドライエッチングは等方的であるため、滑らかな曲
線状の漏斗形状のスルーホールが作成でき、ステップカ
バレッジが改良される。
【0012】さらに、後半の等方性な化学的ドライエッ
チングが前半の等方性エッチングによってある程度掘り
下げられた開口の先端部分と円周面とから開始されるた
め、スルーホールの底部が下層配線層に達する前に上層
絶縁層が等方性のエッチングによって全部除去されてし
まうという問題も有効に回避される。
【0013】また、異方性エッチングと等方性エッチン
グの時間比率を制御することによりスルーホールの形状
を制御できるという利点もある。
【図面の簡単な説明】
【図1】図1は、本発明の一実施例のスルーホールの形
成工程を含む半導体集積回路の製造プロセスを断面図に
よって示す図である。
【図2】従来のスルーホールの形成方法を説明するため
の断面図である。
【符号の説明】
1 下層絶縁層 2 下層配線層 3 上層絶縁層 3a’開口 3a スルーホール 4 上層配線層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路の多層配線層間を接続す
    るためのスルーホールの形成方法において、 下層絶縁層とその上部に形成された下層配線層とを上層
    絶縁層によって覆う工程と、 前記上層絶縁層をレジスト層で覆ったのち前記下層配線
    層の中央部分の上方のレジスト層にスルーホールを形成
    する工程と、 このスルーホールが形成されたレジスト層をマスクとす
    る異方性エッチングによって前記下層配線層の中央部分
    の上方の前記上層絶縁層内に前記下層配線層には達しな
    い深さの開口を形成する工程と、 前記スルーホールが形成されたレジスト層をマスクとす
    る等方性の化学的ドライエッチング(CDE) によって前記
    下層配線層の中央部分の表面まで達するスルーホールを
    形成する工程とを含むことを特徴とするスルーホールの
    形成方法。
  2. 【請求項2】 請求項1において、 前記異方性エッチングは反応性イオンエッチング(RIE)
    であることを特徴とするスルーホールの形成方法。
  3. 【請求項3】 請求項1又は2において、 前記等方性の化学的ドライエッチングは、プラズマ励起
    化学反応に基づくプラズマエッチングであることを特徴
    とするスルーホールの形成方法。
  4. 【請求項4】 請求項1又は2において、 前記等方性の化学的ドライエッチングは、熱化学反応に
    基づくガスエッチングであることを特徴とするスルーホ
    ールの形成方法。
  5. 【請求項5】 請求項1乃至4のそれぞれにおいて、 前記異方性エッチングと等方性エッチングの時間比率の
    変更によって前記スルーホールの形状が変更されること
    を特徴とするスルーホールの形成方法。
JP10904294A 1994-04-25 1994-04-25 スルーホールの形成方法 Pending JPH07297282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10904294A JPH07297282A (ja) 1994-04-25 1994-04-25 スルーホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10904294A JPH07297282A (ja) 1994-04-25 1994-04-25 スルーホールの形成方法

Publications (1)

Publication Number Publication Date
JPH07297282A true JPH07297282A (ja) 1995-11-10

Family

ID=14500138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10904294A Pending JPH07297282A (ja) 1994-04-25 1994-04-25 スルーホールの形成方法

Country Status (1)

Country Link
JP (1) JPH07297282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459849B2 (en) 2000-09-18 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459849B2 (en) 2000-09-18 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US7514868B2 (en) 2000-09-18 2009-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US8044588B2 (en) 2000-09-18 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP2012181538A (ja) * 2000-09-18 2012-09-20 Semiconductor Energy Lab Co Ltd 発光装置
US8421352B2 (en) 2000-09-18 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2014090442A (ja) * 2000-09-18 2014-05-15 Semiconductor Energy Lab Co Ltd 携帯電話、及び電子機器
US9263503B2 (en) 2000-09-18 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device

Similar Documents

Publication Publication Date Title
US5726100A (en) Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
JPH01151245A (ja) 半導体装置における溝分離の手段と方法
KR970018088A (ko) 반도체 구조와 이를 제조하기 위한 개선된 방법
JPS60208838A (ja) ポリイミドの傾斜エツチング法
JPH0685415B2 (ja) 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体
US6313026B1 (en) Microelectronic contacts and methods for producing same
US5933756A (en) Fabrication process of a semiconductor device having a multilayered interconnection structure
US6025276A (en) Semiconductor processing methods of forming substrate features, including contact openings
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
JPH07297282A (ja) スルーホールの形成方法
US4705596A (en) Simultaneous plasma sculpturing and dual tapered aperture etch
US7259087B2 (en) Semiconductor devices having a via hole and methods for forming a via hole in a semiconductor device
JPH05299397A (ja) 金属プラグの形成方法
JP2004266082A (ja) 半導体装置の製造方法及び半導体装置
JPH02125427A (ja) コンタクト孔形成法
JPH08330251A (ja) 半導体装置の製造方法
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2701239B2 (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPS58143535A (ja) 半導体装置の製造方法
JPH05259294A (ja) 配線形成法
JPH0831930A (ja) 半導体装置の製造方法
JPH08293552A (ja) プラグの形成方法
JP2002203898A (ja) 半導体装置の製造方法