JPH07297198A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07297198A
JPH07297198A JP6088499A JP8849994A JPH07297198A JP H07297198 A JPH07297198 A JP H07297198A JP 6088499 A JP6088499 A JP 6088499A JP 8849994 A JP8849994 A JP 8849994A JP H07297198 A JPH07297198 A JP H07297198A
Authority
JP
Japan
Prior art keywords
film
oxide film
resist
aluminum layer
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6088499A
Other languages
Japanese (ja)
Inventor
Yukihiro Takao
幸弘 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6088499A priority Critical patent/JPH07297198A/en
Publication of JPH07297198A publication Critical patent/JPH07297198A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an aluminum wiring layer in a correct size by a method wherein a resist pattern containing a light absorbent is used as a mask, an oxide film under it is etched and removed, the resist film pattern and the oxide film which has been patterned are used as a mask and an aluminum layer under it is etched and removed. CONSTITUTION:An oxide film 12 is formed on an aluminum layer 11, a resist film 13 containing a light absorbent is formed on the oxide film 12, a desired region in the resist film 13 containing the light absorbent is exposed and developed, and a resist pattern 13A is formed. Then, by making use of the resist pattern 13A as a mask, the oxide film 12 is etched and removed so as to be patterned. In addition, by making use of the resist pattern 13A and the patterned oxide film 12 as a mask, the aluminum layer 11 is etched and removed so as to be patterned, and a wiring layer 11A is formed. Thereby, the transfer of a pattern defect due to halation is hardly generated in the oxide film 12 as a substratum film for the pattern 13A.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、高微細化が進んだ半導体装置
に用いられる配線の形成方法の改善に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to an improvement of a method of forming a wiring used in a semiconductor device which has been highly miniaturized.

【0002】[0002]

【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図8,図9を参照しながら説明する。ま
ず、図8に示すように、Si基板(1)上にLOCOS
(Local Oxidation ofSilicon)法で素子分離用の選択
酸化膜(2)を形成したのちに、ポリシリコン層を選択
酸化膜(2)上に選択形成してポリシリコンゲート
(3)を形成し、その上に層間絶縁膜となるBPSG
〔Boro-Phoso Silicate Glass 〕膜(4)を形成したの
ちに、全面にアルミニウム層(5)を形成する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described below with reference to FIGS. First, as shown in FIG. 8, LOCOS is formed on the Si substrate (1).
After forming a selective oxide film (2) for element isolation by (Local Oxidation of Silicon) method, a polysilicon layer is selectively formed on the selective oxide film (2) to form a polysilicon gate (3). BPSG to be an interlayer insulating film on
After forming the [Boro-Phoso Silicate Glass] film (4), an aluminum layer (5) is formed on the entire surface.

【0003】次に、全面にレジストを塗布してレジスト
膜(6)を形成し、フォトマスク(7)をマスクにし
て、レジスト膜(6)を露光する。次いで、レジスト膜
(6)を現像して露光領域を除去し、図9に示すように
レジストパターン(6A)を形成する。その後、レジス
トパターン(6A)をマスクにしてアルミニウム層
(5)をエッチング・除去してパターニングすることに
より、アルミニウムからなる配線層を形成していた。
Next, a resist is applied to the entire surface to form a resist film (6), and the resist film (6) is exposed using the photomask (7) as a mask. Next, the resist film (6) is developed to remove the exposed area, and a resist pattern (6A) is formed as shown in FIG. After that, the aluminum layer (5) was etched and removed by using the resist pattern (6A) as a mask and patterned to form a wiring layer made of aluminum.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、以下に示すような問題が生じる。す
なわち、レジスト膜(6)を露光する際に、アルミニウ
ム層(5)には選択酸化膜(2),ポリシリコンゲート
(3)が形成されていることによる段差が生じる。この
段差は微細化とともに相対的に大きくなる。
However, the above-mentioned conventional method has the following problems. That is, when the resist film (6) is exposed, a step is formed in the aluminum layer (5) due to the selective oxide film (2) and the polysilicon gate (3) being formed. This step difference becomes relatively large with miniaturization.

【0005】そこで、この段差により、レジストパター
ン(6A)を形成する際の露光工程において、図8に示
すようにアルミニウム層(5)表面での露光光の乱反射
により(この現象を以下でハレーションと称する)、レ
ジスト膜(6)内での露光状態が不均一になってしまう
ために、図9に示すように、レジストパターン(6A)
の形状がエッチングマスクとしての所望の形状が得られ
ないほど不均一になってしまう。
Therefore, due to this step, in the exposure step for forming the resist pattern (6A), the diffused reflection of the exposure light on the surface of the aluminum layer (5) as shown in FIG. Since the exposure state in the resist film (6) becomes non-uniform, as shown in FIG. 9, the resist pattern (6A)
The shape becomes uneven so that a desired shape as an etching mask cannot be obtained.

【0006】従って、このような不均一な形状のレジス
トパターン(6A)をマスクにしてアルミニウム層
(5)をエッチングすることにより、この不均一なパタ
ーンがアルミニウム層(5)上に転写されるため、正し
い寸法のアルミニウム配線層が得られないという問題、
あるいは場合により断線又はそれに近い状態に至るとい
うアルミニウム配線の信頼性上の大きな問題を生じてい
た。
Therefore, by etching the aluminum layer (5) using the resist pattern (6A) having such a non-uniform shape as a mask, the non-uniform pattern is transferred onto the aluminum layer (5). , The problem that the correct size aluminum wiring layer cannot be obtained,
Alternatively, depending on the case, there is a great problem in reliability of the aluminum wiring that the wire is broken or a state close to it.

【0007】そこでハレーションに対して、吸光剤入り
のレジストを用いて露光するなどの対策を講じていた
が、下地段差の大きさによっては、それだけではまだ不
十分であって、ハレーションの悪影響を完全に抑止する
ことはできなかった。また、TiN 膜やアモルファスシリ
コン膜などの反射抑止膜をアルミニウム層上に形成して
ハレーションの影響を抑止する対策もなされていたが、
これを実施するには、膜付け用のスパッタ装置が必要に
なるなど、特別な設備を要するので、実施が容易でない
という事情があった。
Therefore, countermeasures such as exposure using a resist containing a light absorber have been taken against halation, but this is still insufficient depending on the size of the step difference in the base, and the adverse effects of halation are completely eliminated. Could not be deterred. In addition, measures were taken to suppress the effect of halation by forming a reflection prevention film such as a TiN film or amorphous silicon film on the aluminum layer.
In order to carry out this, special equipment such as a sputtering apparatus for film deposition is required, and thus there is a situation that it is not easy to carry out.

【0008】[0008]

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図1〜図5に示すように、基体
(10A)上に選択酸化膜(10B),配線層(10
C)を順次形成したのちに、その上に層間絶縁膜(10
D),アルミニウム層(11)を順次形成する工程と、
前記アルミニウム層(11)の上に酸化膜(12)を形
成したのちに、該酸化膜(12)上に吸光剤包含レジス
ト膜(13)を形成する工程と、前記吸光剤包含レジス
ト膜(13)の所望の領域を露光したのちに、現像して
レジストパターン(13A)を形成し、該レジストパタ
ーン(13A)をマスクにして前記酸化膜(12)をエ
ッチング・除去してパターニングする工程と、前記レジ
ストパターン(13A)及び前記パターニングされた酸
化膜(12A)をマスクにして、前記アルミニウム層
(11)をエッチング・除去して、配線層(11A)を
形成する工程とを有することにより、アルミニウム膜な
どの高反射膜の段差によるハレーションの悪影響を抑止
しつつ、既存の設備を利用して容易に所望の形状の配線
層を形成することが可能となる半導体装置の製造方法を
提供するものである。
The present invention has been made in view of the above-mentioned conventional drawbacks, and as shown in FIGS. 1 to 5, a selective oxide film (10B), a wiring layer ( 10
C) is sequentially formed, and then an interlayer insulating film (10
D), a step of sequentially forming an aluminum layer (11),
Forming an oxide film (12) on the aluminum layer (11) and then forming a light absorber containing resist film (13) on the oxide film (12); and the light absorber containing resist film (13). After exposing a desired region of (1) to form a resist pattern (13A) by development, and patterning by etching / removing the oxide film (12) using the resist pattern (13A) as a mask; A step of forming a wiring layer (11A) by etching and removing the aluminum layer (11) using the resist pattern (13A) and the patterned oxide film (12A) as a mask. It is possible to easily form a wiring layer of a desired shape by using existing equipment while suppressing the adverse effect of halation due to the step difference of a highly reflective film such as a film. There is provided a method of manufacturing a semiconductor device comprising a capacity.

【0009】[0009]

【作 用】本発明に係る半導体装置の製造方法によれ
ば、図1〜図5に示すように、アルミニウム層(11)
の上に酸化膜(12)を形成したのちに、酸化膜(1
2)上に吸光剤包含レジスト膜(13)を形成し、吸光
剤包含レジスト膜(13)の所望の領域を露光.現像し
てレジストパターン(13A)を形成したのちに、レジ
ストパターン(13A)をマスクにして酸化膜(12)
をエッチング・除去してパターニングし、レジストパタ
ーン(13A)及びパターニングされた酸化膜(12
A)をマスクにして、アルミニウム層(11)をエッチ
ング・除去してパターニングすることで配線層(11
A)を形成している。
[Operation] According to the method for manufacturing a semiconductor device of the present invention, as shown in FIGS.
After forming the oxide film (12) on the
2) A resist film containing a light absorber (13) is formed thereon, and a desired region of the resist film containing a light absorber (13) is exposed. After development to form a resist pattern (13A), the resist pattern (13A) is used as a mask to form an oxide film (12)
Is patterned by etching and removing the resist pattern (13A) and the patterned oxide film (12).
A) is used as a mask to etch and remove the aluminum layer (11) for patterning to form the wiring layer (11).
A) is formed.

【0010】このため、吸光剤包含レジスト膜(13)
の露光工程の際のハレーションによってレジストパター
ンの形状がたとえ不均一になっても、その際に吸光剤包
含レジスト膜(13)の最下層は、ハレーションによる
露光上の悪影響を殆ど受けないので、その後酸化膜(1
2)をパターニングする際のエッチングの際に、レジス
トパターン(13A)の下地膜の酸化膜(12)にはハ
レーションによるパターン不良の転写は殆どなされな
い。
Therefore, the light-absorbing agent-containing resist film (13)
Even if the shape of the resist pattern becomes non-uniform due to halation during the exposure step, the bottom layer of the light-absorbing agent-containing resist film (13) is hardly affected by the halation during the exposure. Oxide film (1
During etching when patterning 2), pattern defects due to halation are hardly transferred to the oxide film (12) of the base film of the resist pattern (13A).

【0011】これにより、たとえレジストパターン(1
3A)がハレーションの影響で不均一な形状をしていて
も、少なくともパターニングされた酸化膜(12A)に
はその不均一な形状のパターンが転写されず、正しい寸
法のパターンが転写されることになる。従って、レジス
トパターン(13A)とパターニングされた酸化膜(1
2A)との2層の膜を、アルミニウム層(11)をエッ
チングする際のマスクとすることにより、少なくともア
ルミニウム層(11)にはハレーションの影響による不
良パターンが転写されなくなり、良好な形状で、かつ加
工寸法精度が高い配線層(11A)を形成することが可
能になる。
As a result, even if the resist pattern (1
Even if 3A) has a non-uniform shape due to the effect of halation, the pattern having the non-uniform shape is not transferred to at least the patterned oxide film (12A), and a pattern having a correct size is transferred. Become. Therefore, the resist pattern (13A) and the patterned oxide film (1
By using the two-layer film of 2A) as a mask when etching the aluminum layer (11), a defective pattern due to the effect of halation is not transferred to at least the aluminum layer (11), and a good shape is obtained. Moreover, it becomes possible to form the wiring layer (11A) with high processing dimension accuracy.

【0012】また、TiN 膜やアモルファスシリコン膜な
どの反射抑止膜をアルミニウム層上に形成する対策のよ
うに、膜付け用のスパッタ装置などの特別の設備を要せ
ずに上述の効果を収めることができるので、既存の設備
で容易に実施できるという利点もある。また、本発明に
係る半導体装置の製造方法において、アルミニウム層
(11)の上に、表面での反射率を低減するような膜厚
の酸化膜(12)を形成したのちに、酸化膜(12)上
に吸光剤包含レジスト膜(13)を形成しているので、
吸光剤包含レジスト膜(13)の下地膜の反射率が低減
されて、ハレーションによる吸光剤包含レジスト膜(1
3)の露光上の悪影響を多少なりとも低減することがで
きるので、良好な形状で、かつ加工寸法精度が高い配線
層を形成することがより一層確実になる。
[0012] Further, like the measures for forming the antireflection film such as the TiN film and the amorphous silicon film on the aluminum layer, the above effect can be obtained without requiring special equipment such as a sputtering device for film deposition. Therefore, there is also an advantage that it can be easily implemented with existing equipment. Further, in the method for manufacturing a semiconductor device according to the present invention, after forming an oxide film (12) having a film thickness which reduces the reflectance on the surface on the aluminum layer (11), the oxide film (12) is formed. ). Since the resist film containing a light absorber (13) is formed on
The reflectance of the base film of the resist film containing a light absorber (13) is reduced, and the resist film containing a light absorber (1) by halation is reduced.
Since the adverse effect on exposure of 3) can be reduced to some extent, it becomes even more reliable to form a wiring layer having a good shape and high processing dimensional accuracy.

【0013】[0013]

【実施例】以下で、本発明の実施例に係る半導体装置の
製造方法について図面を参照しながら説明する。まず、
図1に示すように、Si基板(10A)上にLOCOS法
で素子分離用の選択酸化膜(10B)を形成したのち
に、その上にポリシリコン層を形成し、パターニングし
てポリシリコンゲート(10C)を形成し、その上に層
間絶縁膜となるBPSG膜(10D)を形成したのち
に、全面に膜厚7000Å程度のアルミニウム層(1
1)をスパッタ法で形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. First,
As shown in FIG. 1, after a selective oxide film (10B) for element isolation is formed on a Si substrate (10A) by a LOCOS method, a polysilicon layer is formed thereon and patterned to form a polysilicon gate ( 10C), and a BPSG film (10D) to be an interlayer insulating film is formed thereon, and then an aluminum layer (1
1) is formed by the sputtering method.

【0014】次に、温度400℃,圧力2.2 Torr 、
HF(High Frequency)パワー1kW,LF(Low Freq
uency )パワー0kWの条件下で、流量200cc/mi
n のSiH4、流量3150cc/min のN2 、流量600
0cc/min のN2 Oガスを反応ガスとして用いて、ア
ルミニウム層(11)の上に膜厚2000〜3000
Å、好ましくは膜厚2900Åの酸化膜(12)をプラ
ズマCVD法によって形成し、全面に1μm程度吸光剤
を包含するフォトレジストを塗布して吸光剤包含レジス
ト膜(13)を形成する。
Next, the temperature is 400 ° C., the pressure is 2.2 Torr,
HF (High Frequency) power 1kW, LF (Low Freq
uency) Flow rate 200cc / mi under the condition of power 0kW
n SiH4, flow rate 3150 cc / min N2, flow rate 600
A film thickness of 2000 to 3000 is formed on the aluminum layer (11) by using 0 cc / min of N 2 O gas as a reaction gas.
Å, preferably an oxide film (12) with a film thickness of 2900Å is formed by the plasma CVD method, and a photoresist containing a light absorbing agent is applied to the entire surface to form a light absorbing agent containing resist film (13) with a thickness of about 1 μm.

【0015】次いで、図2に示すように、フォトマスク
(14)をマスクにして、波長λ=356nmのi線を
用いて吸光剤包含レジスト膜(13)の所望の領域を露
光する。次に、吸光剤包含レジスト膜(13)を現像
し、その露光領域を除去して、図3に示すようにレジス
トパターン(13A)を形成する。
Then, as shown in FIG. 2, the photomask (14) is used as a mask to expose a desired region of the light-absorbing agent-containing resist film (13) using i-line having a wavelength λ = 356 nm. Next, the light-absorbing agent-containing resist film (13) is developed, and the exposed region is removed to form a resist pattern (13A) as shown in FIG.

【0016】その後、図4に示すように、レジストパタ
ーン(13A)をマスクにして、流量75SCCMのCHF
3 ガス、流量25SCCMのO2 ガスを用いて、RFパワー
800W、圧力70mTorr の条件下で酸化膜(12)を
エッチング・除去してパターニングする。上記の露光工
程において、吸光剤包含レジスト膜(13)の露光工程
の際のハレーションによってレジストパターン(13
A)の形状が不良になっても、その際に吸光剤包含レジ
スト膜(13)の最下層は、ハレーションによる露光上
の悪影響をほとんど受けないので、その後酸化膜(1
2)をパターニングする際のエッチングの際に、下地膜
の酸化膜(12)にはハレーションによる不良なパター
ンの転写がなされない。
Then, as shown in FIG. 4, CHF with a flow rate of 75 SCCM is used by using the resist pattern (13A) as a mask.
The oxide film (12) is patterned by etching and removing the oxide film (12) under the conditions of RF power of 800 W and pressure of 70 mTorr using O 2 gas with 3 gas and a flow rate of 25 SCCM. In the above exposure step, the resist pattern (13) is formed by halation during the exposure step of the light absorber containing resist film (13).
Even if the shape of A) becomes defective, the lowermost layer of the light-absorbing agent-containing resist film (13) is hardly affected by halation during exposure at that time.
During etching for patterning 2), a defective pattern is not transferred to the oxide film (12) of the base film due to halation.

【0017】次いで、上記の露光工程を経てパターニン
グされた酸化膜(12A)とレジストパターン(13
A)とをマスクにして、流量180SCCMのSiCl4 ガス、
流量23SCCMのCl2 ガス、流量20SCCMのHeガスを用い
て、RFパワー1.3kW、圧力15Paの条件下でアル
ミニウム層(11)をエッチング・除去してパターニン
グすることにより、図5に示すような配線層(11A)
を形成する。
Next, the oxide film (12A) and the resist pattern (13) which have been patterned through the above-mentioned exposure process.
With A) as a mask, flow rate 180SCCM of SiCl4 gas,
Wiring as shown in FIG. 5 is obtained by etching and removing the aluminum layer (11) under the conditions of RF power of 1.3 kW and pressure of 15 Pa using Cl 2 gas with a flow rate of 23 SCCM and He gas with a flow rate of 20 SCCM. Layer (11A)
To form.

【0018】上述のエッチング工程において、上述のよ
うに下地膜の酸化膜(12)にはハレーションによる不
良パターンの転写がほとんどなされないこと、及びアル
ミニウムのエッチングの際の酸化膜:レジストのエッチ
ングレート比は約1:3〜4と、酸化膜がレジストより
削られにくいことにより、この2層膜をマスクにしたア
ルミニウム層(11)のエッチングの際には少なくとも
アルミニウム層(11)には不良パターンが転写されな
くなり、加工寸法精度が高いパターンを有する配線層
(11A)を形成することが可能になる。
In the above etching process, as described above, the defective pattern is hardly transferred to the oxide film (12) of the base film by the halation, and the oxide film: resist etching rate ratio at the time of aluminum etching. Is about 1: 3 to 4 and the oxide film is less likely to be scraped than the resist. Therefore, at the time of etching the aluminum layer (11) using the two-layer film as a mask, at least the defective pattern is present in the aluminum layer (11). It is possible to form the wiring layer (11A) having a pattern that is not transferred and has high processing dimension accuracy.

【0019】また、本実施例の方法では、TiN 膜やアモ
ルファスシリコン膜などの反射抑止膜をアルミニウム層
上に形成してハレーションを抑止する対策のように、膜
付け用のスパッタ装置など、特別の設備を要することな
く上述の効果を収めることができるので、既存の設備で
容易に実施することができるという利点もある。さら
に、本実施例に係る半導体装置の製造方法において、ア
ルミニウム層(11)の上に膜厚2900Åの酸化膜
(12)を形成しているので、この表面でのi線の反射
率が、膜厚=0Åの状態における92%から、84%程
度にまで低減されている。
Further, in the method of the present embodiment, a special anti-reflection film such as a sputtering apparatus for film formation is used as a measure for forming an antireflection film such as a TiN film or an amorphous silicon film on an aluminum layer to suppress halation. Since the above effects can be contained without requiring equipment, there is also an advantage that it can be easily implemented with existing equipment. Furthermore, in the method for manufacturing a semiconductor device according to the present embodiment, since the oxide film (12) having a film thickness of 2900Å is formed on the aluminum layer (11), the reflectance of i-line on this surface is The thickness is reduced from 92% in the case of thickness = 0Å to about 84%.

【0020】図6,図7に、この事実の根拠となる、吸
光剤包含レジスト膜(13)の下地膜である酸化膜(1
2)表面での反射率と、酸化膜(12)の膜厚との関係
を示すコンピュータ・シミュレーション結果の例を示し
た。ここでは、露光光はi線(λ=356nm),g線
(λ=435nm)をそれぞれ用いている。図6に示す
ように、g線を用いた露光では、酸化膜(12)がない
(膜厚=0)場合には、約92%程度と、かなり高かっ
た反射率が、酸化膜(12)の膜厚を例えば2200Å
や、3600Å程度にすることにより、約84%程度に
まで低減することができることが示されている。
6 and 7, the oxide film (1) which is the base film of the light absorbing agent-containing resist film (13), which is the basis of this fact, is shown in FIG.
2) An example of the computer simulation result showing the relationship between the reflectance on the surface and the film thickness of the oxide film (12) is shown. Here, the exposure light uses the i-line (λ = 356 nm) and the g-line (λ = 435 nm), respectively. As shown in FIG. 6, in the exposure using the g-line, when the oxide film (12) was not present (film thickness = 0), the reflectance was considerably high, about 92%. Film thickness is, for example, 2200Å
It has been shown that it can be reduced to about 84% by setting it to about 3600Å.

【0021】また、i線を用いた露光では、酸化膜(1
2)がない(膜厚=0)場合には、同様に92%程度で
あった反射率が、酸化膜(12)の膜厚を1700Åや
2900Å程度にすることにより、約84%程度にまで
低減することができることが示されている。以上のシミ
ュレーション結果により、吸光剤包含レジスト膜(1
3)の下地膜の酸化膜(12)の膜厚を、例えば、露光
光がi線のときは膜厚を2200Å又は3600Åに
し、露光光がg線のときは膜厚を1700Å又は290
0Åにして露光を行うことにより、その表面での反射率
を、膜厚が0Åのときの92%から84%まで低減する
ことが可能となることが示された。
In the exposure using i-line, the oxide film (1
When there is no 2) (film thickness = 0), the reflectance was similarly about 92%, but by adjusting the thickness of the oxide film (12) to about 1700Å or 2900Å, it reaches about 84%. It has been shown that it can be reduced. From the above simulation results, the light-absorbing agent-containing resist film (1
The film thickness of the oxide film (12) of the underlayer of 3) is, for example, 2200Å or 3600Å when the exposure light is the i-line and 1700Å or 290 when the exposure light is the g-line.
It was shown that by performing exposure at 0Å, the reflectance on the surface can be reduced from 92% when the film thickness is 0Å to 84%.

【0022】以上のようにして、酸化膜(12)の膜厚
を調整することで表面での反射率を低減してハレーショ
ンによる吸光剤包含レジスト膜(13)の露光上の悪影
響を低減することができるので、良好な形状で、かつ加
工寸法精度が高い配線層を形成することがより一層確実
になる。なお、上述のコンピュータ・シミュレーション
の方法について簡単に説明しておく。この方法では酸化
膜(12)、アルミニウム層(11)などの屈折率、吸
収係数及び膜厚が考慮されており、以下に掲げる文献に
詳しく記載されたシミュレーション・モデルに基づいて
いる。
As described above, by adjusting the film thickness of the oxide film (12), the reflectance on the surface is reduced and the adverse effect of halation on the light-absorbing agent-containing resist film (13) on exposure is reduced. Therefore, it becomes even more reliable to form a wiring layer having a good shape and high processing dimensional accuracy. The above computer simulation method will be briefly described. In this method, the refractive index, the absorption coefficient and the film thickness of the oxide film (12), the aluminum layer (11) and the like are taken into consideration, and it is based on the simulation model described in detail in the following documents.

【0023】P.H.Berning 著:“Theory and calculati
on of Optical Thin Films”,Physics of Thin Films,
Vol-1,George Hass ed.,New York;Academic Press(196
3) pp.69 〜121 :また、本実施例では吸光剤包含レジ
スト膜(13)の露光光としてi線を用いているが、本
発明はそれに限らず、酸化膜(12)の膜厚を例えば2
200Åや、3600Å程度にし、g線を用いて露光し
た場合にも同様の効果を奏し、あるいはエキシマレーザ
などを用いて露光したとしても適当な膜厚を選択するこ
とにより、同様の効果を奏する。
By PH Berning: “Theory and calculati
on of Optical Thin Films ”, Physics of Thin Films,
Vol-1, George Hass ed., New York; Academic Press (196
3) pp.69-121: Further, in this embodiment, the i-line is used as the exposure light of the light-absorbing agent-containing resist film (13), but the present invention is not limited to this, and the film thickness of the oxide film (12) can be changed. Eg 2
The same effect can be obtained when the exposure is performed using g-line with a thickness of about 200 Å or 3600 Å, or even when the exposure is performed using an excimer laser or the like, the same effect can be obtained by selecting an appropriate film thickness.

【0024】[0024]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、アルミニウム層(11)の
上に酸化膜(12)を形成したのちに、該酸化膜(1
2)上に吸光剤包含レジスト膜(13)を形成し、吸光
剤包含レジスト膜(13)の所望の領域を露光・現像し
てレジストパターン(13A)を形成したのちに、レジ
ストパターン(13A)をマスクにして酸化膜(12)
をエッチング・除去してパターニングし、レジストパタ
ーン(13A)及びパターニングされた酸化膜(12
A)をマスクにして、アルミニウム層(11)をエッチ
ング・除去してパターニングすることにより配線層(1
1A)を形成しているので、少なくともパターニングさ
れた酸化膜(12A)にはその不均一な形状のパターン
が転写されず、正しい寸法のパターンが転写されること
になる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, after the oxide film (12) is formed on the aluminum layer (11), the oxide film (1) is formed.
2) A resist film containing a light absorber (13) is formed on the resist film, and a desired region of the resist film containing a light absorber (13) is exposed and developed to form a resist pattern (13A), and then a resist pattern (13A). Oxide film (12)
Is patterned by etching and removing the resist pattern (13A) and the patterned oxide film (12).
The aluminum layer (11) is etched and removed using A) as a mask to pattern the aluminum layer (11).
Since 1A) is formed, the pattern having the non-uniform shape is not transferred to at least the patterned oxide film (12A), and the pattern having the correct size is transferred.

【0025】これにより、レジストパターン(13A)
とパターニングされた酸化膜(12A)との2層の膜の
下地膜であるアルミニウム層(11)にはハレーション
の影響による不良パターンが転写されなくなり、加工寸
法精度が高い配線層(11A)を形成することが可能に
なる。また、TiN 膜やアモルファスシリコン膜などの反
射抑止膜をアルミニウム層上に形成する対策のように、
膜付け用のスパッタ装置などの特別の設備を要せずに上
述の効果を収めることができるので、既存の設備で実施
することが容易にできるという利点もある。
As a result, the resist pattern (13A)
A defective pattern due to the effect of halation is not transferred to the aluminum layer (11), which is the base film of the two-layer film including the patterned oxide film (12A) and the wiring layer (11A) with high processing dimension accuracy is formed. It becomes possible to do. Also, as a measure to form an antireflection film such as TiN film or amorphous silicon film on the aluminum layer,
Since the above effects can be contained without requiring special equipment such as a sputtering apparatus for film deposition, there is also an advantage that it can be easily carried out with existing equipment.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置の製造方法を
説明する第1の断面図である。
FIG. 1 is a first cross-sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the invention.

【図2】本発明の実施例に係る半導体装置の製造方法を
説明する第2の断面図である。
FIG. 2 is a second cross-sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図3】本発明の実施例に係る半導体装置の製造方法を
説明する第3の断面図である。
FIG. 3 is a third cross-sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図4】本発明の実施例に係る半導体装置の製造方法を
説明する第4の断面図である。
FIG. 4 is a fourth sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図5】本発明の実施例に係る半導体装置の製造方法を
説明する第5の断面図である。
FIG. 5 is a fifth cross-sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図6】本発明の作用効果を説明するコンピュータ・シ
ミュレーションの結果を示す第1のグラフである。
FIG. 6 is a first graph showing the results of a computer simulation for explaining the function and effect of the present invention.

【図7】本発明の作用効果を説明するコンピュータ・シ
ミュレーションの結果を示す第2のグラフである。
FIG. 7 is a second graph showing the result of a computer simulation for explaining the effect of the present invention.

【図8】従来例に係る半導体装置の製造方法を説明する
第1の断面図である。
FIG. 8 is a first cross-sectional view illustrating the method for manufacturing the semiconductor device according to the conventional example.

【図9】従来例に係る半導体装置の製造方法を説明する
第2の断面図である。
FIG. 9 is a second cross-sectional view illustrating the method for manufacturing the semiconductor device according to the conventional example.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基体(10A)上に選択酸化膜(10
B),配線層(10C)を順次形成したのちに、その上
に層間絶縁膜(10D),アルミニウム層(11)を順
次形成する工程と、 前記アルミニウム層(11)の上に酸化膜(12)を形
成したのちに、該酸化膜(12)上に吸光剤包含レジス
ト膜(13)を形成する工程と、 前記吸光剤包含レジスト膜(13)の所望の領域を露光
したのちに、現像してレジストパターン(13A)を形
成し、該レジストパターン(13A)をマスクにして前
記酸化膜(12)をエッチング・除去してパターニング
する工程と、 前記レジストパターン(13A)及び前記パターニング
された酸化膜(12A)をマスクにして、前記アルミニ
ウム層(11)をエッチング・除去して、配線層(11
A)を形成する工程とを有することを特徴とする半導体
装置の製造方法。
1. A selective oxide film (10) on a substrate (10A).
B), a wiring layer (10C) are sequentially formed, and then an interlayer insulating film (10D) and an aluminum layer (11) are sequentially formed thereon, and an oxide film (12) is formed on the aluminum layer (11). ) Is formed, and then a resist film containing a light-absorbing agent (13) is formed on the oxide film (12), and a desired region of the resist film containing a light-absorbing agent (13) is exposed and then developed. Forming a resist pattern (13A) using the resist pattern (13A) as a mask and etching and removing the oxide film (12) to perform patterning; and the resist pattern (13A) and the patterned oxide film. The aluminum layer (11) is etched and removed using (12A) as a mask to form a wiring layer (11
A) is formed, and the manufacturing method of the semiconductor device characterized by the above-mentioned.
【請求項2】 基体(10A)上に選択酸化膜(10
B),配線層(10C)を順次形成したのちに、その上
に層間絶縁膜(10D),アルミニウム層(11)を順
次形成する工程と、 前記アルミニウム層(11)の上に表面での反射率を低
減するような膜厚の酸化膜(12)を形成したのちに、
該酸化膜(12)上に吸光剤包含レジスト膜(13)を
形成する工程と、 前記吸光剤包含レジスト膜(13)の所望の領域を露光
したのちに、現像してレジストパターン(13A)を形
成し、該レジストパターン(13A)をマスクにして前
記酸化膜(12)をエッチング・除去してパターニング
する工程と、 前記レジストパターン(13A)及び前記パターニング
された酸化膜(12A)をマスクにして、前記アルミニ
ウム層(11)をエッチング・除去して、配線層(11
A)を形成する工程とを有することを特徴とする半導体
装置の製造方法。
2. A selective oxide film (10) on a substrate (10A).
B), a wiring layer (10C) is sequentially formed, and then an interlayer insulating film (10D) and an aluminum layer (11) are sequentially formed thereon, and reflection on the surface of the aluminum layer (11) is performed. After forming the oxide film (12) having a film thickness that reduces the
A step of forming a light absorbing agent-containing resist film (13) on the oxide film (12); and after exposing a desired region of the light absorbing agent-containing resist film (13), development is performed to form a resist pattern (13A). Forming and patterning by etching / removing the oxide film (12) using the resist pattern (13A) as a mask; and using the resist pattern (13A) and the patterned oxide film (12A) as a mask The aluminum layer (11) is etched and removed to form a wiring layer (11
A) is formed, and the manufacturing method of the semiconductor device characterized by the above-mentioned.
JP6088499A 1994-04-26 1994-04-26 Manufacture of semiconductor device Pending JPH07297198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6088499A JPH07297198A (en) 1994-04-26 1994-04-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6088499A JPH07297198A (en) 1994-04-26 1994-04-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07297198A true JPH07297198A (en) 1995-11-10

Family

ID=13944521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6088499A Pending JPH07297198A (en) 1994-04-26 1994-04-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07297198A (en)

Similar Documents

Publication Publication Date Title
JP3315345B2 (en) Method for manufacturing semiconductor device
US6136679A (en) Gate micro-patterning process
JP4420592B2 (en) Method for forming fine pattern of semiconductor element
US5986344A (en) Anti-reflective coating layer for semiconductor device
US4758305A (en) Contact etch method
US5750316A (en) Manufacture of semiconductor device using a-c anti-reflection coating
JP3003657B2 (en) Method for manufacturing semiconductor device
JP3284687B2 (en) Manufacturing method of wiring pattern
KR100550640B1 (en) A forming method of pattern using ArF photolithography
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
JPH11204392A (en) Manufacture of semiconductor device using antireflection film
KR100219550B1 (en) Anti-reflective coating layer and pattern forming method using the same
US6420095B1 (en) Manufacture of semiconductor device using A-C anti-reflection coating
JP2674589B2 (en) Method of forming resist pattern
KR20030040030A (en) Method for fabrication of semiconductor device
JPH07297198A (en) Manufacture of semiconductor device
JP3339156B2 (en) Method for manufacturing fine pattern and method for manufacturing semiconductor device
JPH05234965A (en) Formation of contact hole
JPH06224118A (en) Microscopic pattern forming method
JPH07297199A (en) Manufacture of semiconductor device
JP2000040739A (en) Manufacture of semiconductor device
KR20030049116A (en) A fabricating method of semiconductor device using ArF photolithography
JPH08236506A (en) Manufacture of semiconductor device
KR100440776B1 (en) A fabricating method of semiconductor device using ArF photolithography
JPH07273010A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Effective date: 20040726

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Effective date: 20040910

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080924

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080924

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090924

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090924

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100924

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110924

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130924

LAPS Cancellation because of no payment of annual fees