JPH07295506A - Driving method for plasma display panel - Google Patents
Driving method for plasma display panelInfo
- Publication number
- JPH07295506A JPH07295506A JP6089277A JP8927794A JPH07295506A JP H07295506 A JPH07295506 A JP H07295506A JP 6089277 A JP6089277 A JP 6089277A JP 8927794 A JP8927794 A JP 8927794A JP H07295506 A JPH07295506 A JP H07295506A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- discharge
- period
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、近年進展が著しいパー
ソナルコンピュータやオフィスワークステーション、な
いしは将来の発展が期待されている壁掛テレビ等に用い
られる、いわゆるドットマトリックスタイプのメモリ型
ACプラズマディスプレイパネルの駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called dot matrix type memory type AC plasma display panel used in personal computers and office workstations, which have made remarkable progress in recent years, and wall-mounted televisions, which are expected to develop in the future. It relates to a driving method.
【0002】[0002]
【従来の技術】従来のAC型プラズマディスプレイパネ
ルの一般的な動作原理が共立出版社刊「プラズマディス
プレイ」1983.11発行の20〜39頁に記載され
ている。プラズマディスプレイの構造を示した図8を参
照すると、同図(a)は平面図、同図(b)は同図
(a)のx−x’における断面図である。このプラズマ
ディスプレイパネルは、ガラスよりなる第1絶縁基板1
1、同じくガラスよりなる第2絶縁基板12、透明な維
持電極13a、透明な走査電極13b、透明な維持電極
13aや透明な走査電極13bに十分な電流を供給する
ための金属電極13c,列電極14、HeまたはXe等
の放電ガスが充填される放電ガス空間15、放電ガス空
間を確保するとともに画素を区切る隔壁16、放電ガス
の放電により発生する紫外線を可視光に変換する蛍光体
17、維持電極13aおよび走査電極13bを覆う絶縁
層18a、列電極14を覆う絶縁層18b,および絶縁
層18aを放電より保護するMgO等よりなる保護層1
9で構成される。2. Description of the Related Art The general operation principle of a conventional AC type plasma display panel is described on pages 20 to 39 of "Plasma Display" published by Kyoritsu Shuppan 1983.11. Referring to FIG. 8 showing the structure of the plasma display, FIG. 8A is a plan view and FIG. 8B is a sectional view taken along line xx ′ of FIG. This plasma display panel has a first insulating substrate 1 made of glass.
1. Second insulating substrate 12 also made of glass, transparent sustain electrode 13a, transparent scan electrode 13b, metal electrode 13c for supplying sufficient current to transparent sustain electrode 13a and transparent scan electrode 13b, column electrode 14, a discharge gas space 15 filled with a discharge gas such as He or Xe, a partition 16 that secures the discharge gas space and divides pixels, a phosphor 17 that converts ultraviolet rays generated by discharge of the discharge gas into visible light, An insulating layer 18a covering the electrodes 13a and the scanning electrodes 13b, an insulating layer 18b covering the column electrodes 14, and a protective layer 1 made of MgO or the like for protecting the insulating layer 18a from discharge.
It is composed of 9.
【0003】なお、図8(a)において、縦・横の隔壁
で囲まれた区画が画素20となり、走査電極Si (i=
1,2,…,m)と列電極Dj (j=1,2,…,n)
の交点の画素をaijで示す。図8(b)の蛍光体17を
画素毎に3色に塗り分ければ、カラー表示のプラズマデ
ィスプレイが得られる。ディスプレイの表示方向は、図
8(b)の上面あるいは下面のどちらでも可能である
が、この例の場合は下面の方が好ましい。In FIG. 8A, a section surrounded by vertical and horizontal partition walls becomes a pixel 20, and a scanning electrode S i (i =
1, 2, ..., M) and column electrodes D j (j = 1, 2, ..., N)
The pixel at the intersection of is indicated by a ij . A color plasma display can be obtained by applying the phosphor 17 of FIG. 8B to each pixel in three colors. The display direction of the display can be either the upper surface or the lower surface in FIG. 8B, but in this example, the lower surface is preferable.
【0004】このようなプラズマディスプレイパネルの
駆動方法の一例は特開平4−195188号公報に記載
されている。同公報記載の構成図を本発明の構成に対応
させて図示するとともに、プラズマディスプレイパネル
の電極配置のみに着目した図9を参照すると、プラズマ
ディスプレイパネル10、第1絶縁基盤11と第2絶縁
基板12を張り合わせた内部に放電ガスを封入し気密に
シールするシール部21、維持電極13a(C1 ,
C2 ,…,Cm )、走査電極13b(S1 ,S2 ,…,
Sm )、列電極14(D1 ,D2 ,…,Dn-1 ,Dn )
を有する。An example of a method of driving such a plasma display panel is described in Japanese Patent Laid-Open No. 4-195188. Referring to FIG. 9 showing only the electrode arrangement of the plasma display panel while showing the configuration diagram of the publication corresponding to the configuration of the present invention, the plasma display panel 10, the first insulating substrate 11 and the second insulating substrate are shown. A seal portion 21 for sealing a discharge gas in the inside where 12 are bonded and hermetically sealing, a sustain electrode 13a (C 1 ,
C 2, ..., C m) , scan electrodes 13b (S 1, S 2, ...,
S m ), the column electrodes 14 (D 1 , D 2 , ..., D n-1 , D n ).
Have.
【0005】つぎに、この様なプラズマディスプレイパ
ネルを用いて、階調表示を行う場合を考える。走査と維
持を分離したサブフィールド方式の説明用の図を示した
図10を参照すると、横軸は時間であり、縦軸は走査電
極を表しており、1フィールドをk個のサブフィールド
(図10の場合はSF1〜SF8の8個のサブフィール
ド)に分割し、それぞれのサブフィールドにおける各画
素の発光回数を2n で重みづけて、輝度階調を次のよう
に表現する。Next, a case where gradation display is performed using such a plasma display panel will be considered. Referring to FIG. 10 which is a diagram for explaining the subfield method in which the scan and the sustain are separated, the horizontal axis represents time, the vertical axis represents the scan electrode, and one field represents k subfields (see FIG. In the case of 10, it is divided into eight subfields SF1 to SF8), the number of times of light emission of each pixel in each subfield is weighted by 2 n , and the luminance gradation is expressed as follows.
【0006】 [0006]
【0007】an は1または0の値をとる変数である。
図10はk=8の場合を示しており、28 =256階調
の表現ができる。k=1であれば、1フィールド=1サ
ブフィールドであり、2階調(オンかオフ)の表示がで
きる。A n is a variable that takes a value of 1 or 0.
FIG. 10 shows the case of k = 8, and can express 2 8 = 256 gradations. If k = 1, one field = 1 subfield, and display of two gradations (on or off) can be performed.
【0008】図11は、図8および図9に示したプラズ
マディスプレイパネルの、1つのサブフィールドにおけ
る駆動電圧波形および発光波形の一例を示す図である。FIG. 11 is a diagram showing an example of drive voltage waveforms and light emission waveforms in one subfield of the plasma display panel shown in FIGS. 8 and 9.
【0009】波形(A)は維持電極13aのC1 ,
C2 ,…,Cm に印加する電圧波形、波形(B)は走査
電極13bのS1 に印加する電圧波形、波形(C)は走
査電極13bのS2 に印加する電圧波形、波形(D)は
走査電極13bのSm に印加する電圧波形、波形(E)
は列電極14のD1 に印加する電圧波形、波形(F)は
列電極14のD2 に印加する電圧波形、波形(G)は画
素20のa11の発光波形をそれぞれ示している。The waveform (A) is C 1 of the sustain electrode 13a,
C 2, ..., the voltage waveform applied to C m, waveform (B) is the voltage waveform applied to the S 1 scan electrode 13b, the waveform (C) is the voltage waveform applied to the S 2 scan electrodes 13b, waveform (D ) Is a voltage waveform applied to S m of the scan electrode 13b, waveform (E)
Shows a voltage waveform applied to D 1 of the column electrode 14, a waveform (F) shows a voltage waveform applied to D 2 of the column electrode 14, and a waveform (G) shows an emission waveform of a 11 of the pixel 20.
【0010】波形(E)および(F)の斜線を有するパ
ルスは、書き込みすべきデータの有無に従ってパルスの
有無が決定されていることを示す。データ電圧波形とし
て、図11では画素a11、a22にデータを書き込む場合
を示している。3行目以降の画素については、データの
有無により表示が行われることを示している。すなわ
ち、波形(E)の走査電極S1 の走査パルス33に対応
して書き込まれるデータパルスは波形(E)の1番目の
パルスa11を示し、波形(C)の走査電極S2 の走査パ
ルス33に対応して書き込まれるデータパルスは波形
(F)の2番目(1番目は空白)のパルスa22を示して
いる。波形(A)の維持電極13aのC1 ,C2 ,…,
Cm には、維持パルス31と予備放電パルス36を印加
する。また、波形(B)〜(D)の走査電極13bのS
1 ,S2 ,…,Sm には、これらの電極に共通した維持
パルス32、消去パルス35、および予備放電消去パル
ス37のほかに、各走査電極に独立したタイミングで走
査パルス33を線順次に供給する。各列電極Dj (j=
1,2,…,n)には、発光データがある場合は、デー
タパルス34を走査パルス33に同期して供給する。The pulse having the slanted lines of the waveforms (E) and (F) indicates that the presence or absence of the pulse is determined according to the presence or absence of the data to be written. As a data voltage waveform, FIG. 11 shows a case where data is written in the pixels a 11 and a 22 . The pixels on the third and subsequent rows are displayed depending on the presence or absence of data. That is, the data pulse written corresponding to the scan pulse 33 of the scan electrode S 1 of the waveform (E) shows the first pulse a 11 of the waveform (E), and the scan pulse of the scan electrode S 2 of the waveform (C). The data pulse written corresponding to 33 indicates the second (first is blank) pulse a 22 of the waveform (F). C 1 , C 2 , ..., Of the sustain electrode 13a of the waveform (A)
The sustain pulse 31 and the preliminary discharge pulse 36 are applied to C m . In addition, S of the scanning electrodes 13b having waveforms (B) to (D) is
1 , S 2 , ..., S m , in addition to the sustain pulse 32, the erase pulse 35, and the preliminary discharge erase pulse 37 common to these electrodes, a scan pulse 33 is line-sequentially provided at an independent timing for each scan electrode. Supply to. Each column electrode D j (j =
1, 2, ..., N), if there is light emission data, the data pulse 34 is supplied in synchronization with the scanning pulse 33.
【0011】再び図8、図9に示した構成のプラズマデ
ィスプレイパネルを併せて参照すると、まず消去パルス
35によって、直前のサブフィールドで発光していた画
素20を消去する。つぎに、予備放電パルス36によ
り、全ての画素20を1度強制的に放電させ、さらに予
備放電消去パルス37で予備放電を消す。これにより、
つぎに供給する走査パルスでの書き込み放電を起こり易
くしている。Referring again to the plasma display panel having the structure shown in FIGS. 8 and 9, first, the erase pulse 35 erases the pixel 20 which was emitting light in the immediately preceding subfield. Next, the preliminary discharge pulse 36 forcibly discharges all the pixels 20 once, and the preliminary discharge erase pulse 37 extinguishes the preliminary discharge. This allows
The writing discharge is facilitated in the next scanning pulse supplied.
【0012】予備放電36を消去後、走査電極S1 〜S
m と列電極D1 およびD2 の間に同じタイミングで走査
パルス33とデータパルス34を供給して書き込み放電
を行わせると、その後は隣あう維持電極13aと走査電
極13bの間で、維持パルス31と維持パルス32とに
より維持放電が持続される。このような機能はメモリー
機能と呼ばれる。維持放電の回数により、各サブフィー
ルドの発光輝度が制御される。After erasing the preliminary discharge 36, the scan electrodes S 1 to S 1
When the scan pulse 33 and the data pulse 34 are supplied at the same timing between m and the column electrodes D 1 and D 2 to perform the write discharge, the sustain pulse is then generated between the adjacent sustain electrode 13a and scan electrode 13b. The sustain discharge is sustained by 31 and the sustain pulse 32. Such a function is called a memory function. The emission brightness of each subfield is controlled by the number of sustain discharges.
【0013】つぎに、プラズマディスプレイパヌルの異
なる駆動法の他の例が特開平4−42289号公報に記
載されている。同公報記載の駆動方法に基づき、サブフ
ィールドの構成を示した図12を参照すると、書き込み
放電のタイミング(太斜線)とともに、維持放電の消去
タイミング(細斜線)も走査されている。また、予備放
電は1フィールドに1回としている。走査電極S1 〜S
m に対応して1フィールド期間が区間T1 〜T6 および
予備放電区間に分割され、各区間のうち32L,16
L,8L,4L,2LおよびLが発光時間を、それ以外
の空白区間が非発光時間を示している。Next, another example of a driving method for different plasma display panel nulls is described in Japanese Patent Laid-Open No. 4-42289. Referring to FIG. 12 showing the configuration of subfields based on the driving method described in the publication, the timing of writing discharge (thick diagonal line) and the timing of erasing sustain discharge (thin diagonal line) are also scanned. In addition, the preliminary discharge is performed once per field. Scan electrodes S 1 to S
One field period is divided into sections T 1 to T 6 and a preliminary discharge section corresponding to m , and 32 L and 16 of each section are divided.
L, 8L, 4L, 2L and L indicate the light emission time, and the other blank sections indicate the non-light emission time.
【0014】この図12に対応する1つのサブフィール
ドの駆動波形を図13に示す。図11に示した駆動波形
と異なり、維持パルスが継続的に印加されている。ま
た、1つの維持パルス周期の中に3つの走査パルスが印
加され、これと同期してデータパルスが印加される。デ
ータパルスは維持パルスや消去パルスと重ならないよう
にしている。消去パルスは、この3つの走査パルスに対
応して3つの走査電極に同時に印加され、これを一組と
して走査されている。FIG. 13 shows a drive waveform of one subfield corresponding to FIG. Unlike the drive waveform shown in FIG. 11, the sustain pulse is continuously applied. Further, three scan pulses are applied in one sustain pulse cycle, and data pulses are applied in synchronization with this. The data pulse does not overlap the sustain pulse and the erase pulse. The erase pulse is simultaneously applied to three scan electrodes corresponding to the three scan pulses, and the scan pulse is scanned as a set.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、従来の
駆動方法ではデータパルス電圧を十分に高くしないと、
書き込み放電が確実に起こらないことがあった。しか
し、データ電圧を高くすると、データの書き込みに必要
な電力消費が増大するという問題がある。即ち、データ
パルスを供給される列電極と列電極、あるいは列電極と
走査電極、列電極と維持電極間にはそれぞれ静電容量が
あり、これらの静電容量をCとする。電圧がVのデータ
パルスを列電極に供給すると、これらの静電容量Cの充
放電が起こる。この充放電により、列電極には電流が流
れ、電力が消費される。この電力はCV2 の大きさにな
るので、データパルス電圧が高くなると電力消費が急速
に増大する。However, in the conventional driving method, unless the data pulse voltage is sufficiently high,
Writing discharge did not occur reliably in some cases. However, when the data voltage is increased, there is a problem that power consumption required for writing data increases. That is, there is a capacitance between the column electrode and the column electrode to which the data pulse is supplied, or between the column electrode and the scan electrode, and between the column electrode and the sustain electrode, and these capacitances are C. When a data pulse of voltage V is supplied to the column electrodes, charging / discharging of these capacitances C occurs. Due to this charging / discharging, a current flows through the column electrodes and power is consumed. Since this power is as large as CV 2, the power consumption rapidly increases as the data pulse voltage increases.
【0016】なお、書き込み放電を確実に起こすには、
走査パルス電圧を高めることも考えられる。しかし、走
査パルス電圧は、維持パルス電圧に対してむやみに高め
ると誤放電を起こすことがある。また、走査パルス電圧
を発生する駆動回路の動作電圧の制約から、走査パルス
電圧を高めることができる上限がある。In order to surely cause the writing discharge,
It is also conceivable to increase the scan pulse voltage. However, if the scan pulse voltage is increased excessively with respect to the sustain pulse voltage, erroneous discharge may occur. Further, there is an upper limit to increase the scan pulse voltage due to the restriction of the operating voltage of the drive circuit that generates the scan pulse voltage.
【0017】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、書き込み放電が確実に起こる高い値に
データパルス電圧を設定しても、電力消費を低くできる
プラズマディスプレイパネルの駆動方法を実現すること
にある。The object of the present invention was made in view of the above-mentioned drawbacks, and a driving method of a plasma display panel which can reduce power consumption even if a data pulse voltage is set to a high value where writing discharge is surely performed. It is to be realized.
【0018】[0018]
【課題を解決するための手段】本発明のプラズマディス
プレイパネルの駆動方法は、少なくとも、平行する複数
の列電極と、これら列電極と直交し平行する複数の走査
電極と、これらの電極のマトリックスの各点に配設され
るセルとを有するACメモリ型のプラズマディスプレイ
パネルを駆動する場合、アドレス時に前記セルを書き込
みパルスにより放電させ、前記各セルの放電を維持パル
スにより維持し、前記放電を消去パルスにより消滅させ
るプラズマディスプレイパネルの駆動方法において、少
なくとも2個以上の連続するデータパルスが、これらの
データパルスと同極性のデータベースパルスにそれぞれ
共通に重畳されるとともに、前記列電極と前記走査電極
との間の電圧差が、書き込み放電における前記列電極と
前記走査電極との間の放電開始電圧以下となるように、
前記データベースパルスの電圧を設定することを特徴と
する。According to a method of driving a plasma display panel of the present invention, at least a plurality of parallel column electrodes, a plurality of scanning electrodes orthogonal to and parallel to the column electrodes, and a matrix of these electrodes are provided. When driving an AC memory type plasma display panel having cells arranged at respective points, at the time of address, the cells are discharged by a write pulse, the discharge of each cell is maintained by a sustain pulse, and the discharge is erased. In a method of driving a plasma display panel, which is extinguished by pulses, at least two or more continuous data pulses are commonly superimposed on database pulses having the same polarity as these data pulses, and the column electrodes and the scan electrodes are Between the column electrodes and the scan electrodes in the write discharge. Discharge start voltage to be equal to or less than,
The voltage of the database pulse is set.
【0019】また、1フィールドをn(nは1以上の整
数)以上のサブフィールドに分割し、これら各サブフィ
ールドで1面の情報を書き込みかつ表示を行なう場合
に、前記データベースパルスが最長でも1サブフィール
ドの期間内に設定され、前記1サブフィールドの期間内
に前記データバースパルスが停止して前記列電極が所定
の基準電圧の電位に復帰する期間を有し、かつこの期間
内に前記消去パルス、前記予備放電パルスまたは予備放
電消去パルスの少なくともひとつが含まれることを特徴
とすることもできる。When one field is divided into n (n is an integer of 1 or more) or more sub-fields and the information of one surface is written and displayed in each of these sub-fields, the database pulse is 1 at the longest. The erase operation is set within a subfield period, the data burst pulse is stopped within the one subfield period, and the column electrode returns to the potential of a predetermined reference voltage, and the erase operation is performed within this period. A pulse, at least one of the preliminary discharge pulse and the preliminary discharge erase pulse may be included.
【0020】さらに、前記データベースパルスが、前記
消去パルスおよび前記維持パルスの供給タイミング以外
のタイミングで供給されることを特徴とすることもでき
る。Further, the database pulse may be supplied at a timing other than the timing of supplying the erase pulse and the sustain pulse.
【0021】さらにまた、前記データベースパルスの最
長期間が、前記1サブフィールの期間内であって前記維
持電極および前記走査電極に前記維持パルスが供給され
続ける期間までを含むことを特徴とすることもできる。Furthermore, the longest period of the database pulse includes a period within the period of one sub-field and until the sustain pulse is continuously supplied to the sustain electrodes and the scan electrodes. it can.
【0022】[0022]
【実施例】本発明のプラズマディスプレイパネルの駆動
方法は、その原理図を示した図2(a)および(b)を
参照すると、複数のデータパルス4に共通に、データベ
ースパルス8を供給するようにした。このようにすると
データパルスの電圧は従来より低くて済むので、データ
の書き込みによる充放電の電力を小さくできる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS. 2A and 2B showing the principle of the plasma display panel driving method of the present invention, a database pulse 8 is commonly supplied to a plurality of data pulses 4. I chose In this case, the voltage of the data pulse can be lower than that of the conventional one, so that the charge / discharge power for writing data can be reduced.
【0023】この時、データベースパルスのロウレベル
からハイレベルへの立ち上がりとハイレベルからロウレ
ベルへの立ち下がりでは、やはり充放電の電力を有する
が、図2(a)および(b)から判るとおり、データベ
ースパルス8は複数のデータパルス4にわたって共通に
なっているから、データベースパルスの立ち上がりや立
ち下がりの回数はデータパルスの立ち上がりや立ち下が
りの回数に比較してはるかに少ない。従って、静電容量
Cの充放電にかかる電力を減らすことができる。At this time, the rising and falling of the database pulse from the low level to the high level and the falling of the high level to the low level still have charge and discharge power, but as can be seen from FIGS. 2A and 2B, the database is Since the pulse 8 is common to the plurality of data pulses 4, the number of rising and falling of the database pulse is much smaller than the number of rising and falling of the data pulse. Therefore, the electric power required for charging and discharging the capacitance C can be reduced.
【0024】データベースパルスの電圧の設定を示した
図3を参照すると、データベースパルス8は電圧VD1よ
りも低く設定すればよい。この時、データパルス4の電
圧は、従来例におけるデータパルス電圧と比較して、デ
ータベースパルス電圧の分だけ低い電圧に設定できるこ
とが判る。Referring to FIG. 3 showing the setting of the voltage of the database pulse, the database pulse 8 may be set lower than the voltage V D1 . At this time, it can be seen that the voltage of the data pulse 4 can be set to a voltage lower than the data pulse voltage in the conventional example by the amount of the database pulse voltage.
【0025】なお、前述した従来例の図8(b)から判
るように列電極14は蛍光体17および絶縁層18bに
おおわれていて、交流で動作するので、データベースパ
ルス8はときどき列電極14の基準電圧(多くの場合は
接地レベル)に戻してやる期間が必要である。この期間
には、蛍光体17の表面に、放電で生じたイオンや電子
が付着して、走査の準備ができることが必要である。こ
のために、この期間には面放電側で放電を生じる消去パ
ルス、予備放電パルス、または予備放電消去パルスの少
なくともひとつが含まれることが必要である。As can be seen from FIG. 8B of the above-mentioned conventional example, since the column electrode 14 is covered with the phosphor 17 and the insulating layer 18b and operates by alternating current, the database pulse 8 is occasionally applied to the column electrode 14. It takes a period for returning to the reference voltage (often the ground level). During this period, it is necessary that the ions and electrons generated by the discharge adhere to the surface of the phosphor 17 and that it is ready for scanning. For this reason, it is necessary that this period includes at least one of an erase pulse, a preliminary discharge pulse, or a preliminary discharge erase pulse that causes discharge on the surface discharge side.
【0026】また、データベースパルスを用いた場合の
異なる作用として、2次放電の抑制作用がある。2次放
電とは、パルスの印加が取り除かれた時点で起こる放電
である。データパルス単独では、データパルス電圧が高
くなると、この2次放電を生じる。この結果、書き込み
放電により面放電側に蓄積された表面電荷がなくなり、
書き込み時の放電が維持放電に継続されないことがあ
る。本発明のデータベースパルスがある場合は、データ
パルスの電圧を従来より低くできるので、この2次放電
を効果的に抑制できる。その結果、書き込み放電から維
持放電への移行を確実にすることができるものである。A different action when the database pulse is used is a secondary discharge suppressing action. The secondary discharge is a discharge that occurs when the application of the pulse is removed. With the data pulse alone, this secondary discharge occurs when the data pulse voltage increases. As a result, the surface charges accumulated on the surface discharge side due to the writing discharge disappear,
The discharge during writing may not continue to the sustain discharge. When the database pulse of the present invention is provided, the voltage of the data pulse can be made lower than in the conventional case, so that this secondary discharge can be effectively suppressed. As a result, the transition from the write discharge to the sustain discharge can be ensured.
【0027】なお、本発明を実施するプラズマディスプ
レイパネルとして、前述した図8、図9に示したものを
用いた。従って、再び図8(a)、同図(b)および図
9を参照しながら説明する。As the plasma display panel for carrying out the present invention, the one shown in FIGS. 8 and 9 described above was used. Therefore, the description will be made again with reference to FIGS. 8A, 8B, and 9.
【0028】走査電極13bのS1 ,S2 ,…,Sm は
480本、維持電極13aのC1 ,C2 ,…,Cm は4
80本、列電極14のD1 ,D2 ,…,Dn-1 ,Dn は
1920本である。各画素のピッチは、列電極間は0.
35mm,走査電極間は1.05mmである。また走査
電極と列電極の距離は0.2mmである。また、図8
(b)において、第1絶縁基板11は3mm厚のソーダ
ガラス、第2絶縁基板12はやはり3mm厚のソーダガ
ラス、維持電極13aは透明なネサ膜、走査電極13b
はやはり透明なネサ膜、金属電極13cは銀の厚膜、列
電極14は銀の厚膜電極、放電ガス空間15は全圧で4
00Torrで3%のXeを混合した7対3のHeとN
eよりなる放電ガスが充填され、隔壁16は第1絶縁基
板11と第2絶縁基板12によって挟み込まれ各画素2
0の間を区切る厚膜プロセスで形成した。蛍光体17は
放電ガスの放電により発生する紫外光を可視光に変換す
るZn2 SiO4 :Mnなど、絶縁層18aは行電極1
3を覆う厚膜の透明グレーズよりなり、絶縁層18bは
同じく列電極14を覆うやはり厚膜の白色グレーズより
なり、保護層19はガス放電より絶縁層18aを保護す
る厚さ2μmのMgOである。[0028] S 1 scan electrodes 13b, S 2, ..., S m is 480, the sustain electrodes 13a C 1, C 2, ... , C m is 4
Eighty, the column electrodes 14 have D 1 , D 2 , ..., D n-1 , D n of 1920. The pitch of each pixel is 0.
The distance between the scanning electrodes is 35 mm, and the distance between the scanning electrodes is 1.05 mm. The distance between the scan electrodes and the column electrodes is 0.2 mm. Also, FIG.
In (b), the first insulating substrate 11 is soda glass with a thickness of 3 mm, the second insulating substrate 12 is also soda glass with a thickness of 3 mm, the sustain electrodes 13a are transparent nesa films, and the scanning electrodes 13b.
Is also a transparent nesa film, the metal electrode 13c is a silver thick film, the column electrode 14 is a silver thick film electrode, and the discharge gas space 15 is 4 at a total pressure.
7 to 3 He and N mixed with 3% Xe at 00 Torr
The discharge gas composed of e is filled, and the barrier rib 16 is sandwiched between the first insulating substrate 11 and the second insulating substrate 12, and each pixel 2
It was formed by a thick film process that divides between 0. The phosphor 17 is Zn 2 SiO 4 : Mn or the like that converts the ultraviolet light generated by the discharge of the discharge gas into visible light, and the insulating layer 18 a is the row electrode 1.
3 is a thick film transparent glaze, the insulating layer 18b is also a thick film white glaze that also covers the column electrodes 14, and the protective layer 19 is 2 μm thick MgO that protects the insulating layer 18a from gas discharge. .
【0029】1フィールドを構成するサブフィールドも
従来例の図10と同様で8サブフィールドSF1〜SF
8を用い、もっとも輝度の低いサブフィールドSF1の
維持パルスは、走査パルスの1回を含めて4回とし、そ
れ以後の上位のサブフィールドSF2〜SF8の維持パ
ルスは、走査パルスの1回をそれぞれ含めて、4回に2
n をかけた回数とした。従って、SF2が8回,SF3
が16回,…,となり、最高輝度を与えるサブフィール
ドSF8の維持パルス数は走査パルスの1回を含めて5
12回である。The subfields forming one field are the same as in the conventional example shown in FIG.
8, the sustain pulse of the subfield SF1 having the lowest luminance is 4 times including one scan pulse, and the sustain pulses of the subsequent subfields SF2 to SF8 after that are each one scan pulse. 2 in 4 including
It is the number of times multiplied by n . Therefore, SF2 is 8 times, SF3
16 times, ..., The number of sustain pulses in the subfield SF8 that gives the highest brightness is 5 including one scan pulse.
12 times.
【0030】図1に本発明の第1の実施例の駆動波形を
示す。図1を参照すると、波形(A)は維持電極13a
のC1 ,C2 ,…,Cm に印加する電圧波形、波形
(B)は最初の走査電極13bのS1 に印加する電圧波
形、波形(C)は次の走査電極13bのS2 に印加する
電圧波形、波形(D)は最後の走査電極13bのSm に
印加する電圧波形、波形(E)は列電極14のD1 に供
給される電圧波形、波形(F)は列電極14のD2 に供
給される電圧波形をそれぞれ示している。FIG. 1 shows the drive waveforms of the first embodiment of the present invention. Referring to FIG. 1, the waveform (A) shows the sustain electrode 13a.
, C m applied to C 1 , C 2 , ..., C m , waveform (B) applied to S 1 of the first scan electrode 13b, waveform (C) applied to S 2 of the next scan electrode 13b. The applied voltage waveform, the waveform (D) is the voltage waveform applied to S m of the last scan electrode 13b, the waveform (E) is the voltage waveform supplied to D 1 of the column electrode 14, and the waveform (F) is the column electrode 14 The waveforms of the voltages supplied to D 2 are shown.
【0031】波形(E)や波形(F)の斜線を有するパ
ルスは、書き込みすべきデータの有無に従ってパルスの
有無が決定されていることを示す。たとえば、データ電
圧波形として、図1では画素a11、a22にデータを書き
込む場合を示している。3行目以降の画素については、
データの有無により表示が行われることを示している。
すなわち、波形(B)の走査パルスに対応して書き込ま
れるデータパルスは波形(E)の1番目のパルスa11を
示し、波形(C)の走査パルスに対応して書き込まれる
データパルスは波形(F)の2番目(1番目はデータ無
しのため空白)のa22のパルスを示している。The pulse having the slanted lines of the waveform (E) and the waveform (F) indicates that the presence or absence of the pulse is determined according to the presence or absence of the data to be written. For example, as a data voltage waveform, FIG. 1 shows a case where data is written in the pixels a 11 and a 22 . For the pixels on the 3rd and subsequent rows,
It indicates that display is performed depending on the presence or absence of data.
That is, the data pulse written corresponding to the scan pulse of waveform (B) shows the first pulse a 11 of waveform (E), and the data pulse written corresponding to the scan pulse of waveform (C) is waveform ( F) shows the second pulse of a 22 (the first is blank because there is no data).
【0032】波形(A)の維持電極13aのC1 ,
C2 ,…,Cm には、維持パルス1(パルス幅が2μ
秒、周期が6μ秒、電圧が−150V)が供給される。
また、走査電極13bのS1 ,S2 ,…,Sm には、こ
れらの電極に共通した維持パルス2(パルス幅、周期、
電圧は維持パルス1に同じ)のほかに、各走査電極に独
立したタイミングで走査パルス3(パルス幅が3μ秒、
電圧が−150V)が線順次に供給されている。データ
パルス4は走査パルス3と同じパルス幅で電圧60V、
消去パルス5はパルス幅が5μ秒で電圧は維持パルス1
と同じ、予備放電パルス6はパルス幅が10μ秒で電圧
が−300V、予備放電消去パルスはパルス幅が10μ
秒で電圧が−30Vとした。C 1 of the sustain electrode 13a of waveform (A),
For C 2 , ..., C m , the sustain pulse 1 (pulse width is 2 μm
Second, cycle 6 μs, voltage −150 V).
Further, for S 1 , S 2 , ..., S m of the scan electrode 13b, the sustain pulse 2 (pulse width, cycle,
In addition to the same voltage as the sustain pulse 1, the scan pulse 3 (with a pulse width of 3 μsec.
The voltage is -150 V) is supplied line-sequentially. The data pulse 4 has the same pulse width as the scan pulse 3 and a voltage of 60V,
The erase pulse 5 has a pulse width of 5 μsec and the voltage is a sustain pulse 1
Same as the above, the preliminary discharge pulse 6 has a pulse width of 10 μs and a voltage of −300 V, and the preliminary discharge erase pulse has a pulse width of 10 μm.
The voltage was -30 V in seconds.
【0033】また本発明のデータベースパルス8は、パ
ルス幅1.5ミリ秒、電圧60Vとした。この電圧値
は、列電極と走査電極との間の電圧差が、書き込み放電
における列電極と走査電極との間の放電開始電圧以下と
なるように設定した。The database pulse 8 of the present invention has a pulse width of 1.5 milliseconds and a voltage of 60V. This voltage value was set so that the voltage difference between the column electrode and the scan electrode was not more than the discharge start voltage between the column electrode and the scan electrode in the write discharge.
【0034】従来は、駆動用ICの制約もあり、データ
パルス電圧として80Vを用いていた。従ってこの時の
消費電力P1は列電極間および列電極に対する走査電
極,維持電極間の静電容量をCとすると、 P1=CV2 =C×80×80=6400C となる。これに対して、データベースパルス8を用いた
場合の消費電力P2はデータ電圧が60Vであるから、 P2=C×60×60=3600C となる。従って、データ4の書き込みに要する電力が従
来の56%と大きく削減された。この時データベースパ
ルス8による電力消費は、通常のテレビ画像表示の場合
におけるデータパルスの約1/100以下であり無視で
きる。In the past, 80V was used as the data pulse voltage due to the limitation of the driving IC. Therefore, the power consumption P1 at this time is P1 = CV 2 = C × 80 × 80 = 6400C, where C is the capacitance between the column electrodes and between the scan electrodes and the sustain electrodes with respect to the column electrodes. On the other hand, the power consumption P2 when the database pulse 8 is used is P2 = C × 60 × 60 = 3600C because the data voltage is 60V. Therefore, the power required for writing the data 4 is greatly reduced to 56% of the conventional power. At this time, the power consumption by the database pulse 8 is about 1/100 or less of the data pulse in the case of normal television image display and can be ignored.
【0035】なお、データベースパルス8を、パルスで
はなく、単にバイアス電圧として直流でデータパルス4
に重畳した場合は、上記のような効果はなく、データパ
ルスとしては、120Vの値が必要であった。また、こ
の結果から判るように、図3における基準電圧として
は、通常は0Vの接地電位となっているが、必ずしもこ
れにこだわらず、DC電圧を供給しておいてもよい。The database pulse 8 is not a pulse but a data pulse 4 which is a direct current and is a bias voltage.
When it is superposed on, the above effect is not obtained, and a value of 120V is required as the data pulse. Further, as can be seen from this result, the reference voltage in FIG. 3 is normally the ground potential of 0V, but the DC voltage may be supplied without being limited to this.
【0036】また、データベースパルス8は図1とは異
なるが、維持パルス1、維持パルス2が印加され続けて
いる期間まで延長しても、図1の場合と同等の効果があ
った。Although the database pulse 8 is different from that of FIG. 1, even if it is extended to the period in which the sustain pulse 1 and the sustain pulse 2 are continuously applied, the same effect as in the case of FIG. 1 is obtained.
【0037】次に、本発明の第2の実施例のデータ電圧
波形を従来のデータ電圧波形と比較して示した図4を参
照すると、本実施例のサブフィールドの使い方は図12
と同じである。また維持電極や走査電極の電圧波形も図
13と同じなのでここでは説明を省略してある。この例
は、第1の実施例が全走査電極に対し連続してデータを
書き込み放電するのに対し、走査電極S1 〜S3 ,S4
〜S6 の様に3走査電極ごとにデータを間欠的に書き込
み放電する場合の例である。維持パルスが4回供給され
た後で消去パルスが供給されて次のデータに書き替えら
れる。データベースパルス8は、維持パルスや消去パル
スが印加されるタイミングでは供給しないようにしてい
る。各走査電極毎にデータベースパルス8が制御できる
ように回路を構成した場合は、例えば消去パルスが供給
される期間、および予備放電期間だけデータベースパル
ス8を停止し、それ以外の期間はデータベースパルス8
を供給し続けてもよい。Next, referring to FIG. 4 which shows the data voltage waveform of the second embodiment of the present invention in comparison with the conventional data voltage waveform, the usage of the sub-field of this embodiment is shown in FIG.
Is the same as. Further, the voltage waveforms of the sustain electrodes and the scan electrodes are the same as those in FIG. 13, so the description thereof is omitted here. In this example, while the first embodiment continuously writes and discharges data to all scan electrodes, scan electrodes S 1 to S 3 and S 4 are used.
This is an example of the case where data is intermittently written and discharged for every three scan electrodes as in S 6 to S 6 . After the sustain pulse is supplied four times, the erase pulse is supplied to rewrite the next data. The database pulse 8 is not supplied at the timing when the sustain pulse or the erase pulse is applied. When the circuit is configured so that the database pulse 8 can be controlled for each scan electrode, for example, the database pulse 8 is stopped only during the period in which the erase pulse is supplied and the preliminary discharge period, and the database pulse 8 during other periods.
May be continuously supplied.
【0038】図1および図4に示した波形を作るには一
般に市販されているICや個別のトランジスタなどを用
いて作ることができる。その例を図5〜図7に示す。The waveforms shown in FIGS. 1 and 4 can be produced by using commercially available ICs or individual transistors. Examples thereof are shown in FIGS.
【0039】本発明の駆動方法に用いられる駆動回路の
一例を示した図5(a)を参照すると、端子TM1およ
び端子TM2間にFETQ1およびFETQ2が直列接
続されこの直列接続点と端子TM3との間にFETQ3
およびFETQ4が直列接続され、その直列接続点が端
子TM4に接続されて構成されている。この回路の一組
が1つの走査電極13bに接続される。端子TM1は基
準電圧のレベルに、端子TM2はデータベースパルス8
の電圧を与える直流電源に、端子TM3はデータベース
パルス8とデータパルス4の電圧値の和を与える直流電
源に、端子TM4はそれぞれの走査電極13aに接続さ
れる。Referring to FIG. 5A showing an example of the drive circuit used in the drive method of the present invention, FETQ1 and FETQ2 are connected in series between the terminals TM1 and TM2, and the series connection point and the terminal TM3 are connected. Between FET Q3
And FETQ4 are connected in series, and the series connection point is connected to the terminal TM4. One set of this circuit is connected to one scan electrode 13b. The terminal TM1 is at the level of the reference voltage, and the terminal TM2 is at the database pulse 8
The terminal TM3 is connected to a DC power supply that supplies the voltage of the data pulse 8 and the data pulse 4, and the terminal TM4 is connected to each scan electrode 13a.
【0040】図5(b)に、それぞれのFETのオン、
オフのタイミングと端子TM4に現れる出力電圧の関係
を示した。以下では指定しないFET以外はオフになっ
ているものとする。FIG. 5B shows that each FET is turned on,
The relationship between the OFF timing and the output voltage appearing at the terminal TM4 is shown. Below, it is assumed that all the FETs other than those not specified are turned off.
【0041】期間T1では、FET、Q2とFET、Q
4がオンとなっており、端子TM4の電圧は端子TM1
に供給される基準電圧に等しい。In the period T1, FET, Q2 and FET, Q
4 is on, and the voltage of the terminal TM4 is the terminal TM1.
Equal to the reference voltage supplied to.
【0042】期間T2ではFETQ1とFETQ4がオ
ンとなり、端子TM4の電圧は、端子TM2に供給され
るデータベースパルス8の直流電圧の値V2に等しくな
る。この時電流はFETQ4の寄生ダイオードを通して
ながれるので、FETQ4はオフでもよい。これを図5
(b)の中の破線Aで示す。In the period T2, the FETQ1 and the FETQ4 are turned on, and the voltage of the terminal TM4 becomes equal to the value V2 of the DC voltage of the database pulse 8 supplied to the terminal TM2. At this time, the current may flow through the parasitic diode of the FET Q4, so the FET Q4 may be off. Figure 5
It is indicated by a broken line A in (b).
【0043】期間T3では、FETQ1とFETQ3が
オン状態で、端子TM4の電圧は端子TM3に供給され
るデータベースパルス電圧とデータパルス電圧の和の直
流電圧の値V3に等しくなる。この時FETQ1はオフ
になっていても構わない。この状態を破線Bで示した。In the period T3, the FETQ1 and the FETQ3 are in the ON state, and the voltage of the terminal TM4 becomes equal to the value V3 of the DC voltage which is the sum of the database pulse voltage and the data pulse voltage supplied to the terminal TM3. At this time, the FET Q1 may be off. This state is shown by a broken line B.
【0044】期間T4ではFETQ1とFETQ4とが
オンとなり、端子TM4の電圧は端子TM2に供給され
るデータベース電圧値V2に等しくなる。この時電流は
FETQ1の寄生ダイオードを通してながれるので、F
ETQ1はオフでもよい。これを図5(b)の中の破線
Cで示す。このようにして、図1および図4に示した駆
動波形を作ることができる。In the period T4, the FETQ1 and the FETQ4 are turned on, and the voltage of the terminal TM4 becomes equal to the database voltage value V2 supplied to the terminal TM2. At this time, the current flows through the parasitic diode of FET Q1, so F
ETQ1 may be off. This is shown by a broken line C in FIG. In this way, the drive waveforms shown in FIGS. 1 and 4 can be created.
【0045】なお、PチャネルFETQ1、およびNチ
ャネルFETQ3は複数の走査電極を駆動する回路に共
通としてもよい。この場合を図6に示した。本発明の駆
動方法に用いる駆動回路の他の例を示した図6を参照す
ると、端子TM12におよび端子TM11間にFETQ
11およびFETQ12が直列接続され、この直列接続
点と端子TM13との間にFETQ13およびFETQ
14の直列接続回路とFETQ15およびFETQ16
の直列直接接続回路とが並列状態で接続され、FETQ
14のドレインが端子TM14に、FETQ15のドレ
インが端子TM15にそれぞれ接続されて構成されてい
る。なお、図5における端子とはTM1とTM11、T
M2とTM12、TM3とTM13、TM4とTM14
又はTM15がそれぞれ対応する。The P-channel FET Q1 and the N-channel FET Q3 may be common to the circuits that drive a plurality of scan electrodes. This case is shown in FIG. Referring to FIG. 6 showing another example of the driving circuit used in the driving method of the present invention, the FETQ is connected between the terminals TM12 and TM11.
11 and the FET Q12 are connected in series, and the FET Q13 and the FET Q are connected between this series connection point and the terminal TM13.
14 series connection circuit and FET Q15 and FET Q16
FETQ is connected in parallel with the series direct connection circuit of
The drain of 14 is connected to the terminal TM14, and the drain of FET Q15 is connected to the terminal TM15. The terminals in FIG. 5 are TM1, TM11, T
M2 and TM12, TM3 and TM13, TM4 and TM14
Alternatively, TM15 corresponds to each.
【0046】端子TM11は基準電圧のレベルに、端子
TM12はデータベースパルスの電圧を与える直流電源
に、端子TM13はデータベースパルスとデータパルス
の電圧値の和を与える直流電源に、端子TM14および
端子TM15はそれぞれの走査電極に接続される。動作
は図5の回路と同様であるので説明は略する。The terminal TM11 is a reference voltage level, the terminal TM12 is a DC power supply for supplying the voltage of the database pulse, the terminal TM13 is a DC power supply for supplying the sum of the voltage values of the database pulse and the data pulse, and the terminals TM14 and TM15 are It is connected to each scanning electrode. The operation is similar to that of the circuit shown in FIG.
【0047】また、図1および図4に示した波形を作る
には、図7に示す回路を用いることもできる。本発明の
駆動方法における駆動回路のさらに他の例を示した図7
(a)を参照すると、FETQ21とダイオードD21
およびD22とFETQ24とが直列接続されFETQ
21およびQ24の他端は端子TM22に共通接続され
る。ダイオードD21およびD22の直列接続点は、端
子TM23および端子TM21間に直列接続されたFE
TQ23およびFETQ22のドレインとともに端子T
M24に共通接続されて構成されている。なお、図5に
おける端子とはTM1とTM21、TM2とTM22、
TM3とTM23、TM4とTM24がそれぞれ対応す
る。この回路の一組が1つの走査電極に接続される。端
子TM21は基準電圧のレベルに、端子TM22はデー
タベースパルスの電圧を与える直流電源に、端子TM2
3はデータベースパルスとデータパルスの電圧値の和を
与える直流電源に、端子TM24はそれぞれの走査電極
に接続される。The circuit shown in FIG. 7 can also be used to produce the waveforms shown in FIGS. FIG. 7 showing still another example of the drive circuit in the drive method of the present invention.
Referring to (a), FET Q21 and diode D21
And D22 and FETQ24 are connected in series
The other ends of 21 and Q24 are commonly connected to a terminal TM22. The series connection point of the diodes D21 and D22 is the FE connected in series between the terminals TM23 and TM21.
Along with the drains of TQ23 and FETQ22, the terminal T
It is configured to be commonly connected to M24. The terminals in FIG. 5 are TM1 and TM21, TM2 and TM22,
TM3 and TM23, and TM4 and TM24 correspond to each other. One set of this circuit is connected to one scan electrode. The terminal TM21 is used as a reference voltage level, the terminal TM22 is used as a direct current power source for supplying a database pulse voltage, and the terminal TM2 is used.
3 is connected to a DC power source that gives the sum of the voltage values of the database pulse and the data pulse, and the terminal TM24 is connected to each scan electrode.
【0048】図7(b)に、それぞれのFETのオン、
オフのタイミングと端子TM24に現れる出力電圧の関
係を示した。以下では指定しないFET以外はオフにな
っているものとする。FIG. 7B shows that each FET is turned on,
The relationship between the OFF timing and the output voltage appearing at the terminal TM24 is shown. Below, it is assumed that all the FETs other than those not specified are turned off.
【0049】期間T21では、FETQ22がオンとな
っており、端子TM24の電圧は端子TM21に供給さ
れる基準電圧に等しい。このとき、FETQ24はオン
となっていても差し支えない。これを図7(b)の中の
破線Aで示す。In the period T21, the FET Q22 is on and the voltage of the terminal TM24 is equal to the reference voltage supplied to the terminal TM21. At this time, the FET Q24 may be turned on. This is shown by a broken line A in FIG.
【0050】期間T22ではFETQ21がオンとな
り、端子TM24の電圧は、端子TM22に供給される
直流のデータベースパルス電圧の値V2に等しくなる。
この時FETQ24はオンでも差し支えない。これを図
7(b)の中の破線Bで示す。In the period T22, the FET Q21 is turned on, and the voltage of the terminal TM24 becomes equal to the value V2 of the DC database pulse voltage supplied to the terminal TM22.
At this time, the FET Q24 may be turned on. This is shown by a broken line B in FIG.
【0051】期間T23では、FETQ23がオン状態
で、端子TM24の電圧は、端子TM23に供給される
データベースパルス電圧とデータパルス電圧の和の直流
電圧の値V3に等しくなる。この時FETQ21はオン
になっていても構わない。この状態を破線Cで示した。In the period T23, the FET Q23 is in the ON state and the voltage of the terminal TM24 becomes equal to the value V3 of the direct current voltage which is the sum of the database pulse voltage and the data pulse voltage supplied to the terminal TM23. At this time, the FET Q21 may be turned on. This state is shown by a broken line C.
【0052】期間T24ではFETQ24がオンとな
り、端子TM24の電圧は、端子TM22に供給される
データベース電圧値V2に等しくなる。このときFET
Q21はオンでもよい。これを破線Dで示す。このよう
にして、図1および図4に示した駆動波形を作ることが
できる。In the period T24, the FET Q24 is turned on and the voltage of the terminal TM24 becomes equal to the database voltage value V2 supplied to the terminal TM22. At this time FET
Q21 may be on. This is indicated by broken line D. In this way, the drive waveforms shown in FIGS. 1 and 4 can be created.
【0053】なお、以上で説明した回路素子としては、
FETでなくともバイポーラトランジスタなどのスイッ
チ機能を持つ素子であれば何を用いてもよい。As the circuit element described above,
Any element having a switching function such as a bipolar transistor may be used instead of the FET.
【0054】なお、以上の実施例で上げた数値は、本発
明の効果を実例に即して説明するために上げたものであ
るから、これらの数値は本発明の適応範囲を限定するも
のではないことは言うまでもない。特にデータベースパ
ルス8の値については、パネルの構造寸法や、放電ガス
および保護層により当然変化する。また、これらの条件
は同じでも、個々のパネルによってもばらつきがあるか
ら、それらに合わせて設定するものである。Since the numerical values raised in the above embodiments are those for explaining the effect of the present invention in accordance with an actual example, these numerical values do not limit the applicable range of the present invention. Needless to say In particular, the value of the database pulse 8 naturally changes depending on the structural dimensions of the panel, the discharge gas and the protective layer. Further, even if these conditions are the same, since there are variations depending on individual panels, the conditions are set accordingly.
【0055】また、ここでは図8および図9に示したよ
うな、いわゆる3電極型のACメモリ面放電型のプラズ
マディスプレイパネルに本発明の駆動方法を適用した場
合を述べた。しかし、本発明はこれに限らず、例えば対
向2電極型のACメモリ型のプラズマディスプレイパネ
ルなど、他のパネル構造を持つACメモリ型プラズマデ
ィスプレイパネルの駆動にも適用できることは言うまで
もない。The case where the driving method of the present invention is applied to the so-called three-electrode type AC memory surface discharge type plasma display panel as shown in FIGS. 8 and 9 has been described here. However, it goes without saying that the present invention is not limited to this, and can be applied to the driving of an AC memory type plasma display panel having another panel structure, such as a facing two-electrode type AC memory type plasma display panel.
【0056】[0056]
【発明の効果】以上述べたように、本発明のプラズマデ
ィスプレイパネルの駆動方法によれば、複数のデータパ
ルスに共通にデータベースパルスを重畳させることによ
り、データ電極に供給するデータ書き込みのためのパル
ス電圧を、書き込み放電が確実に起こる高い値に設定で
きる。これにより、確実な書き込み放電を起こしつつ、
データパルスのための電力消費を大きく低減できる。し
かも、データベースパルスの充放電回数は、データパル
スの数よりはるかに少なくできるので、データパルス、
およびデータベースパルスよりなる、データの書き込み
に要する消費電力を従来より大きく低減できる。これに
より、総合的な電力消費を低くできるプラズマディスプ
レイパネルの駆動方法が得られ、エネルギー資源を節約
することができ、工業上非常に有用である。As described above, according to the driving method of the plasma display panel of the present invention, the data pulse supplied to the data electrode is written by superimposing the database pulse commonly on the plurality of data pulses. The voltage can be set to a high value to ensure writing discharge. This causes a reliable writing discharge,
The power consumption for the data pulse can be greatly reduced. Moreover, since the number of times of charging / discharging the database pulse can be far smaller than the number of data pulses, the data pulse,
Moreover, the power consumption required for writing data, which is composed of the database pulse, can be reduced significantly compared to the conventional case. Accordingly, a driving method of a plasma display panel capable of reducing the total power consumption can be obtained, energy resources can be saved, and it is industrially very useful.
【0057】また、データベースパルスを用いること
で、データパルスの電圧を従来より低く設定することが
でき、データ書き込み時の2次放電を抑制することがで
きる。その結果、書き込み放電から維持放電への移行を
確実にすることができ、表示品位の高い画像表示を行え
るようになり、プラズマディスプレイパネルの駆動特性
を大きく改善できる。Further, by using the database pulse, the voltage of the data pulse can be set lower than before, and the secondary discharge at the time of writing data can be suppressed. As a result, it is possible to ensure the transition from the writing discharge to the sustaining discharge, it becomes possible to display an image with high display quality, and the driving characteristics of the plasma display panel can be greatly improved.
【図1】本発明の駆動方法の第1の実施例の電圧波形を
示す図である。FIG. 1 is a diagram showing voltage waveforms of a first embodiment of a driving method of the present invention.
【図2】(a)本発明の駆動方法の原理図である。
(b)本発明の駆動方法の他の原理図である。FIG. 2A is a principle diagram of a driving method of the present invention.
(B) Another principle diagram of the driving method of the present invention.
【図3】本発明の駆動方法におけるデータベースパルス
の電圧設定を示す図である。FIG. 3 is a diagram showing voltage setting of a database pulse in the driving method of the present invention.
【図4】本発明の駆動方法の第2の実施例を示す図であ
る。FIG. 4 is a diagram showing a second embodiment of the driving method of the present invention.
【図5】本発明の駆動方法に用いる駆動回路の一例を示
す図である。FIG. 5 is a diagram showing an example of a drive circuit used in the drive method of the present invention.
【図6】本発明の駆動方法に用いる駆動回路の他の例を
示す回路図である。FIG. 6 is a circuit diagram showing another example of a drive circuit used in the drive method of the present invention.
【図7】本発明の駆動方法に用いる駆動回路のさらに他
の例を示す回路図である。FIG. 7 is a circuit diagram showing still another example of a drive circuit used in the drive method of the present invention.
【図8】(a)プラズマディスプレイパネルの平面図で
ある。(b)図8(a)に示したプラズマディスプレイ
パネルの断面図である。FIG. 8A is a plan view of a plasma display panel. 8B is a cross-sectional view of the plasma display panel shown in FIG.
【図9】電極配置に注目したプラズマディスプレイパネ
ルの構成図である。FIG. 9 is a configuration diagram of a plasma display panel focusing on the electrode arrangement.
【図10】走査と維持を分離したサブフィールド方式の
説明用の図である。FIG. 10 is a diagram for explaining a subfield method in which scanning and sustaining are separated.
【図11】図10の詳細な駆動電圧波形および発光波形
を示す図である。11 is a diagram showing detailed drive voltage waveforms and light emission waveforms of FIG.
【図12】走査と維持が混合されたサブフィールドの説
明用の図である。FIG. 12 is a diagram for explaining a subfield in which scan and sustain are mixed.
【図13】図12の詳細な駆動電圧波形図である。FIG. 13 is a detailed drive voltage waveform diagram of FIG.
1,2,31,32 維持パルス 3,33 走査パルス 4,34 データパルス 5,35 消去パルス 6,36 予備放電パルス 7,37 予備放電消去パルス 8 データベースパルス 10 プラズマディスプレイパネル 11 第1絶縁基板 12 第2絶縁基板 13a,C1 ,C2 ,…,Cm 維持電極 13b,S1 ,S2 ,…,Sm 走査電極 13c 金属電極 14,D1 ,D2 ,…,Dn-1 ,Dn 列電極 15 放電ガス空間 16 隔壁 17 蛍光体 18a,18b 絶縁層 19 保護層 20 画素 21 シール部1,2,31,32 Sustain pulse 3,33 Scan pulse 4,34 Data pulse 5,35 Erase pulse 6,36 Pre-discharge pulse 7,37 Pre-discharge erase pulse 8 Database pulse 10 Plasma display panel 11 First insulating substrate 12 the second insulating substrate 13a, C 1, C 2, ..., C m sustain electrodes 13b, S 1, S 2, ..., S m scanning electrodes 13c metal electrodes 14, D 1, D 2, ..., D n-1, D n column electrode 15 discharge gas space 16 barrier ribs 17 phosphors 18a, 18b insulating layer 19 protective layer 20 pixels 21 seal part
Claims (4)
これら列電極と直交し平行する複数の走査電極と、これ
らの電極のマトリックスの各点に配設されるセルとを有
するACメモリ型のプラズマディスプレイパネルを駆動
する場合、アドレス時に前記セルを書き込みパルスによ
り放電させ、前記各セルの放電を維持パルスにより維持
し、前記放電を消去パルスにより消滅させるプラズマデ
ィスプレイパネルの駆動方法において、少なくとも2個
以上の連続するデータパルスが、これらのデータパルス
と同極性のデータベースパルスにそれぞれ共通に重畳さ
れるとともに、前記列電極と前記走査電極との間の電圧
差が、書き込み放電における前記列電極と前記走査電極
との間の放電開始電圧以下となるように、前記データベ
ースパルスの電圧を設定することを特徴とするプラズマ
ディスプレイパネルの駆動方法。1. At least a plurality of parallel column electrodes,
When driving an AC memory type plasma display panel having a plurality of scanning electrodes orthogonal to and parallel to the column electrodes and cells arranged at respective points of a matrix of these electrodes, a write pulse is applied to the cells at the time of addressing. In the method of driving a plasma display panel, the discharge of each cell is maintained by a sustain pulse, and the discharge is extinguished by an erase pulse. At least two or more continuous data pulses have the same polarity as these data pulses. While being commonly superimposed on each of the database pulses, the voltage difference between the column electrode and the scan electrode is equal to or lower than the discharge start voltage between the column electrode and the scan electrode in the writing discharge, Plasma display panel characterized by setting the voltage of the database pulse Method of driving a.
以上のサブフィールドに分割し、これら各サブフィール
ドで1面の情報を書き込みかつ表示を行なう場合に、前
記データベースパルスが最長でも1サブフィールドの期
間内に設定され、前記1サブフィールドの期間内に前記
データバースパルスが停止して前記列電極が所定の基準
電圧の電位に復帰する期間を有し、かつこの期間内に前
記消去パルス、前記予備放電パルスまたは予備放電消去
パルスの少なくともひとつが含まれることを特徴とする
請求項1記載のプラズマディスプレイパネルの駆動方
法。2. One field is n (n is an integer of 1 or more)
When dividing into the above subfields and writing and displaying information of one surface in each of these subfields, the database pulse is set within the period of one subfield at the longest, and within the period of the one subfield. There is a period in which the data burst pulse stops and the column electrode returns to the potential of a predetermined reference voltage, and at least one of the erase pulse, the preliminary discharge pulse, or the preliminary discharge erase pulse is included in this period. The driving method of the plasma display panel according to claim 1, wherein
ルスおよび前記維持パルスの供給タイミング以外のタイ
ミングで供給されることを特徴とする請求項1記載のプ
ラズマディスプレイパネルの駆動方法。3. The method for driving a plasma display panel according to claim 1, wherein the database pulse is supplied at a timing other than the supply timing of the erase pulse and the sustain pulse.
前記1サブフィールの期間内であって前記維持電極およ
び前記走査電極に前記維持パルスが供給され続ける期間
までを含むことを特徴とする請求項1記載のプラズマデ
ィスプレイパネルの駆動方法。4. The maximum duration of the database pulse is
2. The method of driving a plasma display panel according to claim 1, further comprising a period within the period of the one sub-field and a period during which the sustain pulse is continuously supplied to the sustain electrodes and the scan electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6089277A JP2655076B2 (en) | 1994-04-27 | 1994-04-27 | Driving method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6089277A JP2655076B2 (en) | 1994-04-27 | 1994-04-27 | Driving method of plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07295506A true JPH07295506A (en) | 1995-11-10 |
JP2655076B2 JP2655076B2 (en) | 1997-09-17 |
Family
ID=13966240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6089277A Expired - Fee Related JP2655076B2 (en) | 1994-04-27 | 1994-04-27 | Driving method of plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2655076B2 (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044531A1 (en) * | 1997-03-31 | 1998-10-08 | Mitsubishi Denki Kabushiki Kaisha | Plane display panel, method for manufacturing the same, controller for controlling the same, and method for driving the same |
US5994929A (en) * | 1997-04-25 | 1999-11-30 | Nec Corporation | Driver for display panel |
WO2001041109A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Method for operating plasma display panel |
EP1736955A1 (en) * | 2005-06-24 | 2006-12-27 | LG Electronics Inc. | Plasma display apparatus and driving method thereof |
KR100667557B1 (en) * | 2005-06-24 | 2007-01-12 | 엘지전자 주식회사 | Plasma display device and driving method of the same |
WO2007018691A1 (en) * | 2005-07-20 | 2007-02-15 | Vladimir Nagorny | Method of addressing a plasma display panel |
KR100753855B1 (en) * | 2005-09-08 | 2007-08-31 | 엘지전자 주식회사 | Low power data electrode driving circuit and its driving method |
KR100765526B1 (en) * | 2005-06-24 | 2007-10-10 | 엘지전자 주식회사 | Plasma display device and driving method of the same |
KR100774916B1 (en) * | 2005-12-12 | 2007-11-09 | 엘지전자 주식회사 | Plasma Display Apparatus |
KR100831520B1 (en) * | 2000-09-29 | 2008-05-22 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Plasma display apparatus |
KR100837323B1 (en) * | 2006-11-07 | 2008-06-12 | 엘지전자 주식회사 | Data driving circuit module for plasma display panel |
KR100867579B1 (en) * | 2007-02-12 | 2008-11-10 | 엘지전자 주식회사 | Plasa display apparatus |
US7468714B2 (en) | 1998-09-04 | 2008-12-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
WO2010058469A1 (en) * | 2008-11-20 | 2010-05-27 | 日立プラズマディスプレイ株式会社 | Flat-panel display driving circuit |
-
1994
- 1994-04-27 JP JP6089277A patent/JP2655076B2/en not_active Expired - Fee Related
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6794823B2 (en) | 1997-03-31 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | Planar display panel controller |
WO1998044531A1 (en) * | 1997-03-31 | 1998-10-08 | Mitsubishi Denki Kabushiki Kaisha | Plane display panel, method for manufacturing the same, controller for controlling the same, and method for driving the same |
US6323596B1 (en) | 1997-03-31 | 2001-11-27 | Mitsubishi Denki Kabushiki Kaisha | Planar display panel and panel manufacturing method |
US6483249B2 (en) | 1997-03-31 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Planar display panel driving method |
US5994929A (en) * | 1997-04-25 | 1999-11-30 | Nec Corporation | Driver for display panel |
US7728794B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7728793B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7683859B2 (en) | 1998-09-04 | 2010-03-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7728795B2 (en) | 1998-09-04 | 2010-06-01 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7724214B2 (en) | 1998-09-04 | 2010-05-25 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7705807B2 (en) | 1998-09-04 | 2010-04-27 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7701418B2 (en) | 1998-09-04 | 2010-04-20 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7701417B2 (en) | 1998-09-04 | 2010-04-20 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7468714B2 (en) | 1998-09-04 | 2008-12-23 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7649511B2 (en) | 1998-09-04 | 2010-01-19 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
US7652643B2 (en) | 1998-09-04 | 2010-01-26 | Panasonic Corporation | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency |
WO2001041109A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Method for operating plasma display panel |
KR100831520B1 (en) * | 2000-09-29 | 2008-05-22 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Plasma display apparatus |
KR100667557B1 (en) * | 2005-06-24 | 2007-01-12 | 엘지전자 주식회사 | Plasma display device and driving method of the same |
KR100765526B1 (en) * | 2005-06-24 | 2007-10-10 | 엘지전자 주식회사 | Plasma display device and driving method of the same |
EP1736955A1 (en) * | 2005-06-24 | 2006-12-27 | LG Electronics Inc. | Plasma display apparatus and driving method thereof |
WO2007018691A1 (en) * | 2005-07-20 | 2007-02-15 | Vladimir Nagorny | Method of addressing a plasma display panel |
KR100753855B1 (en) * | 2005-09-08 | 2007-08-31 | 엘지전자 주식회사 | Low power data electrode driving circuit and its driving method |
KR100774916B1 (en) * | 2005-12-12 | 2007-11-09 | 엘지전자 주식회사 | Plasma Display Apparatus |
US7777694B2 (en) | 2005-12-12 | 2010-08-17 | Lg Electronics Inc. | Plasma display apparatus and method for driving the same |
KR100837323B1 (en) * | 2006-11-07 | 2008-06-12 | 엘지전자 주식회사 | Data driving circuit module for plasma display panel |
KR100867579B1 (en) * | 2007-02-12 | 2008-11-10 | 엘지전자 주식회사 | Plasa display apparatus |
WO2010058469A1 (en) * | 2008-11-20 | 2010-05-27 | 日立プラズマディスプレイ株式会社 | Flat-panel display driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2655076B2 (en) | 1997-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0657861B1 (en) | Driving surface discharge plasma display panels | |
KR100314331B1 (en) | Driving Method of Plasma Display Panel | |
EP0810577B1 (en) | Method of operating a plasma display panel and a plasma display device using such a method | |
EP0866439A1 (en) | Method of initialising cells in an AC plasma display panel | |
EP1172794A2 (en) | Method and apparatus for driving plasma display panel using selective writing and selective erasure | |
US7602356B2 (en) | Plasma display panel and driving method thereof | |
JP2874671B2 (en) | Drive circuit for plasma display panel | |
US7659870B2 (en) | Method of driving plasma display panel | |
WO1998044531A1 (en) | Plane display panel, method for manufacturing the same, controller for controlling the same, and method for driving the same | |
JPH10247456A (en) | Plasma display panel, plasma display device, and driving method for plasma display panel | |
US6489939B1 (en) | Method for driving plasma display panel and apparatus for driving the same | |
JP2006091846A (en) | Method and apparatus of driving plasma display panel | |
JP2674485B2 (en) | Driving method for discharge display device | |
US20060284796A1 (en) | Method of driving plasma display panel | |
US20090058766A1 (en) | Method and apparatus for resetting a plasma display panel | |
JP2655076B2 (en) | Driving method of plasma display panel | |
JP2002082650A (en) | Plasma display panel and drive method therefor | |
KR100639540B1 (en) | Plasma display panel driving method, plasma display panel driver circuit, and plasma display device | |
JP2004192875A (en) | Plasma display panel and its drive method | |
KR100374100B1 (en) | Method of driving PDP | |
US20050088374A1 (en) | Plasma display panel and driving method thereof | |
JP3442509B2 (en) | Plasma display device and control method thereof | |
JP2002351397A (en) | Driving device for plasma display device | |
US6472826B2 (en) | Method of driving plasma display panel and a plasma display device using the method | |
US20050264475A1 (en) | Plasma display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |