JPH0728775U - Electronic interlocking device - Google Patents
Electronic interlocking deviceInfo
- Publication number
- JPH0728775U JPH0728775U JP6012893U JP6012893U JPH0728775U JP H0728775 U JPH0728775 U JP H0728775U JP 6012893 U JP6012893 U JP 6012893U JP 6012893 U JP6012893 U JP 6012893U JP H0728775 U JPH0728775 U JP H0728775U
- Authority
- JP
- Japan
- Prior art keywords
- fail
- safe
- electronic
- line
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 適切な連動制御システムを構築、及び故障時
にも早急な復帰が可能であり、全体の系への故障の影響
を最小限にできる電子連動装置を提供。
【構成】 フェール・セーフのプロセッサ10及び前記
フェール・セーフ処理を要する電子連動装置50がフェ
ール・セーフ回線30に連結されて成るフェール・セー
フ系70を有する。ノンフェール・セーフのプロセッサ
20及び前記ノンフェール・セーフ処理でよい電子端末
機器60がノンフェール・セーフ回線40に連結されて
成るノンフェール・セーフ系80とを有する。フェール
・セーフ系70とノンフェール・セーフ系80とは各々
並列動作を行い、かつ互いにデータの転送が可能なデー
タバス90を備える。
(57) [Summary] [Purpose] To provide an electronic interlocking device that can build an appropriate interlocking control system and can quickly recover even when a failure occurs, and can minimize the effect of the failure on the entire system. A fail safe system 70 is formed by connecting a fail safe processor 10 and an electronic interlocking device 50 requiring the fail safe processing to a fail safe line 30. It has a non-fail safe processor 20 and a non-fail safe system 80 in which an electronic terminal device 60 which may be non-fail safe processing is connected to a non-fail safe line 40. The fail-safe system 70 and the non-fail-safe system 80 are each provided with a data bus 90 that operates in parallel and can transfer data to each other.
Description
【0001】[0001]
本考案は、電子連動装置、特に、フェースセーフ及びノンフェール・セーフ処 理を行う複数の電子連動系を有する多重電子連動装置に関する。 The present invention relates to an electronic interlocking device, and more particularly to a multiple electronic interlocking device having a plurality of electronic interlocking systems that perform face-safe and non-fail-safe processing.
【0002】[0002]
信号機や転てつ機などを含む軌道上において、車両が安全に運行されるために は、これらの信号機や転てつ機などの制御及び操作に一定の順序と制限を加える 必要があり、そのための装置として、電子連動装置がある。 In order for a vehicle to operate safely on a track that includes traffic lights and trollers, it is necessary to place a certain order and restrictions on the control and operation of these traffic lights and trollers. There is an electronic interlocking device.
【0003】 このような電子連動装置の役割上、動作中断は許されないことから、従来2つ の電子連動装置を用いて、両系に並列動作をさせるようにしている。すなわち、 両系にまったく同一の動作をさせ、通常は一方の系を使用し、その系に障害が発 生した場合には、速やかにその機能を正常化し、並列処理に復帰させなければい けない。この際、正常に稼働している系の動作に影響を与えることなく、両系の 動作状態を同一にすることが好ましい。Due to the role of such an electronic interlocking device, operation interruption is not allowed. Therefore, two electronic interlocking devices are conventionally used to allow both systems to operate in parallel. In other words, it is necessary to operate both systems in exactly the same way, normally use one system, and when a failure occurs in that system, normalize its function and return to parallel processing immediately. .. At this time, it is preferable that the operating states of both systems be the same without affecting the operation of the normally operating system.
【0004】 このような2重系の従来技術としては、図3に示すようなものがある。As a conventional technique of such a dual system, there is one as shown in FIG.
【0005】 電子連動装置は、1つのフェール・セーフプロセッサ100に第1及び第2の 共通回線110,120が接続されている。第1の共通回線110はフェール・ セーフ系であり、フェール・セーフ動作をする電子端末機器130が少なくとも 1つ以上接続されて成る。第2の共通回線120はノンフェール・セーフ系であ り、ノンフェール・セーフ動作をする電子端末機器140が少なくとも1つ以上 接続されて成る。In the electronic interlocking device, the first and second common lines 110 and 120 are connected to one fail-safe processor 100. The first common line 110 is a fail-safe system and is composed of at least one electronic terminal device 130 that performs fail-safe operation. The second common line 120 is a non-fail safe system, and is composed of at least one or more electronic terminal devices 140 that perform non-fail safe operation.
【0006】 各電子端末機器130,140はシリアル入出力部を有し、フェール・セーフ プロセッサ100から制御データを得ると共に、ポーリング動作によって順次各 々の機器120,130の制御結果をフェール・セーフプロセッサ100に出力 するものである。Each of the electronic terminal devices 130 and 140 has a serial input / output unit, obtains control data from the fail-safe processor 100, and sequentially obtains control results of the devices 120 and 130 by a polling operation. It is output to 100.
【0007】[0007]
しかしながら、このような従来の電子連動装置では、フェール・セーフ系もノ ンフェール・セーフ系も共通にフェール・セーフプロセッサに接続しているため 、ノンフェール・セーフなデータ処理で済むノンフェール・セーフ電子端末機器 とのデータ転送にも不必要なフェール・セーフ処理を行ってしまい、フェール・ セーフプロセッサの処理能力を無駄にしてしまっていた。 However, in such a conventional electronic interlocking device, both the fail-safe system and the non-fail safe system are commonly connected to the fail-safe processor, so that the non-fail-safe electronic device that requires non-fail safe data processing can be used. Unnecessary fail-safe processing was performed for data transfer with the terminal equipment, and the processing capacity of the fail-safe processor was wasted.
【0008】 本考案は、このような従来の技術が有する問題点に着目して成されたもので、 適切な連動制御システムを構築することができると共に、故障時にも早急な復帰 が可能であり、全体の系への故障の影響を最小限にできる電子連動装置を提供す ることを目的としている。The present invention has been made by paying attention to the problems of such conventional techniques. It is possible to construct an appropriate interlocking control system and quickly recover from a failure. The purpose is to provide an electronic interlocking device that can minimize the effect of failure on the entire system.
【0009】[0009]
かかる目的を達成するための本考案の要旨とするところは、 フェール・セーフ処理を要する電子端末機器(50)がフェール・セーフ回線 (30)を介して接続され、ノンフェール・セーフ処理でよい電子端末機器(6 0)がノンフェール・セーフ回線(40)を介して接続されて制御される電子連 動装置において、 フェール・セーフのプロセッサ(10)及び前記フェール・セーフ処理を要す る電子連動装置(50)がフェール・セーフ回線(30)に連結されて成るフェ ール・セーフ系(70)と、 ノンフェール・セーフのプロセッサ(20)及び前記ノンフェール・セーフ処 理でよい電子端末機器(60)がノンフェール・セーフ回線(40)に連結され て成るノンフェール・セーフ系(80)とを有し、 フェール・セーフ系(70)とノンフェール・セーフ系(80)とは各々並列 動作を行い、かつ互いにデータの転送が可能なデータバス(90)を備えたもの であることを特徴とする電子連動装置に存する。 The gist of the present invention for achieving such an object is that an electronic terminal device (50) requiring fail-safe processing is connected via a fail-safe line (30), and an electronic device capable of non-fail-safe processing is required. A fail-safe processor (10) and an electronic interlocking device that requires the fail-safe process, in an electronically controlled device in which a terminal device (60) is connected and controlled via a non-fail-safe line (40). A fail-safe system (70) in which a device (50) is connected to a fail-safe line (30), a non-fail-safe processor (20), and an electronic terminal device capable of performing the non-fail-safe processing. (60) has a non-fail safe system (80) connected to the non-fail safe line (40), and is a fail safe system. 70) and performs the respective parallel work with non fail-safe system (80), and consists in an electronic interlocking device, characterized in that those having a data bus (90) capable of mutually transferring data.
【0010】[0010]
【作用】 本考案のプロセッサに共通回線であるフェール・セーフ回線また はノンフェール・セーフ回線を介して少なくとも1つ以上のフェール・セーフ電 子端末機器またはノンフェール・セーフ電子端末機器を接続し、各電子端末機器 とデータを授受して制御を行う。[Operation] At least one fail-safe electronic terminal device or non-fail-safe electronic terminal device is connected to the processor of the present invention through a fail-safe line or a non-fail-safe line which is a common line, Control is performed by exchanging data with each electronic terminal device.
【0011】 フェール・セーフ回線(30)またはノンフェール・セーフ回線(40)を介 して、フェール・セーフプロセッサ(10)またはノンフェール・セーフプロセ ッサ(20)、フェール・セーフ電子端末機器(50)またはノンフェール・セ ーフ電子端末機器(60)とポーリング処理を用いた制御信号や電子端末機器と のデータの授受を行う。A fail-safe processor (10) or a non-fail safe processor (20), a fail-safe electronic terminal device (50) is provided via a fail-safe line (30) or a non-fail-safe line (40). ) Or a non-fail safe electronic terminal device (60) and control signals using polling processing and data exchange with the electronic terminal device.
【0012】 フェール・セーフ回線(30)またはノンフェール・セーフ回線(40)に各 々個別に接続された少なくとも1つ以上のフェール・セーフ電子端末機器(50 )またはノンフェール・セーフ電子端末機器(60)は、例えば案内盤、放送装 置、制御盤等であり、軌道上の運行データを作成し、該データを処理制御部の要 求にしたがって転送する。[0012] At least one or more fail-safe electronic terminal devices (50) or non-fail-safe electronic terminal devices (50) individually connected to the fail-safe line (30) or the non-fail-safe line (40), respectively. Reference numeral 60) is, for example, a guide panel, a broadcasting device, a control panel, or the like, which creates orbital operation data and transfers the data according to the request of the processing control unit.
【0013】 フェール・セーフ回線(30),ノンフェール・セーフ回線(40)に各々接 続された処理制御部としてのフェール・セーフプロセッサ(10)及びノンフェ ール・セーフプロセッサ(20)は、ポーリング動作を用い、フェール・セーフ 回線(30),ノンフェール・セーフ回線(40)を介して、フェール・セーフ 電子端末機器(50),ノンフェール・セーフ電子端末機器(60)を制御し順 次前記運行データの授受を行う。The fail-safe processor (10) and the non-fail-safe processor (20) as processing control units connected to the fail-safe line (30) and the non-fail-safe line (40) respectively perform polling. The fail-safe electronic terminal equipment (50) and the non-fail-safe electronic terminal equipment (60) are controlled by using the operation through the fail-safe line (30) and the non-fail-safe line (40). Transfer operation data.
【0014】 フェール・セーフ系(70)は、フェール・セーフプロセッサ(10)がフェ ール・セーフ回線(30)に連結され、フェール・セーフ電子端末機器(50) 間でのデータ処理を行う。In the fail-safe system (70), the fail-safe processor (10) is connected to the fail-safe line (30) and performs data processing between the fail-safe electronic terminal devices (50).
【0015】 ノンフェール・セーフ系(80)は、第2のプロセッサとしてノンフェール・ セーフプロセッサ(20)がノンフェール・セーフ回線(40)に連結され、ノ ンフェール・セーフ電子端末機器(60)間でのデータ処理を行う。In the non-fail safe system (80), the non-fail safe processor (20) is connected to the non-fail safe line (40) as a second processor, and the non-fail safe electronic terminal device (60) is connected. Data processing in.
【0016】 フェール・セーフ処理が必要なデータはフェール・セーフ系において処理が行 われ、ノンフェール・セーフ処理が必要なデータはノンフェール・セーフ系にお いて処理が各々行われる。Data that needs fail-safe processing is processed in the fail-safe system, and data that needs non-fail safe processing is processed in the non-fail-safe system.
【0017】 フェール・セーフ系(70)とノンフェール・セーフ系(80)とは、各々処 理系において、独立に、並列動作を行う。かつ互いにデータの転送必要となった ときは、データバス(90)を介して所定のデータの授受を行う。The fail-safe system (70) and the non-fail-safe system (80) independently operate in parallel in each processing system. Further, when it becomes necessary to transfer data to each other, predetermined data is exchanged via the data bus (90).
【0018】[0018]
図1は本考案の第1実施例を示している。 FIG. 1 shows a first embodiment of the present invention.
【0019】 本実施例の電子連動装置は、フェール・セーフ処理を要する電子端末機器50 がフェール・セーフ回線30を介して接続されている。In the electronic interlocking apparatus of this embodiment, an electronic terminal device 50 requiring fail-safe processing is connected via a fail-safe line 30.
【0020】 フェール・セーフのプロセッサ10及び前記フェール・セーフ処理を要する電 子連動装置50がフェール・セーフ回線30に連結されて成るフェール・セーフ 系70を有する。The fail-safe processor 70 and the electronic interlocking device 50 that requires the fail-safe processing are connected to the fail-safe line 30 to provide a fail-safe system 70.
【0021】 ノンフェール・セーフのプロセッサ20及び前記ノンフェール・セーフ処理で よい電子端末機器60がノンフェール・セーフ回線40に連結されて成るノンフ ェール・セーフ系80とを有する。It has a non-fail safe processor 20 and a non-fail safe system 80 in which an electronic terminal device 60 which is capable of the non-fail safe processing is connected to a non-fail safe line 40.
【0022】 フェール・セーフ系70とノンフェール・セーフ系80とは各々並列動作を行 い、かつ互いにデータの転送が可能なデータバス90を備えたものである。The fail-safe system 70 and the non-fail-safe system 80 are each provided with a data bus 90 capable of performing parallel operations and transferring data to each other.
【0023】 図2は本考案におけるフェール・セーフプロセッサの実施例である。FIG. 2 shows an embodiment of the fail-safe processor according to the present invention.
【0024】 フェ−ル・セ−フプロセッサ200は、A系バス240と、B系バス250と 、A系マイクロプロセッサユニット360と、B系マイクロプロセッサユニット 350と、照合ユニット370と、I/O回路230とを備えて成る。The fail-safe processor 200 includes an A system bus 240, a B system bus 250, an A system microprocessor unit 360, a B system microprocessor unit 350, a collation unit 370, and an I / O. And a circuit 230.
【0025】 A系マイクロプロセッサユニット360は、少なくとも1つのマイクロプロセ ッサ210及びメモリ部220を備えて成り、各々A系バス240に共通に接続 されている。The A-system microprocessor unit 360 includes at least one microprocessor 210 and a memory unit 220, and is commonly connected to the A-system bus 240.
【0026】 照合ユニット370は、照合回路370及び整流回路280を備えて成る。照 合回路370は、A系バス240及びB系バス250に共通に接続されている。The matching unit 370 includes a matching circuit 370 and a rectifying circuit 280. The matching circuit 370 is commonly connected to the A system bus 240 and the B system bus 250.
【0027】 整流回路280は、照合回路370に接続されている。The rectifier circuit 280 is connected to the matching circuit 370.
【0028】 次に作用を説明する。Next, the operation will be described.
【0029】 本実施例の電子連動装置は、ノンフェール・セーフ処理でよい電子端末機器6 0がノンフェール・セーフ回線40を介して接続されて制御される。The electronic interlocking apparatus of this embodiment is controlled by connecting an electronic terminal device 60, which may be non-fail safe processing, via a non-fail safe line 40.
【0030】 フェール・セーフ系70とノンフェール・セーフ系80とは各々並列動作を行 う。また、データバス90は、互いにデータの転送が可能である。The fail-safe system 70 and the non-fail-safe system 80 each operate in parallel. Further, the data bus 90 can transfer data to each other.
【0031】 A系マイクロプロセッサユニット360は、A系バス240を介してデ−タの 転送を行う。同様にB系マイクロプロセッサユニット350は、B系バス250 を介してデ−タの転送を行う。The A-system microprocessor unit 360 transfers data via the A-system bus 240. Similarly, the B-system microprocessor unit 350 transfers data via the B-system bus 250.
【0032】 A系マイクロプロセッサユニット360は、前記同期クロックに基づいて前記 デ−タをA系バス240に転送出力する。The A system microprocessor unit 360 transfers and outputs the data to the A system bus 240 based on the synchronous clock.
【0033】 照合回路370は、A系マイクロプロセッサユニット360及びB系マイクロプ ロセッサユニット350からA系バス240及びB系バス250を介して転送さ れる前記デ−タを前記同期クロックに基づいて順次直列又は並列に比較し、該デ −タの比較結果に基づいて交番信号390を生成し、整流回路280に出力をす る。The matching circuit 370 sequentially serializes the data transferred from the A system microprocessor unit 360 and the B system microprocessor unit 350 via the A system bus 240 and the B system bus 250 based on the synchronous clock. Alternatively, they are compared in parallel, an alternating signal 390 is generated based on the comparison result of the data, and output to the rectifier circuit 280.
【0034】 整流回路280は、照合回路370において生成された該デ−タの比較結果( 交番信号390)に基づいて、該比較デ−タが一致しているときはデ−タ一致信 号330を生成し、又該比較デ−タが不一致のときはデ−タ不一致信号310を 生成する。The rectifier circuit 280, based on the comparison result (alternating signal 390) of the data generated in the matching circuit 370, when the comparison data match, the data match signal 330. If the comparison data do not match, a data mismatch signal 310 is generated.
【0035】[0035]
本考案にかかる電子連動装置によれば、 フェール・セーフプロセッサを用いてフェール・セーフ電子端末機器を制御し 、又ノンフェール・セーフプロセッサを用いてノンフェール・セーフ電子端末機 器を制御し、必要に応じてフェール・セーフプロセッサとノンフェール・セーフ プロセッサとの間でデータの転送を実行することによりプロセッサの最適使用を 計ることができる。 According to the electronic interlocking device of the present invention, a fail-safe processor is used to control a fail-safe electronic terminal device, and a non-fail safe processor is used to control a non-fail-safe electronic terminal device. Optimal use of the processor can be measured by performing data transfer between the fail-safe processor and the non-fail-safe processor depending on the requirement.
【0036】 又、フェール・セーフ系とノンフェール・セーフ系とを分離することができる ため、電子連動装置内において処理系統の優先度を設計でき、より安全度の高い 処理系の構築が容易となる。Further, since the fail-safe system and the non-fail-safe system can be separated, the priority of the processing system can be designed in the electronic interlocking device, and the processing system with higher safety can be easily constructed. Become.
【図1】本考案の一実施例に係る電子連動装置のブロッ
ク図である。FIG. 1 is a block diagram of an electronic interlocking device according to an embodiment of the present invention.
【図2】本実施例に用いたフェール・セーフプロセッサ
のブロック図である。FIG. 2 is a block diagram of a fail-safe processor used in this embodiment.
【図3】従来例を示す電子連動装置のブロック図であ
る。FIG. 3 is a block diagram of an electronic interlocking device showing a conventional example.
10 フェール・セーフプロセッサ 20 ノンフェール・セーフプロセッサ 30 フェール・セーフ回線 40 ノンフェール・セーフ回線 50 フェール・セーフ電子端末機器 60 ノンフェール・セーフ電子端末機器 70 フェール・セーフ系 80 ノンフェール・セーフ系 90 データバス 100 フェール・セーフプロセッサ 110 フェール・セーフ回線 120 ノンフェール・セーフ回線 130 フェール・セーフ電子端末機器 140 ノンフェール・セーフ電子端末機器 200 フェ−ル・セ−フプロセッサ 210 マイクロプロセッサ 220 メモリ部 230 I/O回路 240 A系バス 250 B系バス 260 照合回路 280 整流回路 310 デ−タ不一致信号 330 デ−タ一致信号 350 B系マイクロプロセッサユニット 360 A系マイクロプロセッサユニット 370 照合ユニット 390 交番信号 10 Fail Safe Processor 20 Non Fail Safe Processor 30 Fail Safe Line 40 Non Fail Safe Line 50 Fail Safe Electronic Terminal Equipment 60 Non Fail Safe Electronic Terminal Equipment 70 Fail Safe System 80 Non Fail Safe System 90 Data Bus 100 Fail-safe processor 110 Fail-safe line 120 Non-fail safe line 130 Fail-safe electronic terminal device 140 Non-fail-safe electronic terminal device 200 Fail-safe processor 210 Microprocessor 220 Memory section 230 I / O circuit 240 A system bus 250 B system bus 260 Collation circuit 280 Rectifier circuit 310 Data mismatch signal 330 Data match signal 350 B system microprocessor unit 360 System microprocessor unit 370 collating unit 390 alternating signal
Claims (1)
機器がフェール・セーフ回線を介して接続され、ノンフ
ェール・セーフ処理でよい電子端末機器がノンフェール
・セーフ回線を介して接続されて制御される電子連動装
置において、 フェール・セーフのプロセッサ及び前記フェール・セー
フ処理を要する電子連動装置がフェール・セーフ回線に
連結されて成るフェール・セーフ系と、 ノンフェール・セーフのプロセッサ及び前記ノンフェー
ル・セーフ処理でよい電子端末機器がノンフェール・セ
ーフ回線に連結されて成るノンフェール・セーフ系とを
有し、 前記フェール・セーフ系と前記ノンフェール・セーフ系
とは各々並列動作を行い、かつ互いにデータの転送が可
能なデータバスを備えたものであることを特徴とする電
子連動装置。1. An electronic terminal device that requires fail-safe processing is connected via a fail-safe line, and an electronic terminal device that requires non-fail safe processing is connected and controlled via a non-fail-safe line. In an electronic interlocking device, a fail-safe system in which a fail-safe processor and an electronic interlocking device requiring the fail-safe processing are connected to a fail-safe line, and a non-fail-safe processor and the non-fail-safe processing And a non-fail safe system in which the electronic terminal device is connected to a non-fail safe line, and the fail-safe system and the non-fail-safe system respectively operate in parallel, An electronic interlocking device having a data bus capable of transferring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6012893U JP2528225Y2 (en) | 1993-11-09 | 1993-11-09 | Electronic interlocking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6012893U JP2528225Y2 (en) | 1993-11-09 | 1993-11-09 | Electronic interlocking device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0728775U true JPH0728775U (en) | 1995-05-30 |
JP2528225Y2 JP2528225Y2 (en) | 1997-03-05 |
Family
ID=13133193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6012893U Expired - Lifetime JP2528225Y2 (en) | 1993-11-09 | 1993-11-09 | Electronic interlocking device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2528225Y2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007193843A (en) * | 2001-05-31 | 2007-08-02 | Omron Corp | Safety controller and controller system, connection method of controller and control method of the controller system |
JP2007242036A (en) * | 2001-05-31 | 2007-09-20 | Omron Corp | Setting method of controller system and monitoring method of controller system |
JP6635238B1 (en) * | 2019-03-11 | 2020-01-22 | 三菱電機株式会社 | Safety control device and safety control system |
-
1993
- 1993-11-09 JP JP6012893U patent/JP2528225Y2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007193843A (en) * | 2001-05-31 | 2007-08-02 | Omron Corp | Safety controller and controller system, connection method of controller and control method of the controller system |
JP2007242036A (en) * | 2001-05-31 | 2007-09-20 | Omron Corp | Setting method of controller system and monitoring method of controller system |
JP4492635B2 (en) * | 2001-05-31 | 2010-06-30 | オムロン株式会社 | SAFETY CONTROLLER, CONTROLLER SYSTEM, CONTROLLER CONNECTION METHOD, AND CONTROLLER SYSTEM CONTROL METHOD |
JP4569838B2 (en) * | 2001-05-31 | 2010-10-27 | オムロン株式会社 | Controller system setting method and controller system monitoring method |
JP6635238B1 (en) * | 2019-03-11 | 2020-01-22 | 三菱電機株式会社 | Safety control device and safety control system |
WO2020183559A1 (en) * | 2019-03-11 | 2020-09-17 | 三菱電機株式会社 | Safety control device and safety control system |
Also Published As
Publication number | Publication date |
---|---|
JP2528225Y2 (en) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0205801B1 (en) | Interrupt mechanism for multi-microprocessing system having multiple busses | |
JPH0728775U (en) | Electronic interlocking device | |
US6128691A (en) | Apparatus and method for transporting interrupts from secondary PCI busses to a compatibility PCI bus | |
JP2510472B2 (en) | Railway security equipment | |
US4048482A (en) | Arrangement for controlling a signal switching system and a method for using this arrangement | |
JP2793115B2 (en) | Data transfer system using fail-safe processor | |
JPH09114507A (en) | Duplex system for programmable logic controller | |
JPS63310031A (en) | Error detection system | |
JP3224067B2 (en) | Signal transmission equipment | |
JPH01123545A (en) | Communication system for doubling host system in lan | |
JP3086245B2 (en) | Other system access designation device | |
JP2000347706A (en) | Plant controller | |
JPH01185757A (en) | Data transfer equipment | |
JPS628254A (en) | Signal receiving and distributing circuit | |
JPS63296428A (en) | Input/output bus control system | |
JPS5998235A (en) | Input and output controller | |
JPH04320540A (en) | Duplex system | |
JPH063587B2 (en) | Synchronous operation method of dual microprocessor | |
JPS61269545A (en) | Computer system | |
JPH03290750A (en) | Dma transfer method | |
JPS62105258A (en) | Direct memory access system | |
JPS616755A (en) | Data transfer system | |
JPS63196951A (en) | Microcomputer system | |
JPS63308437A (en) | Line occupation prevention system | |
JPS59212964A (en) | Information collating system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |