JPH07283365A - 半導体装置及びその製造方法、台座 - Google Patents
半導体装置及びその製造方法、台座Info
- Publication number
- JPH07283365A JPH07283365A JP6066840A JP6684094A JPH07283365A JP H07283365 A JPH07283365 A JP H07283365A JP 6066840 A JP6066840 A JP 6066840A JP 6684094 A JP6684094 A JP 6684094A JP H07283365 A JPH07283365 A JP H07283365A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- bump electrode
- bump
- bump electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【目的】 材質の異なるフォトダイオードチップと信号
処理チップをバンプ電極で接合して熱サイクルを加えた
時、バンプ電極に働く剪断応力を小さくして亀裂や割れ
等を生じ難くすることができる他、各バンプ電極がずれ
ても各バンプ電極間で接触させないようにして画素繋が
り等を生じ難くすることができ、コンタクト部の信頼性
を向上させることができる。 【構成】 その構成材料が異なる少なくとも２種類以上
の半導体構成部品１，２を貼り合わせた半導体装置にお
いて、反りの中立面を、貼り合わせる該半導体構成部品
１，２の接合面に一致又は略一致させるように、該半導
体構成部品１，２の各々の膜厚を変化させてなる。
処理チップをバンプ電極で接合して熱サイクルを加えた
時、バンプ電極に働く剪断応力を小さくして亀裂や割れ
等を生じ難くすることができる他、各バンプ電極がずれ
ても各バンプ電極間で接触させないようにして画素繋が
り等を生じ難くすることができ、コンタクト部の信頼性
を向上させることができる。 【構成】 その構成材料が異なる少なくとも２種類以上
の半導体構成部品１，２を貼り合わせた半導体装置にお
いて、反りの中立面を、貼り合わせる該半導体構成部品
１，２の接合面に一致又は略一致させるように、該半導
体構成部品１，２の各々の膜厚を変化させてなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法、台座に係り、詳しくは、ハイブリッド型赤外線
センサに適用することができ、特に、材質の異なるフォ
トダイオードチップと信号処理チップをバンプ電極で接
合して熱サイクルを加えた時、コンタクト部の信頼性を
向上させることができる半導体装置及びその製造方法、
台座に関する。
造方法、台座に係り、詳しくは、ハイブリッド型赤外線
センサに適用することができ、特に、材質の異なるフォ
トダイオードチップと信号処理チップをバンプ電極で接
合して熱サイクルを加えた時、コンタクト部の信頼性を
向上させることができる半導体装置及びその製造方法、
台座に関する。
【０００２】近年、ハイブリッド型一次元赤外線検知素
子は、ＨｇＣｄＴｅ等のフォトダイオードチップとＳｉ
等の信号処理チップとを円柱状Ｉｎ等のバンプ電極で貼
り合わせた構造になっている。この赤外線検知素子は、
サファイア等のマウント台上に設置され、動作時には液
体窒素温度（７７Ｋ）まで冷却して使用される。しかし
ながら、この半導体装置では、フォトダイオードチップ
の構成材料とバンプ電極の構成材料が各々異なってお
り、フォトダイオードチップの構成材料のＨｇＣｄＴｅ
（主にＣｄＴｅからなる）の熱膨張係数と信号処理チッ
プの構成材料のＳｉの熱膨張係数が、各々３．９×１０
-6Ｋ-1，１．２×１０-6Ｋ-1と異なり、フォトダイオー
ドチップの方が信号処理チップよりも大きいため、例え
ば動作時に７７Ｋまで冷却されると、チップが反ってし
まう。このため、フォトダイオードチップに形成したバ
ンプ電極と信号処理チップに形成したバンプ電極の接合
面に剪断応力が働き、その界面やバンプ電極自体に亀裂
や割れ等が生じてコンタクト部の信頼性を低下させると
いう問題があった。
子は、ＨｇＣｄＴｅ等のフォトダイオードチップとＳｉ
等の信号処理チップとを円柱状Ｉｎ等のバンプ電極で貼
り合わせた構造になっている。この赤外線検知素子は、
サファイア等のマウント台上に設置され、動作時には液
体窒素温度（７７Ｋ）まで冷却して使用される。しかし
ながら、この半導体装置では、フォトダイオードチップ
の構成材料とバンプ電極の構成材料が各々異なってお
り、フォトダイオードチップの構成材料のＨｇＣｄＴｅ
（主にＣｄＴｅからなる）の熱膨張係数と信号処理チッ
プの構成材料のＳｉの熱膨張係数が、各々３．９×１０
-6Ｋ-1，１．２×１０-6Ｋ-1と異なり、フォトダイオー
ドチップの方が信号処理チップよりも大きいため、例え
ば動作時に７７Ｋまで冷却されると、チップが反ってし
まう。このため、フォトダイオードチップに形成したバ
ンプ電極と信号処理チップに形成したバンプ電極の接合
面に剪断応力が働き、その界面やバンプ電極自体に亀裂
や割れ等が生じてコンタクト部の信頼性を低下させると
いう問題があった。
【０００３】また、フォトダイオードチップのバンプ電
極と信号処理チップのバンプ電極がずれて横方向に並ん
でいるバンプ電極同志が接触してしまい、画素繋がり等
が生じることがあるという問題もあった。これらの問題
は、特に、冷却したり暖めたり急峻な熱サイクルを加え
た場合や、素子を大型化（多画素化）して電極間の距離
が小さくなる場合に顕著になる傾向がある。
極と信号処理チップのバンプ電極がずれて横方向に並ん
でいるバンプ電極同志が接触してしまい、画素繋がり等
が生じることがあるという問題もあった。これらの問題
は、特に、冷却したり暖めたり急峻な熱サイクルを加え
た場合や、素子を大型化（多画素化）して電極間の距離
が小さくなる場合に顕著になる傾向がある。
【０００４】このため、材質の異なるフォトダイオード
チップと信号処理チップをバンプ電極で接合して熱サイ
クルを加えた時、バンプ電極に働く剪断応力を小さくし
て亀裂や割れ等を生じ難くすることができる他、各バン
プ電極がずれても各バンプ電極間で接触させないように
して画素繋がり等を生じ難くすることができ、コンタク
ト部の信頼性を向上させることができる半導体装置及び
その製造方法、台座が要求されている。
チップと信号処理チップをバンプ電極で接合して熱サイ
クルを加えた時、バンプ電極に働く剪断応力を小さくし
て亀裂や割れ等を生じ難くすることができる他、各バン
プ電極がずれても各バンプ電極間で接触させないように
して画素繋がり等を生じ難くすることができ、コンタク
ト部の信頼性を向上させることができる半導体装置及び
その製造方法、台座が要求されている。
【０００５】
【従来の技術】従来、ハイブリッド型一次元赤外線検知
素子は、図１０に示すように、ＨｇＣｄＴｅ等のフォト
ダイオードチップ１０００とＳｉ等の信号処理チップ１
００１とを円柱状Ｉｎ等のバンプ電極１００２で貼り合
わせた構造になっている。この赤外線検知素子は、サフ
ァイア等のマウント台１００３上に設置され、動作時に
は液体窒素温度（７７Ｋ）まで冷却して使用される。
素子は、図１０に示すように、ＨｇＣｄＴｅ等のフォト
ダイオードチップ１０００とＳｉ等の信号処理チップ１
００１とを円柱状Ｉｎ等のバンプ電極１００２で貼り合
わせた構造になっている。この赤外線検知素子は、サフ
ァイア等のマウント台１００３上に設置され、動作時に
は液体窒素温度（７７Ｋ）まで冷却して使用される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、フォトダイオードチップ１０
００の構成材料と信号処理チップ１００１の構成材料が
各々異なっており、フォトダイオードチップ１０００の
構成材料のＨｇＣｄＴｅ（主にＣｄＴｅからなる）の熱
膨張係数と信号処理チップ１００１の構成材料のＳｉの
熱膨張係数が、各々３．９×１０-6Ｋ-1，１．２×１０
-6Ｋ-1と異なり、フォトダイオードチップ１０００の方
が信号処理チップ１００１よりも大きい。
た従来の半導体装置では、フォトダイオードチップ１０
００の構成材料と信号処理チップ１００１の構成材料が
各々異なっており、フォトダイオードチップ１０００の
構成材料のＨｇＣｄＴｅ（主にＣｄＴｅからなる）の熱
膨張係数と信号処理チップ１００１の構成材料のＳｉの
熱膨張係数が、各々３．９×１０-6Ｋ-1，１．２×１０
-6Ｋ-1と異なり、フォトダイオードチップ１０００の方
が信号処理チップ１００１よりも大きい。
【０００７】このため、例えば動作時に７７Ｋまで冷却
されると、図１１に示す如く、フォトダイオードチップ
１０００の方が信号処理チップ１００１よりも熱膨張量
が大きいので、フォトダイオードチップ１０００側が圧
縮され、これによって、信号処理チップ１００１が引っ
張られ、フォトダイオードチップ１０００及び信号処理
チップ１００１がバンプ電極１００２の接合面とは対向
するフォトダイオードチップ１０００上面方向に反って
しまう。従って、フォトダイオードチップ１０００に形
成したバンプ電極１００２と信号処理チップ１００１に
形成したバンプ電極１００２の接合面に剪断応力が働
き、その界面やバンプ電極１００２自体に亀裂や割れ等
が生じてコンタクト部の信頼性を低下させるという問題
があった。
されると、図１１に示す如く、フォトダイオードチップ
１０００の方が信号処理チップ１００１よりも熱膨張量
が大きいので、フォトダイオードチップ１０００側が圧
縮され、これによって、信号処理チップ１００１が引っ
張られ、フォトダイオードチップ１０００及び信号処理
チップ１００１がバンプ電極１００２の接合面とは対向
するフォトダイオードチップ１０００上面方向に反って
しまう。従って、フォトダイオードチップ１０００に形
成したバンプ電極１００２と信号処理チップ１００１に
形成したバンプ電極１００２の接合面に剪断応力が働
き、その界面やバンプ電極１００２自体に亀裂や割れ等
が生じてコンタクト部の信頼性を低下させるという問題
があった。
【０００８】また、図１２に示す如く、フォトダイオー
ドチップ１０００のバンプ電極１００２と信号処理チッ
プ１００１のバンプ電極１００２がずれて横方向に並ん
でいるバンプ電極同志が接触してしまい、画素繋がり等
が生じることがあるという問題もあった。これらの問題
は、特に、冷却したり暖めたり急峻な熱サイクルを加え
た場合や、素子を大型化（多画素化）して電極間の距離
が小さくなる場合に顕著になる傾向がある。
ドチップ１０００のバンプ電極１００２と信号処理チッ
プ１００１のバンプ電極１００２がずれて横方向に並ん
でいるバンプ電極同志が接触してしまい、画素繋がり等
が生じることがあるという問題もあった。これらの問題
は、特に、冷却したり暖めたり急峻な熱サイクルを加え
た場合や、素子を大型化（多画素化）して電極間の距離
が小さくなる場合に顕著になる傾向がある。
【０００９】そこで、本発明は、材質の異なるフォトダ
イオードチップと信号処理チップをバンプ電極で接合し
て熱サイクルを加えた時、バンプ電極に働く剪断応力を
小さくして亀裂や割れ等を生じ難くすることができる
他、各バンプ電極がずれても各バンプ電極間で接触させ
ないようにして画素繋がり等を生じ難くすることがで
き、コンタクト部の信頼性を向上させることができる半
導体装置及びその製造方法、台座に関する。
イオードチップと信号処理チップをバンプ電極で接合し
て熱サイクルを加えた時、バンプ電極に働く剪断応力を
小さくして亀裂や割れ等を生じ難くすることができる
他、各バンプ電極がずれても各バンプ電極間で接触させ
ないようにして画素繋がり等を生じ難くすることがで
き、コンタクト部の信頼性を向上させることができる半
導体装置及びその製造方法、台座に関する。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
その構成材料が異なる少なくとも２種類以上の半導体構
成部品を貼り合わせた半導体装置において、反りの中立
面を、貼り合わせる該半導体構成部品の接合面に一致又
は略一致させるように、該半導体構成部品の各々の膜厚
を変化させてなることを特徴とするものである。
その構成材料が異なる少なくとも２種類以上の半導体構
成部品を貼り合わせた半導体装置において、反りの中立
面を、貼り合わせる該半導体構成部品の接合面に一致又
は略一致させるように、該半導体構成部品の各々の膜厚
を変化させてなることを特徴とするものである。
【００１１】請求項２記載の発明は、上記請求項１記載
の発明において、前記半導体構成部品の各々の膜厚は、
その構成材料の熱膨張係数と使用時の温度変化量に基づ
いて設定してなることを特徴とするものである。請求項
３記載の発明は、上記請求項１，２記載の発明におい
て、前記接合面は、各前記半導体構成部品の形成した各
バンプ電極を接合した面であることを特徴とするもので
ある。
の発明において、前記半導体構成部品の各々の膜厚は、
その構成材料の熱膨張係数と使用時の温度変化量に基づ
いて設定してなることを特徴とするものである。請求項
３記載の発明は、上記請求項１，２記載の発明におい
て、前記接合面は、各前記半導体構成部品の形成した各
バンプ電極を接合した面であることを特徴とするもので
ある。
【００１２】請求項４記載の発明は、半導体装置を固定
する台座において、温度変化させた時に該半導体装置裏
面の反りによる変位と一致又は略一致するように、熱膨
張係数が少なくとも２つ以上異なる少なくとも２種類以
上の構成材料で形成してなることを特徴とするものであ
る。請求項５記載の発明は、上記請求項４記載の発明に
おいて、前記半導体装置の長さ方向に複数個に分断され
た熱膨張係数の大きい第１の分断部材と、該第１の分断
部材よりも熱膨張係数の小さい第２の分断部材とを一体
的に形成し、かつ前記台座に固定した前記半導体装置裏
面方向に対する該第１、第２の分断部材の垂直方向の長
さを、温度変化させた時に前記半導体装置裏面の反りに
よる変位と一致又は略一致するように、変化させてなる
ことを特徴とするものである。
する台座において、温度変化させた時に該半導体装置裏
面の反りによる変位と一致又は略一致するように、熱膨
張係数が少なくとも２つ以上異なる少なくとも２種類以
上の構成材料で形成してなることを特徴とするものであ
る。請求項５記載の発明は、上記請求項４記載の発明に
おいて、前記半導体装置の長さ方向に複数個に分断され
た熱膨張係数の大きい第１の分断部材と、該第１の分断
部材よりも熱膨張係数の小さい第２の分断部材とを一体
的に形成し、かつ前記台座に固定した前記半導体装置裏
面方向に対する該第１、第２の分断部材の垂直方向の長
さを、温度変化させた時に前記半導体装置裏面の反りに
よる変位と一致又は略一致するように、変化させてなる
ことを特徴とするものである。
【００１３】請求項６記載の発明は、第１の半導体構成
部品の第１のバンプ電極と第２の半導体構成部品の第２
のバンプ電極とを接合した半導体装置において、接合し
た該第１、第２のバンプ電極周囲を覆う絶縁壁が形成さ
れてなることを特徴とするものである。請求項７記載の
発明は、上記請求項６記載の発明において、前記絶縁壁
は、リング状又は格子状に形成されてなることを特徴と
するものである。
部品の第１のバンプ電極と第２の半導体構成部品の第２
のバンプ電極とを接合した半導体装置において、接合し
た該第１、第２のバンプ電極周囲を覆う絶縁壁が形成さ
れてなることを特徴とするものである。請求項７記載の
発明は、上記請求項６記載の発明において、前記絶縁壁
は、リング状又は格子状に形成されてなることを特徴と
するものである。
【００１４】請求項８記載の発明は、上記請求項６，７
記載の発明において、前記絶縁壁の前記第１、第２のバ
ンプ電極を覆う側の面は、前記第１、第２のバンプ電極
とは離間してなることを特徴とするものである。請求項
９記載の発明は、上記請求項６乃至８記載の発明におい
て、前記絶縁壁は、前記第１、第２の半導体基板とは離
間可能に形成してなることを特徴とするものである。
記載の発明において、前記絶縁壁の前記第１、第２のバ
ンプ電極を覆う側の面は、前記第１、第２のバンプ電極
とは離間してなることを特徴とするものである。請求項
９記載の発明は、上記請求項６乃至８記載の発明におい
て、前記絶縁壁は、前記第１、第２の半導体基板とは離
間可能に形成してなることを特徴とするものである。
【００１５】請求項１０記載の発明は、第１の半導体構
成品上に第１のバンプ電極を形成する工程と、次いで、
該第１のバンプ電極と離間し、かつ該第１の半導体構成
品上に絶縁膜を形成する工程と、次いで、該第１のバン
プ電極周囲を覆い、かつ該絶縁膜上に該絶縁膜とエッチ
ング選択比を有する絶縁壁を形成する工程と、次いで、
該第１の半導体構成部品の該第１のバンプ電極と該第２
の半導体構成部品の第２のバンプ電極とを接合する工程
と、次いで、該絶縁膜をエッチングする工程とを含むこ
とを特徴とするものである。
成品上に第１のバンプ電極を形成する工程と、次いで、
該第１のバンプ電極と離間し、かつ該第１の半導体構成
品上に絶縁膜を形成する工程と、次いで、該第１のバン
プ電極周囲を覆い、かつ該絶縁膜上に該絶縁膜とエッチ
ング選択比を有する絶縁壁を形成する工程と、次いで、
該第１の半導体構成部品の該第１のバンプ電極と該第２
の半導体構成部品の第２のバンプ電極とを接合する工程
と、次いで、該絶縁膜をエッチングする工程とを含むこ
とを特徴とするものである。
【００１６】請求項１１記載の発明は、上記請求項１、
請求項３及び請求項６を組み合わせてなることを特徴と
するものである。
請求項３及び請求項６を組み合わせてなることを特徴と
するものである。
【００１７】
【作用】本発明者等は、鋭意検討した結果、図１に示す
如く、熱膨張係数の異なるチップ１とチップ２に各々形
成したバンプ電極３で接合した素子を、冷却させた時、
反りの中立面がバンプ電極３の接合面からずれている
と、バンプ電極接合面に働く剪断応力が大きくなること
に注目し、反りの中立面を接合面に一致又は略一致させ
るようにチップ１，２の各々の膜厚を変化させて構成し
たところ、反りの中立面を、バンプ電極３の接合面に一
致又は略一致させることで、バンプ電極３の接合面に働
く剪断応力を極端に小さくすることができ、バンプ電極
３に亀裂や割れ等を生じ難くしてコンタクト部の信頼性
を向上させることができた。
如く、熱膨張係数の異なるチップ１とチップ２に各々形
成したバンプ電極３で接合した素子を、冷却させた時、
反りの中立面がバンプ電極３の接合面からずれている
と、バンプ電極接合面に働く剪断応力が大きくなること
に注目し、反りの中立面を接合面に一致又は略一致させ
るようにチップ１，２の各々の膜厚を変化させて構成し
たところ、反りの中立面を、バンプ電極３の接合面に一
致又は略一致させることで、バンプ電極３の接合面に働
く剪断応力を極端に小さくすることができ、バンプ電極
３に亀裂や割れ等を生じ難くしてコンタクト部の信頼性
を向上させることができた。
【００１８】なお、チップ１，２の各々の膜厚は、その
構成材料の熱膨張係数と使用時の温度変化量に基づいて
適宜設定することができる。以下、これについては、図
２の模式図を用いて具体的に説明する。チップ１，２の
膜厚を各々ｔm ，ｔs とし、チップ１，２のヤング率を
各々Ｅ m ，Ｅs とし、チップ１，２の熱膨張係数を各々
αm ，αs とし、冷却時の温度をΔＴとすると、中立面
のチップ１，２の接合面からの距離ｔn と曲率半径ｒ
は、次の（１）式、（２）式で表すことができる。
構成材料の熱膨張係数と使用時の温度変化量に基づいて
適宜設定することができる。以下、これについては、図
２の模式図を用いて具体的に説明する。チップ１，２の
膜厚を各々ｔm ，ｔs とし、チップ１，２のヤング率を
各々Ｅ m ，Ｅs とし、チップ１，２の熱膨張係数を各々
αm ，αs とし、冷却時の温度をΔＴとすると、中立面
のチップ１，２の接合面からの距離ｔn と曲率半径ｒ
は、次の（１）式、（２）式で表すことができる。
【００１９】
【数１】
【００２０】
【数２】
【００２１】今、チップ１の構成材料をＨｇＣｄＴｅ
（主にＣｄＴｅからなる）とし、チップ２の構成材料を
Ｓｉとすると、チップ１のヤング率Ｅm が０．５３６×
１０6ｋｇ／ｃｍ2 、チップ１の熱膨張係数αm が５．
２×１０-6Ｋ-1、チップ２のヤング率Ｅs が１．７２×
１０6 ｋｇ／ｃｍ2 、チップ２の熱膨張係数αs が２．
５×１０-6Ｋ-1となる。そして、これらを（１）、
（２）式に代入し、更に、Ｓｉチップ２の膜厚を３００
μｍとし、ΔＴ＝２２３Ｋ（３００Ｋ−７７Ｋ）とし
て、これらを（１）、（２）式に代入した結果、ＨｇＣ
ｄＴｅチップ１の膜厚が５３７．４μｍで、中立面の接
合面からの距離ｔn は０となり、この時、曲率半径ｒは
９２．７２ｃｍとなる。これから、チップ１，２の各々
の膜厚を最適化することで、冷却時に反りの中立面を接
合面に一致させることができることが判る。 次に、本
発明者等は、これらチップ１，２をサファイア等の通常
のマウント台上に設置するのではなく、冷却によって上
面の形状がチップ２裏面の反りに合うようになる台座に
設置することによって、台座の制限を受けずに反ること
ができ、中立面をバンプ電極３の接合面に効率良く一致
させることができることに注目し、温度変化させた時に
チップ２裏面の反りによる変位と一致又は略一致するよ
うに、熱膨張係数が少なくとも２つ以上異なる少なくと
も２種類以上の構成材料で形成してなるように構成した
ところ、台座の制限を受けることなく、中立面をバンプ
電極３の接合面に効率良く一致させることができた。
（主にＣｄＴｅからなる）とし、チップ２の構成材料を
Ｓｉとすると、チップ１のヤング率Ｅm が０．５３６×
１０6ｋｇ／ｃｍ2 、チップ１の熱膨張係数αm が５．
２×１０-6Ｋ-1、チップ２のヤング率Ｅs が１．７２×
１０6 ｋｇ／ｃｍ2 、チップ２の熱膨張係数αs が２．
５×１０-6Ｋ-1となる。そして、これらを（１）、
（２）式に代入し、更に、Ｓｉチップ２の膜厚を３００
μｍとし、ΔＴ＝２２３Ｋ（３００Ｋ−７７Ｋ）とし
て、これらを（１）、（２）式に代入した結果、ＨｇＣ
ｄＴｅチップ１の膜厚が５３７．４μｍで、中立面の接
合面からの距離ｔn は０となり、この時、曲率半径ｒは
９２．７２ｃｍとなる。これから、チップ１，２の各々
の膜厚を最適化することで、冷却時に反りの中立面を接
合面に一致させることができることが判る。 次に、本
発明者等は、これらチップ１，２をサファイア等の通常
のマウント台上に設置するのではなく、冷却によって上
面の形状がチップ２裏面の反りに合うようになる台座に
設置することによって、台座の制限を受けずに反ること
ができ、中立面をバンプ電極３の接合面に効率良く一致
させることができることに注目し、温度変化させた時に
チップ２裏面の反りによる変位と一致又は略一致するよ
うに、熱膨張係数が少なくとも２つ以上異なる少なくと
も２種類以上の構成材料で形成してなるように構成した
ところ、台座の制限を受けることなく、中立面をバンプ
電極３の接合面に効率良く一致させることができた。
【００２２】この場合、具体的には、チップ１，２の長
さ方向に複数個に分断された熱膨張係数の大きい第１の
分断部材と、第１の分断部材よりも熱膨張係数の小さい
第２の分断部材とを一体的に形成し、かつ第１、第２の
分断部材の垂直方向の長さを、温度変化させた時に、チ
ップ２裏面の反りによる変位と一致又は略一致するよう
に、変化させてなるように構成すれば、上記効果を効率
良く得ることができる。以下、これについては、図３の
模式図を用いて具体的に説明する。
さ方向に複数個に分断された熱膨張係数の大きい第１の
分断部材と、第１の分断部材よりも熱膨張係数の小さい
第２の分断部材とを一体的に形成し、かつ第１、第２の
分断部材の垂直方向の長さを、温度変化させた時に、チ
ップ２裏面の反りによる変位と一致又は略一致するよう
に、変化させてなるように構成すれば、上記効果を効率
良く得ることができる。以下、これについては、図３の
模式図を用いて具体的に説明する。
【００２３】台座１１上部を分断し、かつ一体的に形成
したＣｕ分断部材１１ａとサファイア分断部材１１ｂの
熱膨張率の差が、チップ２裏面の反りによる変位と一致
するように構成する。中央を原点とし、Ｓｉチップ２裏
面の弧上の座標をＸとすると、Ｓｉチップ２の反りの曲
率半径ｒを用いて、座標Ｘの位置の高さの差ｈは、次の
（３）式で表わすことができる。
したＣｕ分断部材１１ａとサファイア分断部材１１ｂの
熱膨張率の差が、チップ２裏面の反りによる変位と一致
するように構成する。中央を原点とし、Ｓｉチップ２裏
面の弧上の座標をＸとすると、Ｓｉチップ２の反りの曲
率半径ｒを用いて、座標Ｘの位置の高さの差ｈは、次の
（３）式で表わすことができる。
【００２４】
【数３】
【００２５】この中央（原点）から座標Ｘ位置での変位
ｈがＣｕ分断部材１１ａとサファイア分断部材１１ｂの
熱膨張率の差と一致すればよいので、Ｃｕの熱膨張係数
をα m とし、サファイアの熱膨張係数をαs とし、冷却
時の温度をΔＴとし、サファイア分断部材１１ｂ部分の
長さをｌ（ｍｍ）とすると、変位ｈは次の（４）式で表
わすことができる。
ｈがＣｕ分断部材１１ａとサファイア分断部材１１ｂの
熱膨張率の差と一致すればよいので、Ｃｕの熱膨張係数
をα m とし、サファイアの熱膨張係数をαs とし、冷却
時の温度をΔＴとし、サファイア分断部材１１ｂ部分の
長さをｌ（ｍｍ）とすると、変位ｈは次の（４）式で表
わすことができる。
【００２６】
【数４】
【００２７】この（３），（４）式からサファイア分断
部材１１ｂ部分の長さｌ（ｍｍ）は、次の（５）式で表
わすことができる。
部材１１ｂ部分の長さｌ（ｍｍ）は、次の（５）式で表
わすことができる。
【００２８】
【数５】
【００２９】今、曲率半径ｒが９３．０ｃｍ、Ｃｕの熱
膨張係数αm が１．０×１０-5Ｋ-1、サファイアの熱膨
張係数αs が２．８×１０-6Ｋ-1、冷却時の温度ΔＴが
２２３Ｋとすると、（５）式より、サファイア分断部材
１１ｂ部分の長さｌ（ｍｍ）は、次の（６）式で表わす
ことができる。
膨張係数αm が１．０×１０-5Ｋ-1、サファイアの熱膨
張係数αs が２．８×１０-6Ｋ-1、冷却時の温度ΔＴが
２２３Ｋとすると、（５）式より、サファイア分断部材
１１ｂ部分の長さｌ（ｍｍ）は、次の（６）式で表わす
ことができる。
【００３０】
【数６】
【００３１】例えば、中央（原点）からの距離Ｘ（ｍ
ｍ）を、０ｍｍ，１ｍｍ，２ｍｍ，３ｍｍ，４ｍｍ，５
ｍｍとした時のサファイア分断部材１１ｂ部分の長さｌ
（ｍｍ）は、（６）式より、０ｍｍ，０．３３ｍｍ，
１．３４ｍｍ，３．０１ｍｍ，５．３６ｍｍ，８．３７
ｍｍとなる。このように、台座１１上部のＣｕ分断部材
１１ａとサファイア分断部材１１ｂの長さを最適化する
ことで、台座１１上部のＣｕ分断部材１１ａ及びサファ
イア分断部材１１ｂの熱膨張率の差を、チップ２裏面の
反りによる変位と一致させることができる。
ｍ）を、０ｍｍ，１ｍｍ，２ｍｍ，３ｍｍ，４ｍｍ，５
ｍｍとした時のサファイア分断部材１１ｂ部分の長さｌ
（ｍｍ）は、（６）式より、０ｍｍ，０．３３ｍｍ，
１．３４ｍｍ，３．０１ｍｍ，５．３６ｍｍ，８．３７
ｍｍとなる。このように、台座１１上部のＣｕ分断部材
１１ａとサファイア分断部材１１ｂの長さを最適化する
ことで、台座１１上部のＣｕ分断部材１１ａ及びサファ
イア分断部材１１ｂの熱膨張率の差を、チップ２裏面の
反りによる変位と一致させることができる。
【００３２】次に、本発明者等は、第１の半導体構成部
品の第１のバンプ電極と第２の半導体構成部品の第２の
バンプ電極とを接合した半導体装置において、接合した
該第１、第２のバンプ電極周囲を覆う絶縁壁が形成され
てなるように構成したところ、熱サイクルを加えた時、
各バンプ電極がずれても絶縁壁により各バンプ電極を接
触させないようにすることができ、画素繋がり等を生じ
難くして、コンタクト部の信頼性を向上させることがで
きた。
品の第１のバンプ電極と第２の半導体構成部品の第２の
バンプ電極とを接合した半導体装置において、接合した
該第１、第２のバンプ電極周囲を覆う絶縁壁が形成され
てなるように構成したところ、熱サイクルを加えた時、
各バンプ電極がずれても絶縁壁により各バンプ電極を接
触させないようにすることができ、画素繋がり等を生じ
難くして、コンタクト部の信頼性を向上させることがで
きた。
【００３３】なお、絶縁壁は、リング状に形成して構成
してもいいし、格子状に形成して構成してもよく、上記
効果を効率良く得ることができる。また、絶縁壁の第
１、第２のバンプ電極を覆う側の面は、前記第１、第２
のバンプ電極とは離間してなるように構成してもよく、
この場合、熱サイクルを加えた時、バンプ電極を絶縁壁
内でずらすことができるため、絶縁壁を突き抜けてバン
プ電極同志が接触するのを生じ難くすることができる。
してもいいし、格子状に形成して構成してもよく、上記
効果を効率良く得ることができる。また、絶縁壁の第
１、第２のバンプ電極を覆う側の面は、前記第１、第２
のバンプ電極とは離間してなるように構成してもよく、
この場合、熱サイクルを加えた時、バンプ電極を絶縁壁
内でずらすことができるため、絶縁壁を突き抜けてバン
プ電極同志が接触するのを生じ難くすることができる。
【００３４】また、絶縁壁は、第１、第２の半導体基板
とは離間可能に形成してなるように構成してもよく、こ
の場合、熱サイクルを加えてバンプ電極がずれて絶縁壁
に衝突し、絶縁壁と半導体基板の界面へのダメージが生
じるのを防ぐことができる。
とは離間可能に形成してなるように構成してもよく、こ
の場合、熱サイクルを加えてバンプ電極がずれて絶縁壁
に衝突し、絶縁壁と半導体基板の界面へのダメージが生
じるのを防ぐことができる。
【００３５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図４は本発明に係る実施例１のマウント台
上に設置した半導体装置の構造を示す斜視図である。図
示例は、ＨｇＣｄＴｅフォトダイオードチップとＳｉ信
号処理チップを用いたハイブリッド型一次元赤外線検知
素子に適用する場合である。本実施例のハイブリッド型
一次元赤外線検知素子は、図４に示す如く、ＨｇＣｄＴ
ｅ等のフォトダイオードチップ１とＳｉ等信号処理チッ
プ２をＩｎ等のバンプ電極３によって接続した構造にな
っている。Ｓｉ信号処理チップ２の厚さを３００μｍと
し、冷却した時の温度を３００Ｋから７７Ｋ冷却して２
２３Ｋとすると、ＨｇＣｄＴｅ（ＣｄＴｅ）フォトダイ
オードチップ１の厚さは、前述した式（１）、（２）よ
り５３７．４μｍとなる。
する。 （実施例１）図４は本発明に係る実施例１のマウント台
上に設置した半導体装置の構造を示す斜視図である。図
示例は、ＨｇＣｄＴｅフォトダイオードチップとＳｉ信
号処理チップを用いたハイブリッド型一次元赤外線検知
素子に適用する場合である。本実施例のハイブリッド型
一次元赤外線検知素子は、図４に示す如く、ＨｇＣｄＴ
ｅ等のフォトダイオードチップ１とＳｉ等信号処理チッ
プ２をＩｎ等のバンプ電極３によって接続した構造にな
っている。Ｓｉ信号処理チップ２の厚さを３００μｍと
し、冷却した時の温度を３００Ｋから７７Ｋ冷却して２
２３Ｋとすると、ＨｇＣｄＴｅ（ＣｄＴｅ）フォトダイ
オードチップ１の厚さは、前述した式（１）、（２）よ
り５３７．４μｍとなる。
【００３６】このように、本実施例では、チップ１，２
の各々の膜厚を最適化することで、反りの中立面を、Ｈ
ｇＣｄＴｅフォトダイオードチップ１に形成したバンプ
電極３とＳｉ信号処理チップ２に形成したバンプ電極３
の接合面に一致させることができる。このため、チップ
１，２の反りが仮にマウント時の固定に制限を受けない
とすると、これによりバンプ電極３の接合面に働く剪断
応力を０に近づけることができるので、熱歪みによるバ
ンプ電極３の破壊を抑えることができる。
の各々の膜厚を最適化することで、反りの中立面を、Ｈ
ｇＣｄＴｅフォトダイオードチップ１に形成したバンプ
電極３とＳｉ信号処理チップ２に形成したバンプ電極３
の接合面に一致させることができる。このため、チップ
１，２の反りが仮にマウント時の固定に制限を受けない
とすると、これによりバンプ電極３の接合面に働く剪断
応力を０に近づけることができるので、熱歪みによるバ
ンプ電極３の破壊を抑えることができる。
【００３７】なお、上記実施例１では、ＨｇＣｄＴｅフ
ォトダイオードチップ１とＳｉ信号処理チップ２を例示
して説明したが、本発明はこれのみに限定されるもので
はなく、他の熱膨張率の異なる２種類以上の半導体チッ
プや配線基板等によって構成されるハイブリッド構造に
ついても適用することができる。 （実施例２）図５は本発明に係る実施例２の半導体装置
を設置する台座の構造を示す断面図、図６は図５に示す
台座の構造を示す斜視図である。本実施例では、実施例
１のハイブリッド構造の半導体装置をマウントする台座
１１の上部を、例えば熱膨張係数の大きい物質のＣｕか
らなる分断部材１１ａと、熱膨張係数の小さい物質のサ
ファイアからなる分断部材１１ｂとを一体的に形成した
構造にする。また、台座１１上部は、尖らせてハイブリ
ッド構造との接触面積を小さくし、変形に与える影響を
小さくする。また、接触面積が小さいために冷却が不十
分にならないように、台座１１の板状構造の間隙に、熱
伝導性が良好で、かつ変形に影響を与えないようなサー
マルコンパウンド等を充填する。この時、台座１１のＣ
ｕ分断部材１１ｂ部分の長さｌを前述した（６）式で表
せる値にすることで、台座１１上部のＣｕ分断部材１１
ａとサファイア分断部材１１ｂの長さを最適化して、台
座１１上部のＣｕ分断部材１１ａ及びサファイア分断部
材１１ｂの熱膨張率の差をチップ２裏面の反りによる変
位と一致させることができる。このため、冷却時の台座
１１上面の形状をハイブリッド構造の反りの形状に一致
させることができるので、実施例１で示したハイブリッ
ド構造のチップ１，２の反りをマウントした状態で、熱
歪みによる破壊を効率良く抑えることができる。
ォトダイオードチップ１とＳｉ信号処理チップ２を例示
して説明したが、本発明はこれのみに限定されるもので
はなく、他の熱膨張率の異なる２種類以上の半導体チッ
プや配線基板等によって構成されるハイブリッド構造に
ついても適用することができる。 （実施例２）図５は本発明に係る実施例２の半導体装置
を設置する台座の構造を示す断面図、図６は図５に示す
台座の構造を示す斜視図である。本実施例では、実施例
１のハイブリッド構造の半導体装置をマウントする台座
１１の上部を、例えば熱膨張係数の大きい物質のＣｕか
らなる分断部材１１ａと、熱膨張係数の小さい物質のサ
ファイアからなる分断部材１１ｂとを一体的に形成した
構造にする。また、台座１１上部は、尖らせてハイブリ
ッド構造との接触面積を小さくし、変形に与える影響を
小さくする。また、接触面積が小さいために冷却が不十
分にならないように、台座１１の板状構造の間隙に、熱
伝導性が良好で、かつ変形に影響を与えないようなサー
マルコンパウンド等を充填する。この時、台座１１のＣ
ｕ分断部材１１ｂ部分の長さｌを前述した（６）式で表
せる値にすることで、台座１１上部のＣｕ分断部材１１
ａとサファイア分断部材１１ｂの長さを最適化して、台
座１１上部のＣｕ分断部材１１ａ及びサファイア分断部
材１１ｂの熱膨張率の差をチップ２裏面の反りによる変
位と一致させることができる。このため、冷却時の台座
１１上面の形状をハイブリッド構造の反りの形状に一致
させることができるので、実施例１で示したハイブリッ
ド構造のチップ１，２の反りをマウントした状態で、熱
歪みによる破壊を効率良く抑えることができる。
【００３８】なお、上記実施例２では、ＨｇＣｄＴｅフ
ォトダイオードチップ１とＳｉ信号処理チップ２のハイ
ブリッド構造と、それをマウントするＣｕ分断部材１１
ａとサファイア分断部材１１ｂから構成される台座１１
の場合を例示して説明したが、本発明はこれのみに限定
されるものではなく、他の熱膨張率の異なる２種類以上
の半導体チップや配線基板等によって構成されるハイブ
リッド構造や、それをマウントする他の熱膨張率の異な
る材料によって構成される台座についても適用すること
ができる。また、マウントする他の熱膨張率の異なる材
料は、上記実施例２の２種類だけでなく、３種類以上で
構成してもよい。
ォトダイオードチップ１とＳｉ信号処理チップ２のハイ
ブリッド構造と、それをマウントするＣｕ分断部材１１
ａとサファイア分断部材１１ｂから構成される台座１１
の場合を例示して説明したが、本発明はこれのみに限定
されるものではなく、他の熱膨張率の異なる２種類以上
の半導体チップや配線基板等によって構成されるハイブ
リッド構造や、それをマウントする他の熱膨張率の異な
る材料によって構成される台座についても適用すること
ができる。また、マウントする他の熱膨張率の異なる材
料は、上記実施例２の２種類だけでなく、３種類以上で
構成してもよい。
【００３９】（実施例３）図７は本発明に係る実施例３
の半導体装置の構造を示す断面図、図８は図７に示す半
導体装置の構造を示す分解斜視図、図９は図７に示す半
導体装置の製造方法を示す図である。図示例は、ＨｇＣ
ｄＴｅフォトダイオードチップとＳｉ信号処理回路チッ
プを用いたハイブリッド型赤外線検知素子に適用する場
合である。
の半導体装置の構造を示す断面図、図８は図７に示す半
導体装置の構造を示す分解斜視図、図９は図７に示す半
導体装置の製造方法を示す図である。図示例は、ＨｇＣ
ｄＴｅフォトダイオードチップとＳｉ信号処理回路チッ
プを用いたハイブリッド型赤外線検知素子に適用する場
合である。
【００４０】本実施例では、まず、バンプ電極３が形成
された信号処理チップ２上にバンプ電極３と離間するよ
うに膜厚１μｍ程度のポリイミド系樹脂からなる接触防
止絶縁壁２１のパターンを形成した後（図９（ａ））、
ポリイミド系樹脂膜３１上にバンプ電極３の周囲を覆う
ようにリング状の膜厚１０μｍ程度の感光性ポリイミド
系樹脂からなる接触防止絶縁壁２１のパターンを形成す
る（図９（ｂ））。そして、フォトダイオードチップ１
に形成されたバンプ電極３と信号処理チップ２に形成さ
れたバンプ電極３とを電極結合した後（図９（ｃ））、
ポリイミド系樹脂膜３１のみをポジレジスト用の現像液
を用いて除去することにより、図７，９に示すような半
導体装置を得ることができる。なお、接触防止絶縁壁２
１は、チップ１，２と離間できるように構成される。
された信号処理チップ２上にバンプ電極３と離間するよ
うに膜厚１μｍ程度のポリイミド系樹脂からなる接触防
止絶縁壁２１のパターンを形成した後（図９（ａ））、
ポリイミド系樹脂膜３１上にバンプ電極３の周囲を覆う
ようにリング状の膜厚１０μｍ程度の感光性ポリイミド
系樹脂からなる接触防止絶縁壁２１のパターンを形成す
る（図９（ｂ））。そして、フォトダイオードチップ１
に形成されたバンプ電極３と信号処理チップ２に形成さ
れたバンプ電極３とを電極結合した後（図９（ｃ））、
ポリイミド系樹脂膜３１のみをポジレジスト用の現像液
を用いて除去することにより、図７，９に示すような半
導体装置を得ることができる。なお、接触防止絶縁壁２
１は、チップ１，２と離間できるように構成される。
【００４１】このように、本実施例では、チップ１，２
の接合したバンプ電極３周囲を覆う接触防止絶縁壁２１
を形成して構成したため、熱サイクルを加えた時、各バ
ンプ電極３がずれても接触防止絶縁壁２１により各バン
プ電極３を接触させないようにすることができ、画素繋
がり等を生じ難くして、コンタクト部の信頼性を向上さ
せることができる。
の接合したバンプ電極３周囲を覆う接触防止絶縁壁２１
を形成して構成したため、熱サイクルを加えた時、各バ
ンプ電極３がずれても接触防止絶縁壁２１により各バン
プ電極３を接触させないようにすることができ、画素繋
がり等を生じ難くして、コンタクト部の信頼性を向上さ
せることができる。
【００４２】また、接触防止絶縁壁２１のバンプ電極３
を覆う側の面は、バンプ電極３とは離間してなるように
構成したため、熱サイクルを加えた時、バンプ電極を接
触防止絶縁壁２１内でずらすことができるため、接触防
止絶縁壁２１を突き抜けてバンプ電極３同志が接触する
のを生じ難くすることができる。また、接触防止絶縁壁
２１は、チップ１，２とは離間できるように形成して構
成したため、熱サイクルを加えてバンプ電極がずれて接
触防止絶縁壁２１に衝突し、接触防止絶縁壁２１とチッ
プ１，２の界面へのダメージが生じるのを防ぐことがで
きる。
を覆う側の面は、バンプ電極３とは離間してなるように
構成したため、熱サイクルを加えた時、バンプ電極を接
触防止絶縁壁２１内でずらすことができるため、接触防
止絶縁壁２１を突き抜けてバンプ電極３同志が接触する
のを生じ難くすることができる。また、接触防止絶縁壁
２１は、チップ１，２とは離間できるように形成して構
成したため、熱サイクルを加えてバンプ電極がずれて接
触防止絶縁壁２１に衝突し、接触防止絶縁壁２１とチッ
プ１，２の界面へのダメージが生じるのを防ぐことがで
きる。
【００４３】なお、上記実施例１では、ＨｇＣｄＴｅフ
ォトダイオードチップ１とＳｉ信号処理チップ２を例示
して説明したが、本発明はこれのみに限定されるもので
はなく、他の熱膨張率の異なる２種類以上の半導体チッ
プや配線基板等によって構成されるハイブリッド構造に
ついても適用することができる。また、上記実施例３で
は、接触防止絶縁壁２１を、バンプ電極３周囲を覆うよ
うにリング状に形成する場合について説明したが、例え
ば格子状に形成するように構成してもよい。
ォトダイオードチップ１とＳｉ信号処理チップ２を例示
して説明したが、本発明はこれのみに限定されるもので
はなく、他の熱膨張率の異なる２種類以上の半導体チッ
プや配線基板等によって構成されるハイブリッド構造に
ついても適用することができる。また、上記実施例３で
は、接触防止絶縁壁２１を、バンプ電極３周囲を覆うよ
うにリング状に形成する場合について説明したが、例え
ば格子状に形成するように構成してもよい。
【００４４】
【発明の効果】本発明によれば、材質の異なるフォトダ
イオードチップと信号処理チップをバンプ電極で接合し
て熱サイクルを加えた時、バンプ電極に働く剪断応力を
小さくして亀裂や割れ等を生じ難くすることができる
他、各バンプ電極がずれても各バンプ電極間で接触させ
ないようにして画素繋がり等を生じ難くすることがで
き、コンタクト部の信頼性を向上させることができると
いう効果がある。
イオードチップと信号処理チップをバンプ電極で接合し
て熱サイクルを加えた時、バンプ電極に働く剪断応力を
小さくして亀裂や割れ等を生じ難くすることができる
他、各バンプ電極がずれても各バンプ電極間で接触させ
ないようにして画素繋がり等を生じ難くすることがで
き、コンタクト部の信頼性を向上させることができると
いう効果がある。
【００４５】また、上記実施例１又は実施例２と実施例
３を組み合わせて半導体装置を構成してもよく、この場
合、実施例１〜３の効果を適宜得ることができる。
３を組み合わせて半導体装置を構成してもよく、この場
合、実施例１〜３の効果を適宜得ることができる。
【図１】冷却した時に反りの中立面が各チップの接触面
からずれてチップの反りが発生する様子を示す図であ
る。
からずれてチップの反りが発生する様子を示す図であ
る。
【図２】チップの膜厚の設定方法を示す図である。
【図３】台座上部の各分断部材の長さの設定方法を示す
図である。
図である。
【図４】本発明に係る実施例１のマウント台上に設置し
た半導体装置の構造を示す斜視図である。
た半導体装置の構造を示す斜視図である。
【図５】本発明に係る実施例２の半導体装置を設置する
台座の構造を示す断面図である。
台座の構造を示す断面図である。
【図６】本発明に係る実施例２の台座の構造を示す斜視
図である。
図である。
【図７】本発明に係る実施例３の半導体装置の構造を示
す断面図である。
す断面図である。
【図８】本発明に係る実施例３の半導体装置の構造を示
す分解斜視図である。
す分解斜視図である。
【図９】本発明に係る実施例３の半導体装置の製造方法
を示す図である。
を示す図である。
【図１０】従来のマウント台上に設置した半導体装置の
構造を示す斜視図である。
構造を示す斜視図である。
【図１１】従来例の課題を示す図である。
【図１２】従来例の課題を示す図である。
【符号の説明】 １，２ チップ ３ バンプ電極 ４ マウント台 １１ 台座 １１ａ，１１ｂ 分断部材 ２１ 接触防止絶縁壁 ３１ ポリイミド系樹脂膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/14 31/02 31/10 Ｈ０１Ｌ 31/02 Ｂ 31/10 Ａ (72)発明者 川田 諭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (11)
- 【請求項１】その構成材料が異なる少なくとも２種類以
上の半導体構成部品（１，２）を貼り合わせた半導体装
置において、反りの中立面を、貼り合わせる該半導体構
成部品（１，２）の接合面に一致又は略一致させるよう
に、該半導体構成部品の各々の膜厚を変化させてなるこ
とを特徴とする半導体装置。 - 【請求項２】前記半導体構成部品（１，２）の各々の膜
厚は、その構成材料の熱膨張係数と使用時の温度変化量
に基づいて設定してなることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】前記接合面は、各前記半導体構成部品
（１，２）の形成した各バンプ電極（３）を接合した面
であることを特徴とする請求項１，２記載の半導体装
置。 - 【請求項４】半導体装置（１，２）を固定する台座１１
において、温度変化させた時に該半導体装置（１，２）
裏面の反りによる変位と一致又は略一致するように、熱
膨張係数が少なくとも２つ以上異なる少なくとも２種類
以上の構成材料で形成してなることを特徴とする台座。 - 【請求項５】前記半導体装置（１，２）の長さ方向に複
数個に分断された熱膨張係数の大きい第１の分断部材
（１１ａ）と、該第１の分断部材（１１ａ）よりも熱膨
張係数の小さい第２の分断部材（１１ｂ）とを一体的に
形成し、かつ前記台座（１１）に固定した前記半導体装
置（１，２）裏面方向に対する該第１、第２の分断部材
（１１ａ，１１ｂ）の垂直方向の長さを、温度変化させ
た時に前記半導体装置（１，２）裏面の反りによる変位
と一致又は略一致するように、変化させてなることを特
徴とする請求項４記載の半導体装置。 - 【請求項６】第１の半導体構成部品（２）の第１のバン
プ電極（３）と第２の半導体構成部品（１）の第２のバ
ンプ電極（３）とを接合した半導体装置において、接合
した該第１、第２のバンプ電極（３）周囲を覆う絶縁壁
（２１）が形成されてなることを特徴とする半導体装
置。 - 【請求項７】前記絶縁壁（２１）は、リング状又は格子
状に形成されてなることを特徴とする請求項６記載の半
導体装置。 - 【請求項８】前記絶縁壁（２１）の前記第１、第２のバ
ンプ電極（３）を覆う側の面は、前記第１、第２のバン
プ電極（３）とは離間してなることを特徴とする請求項
６，７記載の半導体装置。 - 【請求項９】前記絶縁壁（２１）は、前記第１、第２の
半導体基板（１，２）とは離間可能に形成してなること
を特徴とする請求項６乃至８記載の半導体装置。 - 【請求項１０】第１の半導体構成品（２）上に第１のバ
ンプ電極（３）を形成する工程と、次いで、該第１のバ
ンプ電極（３）と離間し、かつ該第１の半導体構成品
（２）上に絶縁膜（３１）を形成する工程と、次いで、
該第１のバンプ電極（３）周囲を覆い、かつ該絶縁膜
（３１）上に該絶縁膜（３１）とエッチング選択比を有
する絶縁壁（２１）を形成する工程と、次いで、該第１
の半導体構成部品（２）の該第１のバンプ電極（３）と
該第２の半導体構成部品（１）の第２のバンプ電極
（３）とを接合する工程と、次いで、該絶縁膜（３１）
をエッチングする工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項１１】上記請求項１、請求項３及び請求項６を
組み合わせてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6066840A JPH07283365A (ja) | 1994-04-05 | 1994-04-05 | 半導体装置及びその製造方法、台座 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6066840A JPH07283365A (ja) | 1994-04-05 | 1994-04-05 | 半導体装置及びその製造方法、台座 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283365A true JPH07283365A (ja) | 1995-10-27 |
Family
ID=13327458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6066840A Withdrawn JPH07283365A (ja) | 1994-04-05 | 1994-04-05 | 半導体装置及びその製造方法、台座 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283365A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264442A (ja) * | 2000-03-22 | 2001-09-26 | Fuji Photo Film Co Ltd | 画像記録媒体 |
| JP2004200519A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 太陽電池モジュール |
| JP2008211161A (ja) * | 2007-01-30 | 2008-09-11 | Zeo System:Kk | ワンチップ高電圧光電池 |
| WO2011161717A1 (ja) * | 2010-06-21 | 2011-12-29 | パイオニア株式会社 | 電子デバイスおよび電子デバイスの製造方法 |
| JP2012060145A (ja) * | 2011-11-04 | 2012-03-22 | Pioneer Electronic Corp | 電子デバイスおよび電子デバイスの製造方法 |
| US20140080257A1 (en) * | 2011-05-06 | 2014-03-20 | Long-Sheng Fan | Method for non-planar chip assembly |
| US9155881B2 (en) | 2011-05-06 | 2015-10-13 | Iridium Medical Technology Co, Ltd. | Non-planar chip assembly |
| WO2017163925A1 (ja) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | 半導体装置、固体撮像装置、および電子機器 |
-
1994
- 1994-04-05 JP JP6066840A patent/JPH07283365A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264442A (ja) * | 2000-03-22 | 2001-09-26 | Fuji Photo Film Co Ltd | 画像記録媒体 |
| JP2004200519A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 太陽電池モジュール |
| JP2008211161A (ja) * | 2007-01-30 | 2008-09-11 | Zeo System:Kk | ワンチップ高電圧光電池 |
| WO2011161717A1 (ja) * | 2010-06-21 | 2011-12-29 | パイオニア株式会社 | 電子デバイスおよび電子デバイスの製造方法 |
| JP4913928B2 (ja) * | 2010-06-21 | 2012-04-11 | パイオニア株式会社 | 電子デバイスおよび電子デバイスの製造方法 |
| US8896132B2 (en) | 2010-06-21 | 2014-11-25 | Pioneer Corporation | Electronic device and fabrication method thereof |
| US20140080257A1 (en) * | 2011-05-06 | 2014-03-20 | Long-Sheng Fan | Method for non-planar chip assembly |
| US9155881B2 (en) | 2011-05-06 | 2015-10-13 | Iridium Medical Technology Co, Ltd. | Non-planar chip assembly |
| US9224716B2 (en) * | 2011-05-06 | 2015-12-29 | Iridium Medical Technology Co., Ltd. | Method for non-planar chip assembly |
| US9731130B2 (en) | 2011-05-06 | 2017-08-15 | Iridium Medical Technology Co, Ltd. | Flexible artificial retina device |
| JP2012060145A (ja) * | 2011-11-04 | 2012-03-22 | Pioneer Electronic Corp | 電子デバイスおよび電子デバイスの製造方法 |
| WO2017163925A1 (ja) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | 半導体装置、固体撮像装置、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6893943B2 (en) | Method of dividing a semiconductor wafer | |
| US6607941B2 (en) | Process and structure improvements to shellcase style packaging technology | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6509622B1 (en) | Integrated circuit guard ring structures | |
| US20060162959A1 (en) | Electronic assembly having multi-material interconnects | |
| EP0540312B1 (en) | Bump electrode structure and semiconductor chip having the same | |
| US9397054B2 (en) | Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop | |
| JP2004128476A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| JP2007035686A (ja) | 半導体装置 | |
| JPH07283365A (ja) | 半導体装置及びその製造方法、台座 | |
| US6893890B2 (en) | Method of producing a light-emitting diode | |
| JP2004134480A (ja) | 半導体装置及びその製造方法 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| KR100805503B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| US4025793A (en) | Radiation detector with improved electrical interconnections | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JPS6142869B2 (ja) | ||
| US9570428B1 (en) | Tiled hybrid array and method of forming | |
| JP2000299343A (ja) | 半導体装置 | |
| JPS61253826A (ja) | 半導体装置およびその製造方法 | |
| JP3064476B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |