JPH07281626A - Interlace display device - Google Patents

Interlace display device

Info

Publication number
JPH07281626A
JPH07281626A JP6068379A JP6837994A JPH07281626A JP H07281626 A JPH07281626 A JP H07281626A JP 6068379 A JP6068379 A JP 6068379A JP 6837994 A JP6837994 A JP 6837994A JP H07281626 A JPH07281626 A JP H07281626A
Authority
JP
Japan
Prior art keywords
pixel
scanning line
adjacent
screen
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6068379A
Other languages
Japanese (ja)
Inventor
Fumio Inoue
文雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6068379A priority Critical patent/JPH07281626A/en
Publication of JPH07281626A publication Critical patent/JPH07281626A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an interlace display device without flickering even when a thin line is displayed by using an interlace CRT 13. CONSTITUTION:This device is provided with a comparison arithmetic means 19 for reading three pixels from an image frame memory 11, one on a current scanning line specified by a field address counter 14, one on a vertical scanning line adjacent but one to the specified current scanning line pixel on a screen and one on a vertical scanning line adjacent but two thereto on the screen, and comparing a difference in luminance among these pixels and a switch means 20 for outputting, based on the calculation result of the comparison arithmetic means 19, the pixel on the vertical scanning line adjacent but one to the specified current scanning line pixel on the screen as a selected pixel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画面のちらつきを防止
したインターレース表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interlaced display device which prevents screen flicker.

【0002】[0002]

【従来の技術】近年、マルチメディア技術の普及に伴
い、ビデオ画像だけを表示していた従来のテレビ(一般
にインターレース表示装置である)にもファクシミリの
データやコンピュータの表示画面を表示させる要求があ
る。
2. Description of the Related Art In recent years, with the spread of multimedia technology, there has been a demand for displaying facsimile data and a computer display screen even on a conventional television (generally an interlaced display device) that displays only video images. .

【0003】図4は従来のインターレース表示装置のブ
ロック図である。図において、インターレース表示装置
はインターレース表示部9と制御全般を担う制御部10
とで構成されており、インターレース表示部9の詳細は
以下の通りである。
FIG. 4 is a block diagram of a conventional interlaced display device. In the figure, an interlaced display device includes an interlaced display unit 9 and a control unit 10 which is responsible for overall control.
The details of the interlaced display section 9 are as follows.

【0004】1は画像フレームメモリ、2はD/Aコン
バータ、3はインターレースCRT、4はドットクロッ
クを計数して画面上の画像位置を出力するフィールドア
ドレスカウンタ、5は同様に画面の垂直走査上の画像位
置を出力する垂直アドレスカウンタ、6は同様に画面の
水平走査上の画像位置を出力する水平アドレスカウン
タ、7はフィールド,垂直,水平の3種類のアドレスに
従って同期信号を発生する同期信号発生手段、8は画面
上の表示ドットに対応するドットクロックを出力する発
振器である。
Reference numeral 1 is an image frame memory, 2 is a D / A converter, 3 is an interlaced CRT, 4 is a field address counter for counting dot clocks and outputting the image position on the screen, and 5 is also for vertical scanning of the screen. , A vertical address counter for outputting the image position of 6, a horizontal address counter for outputting the image position on the horizontal scanning of the screen in the same manner, and 7 for generating a synchronizing signal for generating a synchronizing signal according to three kinds of addresses of field, vertical and horizontal Means, 8 is an oscillator for outputting a dot clock corresponding to a display dot on the screen.

【0005】そして、画像フレームメモリ1から出力さ
れた画素信号はD/Aコンバータ2でアナログ信号に変
換され、同期信号発生手段7から出力された同期信号と
同期してビデオ信号としてインターレースCRT3に供
給され画面表示が行われる。インターレースCRT3で
は、水平走査線は奇数番号のラスターを表示する奇数フ
ィールドと偶数番号のラスターを表示する偶数フィール
ドとを交互に走査し、ビデオ画像をなめらかに表示す
る。
The pixel signal output from the image frame memory 1 is converted into an analog signal by the D / A converter 2 and is supplied to the interlaced CRT 3 as a video signal in synchronization with the synchronization signal output from the synchronization signal generating means 7. The screen is displayed. In the interlaced CRT 3, the horizontal scanning line alternately scans an odd field displaying an odd-numbered raster and an even field displaying an even-numbered raster to smoothly display a video image.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のインターレース表示装置は、インターレース
CRT3に走査線の1本に相当するような細線や点を走
査線の方向に表示させると、奇数もしくは偶数フィール
ドのどちらかでしか表示されないので人の目にはちらつ
いて見えるようになり、非常に見にくい画像表示となっ
てしまうという問題点を有していた。
However, in such a conventional interlaced display device, when a thin line or a dot corresponding to one scanning line is displayed on the interlaced CRT 3 in the direction of the scanning line, an odd number or an even number is displayed. Since it is displayed only in one of the fields, it becomes flickering to the human eye, and there is a problem that the image display is very difficult to see.

【0007】本発明は、以上の問題点を解決し、インタ
ーレースCRTを用いて細線を表示させても、ちらつく
ことのないインターレース表示装置を提供することを目
的とする。
An object of the present invention is to solve the above problems and to provide an interlaced display device which does not flicker even when fine lines are displayed using an interlaced CRT.

【0008】[0008]

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、画像フレームメモリからフィールドアド
レスカウンタの指定する現走査線上の画素と、その指定
された現走査線上の画素に対して画面上の1つ隣の垂直
走査線上の画素と、その指定された現走査線上の画素に
対して画面上の2つ隣の垂直走査線上の画素との3画素
を読み出し、これら3画素の輝度の差を比較演算する比
較演算手段と、比較演算手段の算出結果に基づきその指
定された現走査線上の画素に対して画面上の1つ隣の垂
直走査線上の画素を選択画素として出力するスイッチ手
段とを備えた。
In order to achieve the above object, the present invention relates to a pixel on a current scanning line designated by a field address counter from an image frame memory and a pixel on the designated current scanning line. Three pixels are read out, one on the vertical scanning line next to the screen and one on the vertical scanning line two next to the specified pixel on the current scanning line, and the brightness of these three pixels is read. And a switch for outputting a pixel on a vertical scanning line next to the designated pixel on the current scanning line as a selected pixel based on the calculation result of the comparison calculating unit. And means.

【0009】[0009]

【作用】この構成により、一定以上の輝度の差があれ
ば、その指定された現走査線上の画素に置き換えて選択
画素を表示するので、インターレースCRTを用いて点
や細線を表示してもちらつきのない表示をすることがで
きる。
With this configuration, if there is a difference in brightness above a certain level, the selected pixel is displayed by replacing it with the pixel on the specified current scanning line, so even if dots or thin lines are displayed using the interlaced CRT, flicker occurs. Can be displayed without.

【0010】なお、隣の走査線の画素の輝度と比較する
にあたって、現走査線に対して過去方向の走査線を選択
すれば動画に対して、あるいは現走査線に対して将来方
向の走査線を選択すれば静止画に対して、それぞれ有効
に応用することができる。
In comparison with the brightness of the pixel of the adjacent scanning line, if the scanning line in the past direction is selected with respect to the current scanning line, the scanning line in the future direction with respect to the moving image or the current scanning line is selected. If is selected, it can be effectively applied to each still image.

【0011】[0011]

【実施例】【Example】

(実施例1)図1は本発明の第1の実施例におけるイン
ターレース表示装置のブロック図である。図において、
インターレース表示装置はインターレース表示部9aと
制御全般を担う制御部10とで構成されており、インタ
ーレース表示部9aの詳細は以下の通りである。
(Embodiment 1) FIG. 1 is a block diagram of an interlaced display device according to a first embodiment of the present invention. In the figure,
The interlaced display device is composed of an interlaced display unit 9a and a control unit 10 which is responsible for overall control. The details of the interlaced display unit 9a are as follows.

【0012】11は画像フレームメモリ、12はD/A
コンバータ、13はインターレースCRT、14はドッ
トクロックを計数して画面上の画像位置を出力するフィ
ールドアドレスカウンタ、15は同様に画面の垂直走査
上の画像位置を出力する垂直アドレスカウンタ、16は
同様に画面の水平走査上の画像位置を出力する水平アド
レスカウンタ、17はフィールド,垂直,水平の3種類
のアドレスに従って同期信号を発生する同期信号発生手
段、18は画面上の表示ドットに対応するドットクロッ
クを出力する発振器、19は画素の輝度の差を比較演算
する比較演算手段、20は指定された現走査線上の画素
に対して画面上の1つ隣の垂直走査線上の画素を選択画
素として出力するスイッチ手段である。
Reference numeral 11 is an image frame memory, and 12 is a D / A.
A converter, 13 is an interlaced CRT, 14 is a field address counter that counts a dot clock and outputs an image position on the screen, 15 is a vertical address counter that similarly outputs an image position on a vertical scan of the screen, and 16 is the same. A horizontal address counter for outputting the image position on the horizontal scanning of the screen, 17 is a synchronizing signal generating means for generating a synchronizing signal in accordance with three kinds of addresses of field, vertical and horizontal, and 18 is a dot clock corresponding to a display dot on the screen. , 19 is a comparison calculation means for comparing and calculating the difference in luminance of pixels, and 20 is a pixel on the vertical scanning line next to the specified pixel on the current scanning line as a selected pixel. Switch means for

【0013】図2は本発明の第1の実施例におけるイン
ターレース表示装置のCRT画面上の画素を表す図であ
る。図において、21はフィールドアドレスカウンタ1
4の指定する当該画素、22は当該画素21の1つ上隣
の走査線上の第1隣接画素、23は当該画素21の2つ
上隣の走査線上の第2隣接画素、24は奇数フィールド
の走査線、25は偶数フィールドの走査線である。
FIG. 2 is a diagram showing pixels on the CRT screen of the interlaced display device according to the first embodiment of the present invention. In the figure, 21 is a field address counter 1
The pixel designated by 4, 22 is the first adjacent pixel on the scanning line adjacent to the pixel 21 by one, and 23 is the second adjacent pixel on the scanning line adjacent by two above the pixel 21, and 24 is the odd field. Scanning lines, 25 are scanning lines of even fields.

【0014】また、時系列的に説明すれば現在表示中の
走査線の当該画素21と、現在と同一の奇数フィールド
の走査線24において走査線1本だけ過去に走査し、か
つ当該画素21に対し2つ上隣の走査線となる第2隣接
画素23と、1フィールド過去の偶数フィールドの走査
線25で走査し、かつ当該画素21に対し1つ上隣の走
査線となる第1隣接画素22とを表わす。
Explaining in time series, only one scanning line is scanned in the past in the pixel 21 of the scanning line currently being displayed and the scanning line 24 of the same odd field as the present, and the pixel 21 is scanned. On the other hand, the second adjacent pixel 23, which is the next upper scanning line, and the first adjacent pixel, which is the scanning line 25 of the even field one field past and which is the next upper scanning line with respect to the pixel 21. 22 and 22.

【0015】以上のように構成されたインターレース表
示装置についてその動作を説明する。まず、発振器18
はインターレースCRT13の表示用のドットクロック
を出力する。このドットクロックに基づいて、フィール
ドアドレスカウンタ14は表示画面のフィールドアドレ
スを、垂直アドレスカウンタ15は表示画面の垂直アド
レスを、そして水平アドレスカウンタ16は水平アドレ
スをそれぞれ出力する。画像フレームメモリ11はこれ
らのフィールドアドレス、垂直アドレス、および水平ア
ドレスによって指定される現走査線、例えば奇数フィー
ルドの走査線24上の当該画素21と、当該画素21に
対して画面上の1つ上隣の偶数フィールドの走査線25
上の第1隣接画素22と、当該画素21に対して画面上
の2つ上隣の奇数フィールドの走査線24上の第2隣接
画素23とを出力する。
The operation of the interlaced display device configured as described above will be described. First, the oscillator 18
Outputs a dot clock for display of the interlaced CRT 13. Based on this dot clock, the field address counter 14 outputs the field address of the display screen, the vertical address counter 15 outputs the vertical address of the display screen, and the horizontal address counter 16 outputs the horizontal address. The image frame memory 11 has the pixel 21 on the current scan line designated by the field address, vertical address, and horizontal address, for example, the scan line 24 of the odd field, and the pixel one above the pixel 21 on the screen. Next even field scan line 25
The first adjacent pixel 22 on the upper side and the second adjacent pixel 23 on the scanning line 24 of the odd field two adjacent to the upper side on the screen with respect to the pixel 21 are output.

【0016】いま、当該画素21の輝度をX0 、第1隣
接画素22の輝度をX1 、第2隣接画素23の輝度をX
2 、輝度の差の判定をする閾値をYとする。(数1)で
表わされるように、第1隣接画素22の輝度X1 が当該
画素21の輝度X0 と第2隣接画素23の輝度X2 との
平均値に対し、閾値Yを越える輝度の差があれば、第1
隣接画素22は点もしくは線の表現であると判断し、当
該画素21の輝度X0を第1隣接画素22の輝度X1
置き換えて輝度X1 で表示する。
Now, the brightness of the pixel 21 is X 0 , the brightness of the first adjacent pixel 22 is X 1 , and the brightness of the second adjacent pixel 23 is X.
2. Let Y be the threshold value for determining the difference in brightness. As represented by (Equation 1), with respect to the luminance X 1 of the first adjacent pixel 22 is a brightness X 0 of the pixel 21 the average value of the luminance X 2 of the second neighboring pixel 23, the luminance exceeds the threshold Y If there is a difference, first
Determines that the adjacent pixel 22 is a representation of a point or line, to display in brightness X 1 substituting luminance X 0 of the pixel 21 to the brightness X 1 of the first adjacent pixel 22.

【0017】[0017]

【数1】 [Equation 1]

【0018】また、(数2)で表わされるように、第1
隣接画素22の輝度X1 が当該画素21の輝度X0 と第
2隣接画素23の輝度X2 との平均値に対し、閾値Yに
満たない輝度の差しかなければ、第1隣接画素22は点
や線の表現でないと判断し、当該画素21の輝度X0
本来の輝度X0 のままで表示する。
Further, as expressed by (Equation 2), the first
Relative intensity X 1 adjacent pixels 22 with the brightness X 0 of the pixel 21 the average value of the luminance X 2 of the second neighboring pixel 23, if there is only a difference in brightness is less than the threshold value Y, the first adjacent pixel 22 It is determined that the pixel or line is not expressed, and the luminance X 0 of the pixel 21 is displayed with the original luminance X 0 .

【0019】[0019]

【数2】 [Equation 2]

【0020】こうして、比較演算手段19は(数1)、
(数2)に基づき算出した比較演算結果をスイッチ手段
20に出力する。スイッチ手段20は、比較演算結果が
閾値Yを越える場合は当該画素21の輝度X0 を第1隣
接画素22の輝度X1 に置き換えて選択画素として出力
し、比較演算結果が閾値Yに満たない場合は当該画素2
1の輝度X0 を本来の輝度X0 のままで選択画素として
出力する。
In this way, the comparison calculation means 19 (Equation 1)
The comparison calculation result calculated based on (Equation 2) is output to the switch unit 20. Switch means 20 outputs the luminance X 0 of the pixel 21 as the selected pixel by replacing the luminance X 1 of the first adjacent pixel 22, comparison operation result is less than the threshold Y when the comparison operation result exceeds the threshold value Y If the pixel 2
The brightness X 0 of 1 is output as the selected pixel while maintaining the original brightness X 0 .

【0021】次に、スイッチ手段20から出力された選
択画素はD/Aコンバータ12でアナログ信号に変換さ
れ、同期信号発生手段17から出力された同期信号と同
期してビデオ信号としてインターレースCRT13に供
給され、表示が行われる。従って、本実施例の画面を表
示するインターレースCRT13では、水平走査線は奇
数番号のラスターを表示する奇数フィールドと偶数番号
のラスターを表示する偶数フィールドとを交互に走査
し、点や細線の画素であっても奇数フィールドと偶数フ
ィールドとで表示が行われるのでちらつくことのない表
示をすることができる。
Next, the selected pixel output from the switch means 20 is converted into an analog signal by the D / A converter 12, and is supplied to the interlaced CRT 13 as a video signal in synchronization with the sync signal output from the sync signal generation means 17. Is displayed. Therefore, in the interlaced CRT 13 for displaying the screen of the present embodiment, the horizontal scanning line alternately scans an odd field for displaying an odd numbered raster and an even field for displaying an even numbered raster, and a pixel of a dot or a thin line is used. Even if there is, the display is performed in the odd field and the even field, so that the display without flicker can be performed.

【0022】なお、本発明の第1の実施例によれば選択
画素の判断基準を当該画素21に対する過去の第1隣接
画素22と第2隣接画素23とに求めたので、動画を表
示する場合に効果的に応用することができる。
According to the first embodiment of the present invention, the judgment criterion of the selected pixel is obtained by the past first adjacent pixel 22 and second adjacent pixel 23 with respect to the pixel 21, so that a moving image is displayed. Can be effectively applied to.

【0023】(実施例2)図3は本発明の第2の実施例
におけるインターレース表示装置のCRT画面上の画素
を表す図である。図において、21はフィールドアドレ
スカウンタ14の指定する当該画素、22は当該画素2
1の1つ下隣の走査線上の第1隣接画素、23は当該画
素21の2つ下隣の走査線上の第2隣接画素、24は奇
数フィールドの走査線、25は偶数フィールドの走査線
である。
(Embodiment 2) FIG. 3 is a diagram showing pixels on a CRT screen of an interlaced display device according to a second embodiment of the present invention. In the figure, 21 is the pixel specified by the field address counter 14, and 22 is the pixel 2
1 is the first adjacent pixel on the scan line adjacent to the pixel one below, 23 is the second adjacent pixel on the scan line adjacent two below the pixel 21, 24 is the scan line of the odd field, and 25 is the scan line of the even field. is there.

【0024】また、時系列的に説明すれば現在表示中の
走査線の当該画素21と、現在と同一の奇数フィールド
の走査線24において走査線1本だけ将来に走査し、か
つ当該画素21に対し2つ下隣の走査線となる第2隣接
画素23と、1フィールド将来の偶数フィールドの走査
線25で走査し、かつ当該画素21に対し1つ下隣の走
査線となる第1隣接画素22とを表わす。
Further, in terms of time series, only one scan line is scanned in the future in the pixel 21 of the scan line currently being displayed and the scan line 24 of the same odd field as the present, and the pixel 21 is scanned in the future. On the other hand, the second adjacent pixel 23, which is the next adjacent scanning line two below, and the first adjacent pixel, which is the next adjacent scanning line to the pixel 21 by scanning with the scanning line 25 of the even field in the future by one field. 22 and 22.

【0025】以上のように構成されたインターレース表
示装置についての動作は、図2に説明した(実施例1)
の場合と同じであるから、重複説明は省略する。
The operation of the interlaced display device constructed as described above is explained in FIG. 2 (Example 1).
Since it is the same as the case of 1, the duplicate description will be omitted.

【0026】なお、本発明の第2の実施例によれば選択
画素の判断基準を当該画素21に対する将来の第1隣接
画素22と第2隣接画素23とに求めたので、静止画を
表示する場合に効果的に応用することができる。
According to the second embodiment of the present invention, the still image is displayed because the determination criterion of the selected pixel is found in the future first adjacent pixel 22 and second adjacent pixel 23 with respect to the pixel 21. It can be effectively applied in cases.

【0027】[0027]

【発明の効果】本発明のインターレース表示装置は、画
像フレームメモリからフィールドアドレスカウンタの指
定する現走査線上の画素と、その指定された現走査線上
の画素に対して画面上の1つ隣の垂直走査線上の画素
と、その指定された現走査線上の画素に対して画面上の
2つ隣の垂直走査線上の画素との3画素を読み出し、こ
れら3画素の輝度の差を比較演算する比較演算手段と、
比較演算手段の算出結果に基づきその指定された現走査
線上の画素に対して画面上の1つ隣の垂直走査線上の画
素を選択画素として出力するスイッチ手段とを備えた。
According to the interlaced display device of the present invention, a pixel on the current scanning line designated by the field address counter from the image frame memory and a vertical pixel adjacent to the pixel on the designated current scanning line by one on the screen. A comparison operation of reading out three pixels of a pixel on a scanning line and a pixel on a vertical scanning line two adjacent to the pixel on the designated current scanning line, and comparing and calculating a difference in luminance of these three pixels. Means and
Switch means for outputting, as a selected pixel, a pixel on the vertical scanning line next to the designated pixel on the current scanning line based on the calculation result of the comparison calculation means.

【0028】この構成により、一定以上の輝度の差があ
れば、その指定された現走査線上の画素に置き換えて選
択画素を表示するので、インターレースCRTを用いて
点や細線を表示してもちらつきのない表示をすることが
できる。
With this configuration, if there is a difference in brightness above a certain level, the selected pixel is displayed by replacing it with the pixel on the designated current scanning line, so that even if dots or thin lines are displayed using the interlaced CRT, flicker occurs. Can be displayed without.

【0029】なお、隣の走査線の画素の輝度と比較する
にあたって、現走査線に対して過去方向の走査線を選択
すれば動画に対して、あるいは現走査線に対して将来方
向の走査線を選択すれば静止画に対して、それぞれ有効
に応用することができる。
In comparison with the brightness of the pixel of the adjacent scanning line, if the scanning line in the past direction is selected with respect to the current scanning line, the scanning line in the future direction with respect to the moving image or the current scanning line is selected. If is selected, it can be effectively applied to each still image.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例におけるインターレース
表示装置のブロック図
FIG. 1 is a block diagram of an interlaced display device according to a first embodiment of the present invention.

【図2】本発明の第1の実施例におけるインターレース
表示装置のCRT画面上の画素を表す図
FIG. 2 is a diagram showing pixels on a CRT screen of the interlaced display device according to the first embodiment of the present invention.

【図3】本発明の第2の実施例におけるインターレース
表示装置のCRT画面上の画素を表す図
FIG. 3 is a diagram showing pixels on a CRT screen of an interlaced display device according to a second embodiment of the present invention.

【図4】従来のインターレース表示装置のブロック図FIG. 4 is a block diagram of a conventional interlaced display device.

【符号の説明】[Explanation of symbols]

1,11 画像フレームメモリ 2,12 D/Aコンバータ 3,13 インターレースCRT 4,14 フィールドアドレスカウンタ 5,15 垂直アドレスカウンタ 6,16 水平アドレスカウンタ 7,17 同期信号発生手段 8,18 発振器 9,9a インターレース表示部 10 制御部 19 比較演算手段 20 スイッチ手段 21 当該画素 22 第1隣接画素 23 第2隣接画素 24 奇数フィールドの走査線 25 偶数フィールドの走査線 1, 11 Image frame memory 2, 12 D / A converter 3, 13 Interlaced CRT 4, 14 Field address counter 5, 15 Vertical address counter 6, 16 Horizontal address counter 7, 17 Sync signal generating means 8, 18 Oscillator 9, 9a Interlaced display unit 10 Control unit 19 Comparison calculation unit 20 Switch unit 21 Pixel 22 First adjacent pixel 23 Second adjacent pixel 24 Scanning line of odd field 25 Scanning line of even field

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】表示画面に表示する画像データを記憶する
画像フレームメモリと、表示画面の水平および垂直の同
期信号と同期をとって前記画像データをD/A変換する
D/Aコンバータと、奇数番目の水平走査線で画面に表
示した奇数フィールドと偶数番目の水平走査線で画面に
表示した偶数フィールドとを交互に表示するインターレ
ースCRTとを有するインターレース表示部と、前記イ
ンターレース表示部をインターレース表示制御する制御
部とを備えたインターレース表示装置であって、前記画
像フレームメモリから現在表示しようとする走査線上の
当該画素と、前記当該画素に対して画面上の1つ隣の走
査線上の第1隣接画素と、前記当該画素に対して画面上
の2つ隣の走査線上の第2隣接画素との3画素のデータ
を読み出し、前記当該画素のデータと前記第2隣接画素
のデータとの平均値に対する前記第1隣接画素のデータ
の差が所定の閾値を越える場合は前記第1隣接画素は点
もしくは線の表現であると判断する比較演算手段と、前
記比較演算手段の判断に基づき前記当該画素のデータを
前記第1隣接画素のデータに置き換えて出力するスイッ
チ手段とをインターレース表示部に有することを特徴と
するインターレース表示装置。
1. An image frame memory for storing image data to be displayed on a display screen, a D / A converter for D / A converting the image data in synchronization with horizontal and vertical synchronizing signals of the display screen, and an odd number. An interlaced display unit having an interlaced CRT for alternately displaying an odd field displayed on the screen with the th horizontal scanning line and an even field displayed on the screen with the even horizontal scanning line; and an interlaced display control for the interlaced display unit. An interlaced display device including: a control unit for controlling a pixel on a scan line which is currently displayed from the image frame memory, and a first adjacent scan line on a screen adjacent to the pixel. Data of three pixels, that is, a pixel and a second adjacent pixel on a scanning line two adjacent to the pixel on the screen are read out, When the difference between the data of the pixel and the data of the second adjacent pixel with respect to the average value of the data of the first adjacent pixel exceeds a predetermined threshold value, it is determined that the first adjacent pixel is a point or line expression. An interlaced display device, comprising: an interlaced display unit, comprising: a comparison calculation means; and a switch means for replacing the data of the pixel with the data of the first adjacent pixel and outputting the data based on the judgment of the comparison calculation means.
【請求項2】前記第2隣接画素は前記当該画素と同一の
フィールドにおいて走査線1本だけ過去に走査されかつ
前記当該画素に対し画面上の2つ上隣に位置する走査線
の画素であり、前記第1隣接画素は前記当該画素に対し
1フィールド過去に走査されかつ前記当該画素に対し画
面上の1つ上隣に位置する走査線の画素であることを特
徴とする請求項1記載のインターレース表示装置。
2. The second adjacent pixel is a pixel of a scanning line which is scanned by one scanning line in the past in the same field as the pixel and which is located on the upper side by two on the screen with respect to the pixel. 2. The first adjacent pixel is a pixel of a scanning line which is scanned one field past the pixel and is located one level above and adjacent to the pixel on the screen. Interlaced display device.
【請求項3】前記第2隣接画素は前記当該画素と同一の
フィールドにおいて走査線1本だけ将来に走査しかつ前
記当該画素に対し画面上の2つ下隣に位置する走査線の
画素であり、前記第1隣接画素は前記当該画素に対し1
フィールド将来に走査しかつ前記当該画素に対し画面上
の1つ下隣に位置する走査線の画素であることを特徴と
する請求項1記載のインターレース表示装置。
3. The second adjacent pixel is a pixel of a scanning line which is scanned by one scanning line in the future in the same field as the pixel and which is located two adjacent lines below the pixel on the screen. , The first adjacent pixel is 1 with respect to the pixel
2. The interlaced display device according to claim 1, wherein a pixel of a scanning line which is scanned in the future in the field and is located one lower on the screen next to the pixel concerned.
JP6068379A 1994-04-06 1994-04-06 Interlace display device Pending JPH07281626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6068379A JPH07281626A (en) 1994-04-06 1994-04-06 Interlace display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6068379A JPH07281626A (en) 1994-04-06 1994-04-06 Interlace display device

Publications (1)

Publication Number Publication Date
JPH07281626A true JPH07281626A (en) 1995-10-27

Family

ID=13372053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6068379A Pending JPH07281626A (en) 1994-04-06 1994-04-06 Interlace display device

Country Status (1)

Country Link
JP (1) JPH07281626A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999016044A1 (en) * 1997-09-23 1999-04-01 Microsoft Corporation Frame updating in interlaced animation systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999016044A1 (en) * 1997-09-23 1999-04-01 Microsoft Corporation Frame updating in interlaced animation systems

Similar Documents

Publication Publication Date Title
US6166772A (en) Method and apparatus for display of interlaced images on non-interlaced display
US7738037B2 (en) Method and apparatus for eliminating motion artifacts from video
AU733582B2 (en) Video display apparatus and video display method
JP4686800B2 (en) Image display device
US4509071A (en) Double-scanning non-interlace television receiver
JPH06113236A (en) Method and apparatus for conversion of interlaced video input
US6975359B2 (en) Method and system for motion and edge-adaptive signal frame rate up-conversion
JP3492083B2 (en) Image display device
KR20070098600A (en) Video signal processing device
JP2007264465A (en) Video signal processing circuit
JP4328276B2 (en) Interlace scan video signal compensation method and apparatus
JPH07281626A (en) Interlace display device
JP4299496B2 (en) Display device and television receiver
JPH1098692A (en) Image display
JP4259562B2 (en) Video display method, video signal processing device, and video display device
KR20010034918A (en) Image conversion device and method
KR100620931B1 (en) Image signal processing circuit
JPH09247575A (en) Scanning line converter
JP2006184619A (en) Video display device
JP2929778B2 (en) Subtitle super signal processing circuit
JPH1011049A (en) Method and device for overlay display
JP3255323B2 (en) Image processing device
JP4890068B2 (en) Video signal processing circuit
US20040141092A1 (en) Image display apparatus and scanning line converting and displaying method
JP2001067042A (en) Scan converter for interlace driving panel