JPH0728094A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0728094A JPH0728094A JP5036894A JP5036894A JPH0728094A JP H0728094 A JPH0728094 A JP H0728094A JP 5036894 A JP5036894 A JP 5036894A JP 5036894 A JP5036894 A JP 5036894A JP H0728094 A JPH0728094 A JP H0728094A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- short
- circuit
- power supply
- potential power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 230000003068 static effect Effects 0.000 claims abstract description 47
- 230000005611 electricity Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011521 glass Substances 0.000 claims description 18
- 239000010453 quartz Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 16
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000006378 damage Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 101100096719 Arabidopsis thaliana SSL2 gene Proteins 0.000 description 5
- 101100366560 Panax ginseng SS10 gene Proteins 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
にも発生された静電気によるゲート絶縁膜の破壊を防止
することができる絶縁破壊防止用液晶表示素子を提供す
る。 【構成】 透明絶縁基板11と、基板上に配列される複
数のピクセルと、該ピクセルにビデオデータを供給する
複数のデータバスラインと、高電位電源及び低電位電源
と、複数のゲート駆動信号を供給するゲート駆動回路1
4と、ゲート駆動信号を伝送するための複数のゲートバ
スライン15と、基板上に形成されるゲート絶縁膜16
と、ビデオデータをピクセルに伝達する複数のTFT1
7と、前記データバスラインに接続される1つの短絡線
18と、前記ゲートバスラインとゲート駆動回路との間
に接続され、かつ前記電源及び短絡線に接続されて発生
された静電気を電源及び短絡線を通じて除去するための
複数の静電気除去回路19とを備えることを特徴とす
る。
Description
特に、静電気等による絶縁破損を防止することができる
液晶表示素子に関するものである。
ラスのような透明絶縁基板上にポリシリコン薄膜トラン
ジスタ(Poly Si TFT )またはcdse TFTを形成し、アク
ティブマトリクス(AM)状の配列を有する構造からな
る。
表示素子(AM LCD)は、高い電荷移動路を有するPoly S
i TFT の特性を用いて、複数のTFTと、このTFTの
ゲートを駆動するゲート駆動回路と、入力されるビデオ
データを該TFTを通じて任意の順序にピクセルに供給
するビデオデータ駆動回路をガラス基板のような透明絶
縁基板上に共に製作する。これにより、製造費用及び配
線費用を低減することができ、かつ素子の信頼度を改善
させることができることになる。
表示素子は、図1に示すように、ガラス基板1と、ガラ
ス基板1上に一定間隔をおいて形成される複数のゲート
バスライン2と、ゲートバスライン2と交差するように
一定間隔をおいてガラス基板1上に形成されるデータバ
スライン3と、与えられるスタートパルス(SP)とク
ロック信号(CK)によって、ゲートバスライン2にゲ
ート駆動信号を供給するゲート駆動回路4と、ゲートバ
スライン2とデータバスライン3との間に位置されて規
則的に配列される複数のピクセル5と、ゲートバスライ
ン2とデータバスライン3及びピクセル5に接続されて
ゲート駆動信号によりデータバスライン3を介して伝送
されるビデオデータをピクセル5に供給する複数の薄膜
トランジスタ6と、入力されるビデオデータに応答して
データバスライン3に任意の順序でデータ信号を供給す
るデータ駆動回路7及びゲート絶縁膜8とからなる。
駆動回路4は、一般に入力されるスタートパルス(S
P)とクロック信号(CK)とに応答してシーケンシャ
ル信号を出力する複数のシフトレジスタSR1 ,SR1
…と、印加される高電位電源(VDD)と低電位電源(V
SS)とにより駆動され、シフトレジスタSR1 ,SR1
…から出力されるシーケンシャル信号を反転させてゲー
ト駆動信号を出力する複数のインバータI1 ,I2 ,I
3 …とからなる。
2 、I3 …の詳細構成図を示すもので、一般的に各イン
バータはPチャネルMOS(Metal Oxide Semiconducto
r (PMOS))とNチャネルMOS(Metal Oxide Se
miconductor (NMOS))とからなる相補型MOS
(CMOS)構造を有する。
する。図1において、ゲート駆動回路4の各インバータ
I1 ,I2 ,I3 …は、最上側から順次にゲートバスラ
イン2にゲート駆動信号を出力し、データ駆動回路7は
最左側のデータバスライン3から順次にビデオデータを
出力する。したがって、ビデオデータは、最左側ピクセ
ルPから最右側のピクセルP方向に、そして、最上側の
ピクセルPから最下側のピクセルP方向に順次的に表示
される。
図1には正確に示すことが出来ないが、ゲートバスライ
ン2とデータバスライン3(または、ドレインバスライ
ン)は、必ず電気的に分離されなければならないし、こ
れらを電気的に分離するためには、通常、これらの間に
シリコン窒化膜(SiNx)のようなゲート絶縁膜8が
PECVD(Plasma Enhanced Chemical Vapor Deposit
ion )法のような蒸着法により形成される。
ために非常に重要な役割を果たす。しかし、これはかな
り薄く形成されるため、その形成時、またはその前後工
程時に非常に留意しなければならない。
ス基板1上にPoly Si TFT のアレイを形成する工程や、
この工程に続けて行われる液晶注入工程時に静電気が発
生する可能性があり、この静電気は周囲環境や基板移動
状態に因ってゲート絶縁膜8を破壊させることもある。
イン3との間に形成されたゲート絶縁膜8は、ステップ
された部分において他の部分よりも相対的に不完全にな
ったり、薄く形成されることもあるから、静電気の放電
が起こると、その衝撃によりゲート絶縁膜8が破壊しや
すく、さらにはゲート絶縁膜8の破断部分を通じてTF
Tのゲート電極とドレイン電極との間に短絡が生じるこ
とになる。これは、LCDの製造時に致命的な欠陥とし
て働くこととなる。
ための方法として、従来に別の2つの電源(VDD10,V
SS10)を有する短絡線を用いた。即ち、図3に示すよう
に、データバスライン3とゲートバスライン2とを共に
短絡させるために、別の短絡線9がLCD内に設けられ
る。
生されても該短絡線9により、ゲートバスライン2とデ
ータバスライン3は、常に同一の電位を保持することに
なるので、TFT製造工程時にゲート絶縁膜が破壊さ
れ、ゲート電極とドレイン電極との間の短絡現象を防止
できる。
成する工程が完了すると、別のホトリソグラフィーエッ
チング工程を行い、図4に示すように、ゲートバスライ
ン2間でその短絡線9を切断させる。
が形成されたガラス基板1と他の対向基板とを合着して
液晶注入を行い、液晶注入工程が完了すると、図4に示
すように、各LCD別に分けるためのガラス基板1の切
断作業により、データバスライン3は該短絡線9から分
離される。上述したように、TFT−LCDパネルの製
造工程は行われる。
詳細に示すもので、インバータI2はPMOSとNMO
Sとからなり、このPMOSとNMOSのドレインは該
当ゲートバスライン2に共に接続され、このゲートバス
ライン2は短絡線9に接続されていることがわかる。
ば、各TFT6のゲート電極が静電気が発生するとき、
LCDにはその静電気の電荷を周辺に放出することがで
きる電流通路がないから、ゲート絶縁膜8はその静電気
により破壊されることもある。しかし、短絡線9が設け
られると、ゲート電極に発生される静電気は、その短絡
線9を通じて自由に放出することができるので、ゲート
バスライン2とデータバスライン3との間の電位差をな
くすことができ、さらにはゲート絶縁膜の破壊を防止す
ることもできる。
ガラス基板1にTFTを製造する工程中に発生する静電
気により、ゲート絶縁膜8が破壊されることを防止する
ことはできた。
示すように、ガラス基板1上にTFTアレイが形成され
た後に、短絡線9はゲートバスライン2間で切断される
ため、その短絡線9はTFTアレイの形成後に進行され
る液晶注入のための種々の工程中に発生される静電気に
ついては、何ら役割を果たされなくなる。そのため、液
晶注入工程中に発生される静電気は、ゲート絶縁膜8を
破壊することとなる。
によれば、短絡線9の付加の他に、別の2つの電源(V
DD1 ,VSS1 )による2つの電極を形成する必要がある
ため、別のマスク作業とこれによるエッチング工程及び
ホトレジストの除去工程が追加に必要であった。そのた
め、LCD製造工程の時間が長くなり、製造コストが増
加され、欠陥の確率が高めるという不具合があった。
るためになされたもので、TFT製造工程のみならず、
液晶注入工程時にも発生された静電気によるゲート絶縁
膜の破壊を防止することができる液晶表示素子を提供す
ることにある。
の本発明の1つの特徴によれば、液晶表示素子は、透明
絶縁基板と、透明絶縁基板上に規則的に配列される複数
のピクセルと、前記透明基板上で前記複数のピクセルの
間に配列され、該ピクセルに任意の順序でビデオデータ
を供給する複数のデータバスラインと、高電位電源及び
低電位電源と、前記電源から必要な電源が供給され、複
数のゲート駆動信号を供給するゲート駆動回路と、前記
複数のピクセル間にデータバスラインと交差されるよう
に配列され、ゲート駆動信号を伝送するための複数のゲ
ートバスラインと、前記複数のゲートバスラインとデー
タバスラインとを互いに絶縁させるために、基板上に形
成されるゲート絶縁膜と、前記複数のゲートバスライン
と前記複数のデータバスライン及び前記複数のピクセル
との間に接続され、ゲート駆動信号によりスイッチング
されてビデオデータを前記複数のピクセルに伝達する複
数のTFTと、前記複数のデータバスラインに接続され
る1つの短絡線と、高電位電源及び低電位電源と、前記
複数のゲートバスラインとゲート駆動回路との間に接続
され、かつ前記電源及び短絡線に接続されて発生された
静電気を電源及び短絡線を通じて除去するための複数の
静電気除去回路とを備えることを特徴とする。
実施例を詳細に説明する。
構成図であり、透明絶縁基板としてのガラス基板11
と、ガラス基板11上に規則的に配列される複数のピク
セル12と、ガラス基板11上でピクセル12,12,
…間に配列され、該ピクセル12に任意の順序にビデオ
データを供給する複数のデータバスライン13と、高電
位電源(VDD10)と、低電位電源(VSS10)と、高電位
電源(VDD10)と低電位電源(VSS10)とから必要な電
源が供給され、複数のゲート駆動信号を供給するゲート
駆動回路14と、ピクセル12の間にデータバスライン
13と交差されるように配列され、ゲート駆動信号を伝
送するための複数のゲートバスライン15と、ゲートバ
スライン15とデータバスライン13とを互いに絶縁さ
せるためのゲート絶縁膜16と、前記ゲートバスライン
15とデータバスライン13及びピクセル12との間に
接続され、ゲートバスライン15を介して印加されるゲ
ート駆動信号によりスイッチングされてデータバスライ
ン13を介して伝送されるビデオデータをピクセル12
に伝達する複数のTFT17と、前記データバスライン
13に接続される短絡線18と、前記ゲートバスライン
15とゲート駆動回路14との間に接続され、かつ高電
位電源(VDD10)と、低電位電源(VSS10)及び短絡線
18にも電気的に接続されてTFT17のゲートに発生
される静電気を除去するための複数の静電気除去回路1
9a,19b,…とからなる。
ゲートバスライン15を短絡させるための別の2つの電
源(VDD10,VSS10)を用いず、ゲート駆動回路14の
2つの電源(VDD20,VSS20)をデータバスライン13
の短絡線に接続した。また、ゲート絶縁膜16は、その
一例として、PECVD法のような蒸着法によりSiN
及びSiOのような絶縁膜で形成することもできる。
の透明絶縁基板に代替することもある。図6において、
ゲート駆動回路14は、入力されるスタートパルスSP
とクロック信号CKとに応答し、シーケンシャルな信号
を出力する複数のシフトレジスタSR10,SR20,…
と、高電位電源(VDD20)と低電位電源(VSS20)とに
より駆動されて短絡線18に接続され、シフトレジスタ
SR10,SR20,…から出力されるシーケンシャル信号
を反転してゲート駆動信号をゲートバスライン15に供
給する複数のインバータI10,I20,…とからなる。
を示す詳細回路図であり、インバータI20は、PMOS
TFT(P10)とNMOS TFT(N10)とからな
るCMOS TFTであり、静電気回路19bは順方向
ダイオードとして働くNMOS TFT(N20)とPM
OS TFT(P20)とからなることがわかる。
域Lに該当するゲート駆動回路14と静電気除去回路1
9bとは、1つのシーケンシャル信号を出力するシフト
レジスタSR20と、ゲートがシフトレジスタSR20の出
力側に接続され、かつソースが高電位電源(VDD20)及
び短絡線18に接続されるPMOS TFT(P10)
と、ゲートがPMOS TFT(P10)のゲートと共に
シフトレジスタSR20の出力側に接続され、かつソース
が低電位電源(VSS20)および短絡線18に接続され、
かつドレインがPMOS TFT(P10)のドレインと
共にゲートバスライン15に接続されるNMOS TF
T(N10)と、ソースがPMOS TFT(P10)のド
レインと共に高電位電源(VDD20)及び短絡線18に接
続され、かつゲートとドレインが共にゲートバスライン
15に接続されて順方向ダイオードとして働くNMOS
TFT(N20)と、ソースがNMOS TFT
(N10)のソースと共に低電位電源(VSS20)及び短絡
線18に接続され、かつゲートとドレインが共にゲート
バスライン15に接続されて逆方向ダイオードとして働
くPMOS TFT(P20)とからなる。
続されるNMOS TFTは順方向ダイオードとして用
いられ、ゲート及びドレインが共通に接続されるPMO
STFTは逆方向ダイオードとして用いられることがわ
かる。
動回路14と静電気除去回路19bの第2実施例を示す
詳細回路図であり、ゲート駆動回路14の部分は、図7
と同一であり、静電気除去回路19bの部分だけが異な
ることがわかる。
がゲートバスライン15に接続され、ソース及びゲート
が共通に高電位電源(VDD20)及び短絡線18に接続さ
れて順方向ダイオードとして働くPMOS TFT(P
30)とドレインがPMOSTFT(P30)のドレインと
共にゲートバスライン15に接続され、ソースとゲート
とが共通に低電位電源(VSS20)及び短絡線18に接続
されて逆方向ダイオードとして働くNMOS TFT
(N30)とからなる。
ート駆動回路14及び静電気除去回路18bの第3実施
例を示す詳細回路図であり、ゲート駆動回路14の部分
は図7と同一であり、静電気回路19bの部分だけが異
なることがわかる。
ソースが高電位電源(VDD20)及び短絡線18に接続さ
れ、ゲートとドレインが共にゲートバスライン15に接
続されて順方向ダイオードとして働くNMOS TFT
(N40)と、ドレインがゲートバスライン15に接続さ
れ、ゲート、ソースが低電位電源(VSS20)及び短絡線
18に接続されて逆方向ダイオードとして働くNMOS
TFT(N60)とからなる。
らなる静電気回路19は、ゲート駆動回路14の出力側
と高電位電源(VDD20)及び低電位電源(VSS20)との
間に接続されている。
には、ゲートバスライン15の電位は、高電位電源(V
DD20)よりも低く、低電位電源(VSS20)よりも高い状
態を保持する。即ち、この状態は、TFT17のゲート
側から静電気が発生しない状態であるので、ゲートバス
ライン15及び静電気除去回路19を介して短絡線18
には電流が流れなくなる。
11上にTFT17を製造時、または液晶注入工程時に
静電気がゲートバスライン15に発生すると、ゲートバ
スライン15は高電位電源(VDD20)よりも高く、また
は低電位電源(VSS20)よりも低い電位を持つことにな
る。
の電位が高電位電源(VDD20)よりも高くなると、順方
向ダイオードとして働くNMOS TFT(N20)が動
作され、ゲートバスライン15に発生された静電気電荷
はNMOS TFT(N20)を通じて高電位電源(V
DD20)に流れた後、再び短絡線18を介して放出される
ので、静電気電荷は安全に除去される。
の電位が低電位電源(VSS20)よりも低くなると、逆方
向ダイオードとして働くPMOS TFT(P20)が動
作され、ゲートバスライン15に発生された静電気電荷
はPMOS TFT(P20)を介して低電位電源(V
SS20)に流れた後、再び短絡線18を介して放出される
ので、静電気電荷は安全に除去される。
いて、単にPMOS TFT(P20)とNMOS TF
T(N20)との位置を入替えた構造であるため、PMO
STFT(P30)が順方向ダイオードとして働き、NM
OS TFT(N30)が逆方向ダイオードとして働く。
は、図7と同様であるため、その説明は省略する。
S TFT(N40,N60)だけを持って構成したもので
あり、NMOS TFT(N40)が順方向ダイオードと
して、NMOS TFT(N50)が逆方向ダイオードと
して働くことになる。
作時にゲートバスライン15は、高電位電源(VDD20)
と低電位電源(VSS20)との間の電位を保持する。即
ち、ゲートバスライン15の電位は、高電位電源(V
DD20)と停電位電源(VSS20)との間の電位が保持され
るので、静電気除去回路19bは動作しない。
よる電荷が発生されてゲートバスライン15の電位が高
電位電源(VDD20)よりも高くなると、順方向ダイオー
ドとして働くNMOS TFT(N40)が動作され、静
電気電荷はNMOS TFT(N40)を介して高電位電
源(VDD20)に流れた後、再び短絡線18を通じて放電
される。
位電源(VSS20)よりも低くなると、静電気電荷は逆方
向ダイオードとして働くNMOS TFT(N50)を介
して低電位電源(VSS20)に流れた後、再び短絡線18
を通じて放電される。したがって、静電気の発生による
ゲート絶縁膜16の破壊が防止でき、しかも、LCDの
製造欠陥を防ぐことができる。
短絡線18は、図6に示すように、ガラス基板11の切
断時にドライエッチング法により共に除去される。
通りの効果が得られる。 (1)LCD製造工程のTFT製造工程は勿論、液晶注
入工程中にもゲートバスラインとデータバスラインとの
間で発生できる静電気を自動的に安全に除去することが
できるので、静電気によるゲート絶縁膜の破壊を防ぐこ
とができるばかりではなく、LCD素子の製造の欠陥を
防止することができるという効果が得られる。 (2)短絡線に別途の電源を付加することなく、短絡線
が直接ゲート駆動回路の2つの電荷に接続されるので、
別のマスク工程、ホトレジスト除去工程及びエッチング
工程が不要となるので、LCD製造コストを低減するこ
とがでるという効果が得られる。
る。
回路図である。
構成を示す回路図である。
するための回路図である。
る。
である。
である。
ことを説明するための回路図である。
図である。
Claims (8)
- 【請求項1】透明絶縁基板と、 前記透明絶縁基板上に規則的に配列される複数のピクセ
ルと、 前記透明基板上で前記複数のピクセルの間に配列され、
該ピクセルに任意の順序でビデオデータを供給する複数
のデータバスラインと、 高電位電源及び低電位電源と、 前記電源から必要な電源を供給され、複数のゲート駆動
信号を供給するゲート駆動回路と、 前記複数のピクセルの間に前記複数のデータバスライン
と交差されるように配列され、ゲート駆動信号を伝送す
るための複数のゲートバスラインと、 前記複数のゲートバスラインと前記複数のデータバスラ
インとを互いに絶縁させるために、前記基板上に形成さ
れるゲート絶縁膜と、 前記複数のゲートバスラインと前記複数のデータバスラ
イン及び前記複数のピクセルとの間に接続され、前記ゲ
ート駆動信号によりスイッチングされてビデオデータを
ピクセルに伝達する複数のTFTと、 前記データバスラインに接続される1つの短絡線と、 前記ゲートバスラインと前記ゲート駆動回路との間に接
続され、かつ前記電源及び短絡線に接続されて発生され
た静電気を電源及び短絡線を通じて除去するための複数
の静電気除去回路とを備えることを特徴とする液晶表示
素子。 - 【請求項2】前記透明基板の物質は、ガラスと石英のい
ずれかを用いることを特徴とする請求項1記載の液晶表
示素子。 - 【請求項3】前記ゲート絶縁膜は、窒化膜(SiN)と
酸化膜(SiO)のいずれかを用いることを特徴とする
請求項1記載の液晶表示素子。 - 【請求項4】前記ゲート駆動回路は、入力される1つの
スタートパルスとクラック信号とに応答して任意のシー
ケンシャル信号を出力する複数のシフトレジスタと、 前記高電位電源と低電位電源とにより駆動され、前記短
絡線に接続されて前記シフトレジスタから出力されるシ
ーケンシャル信号を反転してゲート駆動信号を形成し、
これをゲートバスラインに供給する複数のインバータと
からなることを特徴とする請求項1記載の液晶表示素
子。 - 【請求項5】各インバータは、ゲートがシフトレジスタ
のうちの対応する1つの出力側に接続され、ソースが前
記高電位電源及び短絡線に接続されるPMOS TFT
と、 ゲートが前記PMOS TFTのゲートと共に前記シフ
トレジスタの出力側に接続され、ソースが低電位電源及
び短絡線に接続され、ドレインがPMOS TFTのド
レインと共に対応する1つのゲートバスラインに接続さ
れるNMOSTFTとからなることを特徴とする請求項
4記載の液晶表示素子。 - 【請求項6】各静電気除去回路は、 ソースが前記低電位電源及び短絡線に接続され、ゲート
とドレインとが共に対応する1つのゲートバスラインに
接続されて順方向ダイオードとして働くNMOS TF
Tと、 ソースが前記低電位電源及び短絡線に接続され、ゲート
とドレインが共にゲートバスラインに接続されて逆方向
ダイオードとして働くPMOS TFTとからなること
を特徴とする請求項1記載の液晶表示素子。 - 【請求項7】各静電気除去回路は、 ドレインが対応する1つのゲートバスラインに接続さ
れ、ソースとゲートが共に高電位電源及び短絡線に接続
されて順方向ダイオードとして働くPMOS TFT
と、 ドレインが対応する1つのゲートバスラインに接続さ
れ、ソースとゲートが共に低電位電源及び短絡線に接続
されて逆方向ダイオードとして働くNMOS TFTと
からなることを特徴とする請求項1記載の液晶表示素
子。 - 【請求項8】各静電気除去回路は、 ソースが前記高電位電源及び短絡線に接続され、ゲート
とドレインが共に対応する1つのゲートバスラインに接
続されて順方向ダイオードとして働くNMOSTFT
と、 ドレインが対応する1つのゲートバスラインに接続さ
れ、ゲートとソースが共に低電位電源及び短絡線に接続
されて逆方向ダイオードとして働くNMOS TFTと
からなることを特徴とする請求項1記載の液晶表示素
子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004622A KR940022124A (ko) | 1993-03-24 | 1993-03-24 | 액정표시장치 |
KR1993/4622 | 1993-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0728094A true JPH0728094A (ja) | 1995-01-31 |
JP3483608B2 JP3483608B2 (ja) | 2004-01-06 |
Family
ID=19352707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05036894A Expired - Lifetime JP3483608B2 (ja) | 1993-03-24 | 1994-03-22 | 液晶表示素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5619222A (ja) |
JP (1) | JP3483608B2 (ja) |
KR (1) | KR940022124A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
JP2007310338A (ja) * | 2006-05-18 | 2007-11-29 | Genta Kagi Kogyo Kofun Yugenkoshi | アクティブマトリクス装置 |
US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW589472B (en) * | 1995-10-12 | 2004-06-01 | Hitachi Ltd | In-plane field type liquid crystal display device comprising a structure preventing electricity |
JP3897873B2 (ja) * | 1997-09-11 | 2007-03-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動回路 |
KR100658526B1 (ko) * | 2000-08-08 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 정전 손상 보호장치 |
JP4207858B2 (ja) * | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
KR20060082517A (ko) * | 2005-01-12 | 2006-07-19 | 삼성전자주식회사 | 박막트랜지스터 기판 및 그 검사방법 |
TWI346926B (en) * | 2006-08-29 | 2011-08-11 | Au Optronics Corp | Esd protection control circuit and lcd |
US8253721B2 (en) * | 2006-11-28 | 2012-08-28 | Lg Display Co., Ltd. | Liquid crystal display device including source voltage generator and method of driving liquid crystal display device |
CN109656071B (zh) * | 2018-12-29 | 2024-01-30 | 福建华佳彩有限公司 | 一种具有高开口率的液晶面板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
US5220443A (en) * | 1991-04-29 | 1993-06-15 | Nec Corporation | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection |
US5373377A (en) * | 1992-02-21 | 1994-12-13 | Kabushiki Kaisha Toshiba | Liquid crystal device with shorting ring and transistors for electrostatic discharge protection |
US5313319A (en) * | 1992-06-17 | 1994-05-17 | General Electric Company | Active array static protection devices |
-
1993
- 1993-03-24 KR KR1019930004622A patent/KR940022124A/ko not_active IP Right Cessation
-
1994
- 1994-03-22 JP JP05036894A patent/JP3483608B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-01 US US08/522,860 patent/US5619222A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
JP2007310338A (ja) * | 2006-05-18 | 2007-11-29 | Genta Kagi Kogyo Kofun Yugenkoshi | アクティブマトリクス装置 |
Also Published As
Publication number | Publication date |
---|---|
KR940022124A (ko) | 1994-10-20 |
US5619222A (en) | 1997-04-08 |
JP3483608B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3122003B2 (ja) | アクティブマトリクス基板 | |
KR970002119B1 (ko) | 박막 트랜지스터 디바이스 | |
KR100488641B1 (ko) | 반도체 집적 회로 | |
JP3483714B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3315829B2 (ja) | 半導体装置 | |
US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
US6737708B2 (en) | Thin-film transistor, liquid-crystal display device, and method of producing the same | |
JP3483608B2 (ja) | 液晶表示素子 | |
TW200807119A (en) | Display device with static electricity protecting circuit | |
JPH09246942A (ja) | 半導体出力回路 | |
JP2939865B2 (ja) | 薄膜半導体装置およびそれを用いた表示装置 | |
KR100336827B1 (ko) | 액정표시장치 및 액정표시장치의 기판 제조방법 | |
JPH075851A (ja) | アクティブ・マトリクス液晶ディスプレイ | |
US7385655B2 (en) | Electronic circuit device with optical sensors and optical shutters at specific locations | |
JP3848263B2 (ja) | 半導体装置 | |
US6467057B1 (en) | Scan driver of LCD with fault detection and correction function | |
JPH1195257A (ja) | アクティブマトリクス基板の製造方法および液晶表示パネル | |
KR100312387B1 (ko) | 고장허용회로장치및이를구비한액티브매트릭스장치 | |
JPH0830799B2 (ja) | 液晶表示装置 | |
KR100194669B1 (ko) | 입력 보호 회로 및 보호 소자 | |
JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
JP2003084304A (ja) | 液晶表示装置 | |
KR100271455B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
US7315044B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100403768B1 (ko) | 액정패널의정전기제거장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |