JPH0727617Y2 - Multilayer chip inductor - Google Patents

Multilayer chip inductor

Info

Publication number
JPH0727617Y2
JPH0727617Y2 JP10662090U JP10662090U JPH0727617Y2 JP H0727617 Y2 JPH0727617 Y2 JP H0727617Y2 JP 10662090 U JP10662090 U JP 10662090U JP 10662090 U JP10662090 U JP 10662090U JP H0727617 Y2 JPH0727617 Y2 JP H0727617Y2
Authority
JP
Japan
Prior art keywords
coil
turns
chip inductor
multilayer chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10662090U
Other languages
Japanese (ja)
Other versions
JPH0463618U (en
Inventor
裕 入沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP10662090U priority Critical patent/JPH0727617Y2/en
Publication of JPH0463618U publication Critical patent/JPH0463618U/ja
Application granted granted Critical
Publication of JPH0727617Y2 publication Critical patent/JPH0727617Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、積層チップインダクタに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a multilayer chip inductor.

[従来の技術] 積層チップインダクタは積層技術を利用して重畳された
フェライト磁性体の中に1本のコイル導体がらせん状に
形成されており、その始端と終端がそれぞれ別の外部電
極端子に接続するようにして一体化されたチップ形状の
インダクタである。
[Prior Art] In a multilayer chip inductor, one coil conductor is spirally formed in a ferrite magnetic body that is superposed by using the multilayer technology, and the start end and the end of each coil conductor are provided on different external electrode terminals. It is a chip-shaped inductor integrated so as to be connected.

同一外寸の積層チップインダクタにおいて、異なるイン
ダクタンス値を持つものを得たい場合、従来は(1)材
料組成を変えて素材の透磁率を変化させるか、または
(2)チップ内部の導体コイルの巻数を変化させるかの
いずれかによって行われていた。
In order to obtain multilayer inductors with the same outer dimensions and different inductance values, conventionally, (1) the material composition was changed to change the magnetic permeability of the material, or (2) the number of turns of the conductor coil inside the chip. Was done by either changing.

[考案が解決しようとする課題] しかしながら、上記チップ内部のコイル巻数を変化させ
る方法をとる場合、インダクタンス値は巻数の2乗に比
例(実測値では巻数のおよそ1.6乗に比例)して変化す
るため、より小刻みに異なるインダクタンス値が求めら
れる場合には対応し切れない。一方、巻数の調節で対応
できないインダクタンス値の谷間を、異なる透磁率の材
料を使用して補おうとした場合、取り揃える材料の種類
が増加するため、生産性が低下し、コスト面で不利とな
るという課題があった。
[Problems to be Solved by the Invention] However, when the method of changing the number of coil turns in the chip is adopted, the inductance value changes in proportion to the square of the number of turns (in the measured value, in proportion to approximately 1.6 to the number of turns). Therefore, it is not possible to cope with the case where different inductance values are required in smaller increments. On the other hand, if an attempt is made to compensate for the valley of the inductance value that cannot be accommodated by adjusting the number of turns by using materials with different magnetic permeability, the number of types of materials to be stocked will increase, resulting in reduced productivity and a disadvantage in cost. There were challenges.

そこで、本考案の目的は、上記課題を解消して、チップ
内のコイル巻数の変更では対応し切れないため従来はつ
くれなかった、微小なインダクタンス値のコントロール
まで自在に達成された積層チップインダクタを提供する
ことにある。
Therefore, an object of the present invention is to solve the above problems and to provide a multilayer chip inductor which can be freely achieved even by controlling a minute inductance value that could not be conventionally produced because it cannot be dealt with by changing the number of coil turns in the chip. To provide.

[課題を解決するための手段および作用] 本考案者は、上記目的を達成すべく研究の結果、チップ
に内蔵されたコイルを構成する導体パターンの任意の位
置の少なくとも1ターン分を他の部分と異なった線幅と
すれば得られるインダクタンス値において微小なコント
ロールができることを見い出し、本考案に到達した。
[Means and Actions for Solving the Problem] As a result of research to achieve the above object, the present inventor has found that at least one turn at any position of a conductor pattern forming a coil incorporated in a chip is used for other portions. It was found that a fine control can be performed on the obtained inductance value if the line width is different from the above, and the present invention was reached.

したがって本考案は、フェライト磁性体の内部に、積層
状に配置され、かつスルーホールで連結された薄層状導
体パターンによってらせん状に形成されたコイルが含ま
れており、該コイルの始端と終端とが上記磁性体末端に
設けられたそれぞれ別の外部電極端子に接続されている
構造の積層体チップインダクタであって、上記らせん状
コイルの任意の位置でその一部を構成している少なくと
も1ターン分の導体が他の部分と異なったコイル線幅を
有していることを特徴とする積層チップインダクタを提
供するものである。
Therefore, the present invention includes a coil, which is spirally formed by a thin layer conductor pattern arranged in a laminated manner and connected by through holes, inside a ferrite magnetic body. Is a laminated chip inductor having a structure in which each of the spiral coil is connected to another external electrode terminal provided at the end of the magnetic body, and at least one turn forming a part of the spiral coil at any position. It is intended to provide a laminated chip inductor, in which a conductor for a wire has a coil wire width different from that of other portions.

閉磁路のインダクタにおいて、インダクタンス値LはL
∝S/lの関係にある。ここでSは磁路の断面積であり、
lは磁路の長さである。一方外形寸法一定のチップにお
いてはSはコイルの線幅で決定されるため、チップのイ
ンダクタンス値はコイルの線幅でコントロールできる。
In the closed magnetic circuit inductor, the inductance value L is L
There is a relationship of ∝S / l. Where S is the cross-sectional area of the magnetic path,
l is the length of the magnetic path. On the other hand, in a chip having a constant outer dimension, S is determined by the coil line width, so the chip inductance value can be controlled by the coil line width.

第2図(a)および(b)はチップ素子の長手方向に垂
直な断面におけるいずれも巻数5の内部導体コイルの状
況を示す図であって、同図(a)は従来のコイル、同図
(b)は本考案に基づいて例えば2ターン分の線幅を大
きくしたコイルを示す断面図である。
2 (a) and 2 (b) are views showing the state of an internal conductor coil having 5 turns in a cross section perpendicular to the longitudinal direction of the chip element. FIG. 2 (a) is a conventional coil, FIG. FIG. 3B is a sectional view showing a coil having a large line width of, for example, 2 turns based on the present invention.

すなわち、同図(b)の如く、フェライト磁性体1に内
蔵されている内部導体コイル2の線幅を大きく(または
小さく)すると、磁路の断面積が小さく(または大き
く)なり、それだけインダクタンス値が小さく(または
大きく)なる。したがって、巻数の変更で対応できない
微小なインダクタンス値の変更を求められた場合でも、
線幅のコントロールおよび線幅を変更したコイルのター
ン数の増減によって容易に対応可能である。
That is, as shown in FIG. 3B, when the line width of the internal conductor coil 2 built in the ferrite magnetic body 1 is increased (or decreased), the cross-sectional area of the magnetic path is decreased (or increased), and the inductance value is correspondingly increased. Becomes smaller (or larger). Therefore, even if it is required to change the minute inductance value that cannot be handled by changing the number of turns,
This can be easily handled by controlling the line width and increasing or decreasing the number of turns of the coil whose line width is changed.

なお、インダクタンス値のコントロールのため設ける幅
広(または幅狭)のコイルの位置は任意の個所のいずれ
に設けてもその効果は変わらない。
It should be noted that the effect of the wide (or narrow) coil provided for controlling the inductance value does not change even if it is provided at any arbitrary position.

以下、実施例および比較例を挙げて本考案をさらに説明
する。
Hereinafter, the present invention will be further described with reference to Examples and Comparative Examples.

[実施例] 第1図(a)および(b)は、本考案の一実施例におけ
る積層チップインダクタの製作工程を説明するための斜
視図であって、これらを参照して以下説明する。
[Embodiment] FIGS. 1A and 1B are perspective views for explaining a manufacturing process of a multilayer chip inductor according to an embodiment of the present invention, which will be described below with reference to these drawings.

(1)Fe2O348モル%、ZnO24モル%、NiO18モル%、CuO
10モル%の比率で計量したフェライト磁性体用の原材料
をボールミルにて15時間湿式混合を行う。
(1) Fe 2 O 3 48 mol%, ZnO 24 mol%, NiO 18 mol%, CuO
The raw material for the ferrite magnetic material, which is weighed at a ratio of 10 mol%, is wet mixed for 15 hours in a ball mill.

(2)得られた混合物を乾燥、粉砕後、700〜800−にて
1時間仮焼する。
(2) The obtained mixture is dried and pulverized, and then calcined at 700 to 800-for 1 hour.

(3)上記仮焼材をボールミルにて15時間湿式粉砕後、
乾燥、粉砕する。
(3) After the wet calcining of the calcined material for 15 hours in a ball mill,
Dry and crush.

(4)得られた材料末に対してバインダー10〜15重量
%、トルエン20重量%、エタノール20重量%およびブタ
ノール40重量%を添加し、ボールミルで15時間混合を行
う。
(4) To the resulting material powder, 10 to 15% by weight of a binder, 20% by weight of toluene, 20% by weight of ethanol and 40% by weight of butanol are added, and mixed for 15 hours with a ball mill.

(5)得られたスラリーをドクターブレード法を用いて
膜厚50〜80μmの長尺なグリーンシートとする。
(5) The obtained slurry is formed into a long green sheet having a film thickness of 50 to 80 μm by using a doctor blade method.

(6)次いで適当な大きさに切断したグリーンシート片
3の必要な場所にスルーホール4を設けた後、Agペース
ト5をスクリーン印刷法によって塗布し、内部コイル用
のパターンを形成する。この際第1図(a)に示すよう
に一部のコイルの線幅を増したパターンを印刷する。通
常は多数のインダクタが同時につくれるように複数のパ
ターンが各層のシートに印刷されているが、説明を簡単
にするため1つのインダクタについて図示した。
(6) Next, through holes 4 are provided at necessary places in the green sheet piece 3 cut into an appropriate size, and then Ag paste 5 is applied by screen printing to form a pattern for the internal coil. At this time, as shown in FIG. 1 (a), a pattern in which the line width of some coils is increased is printed. Usually, a plurality of patterns are printed on the sheet of each layer so that a large number of inductors can be formed at the same time, but one inductor is shown for simplicity of explanation.

(7)得られたパターン印刷済みのシートを、希望の巻
数が得られる枚数(図面では6ターンで、その中2ター
ン分は線幅が大きい)積み重ね、0.5t/cm2の圧力で成形
体6を得る(同図(b)参照)。
(7) The pattern-printed sheets obtained are stacked in a number (6 turns in the drawing, of which 2 have a large line width) to obtain the desired number of windings, and a molded body is formed with a pressure of 0.5 t / cm 2. 6 is obtained (see FIG. 2B).

(8)成形体を裁断してチップごとに分離し、500℃に
て1時間脱バインダー処理後、850〜900℃で1時間焼成
する。
(8) The molded body is cut into chips, separated from each other by a binder removal treatment at 500 ° C. for 1 hour, and then fired at 850 to 900 ° C. for 1 hour.

(9)得られた焼成体にAgペーストで浸漬法により外部
電極を塗布し、150℃にて15分間乾燥後、600℃にて10分
間焼成を行い積層チップインダクタを得る。
(9) An external electrode is applied to the obtained fired body with an Ag paste by a dipping method, dried at 150 ° C. for 15 minutes, and then fired at 600 ° C. for 10 minutes to obtain a multilayer chip inductor.

上記のようにして、全ターン数が6〜10でコイルの線幅
を一部0.40mmまたは0.50mmに変更した製品を試作し、こ
れらのインダクタンス値を測定して第1表に示した。
As described above, a product in which the total number of turns was 6 to 10 and the coil wire width was partially changed to 0.40 mm or 0.50 mm was manufactured as a prototype, and the inductance values thereof were measured and shown in Table 1.

第3図はチップ素子の断面におけるコイルの状況を示す
断面図で、同図(b)〜(d)は実施例に示す本発明の
インダクタにおいて(b)はコイル線幅がw1=0.30mmで
5ターン、w2=0.40mmで2ターンの例を示し、(c)は
w1=0.30mmで5ターン、w3=0.50mmで2ターンの例を示
し、(d)はw1=0.30mmで3ターン、w2=0.40mmで4タ
ーンの例を示している。同図(a)は全ターンのコイル
線幅がw1=0.30mmである従来例を示している。
FIG. 3 is a cross-sectional view showing the state of the coil in the cross-section of the chip element. FIGS. 3B to 3D show the inductor of the present invention shown in the embodiment. In FIG. 3B, the coil wire width is w 1 = 0.30 mm. 5 turns, and w 2 = 0.40mm, 2 turns, example (c)
An example of 5 turns at w 1 = 0.30 mm and 2 turns at w 3 = 0.50 mm is shown, and (d) shows an example of 3 turns at w 1 = 0.30 mm and 4 turns at w 2 = 0.40 mm. FIG. 3A shows a conventional example in which the coil wire width of all turns is w 1 = 0.30 mm.

[比較例] 実施例で示した要領に従って、フェライト磁性体用の材
料を調整してグリーンシートを作製し、得られたグリー
ンシート片3に第4図(a)に示すように、内部コイル
用Agペースト5を印刷した。但しこの際、コイルパター
ンの一部に線幅を変えたパターンを設けずすべて同一の
線幅とした。以下実施例の場合と同様にして同図(b)
に示すような成形体6を得、さらにチップ素子に裁断
後、これに外部電極を塗布、形成し、焼付けて積層チッ
プインダクタを得た。なお、この際にも、全ターン数6
〜10で線幅0.30mmのチップを試作してそのインダクタン
ス値を求め、結果を第1表に併記した。
[Comparative Example] A green sheet was prepared by adjusting the material for the ferrite magnetic material according to the procedure shown in the example, and the obtained green sheet piece 3 was used for the internal coil as shown in Fig. 4 (a). Ag paste 5 was printed. However, in this case, a pattern in which the line width was changed was not provided in a part of the coil pattern, and all had the same line width. In the same manner as in the case of the following embodiment, FIG.
A molded body 6 as shown in (1) was further cut, and after cutting into chip elements, external electrodes were applied and formed thereon, and baked to obtain a laminated chip inductor. At this time, the total number of turns is 6
A chip having a line width of 0.30 mm was produced for ~ 10 and its inductance value was obtained. The results are also shown in Table 1.

[考案の効果] 以上説明したように、本考案の積層チップインダクタに
よれば、従来同一形状、同一材質(すなわち同一の透磁
率を有する)、同じ巻数では巻数の2乗に比例したイン
ダクタンス値しか得られなかったのに対し、巻数の変更
で対応し切れない微小なインダクタンス値のコントロー
ルが可能となった。
[Effect of the Invention] As described above, according to the multilayer chip inductor of the present invention, the inductance value proportional to the square of the number of turns is the same for the same shape, the same material (that is, the same magnetic permeability) and the same number of turns. Although it was not obtained, it became possible to control the minute inductance value that could not be dealt with by changing the number of turns.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)および(b)は、本考案の一実施例におけ
る積層チップインダクタの製作工程を説明するための斜
視図である。 第2図(a)および(b)はチップ素子のコイル線幅と
インダクタンス値の関係を説明するための断面図であっ
て、同図(a)は従来のコイル、同図(b)は本考案に
基づくコイルを示す。 第3図は第2図と同様の断面図であって、同図(a)は
線幅0.30mmのコイルを用いた従来例、同図(b)〜
(d)は本考案の実施例に用いられた一部線幅0.40mmま
たは0.50mmを有するコイルを示す。 第4図(a)および(b)は従来の積層チップインダク
タの製作工程を説明するための斜視図である。 符号の説明 1……フェライト磁性体 2……コイル 3……グリーンシート片 4……スルーホール 5……Agペースト 6……成形体 w1……コイル線幅(0.30mm) w2……コイル線幅(0.40mm) w3……コイル線幅(0.50mm)
1 (a) and 1 (b) are perspective views for explaining a manufacturing process of a multilayer chip inductor according to an embodiment of the present invention. 2 (a) and 2 (b) are cross-sectional views for explaining the relationship between the coil wire width and the inductance value of the chip element. FIG. 2 (a) is a conventional coil, and FIG. 1 shows a coil according to the invention. FIG. 3 is a sectional view similar to FIG. 2, in which FIG. 3A shows a conventional example using a coil having a line width of 0.30 mm, and FIG.
(D) shows a coil having a partial line width of 0.40 mm or 0.50 mm used in the embodiment of the present invention. 4 (a) and 4 (b) are perspective views for explaining a manufacturing process of a conventional multilayer chip inductor. Explanation of code 1 …… Ferrite magnetic material 2 …… Coil 3 …… Green sheet piece 4 …… Through hole 5 …… Ag paste 6 …… Molded body w 1 …… Coil wire width (0.30mm) w 2 …… Coil Wire width (0.40mm) w 3 ... Coil wire width (0.50mm)

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】フェライト磁性体の内部に、積層状に配置
され、かつスルーホールで連結された薄層状導体パター
ンによってらせん状に形成されたコイルが含まれてお
り、該コイルの始端と終端とが上記磁性体末端に設けら
れたそれぞれ別の外部電極端子に接続されている構造の
積層体チップインダクタであって、上記らせん状コイル
の任意の位置でその一部を構成している少なくとも1タ
ーン分の導体が他の部分と異なったコイル線幅を有して
いることを特徴とする積層チップインダクタ。
1. A ferrite magnetic body includes a coil formed in a spiral shape by thin layered conductor patterns arranged in a laminated form and connected by through holes, and a start end and an end of the coil are included. Is a laminated chip inductor having a structure in which each of the spiral coil is connected to another external electrode terminal provided at the end of the magnetic body, and at least one turn forming a part of the spiral coil at any position. A multilayer chip inductor characterized in that the conductor of the minute wire has a coil wire width different from that of other portions.
JP10662090U 1990-10-11 1990-10-11 Multilayer chip inductor Expired - Lifetime JPH0727617Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10662090U JPH0727617Y2 (en) 1990-10-11 1990-10-11 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10662090U JPH0727617Y2 (en) 1990-10-11 1990-10-11 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH0463618U JPH0463618U (en) 1992-05-29
JPH0727617Y2 true JPH0727617Y2 (en) 1995-06-21

Family

ID=31852780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10662090U Expired - Lifetime JPH0727617Y2 (en) 1990-10-11 1990-10-11 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JPH0727617Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367713B2 (en) * 2021-02-24 2023-10-24 株式会社村田製作所 inductor parts

Also Published As

Publication number Publication date
JPH0463618U (en) 1992-05-29

Similar Documents

Publication Publication Date Title
JP3364174B2 (en) Chip ferrite component and method of manufacturing the same
JP3423569B2 (en) Multilayer electronic component and its characteristic adjustment method
JPH0727617Y2 (en) Multilayer chip inductor
JPH0797525B2 (en) Copper conductor integrated firing type ferrite element
JP3040689B2 (en) Multilayer chip inductor and method of manufacturing the same
JP2520622Y2 (en) Multilayer chip inductor
JPS59132604A (en) Laminated inductor
JPH0557817U (en) Multilayer chip inductor
JPH0696953A (en) Laminated inductor element and its manufacture
JPH0630297B2 (en) Ferrite sintered body and chip parts
JP2001358016A (en) Laminated chip inductor
JP3381939B2 (en) Ferrite sintered body, chip inductor parts, composite laminated parts and magnetic core
JP3174398B2 (en) Ferrite sintered body, chip inductor parts, composite laminated parts and magnetic core
JPH0669039A (en) Laminated ceramic electronic component and its manufacture
JPH0210606A (en) Conducting paste and thin film component using same
JP3209514B2 (en) Manufacturing method of multilayer chip inductor
JP2607248Y2 (en) Multilayer chip inductor
KR101232097B1 (en) Multilayered Chip-Type Power Inductor and Manufacturing Method Thereof
JP2921594B2 (en) Manufacturing method of multilayer chip inductor
JP2606363Y2 (en) Multilayer LC filter
JPH0650312U (en) High Frequency Multilayer Ceramic Inductor
JPH09180938A (en) Laminated inductor and manufacture thereof
JPH05258937A (en) Ceramic inductor part and composite multilayer part
JPH05144651A (en) Manufacture of laminated inductance element
JPH04262505A (en) Laminated inductor element and its manufacture

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term