JP2520622Y2 - Multilayer chip inductor - Google Patents
Multilayer chip inductorInfo
- Publication number
- JP2520622Y2 JP2520622Y2 JP1990120829U JP12082990U JP2520622Y2 JP 2520622 Y2 JP2520622 Y2 JP 2520622Y2 JP 1990120829 U JP1990120829 U JP 1990120829U JP 12082990 U JP12082990 U JP 12082990U JP 2520622 Y2 JP2520622 Y2 JP 2520622Y2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- layer
- chip inductor
- multilayer chip
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、積層型チップインダクタに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a multilayer chip inductor.
［従来の技術］ 積層チップインダクタは積層技術を利用して重畳され
たフェライト磁性体の中に１本のコイル導体がらせん状
に周回し、その始端と終端がそれぞれ別の外部電極端子
に接続するようにして一体化したチップ形状のインダク
タである。[Prior Art] In a multilayer chip inductor, one coil conductor spirally circulates in a ferrite magnetic body that is superposed by using a multilayer technique, and its start end and end are connected to different external electrode terminals, respectively. It is a chip-shaped inductor integrated in this way.
同一外寸の積層チップインダクタにおいて、異なるイ
ンダクタンス値を得る手段として、従来は（１）材料組
成を変えて素材の透磁率を変化させるか、（２）チップ
内部の導体コイルの巻数を変化させるかのいずれかによ
って行われていた。Conventionally, as means for obtaining different inductance values in a multilayer chip inductor having the same outer dimensions, (1) changing the material composition by changing the material composition, or (2) changing the number of turns of the conductor coil inside the chip. Was done by either.
［考案が解決しようとする課題］ しかしながら、上記チップ内部のコイル巻数を変化さ
せる方法の場合、インダクタンス値は巻数の２乗に比例
（実測値では巻数のおよそ1.6乗に比例）して変化する
ため、より小刻みに異なるインダクタンス値が求められ
る場合には対応し切れない。一方、巻数で対応できない
インダクタンス値の谷間を、異なる透磁率の材料を使用
して補おうとした場合、取り揃える材料の種類が増加す
るため、生産性が低下し、コスト面で不利となるという
課題があった。[Problems to be Solved by the Invention] However, in the case of the method of changing the number of coil turns inside the chip, the inductance value changes in proportion to the square of the number of turns (in the measured value, in proportion to approximately 1.6 to the number of turns). However, when different inductance values are required in smaller increments, it cannot be supported. On the other hand, if an attempt is made to compensate for the valley of the inductance value that cannot be accommodated by the number of turns using materials of different magnetic permeability, the number of types of materials to be stocked will increase, resulting in a decrease in productivity and a disadvantage in terms of cost. there were.
そこで、本考案の目的は、上記課題を解消して、チッ
プ内のコイル巻数の変更では対応し切れない微小なイン
ダクタンス値のコントロールまで可能な積層型チップイ
ンダクタを提供することにある。Therefore, an object of the present invention is to solve the above problems and provide a multilayer chip inductor capable of controlling a minute inductance value that cannot be dealt with by changing the number of coil turns in the chip.
［課題を解決するための手段］ 本考案者は、上記目的を達成すべく研究の結果、コイ
ルのピッチ、線幅等は変えずにコイル本来の位置での軸
心と直交する少なくとも一方向に、コイルの全体または
少なくとも一部、たとえば１ターン分を偏って存在させ
るとインダクタンス値の微調整ができることを見出し、
本考案に到達した。上記のように偏位させたコイルをさ
らにコイルの軸心方向のいずれか一つの向きに偏位させ
ることも可能であり、その偏位が有効となる場合があ
る。[Means for Solving the Problems] As a result of research to achieve the above-mentioned object, the present inventor has found that in at least one direction orthogonal to the axial center at the coil original position without changing the coil pitch, wire width, or the like. Finding that the inductance value can be finely adjusted by making the whole or at least a part of the coil, for example, one turn biasedly present,
The invention has been reached. The coil displaced as described above can be further displaced in any one direction of the axial direction of the coil, and the displacement may be effective.
すなわち本考案は、フェライト磁性体の内部に薄層状
の導体パターンが積層状に配置され、薄層状の導体パタ
ーンが層間接続によってらせん状のコイルを形成し、該
コイルの始端と終端とが上記磁性体の端面に設けられた
それぞれ別の外部電極端子に接続されている構造の積層
型チップインダクタであって、上記コイルが本来のコイ
ルピッチを変えずにコイル全体またはその少なくとも一
部（ただし最上層および最下層の導体パターンを除く）
を、前記磁性体のコイルの本来の軸心と直交する少なく
とも一方向に偏らせて存在していることを特徴とする積
層型チップインダクタを提供するものである。That is, according to the present invention, thin-layer conductor patterns are arranged in a laminated manner inside a ferrite magnetic body, and the thin-layer conductor patterns form a spiral coil by inter-layer connection, and the start end and the end of the coil have the above-mentioned magnetic properties. A multilayer chip inductor having a structure connected to different external electrode terminals provided on an end face of a body, wherein the coil is the entire coil or at least a part of the coil without changing the original coil pitch (however, the uppermost layer And excluding the conductor pattern of the bottom layer)
The present invention provides a multilayer chip inductor characterized by being biased in at least one direction orthogonal to the original axis of the magnetic coil.
また、本考案の積層チップインダクタは、チップ内に
おいてコイルがコイルの軸心方向に対して斜め方向に偏
って存在しているものも含む。すなわち、コイル全体ま
たはその少なくとも一部（ただし最上層および最下層の
導体パターンを除く）が、コイルの軸心と直交する少な
くとも一方向に偏って存在し、かつこのコイルが、コイ
ルの軸心方向のどちらか一方に偏って存在しているもの
も含むものである。In addition, the multilayer chip inductor of the present invention also includes a coil in which a coil is biased in an oblique direction with respect to the axial direction of the coil. That is, the entire coil or at least a part thereof (excluding the conductor patterns of the uppermost layer and the lowermost layer) is biased in at least one direction orthogonal to the axial center of the coil, and the coil is in the axial direction of the coil. It also includes those that are biased toward one of the two.
本考案の積層型チップインダクタは、内部導体コイル
パターンを形成したグリーンシートを積層し、各層の該
コイルパターンをスルーホールで適当に連結し、形成さ
れるらせん状のコイルを所定位置に積層配置する方法
や、スクリーン印刷等の方法で磁性体のスラリーと導体
スラリーとを交互に塗布し、順次積層して行くスラリー
ビルド方法などにより製造することができる。In the multilayer chip inductor of the present invention, green sheets on which internal conductor coil patterns are formed are laminated, the coil patterns of each layer are appropriately connected by through holes, and the formed spiral coil is laminated and arranged at a predetermined position. A magnetic material slurry and a conductor slurry are alternately applied by a method such as a screen printing method or a method such as a slurry build method in which they are sequentially laminated.
［作用］ 閉磁路を形成するインダクタにおいて、Ｓを磁路の断
面積、ｌを磁路の長さとすると、インダクタンス値Ｌは
S/lに比例する。[Operation] In an inductor forming a closed magnetic path, assuming that S is the cross-sectional area of the magnetic path and l is the length of the magnetic path, the inductance value L is
Proportional to S / l.
この際Ｓは磁路中の最も狭い面積に主として律せられ
る。At this time, S is mainly limited to the narrowest area in the magnetic path.
したがって、コイルの全体またはその少なくとも一部
をコイルの軸心方向と直交する少なくとも一方向に偏っ
て存在させると、偏位させた側の端面におけるＳを小さ
くすることができるので、インダクタンスを小さくする
ことができ、その偏り加減、つまり磁性体積層面上の導
体コイルの移動方向および距離を加減することによっ
て、インダクタンス値の微調整が可能となる。上記偏位
したコイルをさらに軸心方向のいずれか一つの向きに偏
位させた場合は、コイル面とチップ上下端面との距離ま
たはコイル末端とチップ側端面との距離のうち短い方に
律せられて磁路の断面積Ｓの最小値がきまることにな
る。Therefore, if the whole or at least a part of the coil is biased to exist in at least one direction orthogonal to the axial direction of the coil, S on the end face on the displaced side can be reduced, thereby reducing the inductance. By adjusting the bias, that is, by adjusting the moving direction and the distance of the conductor coil on the magnetic material laminated surface, the inductance value can be finely adjusted. When the displaced coil is further displaced in any one of the axial directions, the shorter of the distance between the coil surface and the upper and lower end surfaces of the chip or the distance between the coil end and the end surface on the chip side is determined. As a result, the minimum value of the cross-sectional area S of the magnetic path is determined.
以下、実施例により本考案をさらに説明する。 Hereinafter, the present invention will be further described with reference to examples.
［実施例］ 第１図は、本考案の一実施例における積層チップイン
ダクタ製作工程中の積層状況を示す斜視図であって、こ
れらを参照して以下説明する。[Embodiment] FIG. 1 is a perspective view showing a laminated state during a manufacturing process of a laminated chip inductor according to an embodiment of the present invention, which will be described below with reference to these drawings.
（１）Fe2O348モル％、ZnO24モル％、NiO18モル％、CuO
10モル％の比率で計算したフェライト磁性体用の原材料
をボールミルにて15時間湿式混合を行う。(1) Fe 2 O 3 48 mol%, ZnO 24 mol%, NiO 18 mol%, CuO
The raw materials for the ferrite magnetic material calculated at a ratio of 10 mol% are wet mixed in a ball mill for 15 hours.
（２）得られた混合物を乾燥、粉砕後、700〜800℃にて
１時間仮焼する。(2) The obtained mixture is dried, pulverized, and then calcined at 700 to 800 ° C for 1 hour.
（３）上記仮焼体をボールミルにて15時間湿式粉砕後、
乾燥、粉砕する。(3) The calcined body was wet pulverized in a ball mill for 15 hours,
Dry and crush.
（４）得られた材料粉末に対してバインダー10〜15重量
％、トルエン20重量％、エタノール20重量％およびブタ
ノール40重量％を添加し、ボールミルで15時間混合を行
う。(4) To the obtained material powder, 10 to 15% by weight of a binder, 20% by weight of toluene, 20% by weight of ethanol and 40% by weight of butanol are added, and mixed by a ball mill for 15 hours.
（５）得られたスラリーをドクターブレード法を用いて
膜厚50〜80μｍの長尺なフェライトシートとする。(5) The obtained slurry is made into a long ferrite sheet having a film thickness of 50 to 80 μm by using a doctor blade method.
（６）次いで適当な大きさに切断したフェライトシート
片３の必要な場所にスルーホール４を設けた後、Agペー
スト５をスクリーン印刷法によって塗布し、内部導体コ
イル用パターンを形成する。通常は多数のインダクタが
同時につくられるように設計製作するのであるが、説明
を簡単にするため１つのインダクタについて図示した。(6) Then, through holes 4 are provided at necessary places in the ferrite sheet piece 3 cut into an appropriate size, and then an Ag paste 5 is applied by a screen printing method to form an internal conductor coil pattern. Normally, many inductors are designed and manufactured so as to be manufactured at the same time, but one inductor is shown for the sake of simplicity.
（７）得られたパターン印刷済みのシートを、希望の枚
数積み重ねる際、第１図に見られるように、一部のコイ
ル用パターンを例えばチップ素子の長手方向に偏った状
態になるように移動させたフェライトシート31,32を重
ね、さらに印刷を行わないシートを印刷済みのシートの
上下に配置して重ね、0.5t/cm2の圧力で成形体６を得
る。(7) When stacking a desired number of the obtained pattern-printed sheets, as shown in FIG. 1, some coil patterns are moved so as to be biased in the longitudinal direction of the chip element, for example. The ferrite sheets 31 and 32 thus stacked are stacked, and the sheets not to be printed are arranged and stacked on the upper and lower sides of the printed sheet, and the molded body 6 is obtained with a pressure of 0.5 t / cm 2 .
（８）成形体を裁断してチップ毎に分離し、500℃にて
１時間脱バインダー処理後、850〜900℃で１時間焼成す
る。(8) The molded body is cut into chips, and each chip is debindered at 500 ° C. for 1 hour and then fired at 850 to 900 ° C. for 1 hour.
（９）得られた焼成体にAgペーストで浸漬法により外部
電極を塗布し、150℃にて15分間乾燥後、600℃にて10分
間焼付けを行い積層チップインダクタを得る。(9) An external electrode is applied to the obtained fired body with an Ag paste by a dipping method, dried at 150 ° C for 15 minutes, and then baked at 600 ° C for 10 minutes to obtain a multilayer chip inductor.
上記のようにして、コイルのターン数が６および７の
3216タイプ（長さ3.2mm×幅1.6mm）の積層チップインダ
クタについて、磁性体積層面に存在する導体コイルの一
部または全部を磁性体の端縁方向に移動せしめた製品を
それぞれ試作し、これらのインダクタンス値を試料50個
の平均値として第１表に示した。As described above, the number of turns of the coil is 6 and 7.
For the 3216 type (3.2 mm length x 1.6 mm width) multilayer chip inductors, products were produced by moving some or all of the conductor coils existing on the magnetic material laminated surface in the direction of the edge of the magnetic material. The inductance value is shown in Table 1 as an average value of 50 samples.
第２図（ａ）は従来品におけるコイルの軸心を通り外
部電極面に平行な面における断面図であり、同図（ｂ）
は該従来品のフェライト片上に形成された導体コイルパ
ターンの一つを示す平面図であり、同図（ｃ）は該従来
品のチップ内における導体コイルパターンの内設状況
を、チップの積層方向から透視した透視平面図である。
これに対し、第３図ないし第６図はいずれも本考案に基
づいて構成された積層チップインダクタの例を示す図で
あって、スルーホール法によって導体が接続されている
本実施例の場合、本来の軸心から移動させた層について
は次の通りである。第３図は１方向に１層移動させ、第
４図は１方向に３層移動させ、第５図は２方向に２層移
動させ、第６図は３方向に４層移動させた場合である。
また各図（ａ）、（ｂ）および（ｃ）は、それぞれ第２
図と同様な断面図、平面図および透視平面図である。FIG. 2 (a) is a cross-sectional view of a plane passing through the axis of the coil of the conventional product and parallel to the external electrode surface, and FIG. 2 (b).
FIG. 4A is a plan view showing one of the conductor coil patterns formed on the ferrite piece of the conventional product, and FIG. 7C shows the internal state of the conductor coil pattern in the chip of the conventional product in the chip stacking direction. It is a see-through top view seen through from above.
On the other hand, FIGS. 3 to 6 are views showing examples of multilayer chip inductors constructed according to the present invention, and in the case of the present embodiment in which conductors are connected by the through hole method, The layers moved from the original axis are as follows. FIG. 3 shows one layer moved in one direction, FIG. 4 three layers moved in one direction, FIG. 5 two layers moved in two directions, and FIG. 6 four layers moved in three directions. is there.
Further, each of the drawings (a), (b) and (c) shows the second
It is sectional drawing similar to a figure, a top view, and a perspective plan view.
第７図と第８図はいずれもコイル全体が移動した例を
示しており、それぞれ（ａ）はコイルの軸心を通り外部
電極面およびコイル面に直交する面における断面図であ
り、（ｂ）はフェライト片上の形成された導体コイルパ
ターンの一つを示す平面図である。第７図は外部電極方
向に移動した例であり、第８図はチップの側面方向に移
動した例である。7 and 8 each show an example in which the entire coil has moved, and (a) is a cross-sectional view taken along a plane that passes through the axis of the coil and is orthogonal to the external electrode surface and the coil surface. FIG. 3A) is a plan view showing one of the conductor coil patterns formed on the ferrite piece. FIG. 7 shows an example of movement in the direction of the external electrode, and FIG. 8 shows an example of movement in the side direction of the chip.
なお、上記実施例の図においてｄはコイル移動の距離
を示し、各透視平面図における矢印は当該コイルの移動
方向を示している。In the drawings of the above embodiments, d indicates the distance of coil movement, and the arrow in each perspective plan view indicates the moving direction of the coil.
また、前記3216タイプの積層チップインダクタについ
て実施した本実施例における前記移動距離ｄは0.15mmで
あった。Further, the moving distance d in the present embodiment carried out on the 3216 type multilayer chip inductor was 0.15 mm.
［考案の効果］ 以上説明したように、本考案の積層チップインダクタ
によれば、巻数を変えることによりインダクタンス値を
変えるのとは別に、コイルの少なくとも一部を、前記磁
性体のコイルの軸心と直交する少なくとも一方向に偏っ
て存在させ、その偏り加減でインダクタンス値を変える
ことを可能にするので、微調整された積層インダクタを
提供することができる。 [Effects of the Invention] As described above, according to the multilayer chip inductor of the present invention, at least a part of the coil is provided with the axial center of the coil of the magnetic material, in addition to changing the inductance value by changing the number of turns. It is possible to provide the finely adjusted laminated inductor because the inductance value can be changed so as to be biased in at least one direction orthogonal to and the bias value can be adjusted.
第１図（ａ）は、本考案の一実施例における積層チップ
インダクタの製作工程を説明するための斜視図で示した
積層分解図である。同図（ｂ）は得られた積層チップイ
ンダクタの斜視図である。 第２図（ａ）、（ｂ）、（ｃ）は従来品におけるコイル
の軸心を通り外部電極面に平行な面で切断したときのコ
イル断面図、コイル平面図および透視平面図である。 第３図ないし第６図はコイルの一部が移動した場合の実
施例を示すコイル断面図（各図（ａ））、当該移動コイ
ルの平面図（各図（ｂ））および透視平面図（各図
（ｃ））である。 第７図および第８図はコイルの全部が外部電極方向（第
７図）またはチップ側面方向（第８図）に移動した本考
案実施例を示すコイル断面図（各図（ａ））および当該
移動コイルの平面図（各図（ｂ））である。 符号の説明 １……フェライト磁性体 ２……導体コイル ３……フェライトシート片 ４……スルーホール ５……Agペースト ６……成形体 ｄ……コイル移動距離 31,32……コイルパターンを移動させたフェライトシー
トFIG. 1A is an exploded perspective view showing a laminated chip inductor according to an embodiment of the present invention in a perspective view for explaining a manufacturing process thereof. FIG. 3B is a perspective view of the obtained laminated chip inductor. 2 (a), (b), and (c) are a coil cross-sectional view, a coil plan view, and a perspective plan view taken along a plane that passes through the axis of the coil in the conventional product and is parallel to the external electrode surface. 3 to 6 are coil cross-sectional views (each figure (a)) showing an embodiment when a part of the coil is moved, a plan view (each figure (b)) and a perspective plan view of the moving coil. It is each figure (c)). 7 and 8 are coil cross-sectional views (each drawing (a)) showing an embodiment of the present invention in which the entire coil is moved in the direction of the external electrode (FIG. 7) or the side surface of the chip (FIG. 8) and It is a top view (each figure (b)) of a moving coil. Explanation of code 1 …… Ferrite magnetic material 2 …… Conductor coil 3 …… Ferrite sheet piece 4 …… Through hole 5 …… Ag paste 6 …… Molded body d …… Coil movement distance 31,32 …… Move coil pattern Made ferrite sheet
Claims (2)
ターンが積層状に配置され、薄層状の導体パターンが層
間接続によってらせん状のコイルを形成し、該コイルの
始端と終端とが上記磁性体の端面に設けられたそれぞれ
別の外部電極端末に接続されている構造の積層型チップ
インダクタであって、上記コイルが本来のコイルピッチ
を変えずにコイル全体またはその少なくとも一部（ただ
し最上層および最下層の導体パターンを除く）を、前記
磁性体のコイルの本来の軸心と直交する少なくとも一方
向に偏らせて存在していることを特徴とする積層型チッ
プインダクタ。1. A ferrite magnetic material having a plurality of thin-layer conductor patterns arranged in a laminated manner, the thin-layer conductor patterns forming a spiral coil by inter-layer connection, and the start end and the end of the coil have the above-mentioned magnetic properties. A multilayer chip inductor having a structure connected to different external electrode terminals provided on an end face of a body, wherein the coil is the entire coil or at least a part of the coil without changing the original coil pitch (however, the uppermost layer). And a conductor pattern of the lowermost layer) are biased in at least one direction orthogonal to the original axis of the coil of the magnetic material and are present.
ターンが積層状に配置され、薄層状の導体パターンが層
間接続によってらせん状のコイルを形成し、該コイルの
始端と終端とが上記磁性体の端面に設けられたそれぞれ
別の外部電極端末に接続されている構造の積層型チップ
インダクタであって、上記コイルが本来のコイルピッチ
を変えずにコイル全体またはその少なくとも一部（ただ
し最上層および最下層の導体パターンを除く）を、前記
磁性体のコイルの本来の軸心と直交する少なくとも一方
向に偏らせ、さらにコイルの本来の軸心方向のいずれか
一方に偏らせて存在していることを特徴とする積層型チ
ップインダクタ。2. A ferrite magnetic body is provided with a thin-layer conductor pattern arranged in a laminated manner, the thin-layer conductor pattern forming a spiral coil by interlayer connection, and the start end and the end of the coil have the magnetic property. A multilayer chip inductor having a structure connected to different external electrode terminals provided on an end face of a body, wherein the coil is the entire coil or at least a part of the coil without changing the original coil pitch (however, the uppermost layer). (Excluding the conductor pattern of the lowermost layer) is biased in at least one direction orthogonal to the original axis of the coil of the magnetic body, and further biased in one of the original axis directions of the coil. A multilayer chip inductor characterized by the fact that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990120829U JP2520622Y2 (en) | 1990-11-20 | 1990-11-20 | Multilayer chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990120829U JP2520622Y2 (en) | 1990-11-20 | 1990-11-20 | Multilayer chip inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477213U JPH0477213U (en) | 1992-07-06 |
| JP2520622Y2 true JP2520622Y2 (en) | 1996-12-18 |
Family
ID=31868716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990120829U Expired - Lifetime JP2520622Y2 (en) | 1990-11-20 | 1990-11-20 | Multilayer chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520622Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3575280B2 (en) * | 1998-06-09 | 2004-10-13 | Ｆｄｋ株式会社 | Multilayer inductor |
| JP7107250B2 (en) | 2019-03-04 | 2022-07-27 | 株式会社村田製作所 | Laminated coil parts |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164509A (en) * | 1980-05-22 | 1981-12-17 | Tdk Corp | Trimming method for laminated-core inductance element |
| JPS5922303A (en) * | 1982-07-28 | 1984-02-04 | Tdk Corp | Laminated inductor |
| JPH02110907A (en) * | 1988-10-19 | 1990-04-24 | Toko Inc | Laminated inductor and inductance adjusting method thereof |
| JP2993078B2 (en) * | 1990-09-04 | 1999-12-20 | 株式会社村田製作所 | Multilayer inductor |
-
1990
- 1990-11-20 JP JP1990120829U patent/JP2520622Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477213U (en) | 1992-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5626834B2 (en) | Manufacturing method of open magnetic circuit type multilayer coil parts | |
| KR100336480B1 (en) | Lamination Type Coil Component and Method of Producing the Same | |
| US5592134A (en) | EMI filter with a ceramic material having a chemical reaction inhibiting component | |
| JPH0677022A (en) | Nonmagnetic ferrite for composite laminated component, and composite laminated component | |
| JP6430732B2 (en) | Ceramic sintered body and electronic parts | |
| EP0388980A2 (en) | LC circuit incorporated ceramic substrate | |
| KR920700461A (en) | Multi-layered Grain Boundary Insulated Semiconductor Ceramic Capacitor and Manufacturing Method Thereof | |
| JP3423569B2 (en) | Multilayer electronic component and its characteristic adjustment method | |
| JP2001044039A (en) | Chipped ferrite part and manufacture thereof | |
| JP2520622Y2 (en) | Multilayer chip inductor | |
| KR920700462A (en) | Multilayer grain boundary insulation semiconductor ceramic capacitor and its manufacturing method | |
| JPH0797525B2 (en) | Copper conductor integrated firing type ferrite element | |
| JPS59132604A (en) | Laminated inductor | |
| JP3040689B2 (en) | Multilayer chip inductor and method of manufacturing the same | |
| EP0326999A2 (en) | Sintered ferrite materials and chip parts | |
| JPH0727617Y2 (en) | Multilayer chip inductor | |
| JPH0557817U (en) | Multilayer chip inductor | |
| JPH0450156A (en) | Dielectric ceramic composition for low-temperature sintering | |
| JPH0669039A (en) | Laminated ceramic electronic component and its manufacture | |
| KR101232097B1 (en) | Multilayered Chip-Type Power Inductor and Manufacturing Method Thereof | |
| JPH04284611A (en) | Composite laminated component | |
| JP2607248Y2 (en) | Multilayer chip inductor | |
| JPH0115159Y2 (en) | ||
| JPH05144651A (en) | Manufacture of laminated inductance element | |
| JPH05326241A (en) | Sintered ferrite, chip inductor, composite laminate component, and core |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |