JPH07274065A - Video special effect device - Google Patents

Video special effect device

Info

Publication number
JPH07274065A
JPH07274065A JP8557994A JP8557994A JPH07274065A JP H07274065 A JPH07274065 A JP H07274065A JP 8557994 A JP8557994 A JP 8557994A JP 8557994 A JP8557994 A JP 8557994A JP H07274065 A JPH07274065 A JP H07274065A
Authority
JP
Japan
Prior art keywords
border
signal
design
memory
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8557994A
Other languages
Japanese (ja)
Other versions
JP2921391B2 (en
Inventor
Kikuo Hashimoto
喜久雄 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8557994A priority Critical patent/JP2921391B2/en
Publication of JPH07274065A publication Critical patent/JPH07274065A/en
Application granted granted Critical
Publication of JP2921391B2 publication Critical patent/JP2921391B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To easily generate a border effect provided with a desired pattern by storing the design border of the desired pattern in a memory, reading it, synthesizing it with border signals, generating synthetic border signals and mixing video signals and the synthetic border signals by using border key signals. CONSTITUTION:Digital video signals Y and C are inputted to mixer circuits 1 and 2 and border generation circuits 3 and 4 for luminance signals and for color difference signals generate the border signals Y and C corresponding to CPU control data. The border signals Y and C are synthesized with design border signals generated in a design border signal generation circuit 6 and inputted to the mixer circuits 1 and 2. The mixer circuits 1, 2 respectively mix the digital video signals Y, C and the synthetic border signals by using the border key signals and output the video signals Y, and C with the design border.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は映像特殊効果装置に係
り、特に映像に枠あるいは縁取り(以下、ボーダとい
う。)を発生させるための映像特殊効果装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image special effect device, and more particularly to an image special effect device for generating a frame or a border (hereinafter referred to as a border) in an image.

【0002】[0002]

【従来の技術】テレビジョン画面などでは、ベース映像
にボーダ効果を与えた多彩な映像表現が行われており、
そのための特殊効果装置が多く提案されている。
2. Description of the Related Art On television screens and the like, a variety of video expressions are made by adding a border effect to the base video,
Many special effect devices have been proposed for that purpose.

【0003】図4は、ボーダ効果を発生させる従来のデ
ジタルビデオ特殊効果装置の一例を示すブロック構成図
である。同図において、デジタルビデオ信号Y及びデジ
タルビデオ信号Cは、輝度信号用のミキサー回路101
及び色差信号用のミキサー回路102の各ビデオ(V)
端子にそれぞれ入力する。なお、Yは輝度信号を、Cは
色差信号をそれぞれ表す。以下同様である。
FIG. 4 is a block diagram showing an example of a conventional digital video special effect device for generating a border effect. In the figure, the digital video signal Y and the digital video signal C are the mixer circuit 101 for the luminance signal.
And each video (V) of the mixer circuit 102 for the color difference signal
Input to each terminal. In addition, Y represents a luminance signal and C represents a color difference signal. The same applies hereinafter.

【0004】輝度信号用ボーダ発生回路103及び色差
信号用ボーダ発生回路104は、CPU制御データに従
って、それぞれボーダ信号(Y)及びボーダ信号(C)
をミキサー回路101及び102の各ボーダ(B)端子
へ出力する。
The luminance signal border generation circuit 103 and the color difference signal border generation circuit 104 respectively have a border signal (Y) and a border signal (C) according to CPU control data.
To the border (B) terminals of the mixer circuits 101 and 102.

【0005】ボーダキー発生回路105は、CPU制御
データ、水平基準信号HCLR、垂直基準信号VCLR
及びクロック信号CLKを入力してボーダキー信号を生
成し、ミキサー回路101及び102の各キー(KE
Y)端子へ出力する。
The border key generation circuit 105 includes a CPU control data, a horizontal reference signal HCLR, and a vertical reference signal VCLR.
And a clock signal CLK are input to generate a border key signal, and each key (KE) of the mixer circuits 101 and 102 is generated.
Y) Output to the terminal.

【0006】ミキサー回路101はビデオ信号Y及びボ
ーダ信号(Y)をボーダキー信号用いてミキシングし、
ボーダ付きビデオ信号Yを出力する。同様に、ミキサー
回路102はビデオ信号C及びボーダ信号(C)をボー
ダキー信号を用いてミキシングし、ボーダ付きビデオ信
号Cを出力する。
The mixer circuit 101 mixes the video signal Y and the border signal (Y) using a border key signal,
The bordered video signal Y is output. Similarly, the mixer circuit 102 mixes the video signal C and the border signal (C) using the border key signal, and outputs the bordered video signal C.

【0007】上記従来構成におけるボーダ効果の生成動
作の一例を図5に示す。デジタルビデオ信号A(同図
(a))とボーダ信号B(同図(b))とがミサキー回
路101及び102によってボーダキー信号(同図
(c))を用いてミキシングされ、縁取りされたビデオ
信号(同図(d))がボーダ付きビデオ信号Y及びCと
して出力される。
FIG. 5 shows an example of the border effect generating operation in the above-mentioned conventional configuration. The digital video signal A ((a) in the figure) and the border signal B ((b) in the figure) are mixed by the Misa key circuits 101 and 102 using the border key signal ((c) in the figure), and the video signal is framed. ((D) in the figure) is output as bordered video signals Y and C.

【0008】このボーダの輝度及び色差はCPU制御デ
ータによって自由に変化させることができ、このような
特殊効果を生成するものとしては、実公平2−2766
4号公報に開示された装置がある。
The brightness and color difference of this border can be freely changed by the CPU control data, and as a means for producing such a special effect, it is actually 2-2766.
There is a device disclosed in Japanese Patent No. 4 publication.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の装置では、ボーダの着色を変化させるものであるた
めに、模様を更に付加したボーダ効果を生成することが
できず、多彩な映像表現が制限されてしまう。
However, in the above-mentioned conventional apparatus, since the border coloring is changed, it is not possible to generate a border effect with a pattern added, and various image representations are limited. Will be done.

【0010】本発明の目的は、所望のパターンを付加し
たボーダ効果を容易に生成することができる映像特殊効
果装置を提供することにある。
It is an object of the present invention to provide a video special effect device which can easily generate a border effect with a desired pattern added.

【0011】[0011]

【課題を解決するための手段】本発明による映像特殊効
果装置は、ベース映像信号とボーダ信号とをボーダキー
信号を用いて混合することで映像にボーダ効果を発生さ
せるものであり、所望パターンのデザインボーダを格納
したデザインボーダメモリと、デザインボーダメモリか
らデザインボーダ信号を読み出すための読み出し制御手
段と、ボーダ信号と読み出されたデザインボーダ信号と
を合成して合成ボーダ信号を生成するボーダ信号合成手
段と、ベース映像信号と合成ボーダ信号とをボーダキー
信号を用いて混合する混合手段と、からなることを特徴
とする。
SUMMARY OF THE INVENTION A video special effect apparatus according to the present invention generates a border effect in a video by mixing a base video signal and a border signal using a border key signal. Design border memory storing a border, read control means for reading a design border signal from the design border memory, and border signal synthesizing means for synthesizing the border signal and the read design border signal to generate a synthesized border signal. And mixing means for mixing the base video signal and the synthesized border signal using the border key signal.

【0012】読み出し制御手段は、基準クロックによっ
て動作し映像信号とは非同期の読み出し制御を行うもの
でもよく、望ましくはフリーランカウンタである。その
カウントデータをデザインボーダメモリの読み出しアド
レスに用いる。
The read control means may be one that operates by a reference clock and performs read control asynchronous with the video signal, and is preferably a free-run counter. The count data is used as the read address of the design border memory.

【0013】また、ボーダ信号とは独立して、デザイン
ボーダメモリから読み出されたデザインボーダ信号のレ
ベルを制御できるレベル制御手段を更に有することが望
ましい。
Further, it is desirable to further have a level control means capable of controlling the level of the design border signal read from the design border memory, independently of the border signal.

【0014】[0014]

【作用】所望パターンのデザインボーダをメモリに格納
しておき、それを読み出してボーダ信号と合成して合成
ボーダ信号を生成し、映像信号と合成ボーダ信号とをボ
ーダキー信号を用いて混合することで、所望パターンを
有するボーダ効果を生成することができる。
[Function] By storing a design border of a desired pattern in a memory, reading it, synthesizing it with a border signal to generate a synthesized border signal, and mixing the video signal and the synthesized border signal using the border key signal. , A border effect having a desired pattern can be generated.

【0015】更に、読み出し制御手段によって非同期読
み出しを行うことで、デザインボーダ信号によるボーダ
部のパターンが常時変動するという特殊効果を得ること
ができる。
Further, by performing the asynchronous read by the read control means, it is possible to obtain a special effect that the pattern of the border portion by the design border signal is constantly changed.

【0016】また、ボーダ信号とは別にデザインボーダ
信号のレベル制御を行うことで、ボーダ効果のパターン
成分の強度及び色彩を任意に設定することが可能とな
る。
By controlling the level of the design border signal separately from the border signal, the intensity and color of the pattern component of the border effect can be arbitrarily set.

【0017】[0017]

【実施例】以下、本発明の実施例について、図面を参照
しながら詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】図1は、本発明の映像特殊効果装置の一実
施例を示すブロック構成図である。同図において、破線
で囲まれたデザインボーダ信号発生回路6が本発明の主
要部であり、従来例として示された図4の回路と異なる
部分である。
FIG. 1 is a block diagram showing an embodiment of a video special effect apparatus of the present invention. In the figure, a design border signal generation circuit 6 surrounded by a broken line is a main part of the present invention, and is a part different from the circuit of FIG. 4 shown as a conventional example.

【0019】図1において、デジタルビデオ信号Y及び
デジタルビデオ信号Cは、ミキサー回路1及び2の各ビ
デオ(V)端子にそれぞれ入力する。輝度信号用ボーダ
発生回路3及び色差信号用ボーダ発生回路4は、CPU
制御データに従って、それぞれボーダ信号(Y)及びボ
ーダ信号(C)を生成する。これらのボーダ信号はデザ
インボーダ信号発生回路6によって生成されたデザイン
ボーダ信号と合成され、ミキサー回路1及び2の各ボー
ダ(B)端子へ入力する。また、ボーダキー発生回路5
は、CPU制御データ、水平基準信号HCLR、垂直基
準信号VCLR及びクロック信号CLKを入力してボー
ダキー信号を生成し、ミキサー回路1及び2の各キー
(KEY)端子へ出力する。
In FIG. 1, the digital video signal Y and the digital video signal C are input to the respective video (V) terminals of the mixer circuits 1 and 2. The brightness signal border generation circuit 3 and the color difference signal border generation circuit 4 are CPUs.
A border signal (Y) and a border signal (C) are respectively generated according to the control data. These border signals are combined with the design border signal generated by the design border signal generation circuit 6 and input to each border (B) terminal of the mixer circuits 1 and 2. Also, the border key generation circuit 5
Inputs the CPU control data, the horizontal reference signal HCLR, the vertical reference signal VCLR and the clock signal CLK to generate a border key signal and outputs it to each key (KEY) terminal of the mixer circuits 1 and 2.

【0020】ミキサー回路1はデジタルビデオ信号Y及
び合成ボーダ信号(Y)をボーダキー信号を用いてミキ
シングし、デザインボーダ付きビデオ信号Yを出力す
る。同様に、ミキサー回路2はデジタルビデオ信号C及
び合成ボーダ信号(C)をボーダキー信号を用いてミキ
シングし、デザインボーダ付きビデオ信号Cを出力す
る。
The mixer circuit 1 mixes the digital video signal Y and the composite border signal (Y) using a border key signal, and outputs a video signal Y with a design border. Similarly, the mixer circuit 2 mixes the digital video signal C and the composite border signal (C) using the border key signal, and outputs the video signal C with design border.

【0021】本発明の主要部であるデザインボーダ信号
発生回路6は、フリーランカウンタ10、デザインボー
ダROM(リードオンリーメモリ)11及び12、レベ
ル制御回路13及び14、加算回路15及び16から構
成されている。
The design border signal generating circuit 6, which is the main part of the present invention, comprises a free-run counter 10, design border ROMs (read only memories) 11 and 12, level control circuits 13 and 14, and adder circuits 15 and 16. ing.

【0022】フリーランカウンタ10はクロック信号C
LKに従ってカウント動作を行うが、ビデオ同期信号と
は同期していない。フリーランカウンタ10のカウント
データはデザインボーダROM11及び12に入力し、
読み出しアドレスを決定する。
The free-run counter 10 has a clock signal C.
The counting operation is performed according to LK, but it is not synchronized with the video synchronization signal. The count data of the free-run counter 10 is input to the design border ROMs 11 and 12,
Determine the read address.

【0023】デザインボーダROM11はデザインボー
ダの輝度信号パターン(模様)を記憶し、フリーランカ
ウンタ10から出力されるカウントデータをデコードし
て、そのアドレスからデザインボーダ信号(Y)を出力
する。また、デザインボーダROM12はデザインボー
ダの色差信号パターン(模様)を記憶し、フリーランカ
ウンタ10から出力されるカウントデータをデコード
し、対応するアドレスのデザインボーダ信号(C)を出
力する。
The design border ROM 11 stores the luminance signal pattern (pattern) of the design border, decodes the count data output from the free-run counter 10, and outputs the design border signal (Y) from the address. Further, the design border ROM 12 stores the color difference signal pattern (pattern) of the design border, decodes the count data output from the free-run counter 10, and outputs the design border signal (C) of the corresponding address.

【0024】レベル制御回路13は、CPU制御データ
に従って、デザインボーダROM11から出力されたデ
ザインボーダ信号の輝度レベルを変化させる。レベル制
御回路14も同様にCPU制御データに従って、デザイ
ンボーダROM12から出力されたデザインボーダ信号
の色差レベルを変化させる。これらレベル制御回路13
及び14はボーダ発生回路3及び4とは独立して設けら
れるために、デザインボーダ信号の輝度及び色差のレベ
ルをボーダ画面に制約されることなく自由に変化させる
ことができる。なお、レベル制御回路13及び14は、
例えば乗算回路により構成される。
The level control circuit 13 changes the brightness level of the design border signal output from the design border ROM 11 according to the CPU control data. Similarly, the level control circuit 14 changes the color difference level of the design border signal output from the design border ROM 12 according to the CPU control data. These level control circuits 13
Since 14 and 14 are provided independently of the border generation circuits 3 and 4, the luminance and color difference levels of the design border signal can be freely changed without being restricted by the border screen. The level control circuits 13 and 14 are
For example, it is composed of a multiplication circuit.

【0025】加算回路15は、レベル制御回路13から
出力されるデザインボーダ信号(Y)とボーダ発生回路
3から出力されるボーダ信号(Y)とを加算して、合成
ボーダ信号(Y)としてミキサー回路1へ出力する。ま
た、加算回路16はレベル制御回路14から出力される
デザインボーダ信号(C)とボーダ発生回路4から出力
されるボーダ信号(C)とを加算して、合成ボーダ信号
(C)としてミキサー回路2へ出力する。
The adder circuit 15 adds the design border signal (Y) output from the level control circuit 13 and the border signal (Y) output from the border generation circuit 3 to a mixer as a composite border signal (Y). Output to circuit 1. Further, the adder circuit 16 adds the design border signal (C) output from the level control circuit 14 and the border signal (C) output from the border generation circuit 4 to generate a combined border signal (C) in the mixer circuit 2 Output to.

【0026】このような構成を有する本実施例の動作を
図2及び図3を参照しながら説明する。
The operation of this embodiment having such a configuration will be described with reference to FIGS. 2 and 3.

【0027】図2は、本実施例の動作を説明するための
各種信号の画面表示を示す模式図である。先ず、同図
(a)の画面Aは、デジタルビデオ信号Y及びCにより
構成されるベース映像であり、デジタルビデオ信号Yが
ミキサー回路1のV端子に入力し、デジタルビデオ信号
Cがミキサー回路2のV端子に入力する。
FIG. 2 is a schematic diagram showing a screen display of various signals for explaining the operation of this embodiment. First, a screen A in FIG. 1A is a base image composed of digital video signals Y and C. The digital video signal Y is input to the V terminal of the mixer circuit 1, and the digital video signal C is input to the mixer circuit 2. Input to the V terminal of.

【0028】同図(b)に示す画面Bは、従来例と同
様、ボーダ発生回路3及び4からそれぞれ出力されるボ
ーダ信号Y及びCから構成されるボーダ信号の画面であ
る。これらボーダ信号は、それぞれ加算回路15及び1
6に入力し、デザインボーダ信号と加算される。ボーダ
発生回路3及び4の各出力ボーダ信号は、CPU制御デ
ータに従って、その輝度及び色差が定められる。
A screen B shown in FIG. 3B is a screen of a border signal composed of the border signals Y and C output from the border generation circuits 3 and 4, respectively, as in the conventional example. These border signals are added to the adder circuits 15 and 1, respectively.
6 and is added to the design border signal. The luminance and color difference of each output border signal of the border generation circuits 3 and 4 are determined according to the CPU control data.

【0029】同図(c)に示す画面Dは、デザインボー
ダROM11及び12から各々出力されたデザインボー
ダ信号(Y)及び(C)により形成される画面である。
このデザインパターンがデザインボーダROM11及び
12に記憶されており、フリーランカウンタ10から出
力するカウントデータに従ってそれぞれ読み出される。
読み出されたデザインボーダ信号(Y)及び(C)は、
各々レベル制御回路13及び14によってレベル制御さ
れ、加算回路15及び16に入力してボーダ信号(Y)
及び(C)に加算され、合成ボーダ信号(Y)及び
(C)としてミキサー回路1及び2の各B端子へ出力さ
れる。
The screen D shown in FIG. 3C is a screen formed by the design border signals (Y) and (C) output from the design border ROMs 11 and 12, respectively.
This design pattern is stored in the design border ROMs 11 and 12, and is read according to the count data output from the free-run counter 10.
The read design border signals (Y) and (C) are
The level is controlled by the level control circuits 13 and 14, respectively, and is input to the adding circuits 15 and 16 to input the border signal (Y)
, And (C), and output as combined border signals (Y) and (C) to the respective B terminals of the mixer circuits 1 and 2.

【0030】ミキサー回路1及び2は、それぞれ同図
(d)に示すボーダキー信号を用いてビデオ信号と合成
ボーダ信号とを合成し、デザインボーダ付きビデオ信号
を生成する。こうして、同図(e)に示すように、画面
Aのビデオ画面が画面B及びDによって縁取られた合成
画面が形成される。
The mixer circuits 1 and 2 respectively synthesize the video signal and the synthesized border signal by using the border key signal shown in FIG. 3D to generate the video signal with the design border. Thus, as shown in (e) of the figure, a composite screen in which the video screen of the screen A is framed by the screens B and D is formed.

【0031】なお、図2では垂直方向の縁取りがされた
画面を例示しているが、勿論ボーダキー発生回路5から
出力されるボーダキー信号によって水平方向あるいは水
平及び垂直両方向にボーダ効果を与えることができる。
Although FIG. 2 shows an example of a screen framed in the vertical direction, the border key signal output from the border key generation circuit 5 can of course be applied to the border effect in the horizontal direction or in both the horizontal and vertical directions. .

【0032】図3は、本実施例により得られるデザイン
ボーダ付きビデオ信号の画面の他の例をより詳細に示し
た模式図である。同図において、ビデオ画面31はボー
ダ画面32及び模様33によって四方が縁取られてい
る。ここで、ビデオ画面31は図2(a)の画面Aであ
り、ボーダ画面32は図2(b)の画面Bに相当し、模
様33は図2(c)の画面Dに対応する。即ち、ボーダ
画面32のボーダ信号と模様33のデザインボーダ信号
とが加算回路15及び16によって合成され、ビデオ画
面31を縁取っている。
FIG. 3 is a schematic diagram showing in more detail another example of the screen of the video signal with the design border obtained by the present embodiment. In the figure, the video screen 31 is framed on all sides by a border screen 32 and a pattern 33. Here, the video screen 31 is the screen A of FIG. 2A, the border screen 32 corresponds to the screen B of FIG. 2B, and the pattern 33 corresponds to the screen D of FIG. 2C. That is, the border signal of the border screen 32 and the design border signal of the pattern 33 are combined by the adding circuits 15 and 16 to frame the video screen 31.

【0033】ここで注意すべきは、図2(c)における
画面Dのデザインボーダ信号、即ち図3における模様3
3は、デザインボーダROM11及び12から非同期の
フリーランカウンタ10によって読み出されるために、
静止表示されず、常に動いて表示される点である。これ
によって、デザインボーダが更に効果的となる。
It should be noted here that the design border signal of the screen D in FIG. 2C, that is, the pattern 3 in FIG.
3 is read from the design border ROMs 11 and 12 by the asynchronous free-run counter 10,
The point is that it is not displayed statically but is always displayed in motion. This makes the design border more effective.

【0034】なお、デザインボーダROM11及び12
には所望のデザインパターンを格納しておけばよく、図
3に限定されるものではない。また、複数のデザインパ
ターンを記憶させておき、それらうちの1つを適宜ある
いは時間と共に順次選択する構成も容易に考えられる。
Design border ROMs 11 and 12
It is sufficient to store a desired design pattern in, and it is not limited to FIG. Also, a configuration in which a plurality of design patterns are stored and one of them is selected appropriately or sequentially with time is easily conceivable.

【0035】[0035]

【発明の効果】以上詳細に説明したように、本発明によ
る映像特殊効果装置は、所望パターンのデザインボーダ
をメモリに格納しておき、それを読み出してボーダ信号
と合成して合成ボーダ信号を生成し、映像信号と合成ボ
ーダ信号とをボーダキー信号を用いて混合する。これに
よって、所望パターンを有するボーダ効果を生成するこ
とができ、ボーダ効果の種類を多彩にできる。
As described above in detail, the image special effect apparatus according to the present invention stores a design border of a desired pattern in a memory, reads it out, and synthesizes it with a border signal to generate a synthesized border signal. Then, the video signal and the composite border signal are mixed using the border key signal. As a result, a border effect having a desired pattern can be generated, and the types of border effects can be varied.

【0036】また、デザインボーダを非同期で読み出す
ことで、デザインボーダ信号によるボーダ部のパターン
が常時変動するという特殊効果を得ることができる。
Further, by reading the design border asynchronously, it is possible to obtain a special effect that the pattern of the border portion due to the design border signal constantly fluctuates.

【0037】更に、ボーダ信号とは別にデザインボーダ
信号のレベル制御を行うことで、ボーダ効果のパターン
成分の強度及び色彩を任意に設定することが可能とな
る。
Further, by controlling the level of the design border signal separately from the border signal, it becomes possible to arbitrarily set the intensity and color of the pattern component of the border effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の映像特殊効果装置の一実施例を示すブ
ロック構成図である。
FIG. 1 is a block diagram showing an embodiment of a video special effect apparatus of the present invention.

【図2】本実施例の動作を説明するための各種信号の画
面表示を示す模式図である。
FIG. 2 is a schematic diagram showing a screen display of various signals for explaining the operation of the present embodiment.

【図3】本実施例により得られるデザインボーダ付きビ
デオ信号の画面の他の例をより詳細に示した模式図であ
る。
FIG. 3 is a schematic diagram showing another example of the screen of the video signal with a design border obtained in the present embodiment in more detail.

【図4】ボーダ効果を発生させる従来のデジタルビデオ
特殊効果装置の一例を示すブロック構成図である。
FIG. 4 is a block diagram showing an example of a conventional digital video special effect device for generating a border effect.

【図5】従来装置の動作を説明するための各種信号の画
面表示を示す模式図である。
FIG. 5 is a schematic diagram showing a screen display of various signals for explaining the operation of the conventional device.

【符号の説明】[Explanation of symbols]

1 ミキサー回路(輝度用) 2 ミキサー回路(色差用) 3 ボーダ発生回路(輝度用) 4 ボーダ発生回路(色差用) 5 ボーダキー発生回路 6 デザインボーダ信号発生回路 10 フリーランカウンタ 11 デザインボーダROM(輝度用) 12 デザインボーダROM(色差用) 13 レベル制御回路(輝度用) 14 レベル制御回路(色差用) 15 加算回路(輝度用) 16 加算回路(色差用) 1 mixer circuit (for brightness) 2 mixer circuit (for color difference) 3 border generation circuit (for brightness) 4 border generation circuit (for color difference) 5 border key generation circuit 6 design border signal generation circuit 10 free run counter 11 design border ROM (luminance) 12) Design border ROM (for color difference) 13 Level control circuit (for brightness) 14 Level control circuit (for color difference) 15 Addition circuit (for brightness) 16 Addition circuit (for color difference)

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 ベース映像信号とボーダ信号とをボーダ
キー信号を用いて混合することで映像にボーダ(縁取
り)効果を発生させる映像特殊効果装置において、 所望パターンのデザインボーダを格納したデザインボー
ダメモリと、 前記デザインボーダメモリからデザインボーダ信号を読
み出すための読み出し制御手段と、 前記ボーダ信号と前記読み出されたデザインボーダ信号
とを合成して合成ボーダ信号を生成するボーダ信号合成
手段と、 前記ベース映像信号と前記合成ボーダ信号とを前記ボー
ダキー信号を用いて混合する混合手段と、 からなることを特徴とする映像特殊効果装置。
1. A design border memory storing a design border of a desired pattern in a video special effect device for generating a border effect in a video by mixing a base video signal and a border signal using a border key signal. Read control means for reading a design border signal from the design border memory; border signal synthesizing means for synthesizing the border signal and the read design border signal to generate a synthesized border signal; A video special effect device comprising: a mixing unit configured to mix a signal and the composite border signal using the border key signal.
【請求項2】 前記デザインボーダメモリは、入力アド
レスに従ってデザインボーダ信号を出力する読み出し専
用メモリであることを特徴とする請求項1記載の映像特
殊効果装置。
2. The video special effect apparatus according to claim 1, wherein the design border memory is a read-only memory that outputs a design border signal according to an input address.
【請求項3】 前記読み出し制御手段は基準クロックに
よって動作するカウンタであり、そのカウントデータを
前記デザインボーダメモリへ読み出しアドレスとして出
力することを特徴とする請求項1又は2記載の映像特殊
効果装置。
3. The video special effect apparatus according to claim 1, wherein the read control means is a counter that operates according to a reference clock, and outputs the count data to the design border memory as a read address.
【請求項4】 ベース映像信号とボーダ信号とをボーダ
キー信号を用いて混合することで映像にボーダ効果を発
生させる映像特殊効果装置において、 所望パターンのデザインボーダを格納したデザインボー
ダメモリと、 前記デザインボーダメモリからデザインボーダ信号を非
同期で読み出すための非同期読み出し制御手段と、 前記ボーダ信号と前記読み出されたデザインボーダ信号
とを合成して合成ボーダ信号を生成するボーダ信号合成
手段と、 前記ベース映像信号と前記合成ボーダ信号とを前記ボー
ダキー信号を用いて混合する混合手段と、 からなることを特徴とする映像特殊効果装置。
4. A design border memory in which a design border of a desired pattern is stored in a video special effect device for generating a border effect in a video by mixing a base video signal and a border signal using a border key signal, and the design border memory. An asynchronous read control means for asynchronously reading a design border signal from a border memory; a border signal synthesizing means for synthesizing the border signal and the read design border signal to generate a synthesized border signal; and the base video. A video special effect device comprising: a mixing unit configured to mix a signal and the composite border signal using the border key signal.
【請求項5】 前記デザインボーダメモリは、入力アド
レスに従ってデザインボーダ信号を出力する読み出し専
用メモリであることを特徴とする請求項4記載の映像特
殊効果装置。
5. The video special effect apparatus according to claim 4, wherein the design border memory is a read-only memory that outputs a design border signal according to an input address.
【請求項6】 前記非同期読み出し制御手段は基準クロ
ックによって動作するフリーランカウンタであり、その
カウントデータを前記デザインボーダメモリへ読み出し
アドレスとして出力することを特徴とする請求項4又は
5記載の映像特殊効果装置。
6. The video special according to claim 4 or 5, wherein the asynchronous read control means is a free-run counter which operates by a reference clock, and outputs the count data to the design border memory as a read address. Effect device.
【請求項7】 前記ベース映像信号は輝度信号と色差信
号の対からなり、前記ボーダ信号は輝度用と色差用の対
からなり、これに対応して、前記デザインボーダメモ
リ、前記ボーダ信号合成手段及び前記混合手段は、いず
れも輝度用と色差用の対からなることを特徴とする請求
項4ないし6のいずれかに記載の映像特殊効果装置。
7. The base video signal is composed of a pair of a luminance signal and a color difference signal, and the border signal is composed of a pair for luminance and a color difference. Correspondingly, the design border memory and the border signal synthesizing means. 7. The image special effect device according to claim 4, wherein each of the mixing means comprises a pair for luminance and a pair for color difference.
【請求項8】 ベース映像信号とボーダ信号とをボーダ
キー信号を用いて混合することで映像にボーダ効果を発
生させる映像特殊効果装置において、 所望パターンのデザインボーダを格納したデザインボー
ダメモリと、 前記デザインボーダメモリからデザインボーダ信号を非
同期で読み出すための非同期読み出し制御手段と、 前記読み出されたデザインボーダ信号のレベルを前記ボ
ーダ信号とは独立して制御するレベル制御手段と、 前記ボーダ信号と前記レベル制御されたデザインボーダ
信号とを合成して合成ボーダ信号を生成するボーダ信号
合成手段と、 前記ベース映像信号と前記合成ボーダ信号とを前記ボー
ダキー信号を用いて混合する混合手段と、 からなることを特徴とする映像特殊効果装置。
8. A video special effect device for generating a border effect in a video by mixing a base video signal and a border signal using a border key signal, and a design border memory storing a design border of a desired pattern, and the design border memory. Asynchronous read control means for asynchronously reading the design border signal from the border memory, level control means for controlling the level of the read design border signal independently of the border signal, the border signal and the level A border signal synthesizing means for synthesizing the controlled design border signal to generate a synthetic border signal; and a mixing means for mixing the base video signal and the synthetic border signal by using the border key signal. A special image special effect device.
【請求項9】 前記デザインボーダメモリは、入力アド
レスに従ってデザインボーダ信号を出力する読み出し専
用メモリであることを特徴とする請求項8記載の映像特
殊効果装置。
9. The video special effect apparatus according to claim 8, wherein the design border memory is a read-only memory that outputs a design border signal according to an input address.
【請求項10】 前記非同期読み出し制御手段は基準ク
ロックによって動作するフリーランカウンタであり、そ
のカウントデータを前記デザインボーダメモリへ読み出
しアドレスとして出力することを特徴とする請求項8又
は9記載の映像特殊効果装置。
10. The video special according to claim 8 or 9, wherein the asynchronous read control means is a free-run counter which operates according to a reference clock, and outputs the count data to the design border memory as a read address. Effect device.
【請求項11】 前記ベース映像信号は輝度信号と色差
信号の対からなり、前記ボーダ信号は輝度用と色差用の
対からなり、これに対応して、前記デザインボーダメモ
リ、前記ボーダ信号合成手段、前記レベル制御手段及び
前記混合手段は、いずれも輝度用と色差用の対からなる
ことを特徴とする請求項8ないし11のいずれかに記載
の映像特殊効果装置。
11. The base video signal is composed of a pair of a luminance signal and a color difference signal, and the border signal is composed of a pair for luminance and a color difference. Correspondingly, the design border memory and the border signal synthesizing means. 12. The image special effect device according to claim 8, wherein the level control means and the mixing means each include a pair for luminance and a pair for color difference.
JP8557994A 1994-03-31 1994-03-31 Video special effects device Expired - Lifetime JP2921391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8557994A JP2921391B2 (en) 1994-03-31 1994-03-31 Video special effects device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8557994A JP2921391B2 (en) 1994-03-31 1994-03-31 Video special effects device

Publications (2)

Publication Number Publication Date
JPH07274065A true JPH07274065A (en) 1995-10-20
JP2921391B2 JP2921391B2 (en) 1999-07-19

Family

ID=13862730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8557994A Expired - Lifetime JP2921391B2 (en) 1994-03-31 1994-03-31 Video special effects device

Country Status (1)

Country Link
JP (1) JP2921391B2 (en)

Also Published As

Publication number Publication date
JP2921391B2 (en) 1999-07-19

Similar Documents

Publication Publication Date Title
EP0590961B1 (en) Image processing apparatus
JPH02285393A (en) Parallel type multiple motion image display device
KR100542958B1 (en) Method and apparatus for generating composite image, and information processing system
JPH05207326A (en) Horizontal compression pll circuit
JP2921391B2 (en) Video special effects device
JP2002325171A (en) Image composition processing apparatus and image composition program
JPH04269793A (en) Large-picture display device
JPS63197178A (en) Special effect generating device
JPS60134976A (en) Synthesizer of color picture
JP2599820B2 (en) Screen display device
JPS6096959A (en) Free expansion device
JPS6388975A (en) Video processing circuit
JPH0125071B2 (en)
JPH09130710A (en) Liquid crystal display video signal generator
JPH0962250A (en) Image working device and method
KR920008274B1 (en) 16/256 color switching apparatus
JPH04299676A (en) Digital picture special effect device
JPH06261262A (en) Multi-screen display method
JPH08275196A (en) Image data processor
JPH0217578A (en) Picture processing device
JPH1175054A (en) Method and device for synthesizing image and information processing system
JPH07288744A (en) Video signal synthesizer
JPS60205581A (en) Display unit
JPH05308569A (en) Image synthesizer
JPH0750765A (en) Image display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330