JPH07273773A - Ａｔｍキューイングおよびスケジューリング装置 - Google Patents

Ａｔｍキューイングおよびスケジューリング装置

Info

Publication number
JPH07273773A
JPH07273773A JP6456795A JP6456795A JPH07273773A JP H07273773 A JPH07273773 A JP H07273773A JP 6456795 A JP6456795 A JP 6456795A JP 6456795 A JP6456795 A JP 6456795A JP H07273773 A JPH07273773 A JP H07273773A
Authority
JP
Japan
Prior art keywords
cell
calendar
cell rate
rate
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6456795A
Other languages
English (en)
Other versions
JP3553185B2 (ja
Inventor
Andrew T Hayter
ティモシー ヘイター アンドリュー
Simon P Davis
ポール デイヴィス サイモン
Paul P Momtahan
パーシード マムタハン ポール
Eugen B Wallmeier
ベルンハルト ヴァルマイアー オイゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Roke Manor Research Ltd
Original Assignee
Siemens AG
Roke Manor Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Roke Manor Research Ltd filed Critical Siemens AG
Publication of JPH07273773A publication Critical patent/JPH07273773A/ja
Application granted granted Critical
Publication of JP3553185B2 publication Critical patent/JP3553185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 ピークセルレートを制限するための装置を提
供する。 【構成】 この装置は、ＡＴＭセルがその上で受け取ら
れる入力線および、ＡＴＭセルがその上に伝送される出
力線とに接続されたバッファストアを含んでいる。制御
装置は、各セルごとにチャンネル識別子およびパス識別
子を受け取り、それらから、バッファストアに加えられ
る、そしてカレンダが維持できるセルレートを制御する
のに従い伝送のために特定のセルをスケジュールするの
に用いられる、最大遅延値を表す第１信号を発生する。
制御装置は、バッファ装置に加えられる、そして前記第
１信号と関連して、カレンダがピークセルレートを制御
するのに従い伝送のために特定のセルをスケジュールす
るのに用いられる、最小遅延値を表す第２信号を発生す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＡＴＭスイッチにおけ
るＡＴＭセルをキューイング及びスケジューリングする
ための装置に関する。
【０００２】
【従来の技術】ＡＴＭネットワーク及びスイッチは、バ
ースト的なトラフィックを含む混合のトラフィックをサ
ポートしている。その特性上、バースト的なトラフィッ
クは一部の時間には高いビットレートを要求し、そして
残りの時間に関しては僅かなビットレートを要求する
か、あるいは何のビットレートも要求しない。ネットワ
ークにおいて用いられるビットレートを効果的に利用す
るためすべての接続の総合ピークビットレートが、ネッ
トワークリンクのビットレートよりも大きくなるよう
に、そのピークビットよりも低いビットレートを接続す
るよう割り当てることが必要である。
【０００３】この状態をサポートするために、ＡＴＭマ
ルチプレクサは、セルがマルチプレクサに到達し、そし
てそれを通って伝送されないときにセルをバッファする
ためにスイッチの入力において大きなバッファを必要と
し、そしてまた、トラフィックが形成されるようスイッ
チの出力においてもバッファが存在し、これによってス
イッチからの伝送の前にトラフィックのプロフィールが
変更される。大きなバッファを持つこのようなスイッチ
は大バッファスイッチと呼ばれる。
【０００４】ＡＴＭネットワークにおいては、統計的な
ゲインが要求されるようなサービスカテゴリの品質にお
いて仮想チャンネル接続を意図した接続をセットアップ
することを望むユーザーは、少なくとも３つのトラフィ
ックパラメータにおいてネットワークと交渉しなければ
ならない。これらのバラメートは、ピークセルレート、
維持できるセルレート及び最大バーストサイズ、の幾つ
かの要素を含んでいる。出力バッファはこのため、セル
を蓄積する必要があり、そのようにしてそれらが維持で
きるセルレートにおいて、しかしそれらのピークセルレ
ートを超えることなく、伝送されることになる。この処
理は、複数のＡＴＭ仮想チャンネル接続に関して完了さ
れなければならない。
【０００５】ドイツ特許出願第９３１２０８２８．４号
においては、出側シェーピングアルゴリズムが議論され
ている。
【０００６】出側ネットワークリンクに関する許容され
た接続用に維持できるセルレートの和が、ネットワーク
リンク上の統計的に多重化されたサービスに関して利用
できるビットレートによって取り扱うことができるので
あれば、前に述べた出願において開示された出側スケジ
ューラ／シェーパーは、制限されたバッファサイズを持
つ統計的ゲインの高いレベルを提供することができる簡
単なりソース割り当て処理を用いてリンク上の各接続に
関するセルレートに等しい最小サービスレートを保証す
ることができる。
【０００７】図１を参照すると、どのようにしてＡＴＭ
セル２が入力線上で装置に入るかを示しており、この線
は、この出側待ち行列に関して予定された多重化された
すべてのセルを持つ装置の一部から来るものである。セ
ルの仮想パス識別子／仮想チャンネル識別子ＶＰＩ／Ｖ
ＣＩは、その仮想チャンネル接続に関する最小サービス
レートとして維持できるセルレートを保つために最大の
許された遅延Ｄmaxを得るために用いられる。値Ｄmaxは
次に、リーキィバケットマネージャ６からセルバッファ
マネージャ４に供給される。セルバッファマネージャ４
はカレンダメカニズムを通して伝送に関してセルをスケ
ジュールする。しかし、出力線は、ネットワーク出側リ
ンク上に伝送される前に、他のセルと互いに多重化され
たセルをカレンダから転送する。
【０００８】用いられるカレンダメカニズムが図２に示
されており、ここでは以下の省略が用いられている。Ｆ
ＬＴはフリーリストテイルであり、ＦＬＨはフリーリス
トヘッドであり、ＣＥＴはカレンダエントリテイルであ
り、ＣＥＨはカレンダエントリヘッドであり、ＯＬＴは
出力リストテイルであり、そしてＯＬＨは出力リストヘ
ットである。セルバッファマネージャの構成コンポーネ
ントは、セルメモリー、カレンダおよび一連のポインタ
である。セルがセルバッファマネージャに到達したと
き、フリーセルロケーションがフリーセルリストのヘッ
ドから取り出され、そしてセルはそのロケーションにコ
ピーされる。次にこのセルは、時間Ｔ＋Ｄmax（モジュ
ロＮCA）においてカレンダ上にスケジュールされ、ここ
で時間Ｔは現在時間であり、そしてＮCAはカレンダのサ
イズである。もし別のセルが同じ時間スロットに関して
スケジュールされれば、そのカレンダの時間スロット内
の待ち行列の前に、これが加えられる。
【０００９】２つの出力ポインタが存在しており、１つ
はリアルタイムポインタＴであり、そして他はリアルタ
イムポインタの前に移動することができるリードポイン
タＲＰである。ＲＰおよびＴポインタが同じ時間スロッ
トをポイントしているときには、時間スロットに接続さ
れているセルの完了リンクリストは出力待ち行列に転送
されている。もしＲＰポインタがＴポインタの前に移動
していれば、これがセルを中に含んでいる時間スロット
を発見したときに、セルはそのときに出力待ち行列１に
移動され、こうして出力バッファには１つのセルよりも
多くは決して存在しないようにされる。この理由は、セ
ルがポインタＴによって表される出力カレンダから伝送
されなければならないときに、ＲＰポインタがその時間
の前に移動するためである。セルが出力カレンダに到着
し、これが時間Ｔにいて直ちにスケジュールされるよう
要求するならば、このセルは直接的に出力待ち行列に転
送されなければならず、そして遅延なく出力待ち行列か
ら伝送される。この理由によって、ポインタＲＰが実際
の時間ポインタＴの前にあるときには、出力待ち行列
はその中に決して１セルよりも多くを持つことはない。
しかし、この状態においては、ポインタＲＰは、ポイン
タＴの前のセルスロットへのその位置にとどまってい
る。
【００１０】セルがカレンダに到着し、そしてポインタ
Ｔ及びＲＰの間にスケジュールされるよう要求したなら
ば、このセルはスケジュールされるが、しかしまたポイ
ンタＲＰはこの新しくスケジュールされたセルの時間ス
ロット位置に戻される。これを処理した後、ポインタＲ
Ｐは空でない時間スロットに関して再びカレンダを調べ
る。この理由は、もしセル到着レートが伝送レートより
も大きければ、多くのでるがカレンダに到着し、そして
ポインタＲＰおよびＴの間でスケジュールを要求してい
るかもしれないからである。単純にそれらを出力ポート
に転送することは、即座の出発を持つセルよりも前に伝
送された、より後の出発時間を持つセルを取り残すこと
になる。ポインタＲＰは、常に、ポインタＴに最も近い
時間スロット、その中にセルを含む、にポイントされて
いる。
【００１１】ポインタＲＰがポインタＴの前にあるよう
な状態においては、ポートの負荷が増加するならば、各
時間スロットに結びつけられたリンクされたリストは長
さにおいて増加し、そして実際上実際の時間ポインタＴ
はリードポインタＲＰを「キャッチアップ」する。
【００１２】こうしてリードポインタが現在時間Ｔの前
に来ることは可能であるが、決して後ろにはならない。
このアルゴリズムはこうして、与えられた仮想チャンネ
ル接続に関する維持できるセルレートを保証するが、し
かしピークセルレートには何の制約もない。
【００１３】
【発明の目的】こうして、本発明の目的はピークセルレ
ートを制限するための装置を提供することである。
【００１４】
【発明の構成】本発明によれば、ＡＴＭセルが受け取ら
れる入力線およびＡＴＭセルが伝送される出力線とに接
続されたバッファ装置と、カレンダが維持できるセルレ
ートを制御する上でバッファ装置に加えられる、そして
伝送のために特定のセルをスケジュールするのに用いら
れる最大遅延値を表す第１信号、そこからチャンネル識
別子およびパス識別子が発生される、を各セルごとに受
け取るための制御装置と、を含むＡＴＭスイッチの出力
側に接続された、ＡＴＭセルをキューイングおよびスケ
ジューリングする装置において、前記制御装置が、バッ
ファ装置に加えられる最小遅延値を表す第２信号を発生
し、そして前記第１信号と同時に伝送のために特定のセ
ルをスケジュールするのに用いることを特徴とする装置
が提供される。
【００１５】この最小遅延値は、ピークセルレートを制
御するためにさらに別のカレンダを制御するのに利用さ
れる。
【００１６】
【実施例】本発明の実施例は、添付図面である図３から
図７を参照しながら詳細に説明される。
【００１７】図３を参照すると、入側にはラインカード
８が示されており、その出力はＡＴＭマルチプレクサ１
２の入力に接続されている。マルチプレクサ１２の出力
は統計的な多重化ユニット１６の入力に接続されてお
り、その出力はＡＴＭ交換ネットワーク２０に供給され
る。交換ネットワーク２０の出力は、さらに別の統計的
な多重化ユニット１８の入力に接続されており、その出
力はＡＴＭマルチプレクサ１４の入力に接続されてい
る。ＡＴＭマルチプレクサ１４の出力は、交換ネットワ
ークの出側である多数のラインカード１０の入力に接続
されている。Ｍで示される種々のコンポーネント間のリ
ンクは、多重化された内部リンクを表している。各統計
的な多重化ユニットは、フローコントロール制御器２２
を持っている。例えばラインカード８、マルチプレクサ
１２および統計的な多重化ユニット１６の組み合わせ
は、周辺スイッチ群を含んでいる。実際にはＡＴＭ交換
ネットワークに接続された多数の周辺スイッチ群が存在
する。各統計的な多重化ユニット１６の内部には、ＡＴ
Ｍ交換ネットワークに取り付けられた周辺スイッチ群の
各々に関して１つの入力待ち行列が存在する。セルはど
のような周辺スイッチ群の間でも独立的に送ることがで
きる。そこにはセルレートを制御する制限要素が存在
し、そしてそれらはＡＴＭ交換ネットワークから周辺ス
イッチ群への出力リンクビットレート、および周辺スイ
ッチ群からＡＴＭ交換ネットワークへの出力リンクビッ
トレートである。
【００１８】フローコントロール処理は、内部的にスイ
ッチへの、そして周辺スイッチ群間の、両方のすべての
接続に関して明確にそれらのビットレートの制限を管理
しそして、ＡＴＭ交換ネットワークを通るビットレート
をピーク確保に制限するよう動作する。
【００１９】本発明は、一般的には統計的な多重化ユニ
ット１８内に設けられるものであり、そして以下にそれ
を説明する。
【００２０】図４を参照すると、ピークセルレートを配
慮するために、図１と同様の参照番号が付けられてお
り、セルが伝送されることのできる最も早い時間に相当
する、Ｄmax（最大相互出発時間）のそれと類似の値が
リーキィバケットマネージャによって発生されなければ
ならないことを示している。この値Ｄminはセルが伝送
されることができる前の最小遅延値または「セルスロッ
トの数」として定義される。
【００２１】このメカニズムに関する動作の全体的な原
理は、セルが、そのピークセルレートから計算された時
間間隔とその維持できるセルレートから計算された時間
間隔との間にだけ送ることができるということである。
低負荷条件の下では、セルはピークセルレートに近い状
態で送られるが、一方高い負荷の条件ではこれは維持で
きるセルレートに依存する。以下に説明される方法は、
同一のセルに関して２つのスケジューリングメカニズム
を利用するものである。それらのメカニズムの１つは、
最小時間、ピークセルレートに関してセルをスケジュー
ルするものであり、他方は、最大時間、維持できるセル
レートに関してセルをスケジュールするものである。ピ
ークセルレートカレンダは、ピークセルレート基準が合
致される前にはセルは送られないということを確実とす
るよう、リアルタイムで読まれる。しかし、維持できる
セルレートカレンダは、最大時間、維持できるセルレー
トの前に読まれることはあっても、その後に読まれるこ
とはなく、こうして、サービスレートの許容＞＝維持で
きるセルレート、となる。（ピークセルレートおよび維
持できるセルレートカレンダからの）両方のスケジュー
ルされた事象が処理されたときに、実際のセルが送られ
ることができる。
【００２２】リーキィバケットマネージャ６からの２つ
の値（ＤmaxおよびＤmin）が、２つの分離されたカレン
ダに従ってスケジュールするために、新しいセルバッフ
ァマネージャ４によって用いられる。維持できるセルレ
ートカレンダと呼ばれる第１カレンダは、前に指摘した
ドイツ特許出願において説明されているものと全く同じ
である。第２のカレンダは、ピークセルレートカレンダ
と呼ばれる。図５を参照すると、維持できるセルレート
カレンダとピークセルレートカレンダとの間の比較が示
されている。
【００２３】値Ｔ＋Ｄminは、カレンダ上にセルをスケ
ジュールするのに用いられ、そして実際の時間読み出汁
ポインタＲＴＲＰは、読み出しポインタの代わりに用い
られる。ポインタＲＴＲＰは各時間スロットで増加する
ので、そのためその時間の前を行くことはない。ポイン
タＲＴＲＰはまた、図２に示された維持できるセルレー
トカレンダにおいて用いられるリアルタイムポインタＴ
に等しい。
【００２４】図５および図６においては、以下の省略が
用いられる。ＦＬＴはフリーリストテイルであり、ＦＬ
Ｈはフリーリストヘッドであり、ＣＥＴはカレンダエン
トリテイルであり、ＣＥＨはカレンダエントリヘッドで
あり、ＲＰはリードポインタであり、Ｔはリアルタイム
ポインタであり、ＰＯＬＴはピーク出力リストテイルで
あり、ＰＯＬＨはピーク出力リストヘッドであり、ＳＯ
ＬＴは維持できる出力リストテイルであり、ＳＯＬＨは
維持できる出力リストヘッドであり、そしてＮＣＡはカ
レンダのサイズである。
【００２５】各セルはメモリ上に１度だけ蓄積されるこ
とが必要であるが、２つのポインタ、維持できるセルレ
ートポインタ、およびピークセルレートポインタ、を必
要とする。この働きが論理的にどのように行われるか
が、図５及び図６に描かれている。図５においては、セ
ルａ，ｂ，ｄおよびｅが、維持できるセルレートカレン
ダおよびピークセルレートカレンダの両方の上にスケジ
ュールされるものとして示されている。セルｂおよびａ
は、ピークセルレートカレンダ上の時間スロット待ち行
列を形成する。それらのセルに関するピークセルレート
カレンダは、互いにリンクし、そしてそれらの最小出発
時間遅延を表すピークセルレートカレンダ時間スロット
に取り付けられる。しかしながら、セルｂ、ｄおよびｅ
は、維持できるセルレートカレンダ上に時間スロット待
ち行列を形成する。それらのセルに関する維持できるセ
ルレートカレンダは、互いにリンクされ、そしてそれら
の最大出発時間遅延を表す、維持できるセルレートカレ
ンダ時間スロットに取り付けられる。共通セルメモリを
持つこれら２つのカレンダの間の相互作用は、図６に示
されている。図６を参照すると、セルｂは分離されたポ
インタを通して両方のカレンダ上にリンクされるように
示されている。この説明においては、ポインタおよびセ
ルは互いに他に対して隣接しているが、しかしこれは論
理的な表現であって、セルはメモリー内に蓄積され、そ
してポインタがそれを識別するがしかし、ポインタはこ
れが識別するセルとはメモリーの異なるエリア内に存在
している。
【００２６】ポインタＴおよびＲＴＲＰは、異なるカレ
ンダ上のセルスロットをポイントするが、しかしこれは
同じ時間を表し、ピークセルレートカレンダ時間スロッ
トは常に維持できるセルレートカレンダスロットよりも
前に処理される。ピークセルレート時間スロットの処理
は既知のヌル値、たとえばゼロ、に変換されているそれ
らのピークセルレートポインタ値を持つようこれに取り
付けられているすべてのセルを必要とする。維持できる
セルレートカレンダから、ゼロにセットされたそれらの
ピークセルレートポインタ値を持つ処理されたすべての
セルが、出力待ち行列に転送される。維持できるセルレ
ートカレンダによってそれらが処理されたとき、ゼロに
セットされたそれらのピークセルレートポインタを持た
ない維持できるセルレートカレンダに取り付けられたセ
ルは、維持できるセルレートカレンダ上に残される。こ
うして、ピークセルレートカレンダ時間スロットは、カ
レンダ上に残されるのが最も少ないセルとなるよう、前
に説明されたように、常に最初に処理されねばならな
い。
【００２７】それらのピークセルレートポインタがゼロ
にセットされていない維持できるセルレートカレンダ上
に残されたセルは、それらのピークセルレートポインタ
がいつゼロにセットされるかをモニターされ、維持でき
るセルレートリードポインタＲＰはそれらに戻り、そし
てそれらを出力待ち行列に転送する。この新しいポイン
トから次に前進調査が再び開始される。
【００２８】前に説明されたように本発明は、「ルー
ト」に拡張される。ルートはサービスの分離された品質
を持つ、しかし同じピークセルレートを持つ仮想チャン
ネル接続のグループに関して定義される。それらの維持
できるセルレートをもとに許容された接続は、ピークセ
ルレートおよび、いくつかのクロス接続を通して次の大
きなバッファされたスイッチへのパスを潜在的に、その
両方を、規定するためにルートを使用する。カレンダス
ケジューリングアルゴリズムはこうして、それらの仮想
チャンネル接続に結びついたそれらの維持できるセルレ
ート値に、そしてそれらのルートに結びついたそれらの
セルレート値に従って、セルをスケジュールすることが
可能である。
【００２９】図７は、ルートを取り扱うために必要とな
る付加物とともに概略的にカレンダを示した図である。
【００３０】これは全く明快に、表を参照するようモニ
ター変更だけによってルートを取り扱い、その結果、ル
ートに関するピークセルレートは幾つかの仮想チャンネ
ル接続ＶＣＣ間に分割され、そしてそのためピークセル
レートカレンダによって連結的にスケジュールされるこ
とになる。
【００３１】こうして、幾つかのＡＴＭスイッチから構
成されるネットワークにおいては、たとえば維持できる
セルレート、ピークセルレートおよび最大バーストサイ
ズのような、トラフィック特性を規定することによって
バースト的なデータ接続がセットアップされることは明
らかである。ＡＴＭスイッチを通過しているときには、
トラフィック特性は合意されたパラメータの外側にある
よう変更され、そしてそのため削除されることを免れな
い。説明されたように、本発明はＡＴＭセルのＶＣＣ接
続上にトラフィックシェーピングを実行するものであ
り、そのためそれらに割り当てられたパラメータ、すな
わち維持できるセルレート、ピークセルレートおよび最
大バーストサイズ、内でスイッチから出力される。
【００３２】当業技術者にとっては、特許請求の範囲に
指定されるような本発明の範囲から離れることなく種々
の変更が可能であることを容易に理解できるであろう。
【００３３】
【発明の効果】こうして、ピークセルレートを制限する
ための装置を提供することができる。
【図面の簡単な説明】
【図１】どのようにしてＡＴＭセル２が入力線上で装置
に入るかを示す図。
【図２】用いられるカレンダメカニズムを示す図。
【図３】ＡＴＭスイッチの標準的なレイアウトを示す
図。
【図４】拡張された出側キューイングおよびスケジュー
リング装置のブロック図。
【図５】ピークセルレートおよび維持できるセルレート
カレンダを示す図。
【図６】ピークセルレートと維持できるセルレートカレ
ンダとの間の相互作用を示す図。
【図７】「ルート」操作のために拡張されたピークセル
レートおよび維持できるセルレートカレンダを示す図。
【符号の説明】
２ ＡＴＭセル ４ セルバッファマネージャ ６ リーキィバケットマネージャ ８，１０ ラインカード １２，１４ マルチプレクサ １６，１８ 多重化ユニット ２０ 交換ネットワーク ２２ フローコントロール制御器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュー ティモシー ヘイター イギリス国 サウサンプトン ビターン パーク コブデン ガーデンス ３ (72)発明者 サイモン ポール デイヴィス イギリス国 ハンプシャー ロムジー ウ ェスターリング 17 (72)発明者 ポール パーシード マムタハン イギリス国 サウサンプトン トットン ハンターズ クレセント 10 (72)発明者 オイゲン ベルンハルト ヴァルマイアー ドイツ連邦共和国 アイヒェナウ ブサル トシュトラーセ 14

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＡＴＭセルがこの上で受け取られる入力
    線およびＡＴＭセルがこの上で伝送される出力線とに接
    続されたバッファ装置と、各セルに関するチャンネル識
    別子およびパス識別子とを受け取り、それらから、バッ
    ファ装置に加えられる、そして維持できるセルレートを
    制御するカレンダに従って伝送のために特定のセルをス
    ケジュールするために用いられる、最大遅延値を表す第
    １信号を発生する制御装置と、を含むＡＴＭスイッチの
    出力側に接続された、ＡＴＭセルをキューイングおよび
    スケジューリングするための装置において、前記制御装
    置が、前記第１信号と同時に、バッファ装置に加えられ
    る、そして伝送のために特定のセルをスケジュールする
    ために用いられる、最小遅延値を表す第２信号を発生す
    ることを特徴とする、ＡＴＭセルをキューイングおよび
    スケジューリングするための装置。
  2. 【請求項２】 最小遅延値が、ピークセルレートを制御
    するために別のカレンダを制御するような、請求項第１
    項記載の装置。
  3. 【請求項３】 値Ｔ＋Ｄminが、第２カレンダ上でセル
    をスケジュールするのに用いられ、ここにおいてＴ＝実
    際の時間であり、そしてＤminが最小遅延値であるよう
    な、請求項第２項記載の装置。
  4. 【請求項４】 第２カレンダが、各セルに関して、各時
    間スロットごとに増加される、リアルタイムリードポイ
    ンタを用いるような、請求項第３項記載の装置。
  5. 【請求項５】 各セルが前記バッファ装置内に一度だけ
    蓄積され、そしてピークセルレートカレンダにおけるそ
    の時間スロットを識別するための第１ポインタと、そし
    て維持できるセルレートカレンダにおけるその時間スロ
    ットを識別するための第２ポインタとを持つような、請
    求項第４項記載の装置。
  6. 【請求項６】 ルートを規定するチャンネル接続のグル
    ープが、ルートに関するピークセルレートを分割し、そ
    してルートとして前記ピークセルレートカレンダ上でス
    ケジュールされ、しかし維持できるセルレートカレンダ
    上で個別にスケジュールされるような、請求項第５項記
    載の装置。
JP06456795A 1994-03-23 1995-03-23 Ａｔｍキューイングおよびスケジューリング装置 Expired - Fee Related JP3553185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9405788.2 1994-03-23
GB9405788A GB2288097B (en) 1994-03-23 1994-03-23 ATM queuing and scheduling apparatus

Publications (2)

Publication Number Publication Date
JPH07273773A true JPH07273773A (ja) 1995-10-20
JP3553185B2 JP3553185B2 (ja) 2004-08-11

Family

ID=10752390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06456795A Expired - Fee Related JP3553185B2 (ja) 1994-03-23 1995-03-23 Ａｔｍキューイングおよびスケジューリング装置

Country Status (5)

Country Link
US (1) US5629937A (ja)
EP (1) EP0680237A3 (ja)
JP (1) JP3553185B2 (ja)
CA (1) CA2144147A1 (ja)
GB (1) GB2288097B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704321B1 (en) 1998-03-06 2004-03-09 Nec Corporation Traffic shaper

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862127A (en) * 1994-03-18 1999-01-19 Electronics And Telecommunications Research Institute Method of controlling the peak cell rate spacing of multiplexed ATM traffic
US5548587A (en) * 1994-09-12 1996-08-20 Efficient Networks, Inc. Asynchronous transfer mode adapter for desktop applications
DE4434724C1 (de) * 1994-09-28 1995-11-23 Siemens Ag Verfahren und Schaltungsanordnung zum Weiterleiten von einer ATM-Kommunikationseinrichtung zugeführten Nachrichtenzellen
EP0705007A3 (en) * 1994-09-30 2003-01-29 Roke Manor Research Limited ATM queuing and scheduling apparatus
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
GB2306849B (en) * 1995-10-30 1999-10-20 Gen Datacomm Adv Res Atm network switch
AU1420197A (en) * 1995-12-14 1997-07-03 Cisco Systems, Inc. Multi-level rate scheduler
US6175570B1 (en) 1995-12-20 2001-01-16 Cisco Technology, Inc. Method and an apparatus for shaping the output traffic in a fixed length cell switching network node
US5982749A (en) * 1996-03-07 1999-11-09 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5751763A (en) * 1996-03-15 1998-05-12 Motorola, Inc. Method and apparatus for power control in a communication system
US5995511A (en) * 1996-04-05 1999-11-30 Fore Systems, Inc. Digital network including mechanism for grouping virtual message transfer paths having similar transfer service rates to facilitate efficient scheduling of transfers thereover
DE19617816B4 (de) * 1996-05-03 2004-09-09 Siemens Ag Verfahren zum optimierten Übertragen von ATM-Zellen über Verbindungsabschnitte
US5889763A (en) * 1996-06-04 1999-03-30 Motorola, Inc. Transfer rate controller and method of operation
DE69733104T2 (de) * 1996-06-27 2005-09-29 Xerox Corp. Vermittlungseinrichtung für ein Paket-Kommunikationssystem
US5922046A (en) * 1996-09-12 1999-07-13 Cabletron Systems, Inc. Method and apparatus for avoiding control reads in a network node
US5941952A (en) * 1996-09-12 1999-08-24 Cabletron Systems, Inc. Apparatus and method for transferring data from a transmit buffer memory at a particular rate
US5991867A (en) * 1996-09-12 1999-11-23 Efficient Networks, Inc. Transmit scheduler for an asynchronous transfer mode network and method of operation
US5970229A (en) * 1996-09-12 1999-10-19 Cabletron Systems, Inc. Apparatus and method for performing look-ahead scheduling of DMA transfers of data from a host memory to a transmit buffer memory
US5966546A (en) 1996-09-12 1999-10-12 Cabletron Systems, Inc. Method and apparatus for performing TX raw cell status report frequency and interrupt frequency mitigation in a network node
US5999980A (en) * 1996-09-12 1999-12-07 Cabletron Systems, Inc. Apparatus and method for setting a congestion indicate bit in an backwards RM cell on an ATM network
US5995995A (en) * 1996-09-12 1999-11-30 Cabletron Systems, Inc. Apparatus and method for scheduling virtual circuit data for DMA from a host memory to a transmit buffer memory
US6229812B1 (en) * 1996-10-28 2001-05-08 Paxonet Communications, Inc. Scheduling techniques for data cells in a data switch
US5974029A (en) * 1996-10-31 1999-10-26 Inverness System Ltd. Method for limiting the transmission of data generated by a data source
US5850398A (en) * 1996-12-30 1998-12-15 Hyundai Electronics America Method of scheduling data cell transmission in an ATM network
US6085250A (en) * 1997-03-20 2000-07-04 Efficient Networks, Inc. Method and system for using layered networking application program interfaces (APIs) using a native asynchronous transfer mode (ATM) API
US6304551B1 (en) * 1997-03-21 2001-10-16 Nec Usa, Inc. Real-time estimation and dynamic renegotiation of UPC values for arbitrary traffic sources in ATM networks
US5864540A (en) * 1997-04-04 1999-01-26 At&T Corp/Csi Zeinet(A Cabletron Co.) Method for integrated traffic shaping in a packet-switched network
FR2763410B1 (fr) 1997-05-13 1999-07-23 Fihem Dispositif de tri d'elements de donnees a arbre binaire et espaceur atm comportant un tel dispositif
FR2763448B1 (fr) 1997-05-13 1999-07-16 Fihem Espaceur de cellules atm
US6084881A (en) * 1997-05-22 2000-07-04 Efficient Networks, Inc. Multiple mode xDSL interface
US6104700A (en) 1997-08-29 2000-08-15 Extreme Networks Policy based quality of service
US6034960A (en) * 1997-12-04 2000-03-07 Nortel Networks Corporation ATM service scheduler using reverse-binary scattering and time-space mapping
US6169749B1 (en) 1997-12-18 2001-01-02 Alcatel Usa Sourcing L.P. Method of sequencing time division multiplex (TDM) cells in a synchronous optical network (sonet) frame
US6310891B1 (en) 1997-12-18 2001-10-30 Alcatel Usa Sourcing, L.P. Method of scheduling time division multiplex (TDM) cells in a synchronous optical network (SONET) frame
US6078588A (en) * 1997-12-18 2000-06-20 Alcatel Usa Sourcing, L.P. Queuing apparatus and method for avoiding address collision of data in a plurality of frames
US6859438B2 (en) 1998-02-03 2005-02-22 Extreme Networks, Inc. Policy based quality of service
ES2306510T3 (es) * 1998-04-07 2008-11-01 NOKIA SIEMENS NETWORKS GMBH & CO. KG Procedimiento y dispositivo para acoplar una capa de comunicaciones atm a varias conexiones de comunicaciones con multiplexado en el tiempo.
US6721325B1 (en) 1998-04-23 2004-04-13 Alcatel Canada Inc. Fair share scheduling of multiple service classes with prioritized shaping
GB2337402B (en) * 1998-05-11 2003-04-23 Gen Datacomm Advanced Res Ct L Bundle shaping or policing
CA2245367A1 (en) * 1998-08-19 2000-02-19 Newbridge Networks Corporation Two-component bandwidth scheduler having application in multi-class digital communication systems
FR2789195B1 (fr) * 1999-01-29 2001-09-21 St Microelectronics Sa Systeme de regulation de debit de plusieurs transmissions concourantes sur une voie de communication
JP3109733B2 (ja) * 1999-02-01 2000-11-20 日本電気株式会社 Ａｔｍ通信制御装置とａｔｍ通信制御方法
US6661774B1 (en) 1999-02-16 2003-12-09 Efficient Networks, Inc. System and method for traffic shaping packet-based signals
US6590897B1 (en) 1999-03-08 2003-07-08 Efficient Networks, Inc. System and method for bridging universal serial bus and asynchronous transfer mode communication links
US7649901B2 (en) * 2000-02-08 2010-01-19 Mips Technologies, Inc. Method and apparatus for optimizing selection of available contexts for packet processing in multi-stream packet processing
US7155516B2 (en) * 2000-02-08 2006-12-26 Mips Technologies, Inc. Method and apparatus for overflowing data packets to a software-controlled memory when they do not fit into a hardware-controlled memory
US7165257B2 (en) * 2000-02-08 2007-01-16 Mips Technologies, Inc. Context selection and activation mechanism for activating one of a group of inactive contexts in a processor core for servicing interrupts
US7058064B2 (en) * 2000-02-08 2006-06-06 Mips Technologies, Inc. Queueing system for processors in packet routing operations
US7139901B2 (en) * 2000-02-08 2006-11-21 Mips Technologies, Inc. Extended instruction set for packet processing applications
US7032226B1 (en) 2000-06-30 2006-04-18 Mips Technologies, Inc. Methods and apparatus for managing a buffer of events in the background
US7082552B2 (en) * 2000-02-08 2006-07-25 Mips Tech Inc Functional validation of a packet management unit
US7123622B2 (en) * 2000-04-13 2006-10-17 International Business Machines Corporation Method and system for network processor scheduling based on service levels
US6862292B1 (en) * 2000-04-13 2005-03-01 International Business Machines Corporation Method and system for network processor scheduling outputs based on multiple calendars
US6952424B1 (en) * 2000-04-13 2005-10-04 International Business Machines Corporation Method and system for network processor scheduling outputs using queueing
US8032653B1 (en) * 2000-09-08 2011-10-04 Juniper Networks, Inc. Guaranteed bandwidth sharing in a traffic shaping system
JP2002330165A (ja) * 2001-04-27 2002-11-15 Fujitsu Ltd 輻輳制御装置
US7130270B2 (en) * 2002-07-26 2006-10-31 International Business Machines Corporation Method and apparatus for varying bandwidth provided to virtual channels in a virtual path
US8077609B2 (en) * 2005-12-15 2011-12-13 At&T Intellectual Property I, L.P. Method for providing quality-of-service based services in a packet network
JP4878391B2 (ja) * 2006-12-18 2012-02-15 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 適応的なキュー待ち時間を伴うスケジューリング及びキューマネージメント
US8462802B2 (en) * 2010-09-13 2013-06-11 Juniper Networks, Inc. Hybrid weighted round robin (WRR) traffic scheduling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100342A (ja) * 1990-08-20 1992-04-02 Toshiba Corp トラヒック制御方式
ATE122191T1 (de) * 1991-02-01 1995-05-15 Siemens Ag Verfahren zur überwachung und glättung von datenströmen, die nach einem asynchronen übertragungsverfahren übertragen werden.
IT1252021B (it) * 1991-11-28 1995-05-27 Italtel Spa Metodo ed unita' per la ricostruzione dell'ordine originario della sequenza del flusso di celle in uscita da una rete di connessione di un sistema di telecomunicazioni impiegante la tecnica atm.
FR2686205B1 (fr) * 1992-01-14 1994-03-25 Pierre Boyer Methode de controle de debit de cellules.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704321B1 (en) 1998-03-06 2004-03-09 Nec Corporation Traffic shaper

Also Published As

Publication number Publication date
EP0680237A2 (en) 1995-11-02
CA2144147A1 (en) 1995-09-24
US5629937A (en) 1997-05-13
JP3553185B2 (ja) 2004-08-11
EP0680237A3 (en) 1997-11-12
GB2288097A (en) 1995-10-04
GB9405788D0 (en) 1994-05-11
GB2288097B (en) 1998-09-23

Similar Documents

Publication Publication Date Title
JP3553185B2 (ja) Ａｔｍキューイングおよびスケジューリング装置
AU777582B2 (en) A weighted round robin engine used in scheduling the distribution of ATM cells
EP0977402B1 (en) Fair share scheduling of multiple service classes with prioritized shaping
JP3814393B2 (ja) セルスケジューリング方法及びその装置
EP0596624B1 (en) Bandwidth allocation, transmission scheduling, and congestion avoidance in broadband asynchronous transfer mode networks
US5831971A (en) Method for leaky bucket traffic shaping using fair queueing collision arbitration
JP3813695B2 (ja) パケット交換通信システム
US7006438B2 (en) Distributed control of data flow in a network switch
EP0981228B1 (en) Two-component bandwidth scheduler having application in multi-class digital communication systems
US5862126A (en) Connection admission control for ATM networks
US5818839A (en) Timing reference for scheduling data traffic on multiple ports
JPH10242999A (ja) トラフィック成形装置
JP3115546B2 (ja) Ａｔｍセルを最適に伝送する方法
US20020167955A1 (en) Packet transfer device and packet transfer method adaptive to a large number of input ports
JPH10215258A (ja) パケット交換通信システム
US6526062B1 (en) System and method for scheduling and rescheduling the transmission of cell objects of different traffic types
CA2158324A1 (en) Atm queuing and scheduling apparatus
JPH11239158A (ja) 分散構成のａｔｍスイッチでのフロー制御方法
US6430152B1 (en) Scheduler system for scheduling the distribution of ATM cells
US6765915B1 (en) Packet communication scheduling with hierarchical tunnels
US6445708B1 (en) ATM switch with VC priority buffers
ElBatt et al. Jitter recovery strategies for multimedia traffic in ATM networks
Le Pocher et al. A distributed protocol to schedule and monitor ATM real-time traffic
JP3813700B2 (ja) パケットの時間多重連続フロー成形方法
JP3203610B2 (ja) セル流制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees