JPH07264555A - 映像信号のタイミング変換装置 - Google Patents

Abstract

(57)【要約】 【目的】構成の単純な映像信号のタイミング変換装置を
得る。 【構成】垂直同期信号の周波数を変化させないタイミン
グ変換において、元同期信号１５３に位相同期する入力
クロック１８１と、入力クロック１８１に位相同期し、
入力クロック１８１の２倍の周波数の出力クロック１８
２とを生成し、元同期信号１５３に位相同期し、周期が
１／２の高速同期信号１５４を生成する同期化信号生成
部１８と、映像信号を構成する要素信号１５１の各々に
関し、一方が入力クロック１８１に従い１走査線分の要
素信号１５１を読み込むとき、他方が、フィールドの奇
偶と高速同期信号１５４とに対応して定まる開始点にお
いて、読み込んだ要素信号１５１を出力クロック１８２
に従い送出する一対のＦＩＦＯアナログメモリ１１，１
４とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、導かれた映像信号を、
記憶タイミングとは異なるタイミングでもって出力する
映像信号のタイミング変換装置に関する。

【０００２】

【従来の技術】パーソナルコンピュータに使用される画
像表示装置は、精細な画像を描画すると共に画像のちら
つきを防止するため、走査線数を増加したノンインタレ
ース方式の画像信号を生成する。このため、商業放送の
インタレース方式の映像信号とノンインタレース方式の
画像信号とを同時に表示しようとすると、放送された画
像信号のタイミング変換が必要となる。この変換装置と
して、コンピュータからの画像信号が、ＶＧＡ規格とし
て定められた規格である場合には、２倍の速度の同期信
号を生成する同期信号生成回路と、放送された映像信号
の各色信号をデジタル化するＡ／Ｄ変換器と、デジタル
化された色信号を記憶するメモリと、所定タイミングで
もってメモリから読み出された色信号をアナログ信号に
変換するＤ／Ａ変換器とを備えた従来技術が提案されて
いる。

【０００３】

【発明が解決しようとする課題】しかしながら上記構成
を用いた場合、変換後の映像信号の劣化を少なくするに
は、デジタル化のビット数を多くする必要がある。この
ことは、Ａ／Ｄ変換器およびＤ／Ａ変換器の変換ビット
数の増加、およびデジタル化された色信号を記憶するメ
モリの記憶容量の増加を招くという問題を生じていた。

【０００４】本発明は上記課題を解決するため創案され
たものであって、その目的は、タイミング変換における
信号の記憶をアナログ素子を用いて行うことにより、構
成を単純なものとすることのできる映像信号のタイミン
グ変換装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
本発明に係る映像信号のタイミング変換装置は、垂直同
期信号の周波数を変化させることなく、カラー映像信号
をタイミング変換するタイミング変換装置に適用し、導
かれた水平同期信号である元同期信号に基づき、この元
同期信号に位相同期すると共に導かれたカラー映像信号
のサンプリングクロックとなる入力クロックを生成し、
且つ入力クロックに位相同期すると共にその周波数が入
力クロックの周波数の２倍である出力クロックを生成
し、且つ元同期信号の周期の１／２の周期を有し、元同
期信号と位相関係が一定の関係にある水平同期信号を高
速同期信号として生成する同期化信号生成部と、カラー
映像信号を構成する３種の要素信号の各々について設け
られ、一方が入力クロックに従って１走査線分の要素信
号を読み込むときには、他方が、カラー映像信号のフィ
ールドが奇数フィールドであるか偶数フィールドである
かということと高速同期信号とに対応して定まるタイミ
ングを開始時点として、読み込んだ要素信号を出力クロ
ックに従って送出する一対のＦＩＦＯアナログメモリと
を備えた構成としている。

【０００６】

【作用】高速同期信号に従って走査すると走査線数が２
倍となる（垂直同期信号の周波数が同一）ことから、ノ
ンインタレース方式の表示となる。また高速同期信号に
より水平同期が決定されるノンインタレース方式の表示
期間において、表示開始となる最初の走査線を１、次な
る走査線を２、以下、３，・・・とする。このとき、カ
ラー映像信号のフィールドが奇数フィールドであること
と高速同期信号とに対応して定まるタイミングは、ノン
インタレース方式の表示における奇数番号の走査線を用
いた表示の開始時刻を示す。また偶数フィールドである
ことと高速同期信号とに対応して定まるタイミングは、
偶数番号の走査線を用いた表示の開始時刻を示す。また
一対のＦＩＦＯアナログメモリは、カラー映像信号を構
成する３種の要素信号のそれぞれについて、一方が入力
クロックに従って１走査線分の要素信号を読み込むとき
には、他方が、読み込んだ要素信号を出力クロックに従
って送出する。

【０００７】以上のことから、導かれたカラー映像信号
における奇数フィールドの信号は、ノンインタレース方
式の表示において、奇数番号の走査線でもって表示され
る。また導かれたカラー映像信号における偶数フィール
ドの信号は、ノンインタレース方式の表示において、偶
数番号の走査線でもって表示される。そのため、表示の
必要の無い走査線を黒の表示とすると、導かれたカラー
映像信号は、ノンインタレース方式の表示において、１
本おきの走査線により表示される。また１垂直期間毎
に、映像を表示する走査線が交代する。つまりインタレ
ース方式に一致した映像の表示となる。

【０００８】

【実施例】以下に、本発明の一実施例について図面を参
照しつつ説明する。図２は、本発明の映像信号のタイミ
ング変換装置の一実施例を備えたＣＲＴ表示装置の電気
的構成を示しており、本実施例のＣＲＴ表示装置は、種
々の同期周波数による映像信号の表示が可能な装置とな
っている。

【０００９】図において、テレビ部２２は、ＮＴＳＣ信
号の受信部であり、チューナ、ＩＦ増幅回路、映像信号
検波回路、クロマ回路、音声信号処理回路等を含むブロ
ックとなっている。そしてタイミング変換装置２１に、
カラー映像信号の要素信号となる３種の信号を送出す
る。要素信号としては、輝度信号と２種の色差信号から
なる構成、あるいはＲＧＢの３種の色信号からなる構成
が可能である。これらの構成のうち、本実施例では、コ
ンピュータ３５の画像信号との関係から、要素信号をＲ
ＧＢの３種の色信号（１５１により示す）としている。
また水平同期信号である元同期信号１５３と垂直同期信
号（元同期信号１５３に含めて示す）とを、タイミング
変換装置２１とスイッチ部２３の所定のｂ接点とに送出
する。また必要に応じて、検波された音声信号に副音声
信号処理等の処理を行い、処理した音声信号を音声増幅
部２７に送出する。

【００１０】音声増幅部２７は、制御部２９からの制御
によって増幅率が決定されるステレオの増幅回路であ
り、スピーカ部２８を駆動する。

【００１１】またタイミング変換装置２１は、概略的に
は、ＮＴＳＣ信号の水平同期信号の周波数を２倍した水
平同期信号である高速同期信号１５４を生成する。また
高速同期信号１５４を用いた表示において、同期した画
像が得られるようにするため、一対のＦＩＦＯ（ＦＩＲ
ＳＴ・ＩＮ・ＦＩＲＳＴ・ＯＵＴ）アナログメモリを用
いて色信号１５１のタイミング変換を行い、変換した信
号を色信号１５２として出力するブロックとなってい
る。そのため入力された色信号１５１に所定時間の遅延
を与えると共に、入力時の２倍の速度でもって色信号１
５２を送出する。また導かれた水平同期信号である元同
期信号１５３の周期の１／２の周期を有し、元同期信号
１５３との位相関係が一定となる同期信号を、高速同期
信号１５４として生成する（ブロック２１の構成の詳細
は後述する）。

【００１２】増幅部２５は、スイッチ２４から導かれた
色信号の増幅を行うことにより、ＣＲＴ２６を駆動する
ブロックとなっている。また偏向信号発生部３１は、Ｎ
ＴＳＣ規格である１５．７５ｋＨｚ、ＶＧＡ規格である
３１．５０ｋＨｚ、およびその他の規格により定められ
た２１．８５ｋＨｚ、４８．４０ｋＨｚ等の各周波数の
水平同期信号、および各水平同期信号に対応して定めら
れた周波数の垂直同期信号に基づき、水平、垂直の各偏
向信号を生成するブロックである。そして生成した信号
をドライブ部３２に送出する。この偏向信号発生部３１
が生成した信号が導かれるドライブ部３２は、導かれた
偏向信号の電力増幅を行い、ＣＲＴ２６の偏向コイルを
駆動する。

【００１３】また同期判定部３３は、導かれた水平同期
信号、垂直同期信号の各周期を検出する。そして検出結
果に従い、偏向信号発生部３１の同期周波数の設定をす
ると共に、電圧制御部３４に指示を与えるブロックとな
っている。また電圧制御部３４は、ドライブ部３２に動
作電源を供給するブロックとなっており、同期判定部３
３からの指示に従って、最適となる電圧の動作電源をド
ライブ部３２に供給する。

【００１４】また制御部２９は、放送を受信し、ＣＲＴ
２６に受信映像を表示するテレビとしての動作、コンピ
ュータ３５が出力する画像信号をＣＲＴ２６に表示する
動作において、主となる制御を行うブロックとなってい
る。またコンピュータ３５は、ＶＧＡ規格により、水平
同期信号の周波数がＮＴＳＣ信号の２倍である３１．５
０ｋＨｚ、垂直同期信号の周波数がＮＴＳＣ信号に等し
い６０Ｈｚとなる６４０×４８０ドットの表示モードを
備えている。また同期信号の周波数がその他の周波数と
なる表示モードを備えている。そして６４０×４８０の
表示モードでは、その内部に設けられたＰＬＬ回路によ
り、タイミング変換装置２１が出力する高速同期信号１
５４に位相同期した画像信号を生成する。

【００１５】またスイッチ部２３は、１５１として示さ
れた色信号群と、１５２として示された色信号群との切
り換えを行うスイッチ、元同期信号１５３（ＮＴＳＣ方
式の垂直同期信号を含む）と高速同期信号１５４（新た
に生成された垂直同期信号を含む）との切り換えを行う
スイッチとの、２つのスイッチからなる構成となってい
る。

【００１６】またスイッチ２４は、高速のアナログスイ
ッチであり、そのａ接点にはスイッチ部２３の一方のス
イッチのｃ接点が接続されている。このためスイッチ２
４のａ接点には、色信号１５１（ＮＴＳＣ信号）または
色信号１５２が導かれる。またｂ接点には、コンピュー
タ３５から出力される画像信号が導かれている。そして
スイッチ２４の接続の切り換えは、制御部２９の出力に
よって行われる。但し、オンスクリーンモードでは、コ
ンピュータ３５から送出される切換信号３５１が、制御
部２９を介してスイッチ２４に導かれる。このためスイ
ッチ２４は切換信号３５１によって制御され、コンピュ
ータ３５の画像表示エリアが走査されるときには、ｃ接
点はｂ接点に接続される。

【００１７】またスイッチ３０は、制御部２９の出力に
よって接続が制御されるスイッチであり、そのａ接点に
は、元同期信号１５３と高速同期信号１５４とを切り換
えて出力するスイッチ部２３の出力が導かれている。ま
たｂ接点には、コンピュータ３５が出力する同期信号が
導かれている。そのためｃ接点からは、スイッチ部２３
の接続とスイッチ３０の接続とに応じて、元同期信号１
５３、高速同期信号１５４、またはコンピュータ３５が
出力する同期信号が送出される。

【００１８】タイミング変換装置２１は、本発明に係る
映像信号のタイミング変換装置の一実施例を示してお
り、図１は、その詳細な電気的構成を示すブロック図と
なっている。

【００１９】同図の破線１５により囲まれたブロック
は、３種の色信号１５１のそれぞれ毎に必要とするブロ
ックであるが、図１では、その３つのブロックのうちの
１つのみを記載している。そして残る２つのブロック
は、ブロック１５と構成が同一（但し、色信号１５１，
１５２が示す色については、ブロック１５の色信号１５
１，１５２とは色が異なる）であるため、図示を省略し
ている。より詳細に説明すると、図１における色信号１
５１，１５２は、図２において示された３種の色信号１
５１，１５２のうちの、任意の１つの色信号を示すこと
となる。

【００２０】図において、同期化信号生成部１８は、Ｐ
ＬＬ回路等を内部に含む構成となっており、元同期信号
１５３に位相同期したクロックである入力クロック１８
１を生成する。また入力クロック１８１に位相同期する
と共に、その周波数が入力クロック１８１の２倍である
出力クロック１８２を生成する。なお、入力クロック１
８１は、元同期信号１５３により示される１水平走査期
間中の表示期間において、色信号１５１を６４０回サン
プリングするためのクロックとなっている。また入力ク
ロック１８１は、元同期信号１５３の水平走査期間にお
いて、表示期間に該当する期間においてのみ出力され
る。また出力クロック１８２は、高速同期信号１５４の
各水平期間において、表示期間に該当する期間において
のみ出力される。

【００２１】また同期化信号生成部１８は、出力クロッ
ク１８２に基づいて、元同期信号１５３の２倍の周波数
であり、元同期信号１５３と位相関係が一致する水平同
期信号を高速同期信号１５４として生成する。またテレ
ビ部２２が出力する垂直同期信号（元同期信号１５３に
含めて示す）に位相関係が一致すると共に、その周波数
が６０Ｈｚである垂直同期信号（高速同期信号１５４に
含めて示す）を生成し、出力する。但し、生成された垂
直同期信号は、元同期信号１５３の１水平走査期間（高
速同期信号１５４の２水平走査期間）だけ、テレビ部２
２から出力される垂直同期信号に対して遅れた位相関係
にある。

【００２２】また同期化信号生成部１８は、スイッチ１
２のｃ接点をａ接点に接続するときにはスイッチ１３の
ｃ接点をｂ接点に接続し、スイッチ１２のｃ接点をｂ接
点に接続するときにはスイッチ１３のｃ接点をａ接点に
接続する。またスイッチ１６のｃ接点をａ接点に接続す
るときにはスイッチ１７のｃ接点をｂ接点に接続し、ス
イッチ１６のｃ接点をｂ接点に接続するときにはスイッ
チ１７のｃ接点をａ接点に接続する。そして元同期信号
１５３の１水平期間毎に、各スイッチ１１，１２，１
６，１７の接続を切り換える。

【００２３】また本実施例では、ＦＩＦＯアナログメモ
リに、入手の容易さと装置のコストダウンとを可能とす
るため、チャージ・カップルド・デバイス（以下ではＣ
ＣＤと称する）１１，１４を用いており、その素子数
は、入力クロック１８１が色信号１５１をサンプリング
する数に等しく、６４０素子となっている（素子数は６
４０素子に限定されず、６４０以上の素子数であれば使
用可能である）。このＣＣＤ１１，１４は、スイッチ１
２の切り換わりに対応して、スイッチ１２のｃ接点がａ
接点に接続されたときには、ＣＣＤ１１が、１ライン分
の色信号１５１を、入力クロック１８１に従って記憶す
る。またスイッチ１２のｃ接点がｂ接点に接続されたと
きには、ＣＣＤ１４が、１ライン分の色信号１５１を、
入力クロック１８１に従って記憶する。

【００２４】またスイッチ１３のｃ接点がｂ接点に接続
されているときには、スイッチ１２のｃ接点がａ接点に
接続されている。このため、ＣＣＤ１１が色信号１５１
を記憶しているとき、ＣＣＤ１４は、記憶した１ライン
分の色信号１５１を、出力クロック１８２に従って送出
する。またスイッチ１３のｃ接点がａ接点に接続されて
いるときには、スイッチ１２のｃ接点がｂ接点に接続さ
れている。このため、ＣＣＤ１４が色信号１５１を記憶
しているとき、ＣＣＤ１１は、記憶した１ライン分の色
信号１５１を、出力クロック１８２に従って送出する。

【００２５】図３は、タイミング変換装置２１の主要信
号のタイミングを示している。必要に応じて同図を参照
しつつ、以下に本実施例の動作を説明する。オンスクリ
ーンモードでは、スイッチ３０のｃ接点はａ接点に接続
され、スイッチ部２３の各スイッチのｃ接点はａ接点に
接続される。このため同期判定部３３には高速同期信号
１５４が導かれる。その結果、同期判定部３３は、偏向
信号発生部３１と電圧制御部３４とを、高速同期信号１
５４の周波数３１．５０ｋＨｚに対応するように設定す
る。またコンピュータ３５は、６４０×４８０のドット
モードとなり、水平同期信号の周波数が３１．５０ｋＨ
ｚとなる画像信号を生成し、スイッチ２４のｂ接点に送
出する。

【００２６】このとき生成される画像信号は、高速同期
信号１５４に位相同期すると共に、表示期間が色信号１
５２の表示期間と略一致した信号となる（表示期間の全
てが表示エリアに対応するのではなく、この表示期間の
一部が表示エリアに対応する）。またコンピュータ３５
の切換信号３５１が、制御部２９を介してスイッチ２４
に導かれる。そのためコンピュータ３５からの画像信号
の表示エリアの走査が開始されると、切換信号３５１に
従い、スイッチ２４のｃ接点は、ａ接点からｂ接点に切
り換え接続される。またコンピュータ３５からの画像信
号の表示エリアの走査が終了すると、切換信号３５１に
従い、スイッチ２４のｃ接点は、ｂ接点からａ接点に切
り換え接続される。

【００２７】いま、スイッチ２４のｃ接点はａ接点に接
続されているとする。またスイッチ１２，１３，１６，
１７が制御され、奇数フィールドでは、ＣＣＤ１１はラ
イン１，５，９，・・・の色信号１５１を記憶し、ＣＣ
Ｄ１４はライン３，７，１１，・・・の色信号１５１を
記憶する。また偶数フィールドでは、ＣＣＤ１１はライ
ン２，６，１０，・・・の色信号１５１を記憶し、ＣＣ
Ｄ１４はライン４，８，１２，・・・の色信号１５１を
記憶するとする。また色信号１５１において、図３のａ
として示される色信号がテレビ部２２から送出されてお
り、色信号ａは、奇数フィールドの９番ラインの色信号
であるとする。

【００２８】このときには、色信号ａは、入力クロック
１８１に従ってＣＣＤ１１に記憶される。次いで色信号
ｂがテレビ部２２から送出されるときには、色信号ｂ
は、入力クロック１８１に従ってＣＣＤ１４に記憶され
る。一方、ＣＣＤ１４が色信号ｂを記憶するとき、ＣＣ
Ｄ１１は、出力クロック１８２に従って、記憶した色信
号ａを出力する。しかも、高速同期信号１５４により示
されるタイミングが表示期間の開始を示すタイミングと
なったとき、ＣＣＤ１１からの出力が開始される。この
ため色信号ａは、高速同期信号１５４により定まるライ
ン９番でもって表示される（１５２ａ参照）。

【００２９】次いで高速同期信号１５４によるライン１
０が走査されたときには、色信号１５２には出力が送出
されないことから、ライン１０は黒である。次いで高速
同期信号１５４によるライン１１の走査が開始されると
きには、ＣＣＤ１４は、記憶した色信号ｂを出力する。
しかも、高速同期信号１５４により示されるタイミング
が表示期間の開始を示すタイミングとなったとき、ＣＣ
Ｄ１４からの出力が開始される。このため色信号ｂは、
高速同期信号１５４により定まるライン１１番でもって
表示される。そしてライン１２番は黒となる。

【００３０】以下、色信号ｃ，ｄ、・・・についても同
様の繰り返しとなり、奇数フィールドの色信号１５１
は、高速同期信号１５４による走査では、１５２ａにお
ける奇数番号のライン１３，１５，・・・により表示さ
れることとなる。

【００３１】また偶数フィールドにおいても、ＣＣＤ１
１，１４の動作は、上記した動作と近似した動作とな
る。すなわち、色信号１５１のａ，ｂ，ｃ，ｄ，・・・
を、ＮＴＳＣ信号におけるライン１０，１２，１４，１
６，・・・とすると、これらの色信号１５１を記憶する
タイミングは、上記したタイミングと一致する。そして
奇数フィールドの場合のタイミングより、高速同期信号
１５４の１水平期間遅れたタイミングにおいて、記憶し
た色信号１５１を送出する。このため色信号１５１の
ａ，ｂ，ｃ，ｄ，・・・は、ライン１０，１２，１４，
１６，・・・（１５２ｂ参照）によって表示される。つ
まり偶数番号のラインによって表示される。

【００３２】以上のことから、高速同期信号１５４によ
る表示は、ノンインタレース方式の表示であるが、この
ノンインタレース方式による表示において、色信号１５
１は、インタレース方式に準じた方法で表示される。

【００３３】上記した表示がＣＲＴ２６において行われ
ているとき、走査位置が、コンピュータ３５の画像信号
の表示エリアに接する時刻となると、切換信号３５１に
よってスイッチ２４のｃ接点がｂ接点に接続される。こ
のため、コンピュータ３５からの画像信号がＣＲＴ２６
に導かれ、表示される。またこのときの画像信号は、高
速同期信号１５４に位相同期したタイミングでもって生
成された画像信号であるので、所定表示エリアには、画
像信号により示される画像が、同期が一致した画像とし
て表示される。すなわち、ＣＲＴ２６には、テレビ部２
２によって受信された画像と、コンピュータ３５より出
力される画像とが、並行して表示される。

【００３４】オンスクリーンモードが切り換わり、コン
ピュータ３５が出力する画像信号のみを表示するモード
では、スイッチ２４，３０のそれぞれは、ｃ接点がｂ接
点に接続される。またＶＧＡ規格である３１．５０ｋＨ
ｚ、およびその他の規格により定められた２１．８５ｋ
Ｈｚ、４８．４０ｋＨｚ等の各水平同期周波数を有する
画像信号のうち、コンピュータ３５の操作に従って選択
された画像信号がコンピュータ３５から出力される。こ
のとき同期判定部３３は、検出された水平同期信号の周
期と垂直同期信号の周期とから、偏向信号発生部３１と
電圧制御部３４とに所定の設定を行う。そのためコンピ
ュータ３５から出力される画像信号はＣＲＴ２６に表示
される。

【００３５】またテレビモードでは、スイッチ部２３の
各ｃ接点はｂ接点に接続され、スイッチ２４，３０の各
ｃ接点はａ接点に接続される。また同期判定部３３は、
水平同期信号の周波数が１５．７５ｋＨｚ、垂直同期信
号の周波数が６０Ｈｚに対応した動作となるように、偏
向信号発生部３１と電圧制御部３４とを設定する。この
結果、ＣＲＴ２６には、商用放送等によって送信された
映像が表示される。

【００３６】以上説明したように、本実施例は、水平同
期信号の周波数、垂直同期信号の周波数が異なる種々の
信号の表示が可能な装置であると共に、商用放送等の受
信が可能な装置となっている。且つテレビ部２２からの
カラー映像信号のタイミング変換を行うに際し、アナロ
グ素子を用いて、信号の遅延と出力時の速度の変換とを
行っている。そのため画像の劣化を防止する構成とした
ときにも、タイミング変換装置２１の回路規模の大型化
が防止されるため、メモリ素子の数が増加するといった
ことや、Ａ／Ｄ変換器とメモリ間、メモリとＤ／Ａ変換
器間の配線数が増加するといったこと等が防止されてい
る。また価格上昇を招く記憶容量の大きいデジタルメモ
リや多ビット且つ高速のＡ／Ｄ変換器やＤ／Ａ変換器が
不要であることから、装置を安価なものとすることが可
能となっている。

【００３７】

【発明の効果】本発明に係る映像信号のタイミング変換
装置は、カラー映像信号のタイミング変換において必要
となる信号の記憶素子に、アナログ素子であるＦＩＦＯ
アナログメモリを用いている。そのため構成を単純なも
のとすることが可能であると共に、単純化したにも関わ
らず、デジタル化に伴う量子化誤差が生じないことか
ら、変換後の画像信号の劣化が少ないという効果を併せ
持っている。

【図面の簡単な説明】

【図１】本発明に係る映像信号のタイミング変換装置の
一実施例の電気的構成を示すブロック図である。

【図２】本発明の映像信号のタイミング変換装置の一実
施例を備えたＣＲＴ表示装置の電気的構成を示すブロッ
ク図である。

【図３】タイミング変換装置における主要信号のタイミ
ングを示すタイミングチャートである。

【符号の説明】

１１，１４ ＦＩＦＯアナログメモリであるＣＣＤ １８ 同期化信号生成部 １５１，１５２ 色信号 １５３ 元同期信号 １５４ 高速同期信号 １８１ 入力クロック １８２ 出力クロック

Claims (1)

【特許請求の範囲】
1. 【請求項１】 垂直同期信号の周波数を変化させること
   なく、カラー映像信号をタイミング変換するタイミング
   変換装置において、 導かれた水平同期信号である元同期信号に基づき、この
   元同期信号に位相同期すると共に導かれたカラー映像信
   号のサンプリングクロックとなる入力クロックを生成
   し、且つ前記入力クロックに位相同期すると共にその周
   波数が前記入力クロックの周波数の２倍である出力クロ
   ックを生成し、且つ前記元同期信号の周期の１／２の周
   期を有し、前記元同期信号と位相関係が一定の関係にあ
   る水平同期信号を高速同期信号として生成する同期化信
   号生成部と、 前記カラー映像信号を構成する３種の要素信号の各々に
   ついて設けられ、一方が前記入力クロックに従って１走
   査線分の前記要素信号を読み込むときには、他方が、前
   記カラー映像信号のフィールドが奇数フィールドである
   か偶数フィールドであるかということと前記高速同期信
   号とに対応して定まるタイミングを開始時点として、読
   み込んだ前記要素信号を前記出力クロックに従って送出
   する一対のＦＩＦＯアナログメモリとを備えたことを特
   徴とする画像信号のタイミング変換装置。