JPH07264037A - Multiple optical axes photoelectric switch - Google Patents

Multiple optical axes photoelectric switch

Info

Publication number
JPH07264037A
JPH07264037A JP5410494A JP5410494A JPH07264037A JP H07264037 A JPH07264037 A JP H07264037A JP 5410494 A JP5410494 A JP 5410494A JP 5410494 A JP5410494 A JP 5410494A JP H07264037 A JPH07264037 A JP H07264037A
Authority
JP
Japan
Prior art keywords
light
output
light receiving
signal
optical axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5410494A
Other languages
Japanese (ja)
Inventor
Kunio Tanaka
邦夫 田中
Maki Yasumoto
真樹 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keyence Corp
Original Assignee
Keyence Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keyence Corp filed Critical Keyence Corp
Priority to JP5410494A priority Critical patent/JPH07264037A/en
Publication of JPH07264037A publication Critical patent/JPH07264037A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain a signal deciding a light shielding state when the time lag from a point of time when the optical axis of the light projected by a light projecting element is shielded is little by discriminating the light shielding state by the output of a logical means determining AND. CONSTITUTION:This switch is provided with a logical means determining the AND of the stored data of a memory M every time the memory M stores and is composed so that a light shielding state may be discriminated by the output of the logical means. Light is successively projected from plural light projecting elements 7a to 7d and the projected light is individually received by plural light receiving elements 8a to 8d. The presence or absence of the output of each of the light receiving elements 8a to 8d is discriminated and the data of the discrimination result is stored in the memory corresponded to the light receiving elements 8a to 8d. Every time the stored data of each memory M is inputted in the logical means and the data of the discrimination result is stored in the memory M, an AND is determined. When the light projected by the light projecting elements 7a to 7d are shielded, the logic of the logical means is not established. Thus, at the point of time when the projected light is shielded, a state can be decided as the light shielding state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の投光素子から順
次、光を投光して複数の受光素子へ各別に投光する多光
軸光電スイッチに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-optical axis photoelectric switch for sequentially projecting light from a plurality of light projecting elements and individually projecting light to a plurality of light receiving elements.

【0002】[0002]

【従来の技術】多光軸光電スイッチは、広い領域内にお
ける物体の有, 無を検出できるため、例えばプレス装置
の安全装置として利用されている。この種の多光軸光電
スイッチは、例えば実開平4-19830 号公報に示されてお
り、この多光軸光電スイッチは、複数の投光素子から順
次、光を投光して複数の受光素子へ順次投光する投光走
査を繰り返す。そして受光素子の出力の有, 無により、
投光素子と受光素子との間において、投光素子からの光
を遮光している物体の有, 無を検出する。そして、投光
走査の1走査が終了した時点で、それまでの投光1走査
の期間内における受光素子夫々の出力に基づいて、投光
素子が投光した光の光軸を遮光しているか否かを判定し
ている。
2. Description of the Related Art A multi-optical axis photoelectric switch is used, for example, as a safety device for a press machine because it can detect the presence or absence of an object in a wide area. A multi-optical axis photoelectric switch of this type is disclosed in, for example, Japanese Utility Model Laid-Open No. 4-19830, and this multi-optical axis photoelectric switch projects light from a plurality of light emitting elements in sequence to obtain a plurality of light receiving elements. The projection scanning for sequentially projecting light is repeated. And, depending on the presence or absence of the output of the light receiving element,
The presence / absence of an object blocking the light from the light projecting element is detected between the light projecting element and the light receiving element. Then, at the time point when one scanning of the light projecting scanning is completed, whether the optical axis of the light projected by the light projecting element is shielded based on the output of each light receiving element within the period of one scanning of the light projecting till then. It is determined whether or not.

【0003】[0003]

【発明が解決しようとする課題】前述したように従来の
多光軸光電スイッチは、投光の1走査を終了する都度、
投光素子が投光した光の光軸を遮光しているか否かを判
定する。そのため、例えば最初に投光した光の光軸を遮
光していても、続いて投光される光の光軸の夫々が遮光
されているか否かを検出し終わるまで、光軸の遮光状態
を判定した信号が得られない。そのため、光軸が遮光さ
れた時点と、光軸の遮光の有, 無を判定した信号が得ら
れる時点との間に時間差が生じる。それにより光軸を遮
光した時点で、光軸が遮光されていると判定する信号が
得られないという問題がある。本発明は斯かる問題に鑑
み、投光素子が投光した光の光軸を遮光した時点からの
時間遅れが少ない時点で、遮光状態を判定した信号が得
られる多光軸光電スイッチを提供することを目的とす
る。
As described above, in the conventional multi-optical axis photoelectric switch, each time one scan of the light projection is completed,
It is determined whether the light projecting element blocks the optical axis of the projected light. Therefore, for example, even if the optical axis of the first projected light is blocked, the light blocking state of the optical axis is kept until it is detected whether or not each of the optical axes of the subsequently projected light is blocked. The judged signal cannot be obtained. Therefore, there is a time difference between the time when the optical axis is shielded and the time when a signal that determines whether the optical axis is shielded is obtained. As a result, there is a problem that a signal for determining that the optical axis is shielded cannot be obtained when the optical axis is shielded. In view of such a problem, the present invention provides a multi-optical axis photoelectric switch capable of obtaining a signal for determining a light blocking state at a time when there is little time delay from the time when the light projecting element blocks light on the optical axis of the projected light. The purpose is to

【0004】[0004]

【課題を解決するための手段】第1発明に係る多光軸光
電スイッチは、複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る判別手段と、該判別手段の判別結果に基づくデータを
受光素子に対応して記憶する複数の記憶手段と、該記憶
手段が記憶する都度、該記憶手段の記憶データの論理積
を求める論理手段とを備え、該論理手段の出力により遮
光状態を判別すべく構成してあることを特徴とする。
A multi-optical axis photoelectric switch according to a first aspect of the present invention sequentially projects light from a plurality of light projecting elements and a plurality of light receiving elements individually receives the light, and the order of projecting the light is determined. In the multi-optical axis photoelectric switch that selects the output of the light receiving element according to the selected output and detects the light blocking state between the light emitting element and the light receiving element based on the selected output, it is possible to determine whether the output of the light receiving element is present or not. Means, a plurality of storage means for storing data based on the determination result of the determination means in association with the light receiving element, and a logic means for obtaining a logical product of the storage data of the storage means each time the storage means stores the data. It is characterized in that it is configured to discriminate the light-shielded state by the output of the logic means.

【0005】第2発明に係る多光軸光電スイッチは、複
数の投光素子から順次、光を投光して複数の受光素子が
各別に受光し、その投光順序に応じて受光素子の出力を
選択して、選択した出力により投光素子と受光素子との
間の遮光状態を検出する多光軸光電スイッチにおいて、
前記受光素子の出力の有, 無を判別する2値化回路と、
該2値化回路が出力する2値化信号を入力すべき、受光
素子と対応して設けた複数のフリップフロップ回路と、
該フリップフロップ回路が2値化信号をラッチする都
度、該フリップフロップ回路の出力の論理積を求める論
理回路とを備え、該論理回路の出力により遮光状態を判
別すべく構成してあることを特徴とする。
In the multi-optical axis photoelectric switch according to the second aspect of the present invention, light is sequentially projected from a plurality of light projecting elements to be individually received by a plurality of light receiving elements, and the outputs of the light receiving elements are output according to the order of light projection. In the multi-optical axis photoelectric switch for detecting the light blocking state between the light emitting element and the light receiving element by the selected output,
A binarization circuit for discriminating the presence / absence of the output of the light receiving element,
A plurality of flip-flop circuits provided corresponding to the light receiving elements, to which the binarized signal output from the binarized circuit should be input;
Each time the flip-flop circuit latches a binarized signal, a logic circuit that obtains a logical product of the outputs of the flip-flop circuit is provided, and the light-shielded state is determined by the output of the logic circuit. And

【0006】[0006]

【作用】第1発明では、複数の投光素子から順次、光を
投光し、投光した光を複数の受光素子が各別に受光す
る。受光素子夫々の出力の有, 無を判別し、判別結果の
データを、受光素子と対応させた記憶手段に記憶する。
各記憶手段の記憶データを論理手段へ入力して、判別結
果のデータを記憶手段に記憶させる都度、論理積を求め
る。投光素子が投光した光が遮光されたとき、論理手段
の論理が不成立になる。これにより、投光素子が投光し
た光が遮光された時点で、遮光状態にあると判定でき
る。
In the first aspect of the invention, light is sequentially projected from a plurality of light projecting elements, and the plurality of light receiving elements individually receive the projected light. The presence or absence of the output of each light receiving element is determined, and the data of the determination result is stored in the storage means corresponding to the light receiving element.
The storage data of each storage means is input to the logic means, and the logical product is obtained each time the data of the discrimination result is stored in the storage means. When the light projected by the light projecting element is blocked, the logic of the logic means is not established. Thus, when the light projected by the light projecting element is shielded, it can be determined that the light is in the shielded state.

【0007】第2発明では、複数の投光素子から順次、
光を投光し、投光した光を複数の受光素子が各別に受光
する。受光素子夫々の出力を2値化し、2値化した信号
を受光素子と対応させたフリップフロップ回路に順次ラ
ッチさせる。フリップフロップ回路の出力を論理回路へ
入力して、2値化信号をラッチさせる都度、それらの論
理積を求める。投光素子が投光した光が遮光されたと
き、論理回路の論理が不成立になる。これにより、投光
素子が投光した光が遮光された時点で遮光状態にあると
判定できる。
In the second invention, a plurality of light projecting elements are sequentially arranged.
Light is projected, and the plurality of light receiving elements individually receive the projected light. The output of each light receiving element is binarized, and the binarized signal is sequentially latched by the flip-flop circuit corresponding to the light receiving element. Each time the output of the flip-flop circuit is input to the logic circuit and the binarized signal is latched, the logical product of them is obtained. When the light projected by the light projecting element is blocked, the logic of the logic circuit is not established. This makes it possible to determine that the light is blocked when the light projected by the light projecting element is blocked.

【0008】[0008]

【実施例】以下本発明をその実施例を示す図面により詳
述する。図1は本発明に係る多光軸光電スイッチをソフ
トウェアにより実現する場合の構成を示すブロック図で
ある。投光素子7a,7b,7c,7d は、光信号を順次、投光す
るようになっている。投光素子7a,7b,7c,7d からの光信
号を受光する受光素子8a,8b,8c,8d の出力信号は、各別
に増幅回路9a,9b,9c,9d へ入力される。増幅回路9a,9b,
9c,9d の出力信号は受光素子切替回路10へ入力される。
受光素子切替回路10の切替動作により選択した増幅回路
の出力信号は、主増幅回路11へ入力され、その出力信号
は2値化回路12へ入力される。
The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 1 is a block diagram showing the configuration of a multi-optical axis photoelectric switch according to the present invention implemented by software. The light projecting elements 7a, 7b, 7c, 7d are adapted to sequentially project light signals. The output signals of the light receiving elements 8a, 8b, 8c, 8d that receive the optical signals from the light projecting elements 7a, 7b, 7c, 7d are individually input to the amplifier circuits 9a, 9b, 9c, 9d. Amplifier circuits 9a, 9b,
The output signals of 9c and 9d are input to the light receiving element switching circuit 10.
The output signal of the amplification circuit selected by the switching operation of the light receiving element switching circuit 10 is input to the main amplification circuit 11, and the output signal thereof is input to the binarization circuit 12.

【0009】2値化回路12から出力される2値化信号
は、メモリM及びカウンタCを内蔵しているCPU 20へ入
力される。CPU 20から出力される信号は出力回路15を介
して出力される。出力回路15から出力される出力電流監
視信号OVC はCPU 20へ入力される。CPU 20には、クロッ
ク発生回路17が出力するクロックCLK が入力される。CP
U 20から出力される制御信号CON は増幅回路9a,9b,9c,9
d の制御端子及び受光素子切替回路10へ与えられる。CP
U 20に内蔵しているメモリMには、受光素子8a,8b,8c,8
d に対応づけた4つの記憶領域を設けている。またカウ
ンタCは“1”から“4”までのカウントを繰り返すカ
ウント動作をする。そしてカウンタCのカウント値によ
り、メモリMの記憶領域を指定するようになしている。
The binarized signal output from the binarization circuit 12 is input to the CPU 20 having the memory M and the counter C built therein. The signal output from the CPU 20 is output via the output circuit 15. The output current monitor signal OVC output from the output circuit 15 is input to the CPU 20. The clock CLK output from the clock generation circuit 17 is input to the CPU 20. CP
The control signal CON output from U 20 is the amplification circuit 9a, 9b, 9c, 9
It is given to the control terminal of d and the light receiving element switching circuit 10. CP
In the memory M built in U 20, the light receiving elements 8a, 8b, 8c, 8
There are four storage areas associated with d. Further, the counter C performs a counting operation that repeats counting from "1" to "4". The storage area of the memory M is designated by the count value of the counter C.

【0010】次にこのように構成した多光軸光電スイッ
チの動作を、CPU の制御内容を示す図2のフローチャー
トとともに説明する。さて、投光素子7a,7b,7c,7d の順
に、投光素子7aから光信号を投光すると、受光素子8a,8
b,8c,8d は、その順に投光素子7a,7b,7c,7d が投光した
光信号を受光し、受光素子8a,8b,8c,8d の出力信号は増
幅回路9a,9b,9c,9d へ入力される。CPU 20から制御信号
CON を増幅回路9a,9b,9c,9d 及び受光素子切替回路10へ
与えると、増幅回路9a,9b,9c,9d が増幅動作を開始す
る。そして受光素子8a,8b,8c,8dの出力信号を増幅回路9
a,9b,9c,9d で増幅し、その出力信号は受光素子切替回
路10へ入力される。
Next, the operation of the multi-optical axis photoelectric switch configured as described above will be described with reference to the flowchart of FIG. 2 showing the control contents of the CPU. Now, when light signals are emitted from the light projecting elements 7a, 7b, 7c, 7d in this order, the light receiving elements 8a, 8a
b, 8c, 8d receive the optical signals emitted by the light projecting elements 7a, 7b, 7c, 7d in that order, and the output signals of the light receiving elements 8a, 8b, 8c, 8d are amplified by the amplifier circuits 9a, 9b, 9c, Input to 9d. Control signal from CPU 20
When CON is given to the amplifier circuits 9a, 9b, 9c, 9d and the light receiving element switching circuit 10, the amplifier circuits 9a, 9b, 9c, 9d start the amplifying operation. Then, the output signals of the light receiving elements 8a, 8b, 8c, 8d are amplified by the amplifier circuit 9
It is amplified by a, 9b, 9c and 9d, and the output signal is input to the light receiving element switching circuit 10.

【0011】受光素子切替回路10は、CPU 20から与えら
れる制御信号により、投光素子7a,7b,7c,7d が投光する
光信号に同期して、増幅回路9a,9b,9c,9d の出力信号を
選択して主増幅回路11へ入力させる。そして主増幅回路
11で増幅された出力信号は2値化回路12へ入力されて2
値化され、その2値化信号はCPU 20へ入力される。即ち
投光素子7a,7b,7c,7d の順に、投光素子から投光した光
信号を増幅し、2値化した信号が時系列でCPU 20へ入力
される。
The light receiving element switching circuit 10 synchronizes with the light signal projected by the light projecting elements 7a, 7b, 7c, 7d by the control signal supplied from the CPU 20, and outputs light from the amplifier circuits 9a, 9b, 9c, 9d. The output signal is selected and input to the main amplifier circuit 11. And the main amplifier circuit
The output signal amplified by 11 is input to the binarization circuit 12
It is digitized and the binarized signal is input to the CPU 20. That is, the light signals projected from the light projecting elements are amplified in the order of the light projecting elements 7a, 7b, 7c, 7d, and the binarized signal is input to the CPU 20 in time series.

【0012】そこで、CPU 20は先ずメモリMの全ての記
憶領域に“0”を書込む(S0)。続いてカウンタCのカウ
ント値を“1”にリセットする(S1)。続いてCPU 20は、
2値化回路12が出力する2値化信号を調べて、例えば受
光素子8aの出力信号と対応している2値化信号が“1”
であるか否かを判定する(S2)。ここで、投光素子7aが投
光した光の光軸を遮光していない場合は2値化信号が
“1”に、遮光している場合は“0”になる。ここで受
光素子8aの光軸を遮光していて2値化信号が“0”であ
ると判定すると、カウンタCのカウント値“1”により
指定される記憶領域に2値化信号の“0”を書込む(S
3)。つまり受光素子8aの出力信号のデータが記憶領域に
書込まれる。
Therefore, the CPU 20 first writes "0" in all the storage areas of the memory M (S0). Then, the count value of the counter C is reset to "1" (S1). Then CPU 20
Check the binarized signal output by the binarization circuit 12 and, for example, the binarized signal corresponding to the output signal of the light receiving element 8a is "1".
It is determined whether or not (S2). Here, the binarized signal is "1" when the light axis of the light projected by the light projecting element 7a is not shielded, and is "0" when the light is shielded. If it is determined here that the optical axis of the light receiving element 8a is shielded and the binary signal is "0", the binary signal "0" is stored in the storage area designated by the count value "1" of the counter C. Write (S
3). That is, the data of the output signal of the light receiving element 8a is written in the storage area.

【0013】続いて、メモリMの各記憶領域の記憶デー
タの論理積を求める(S4)。そして論理積の結果が“1”
であるか否かを判定する(S5)。ここでは、1つの記憶領
域にデータを書込んだだけであり、他のメモリに書込ま
れている“0”, “0”, “0”との論理積を求め、論
理積の結果が“0”と判定すると、CPU 20から出力回路
15へ“0”の信号を出力し(S6)、出力回路15から“0”
の検出信号Sを出力する。続いて、カウンタCのカウン
ト値が“4”以上であるか否かを判定し(S7)、もし、こ
こで“4”以上であると判定するとステップ(S1)へ戻
り、カウンタCをリセットする。
Then, the logical product of the storage data in each storage area of the memory M is obtained (S4). And the result of the logical product is "1"
It is determined whether or not (S5). Here, only the data is written in one storage area, and the logical product with “0”, “0”, “0” written in the other memory is obtained, and the result of the logical product is “ If it is judged as "0", the output circuit from the CPU 20
Output "0" signal to 15 (S6), and output circuit 15 outputs "0"
Output the detection signal S of. Then, it is determined whether the count value of the counter C is "4" or more (S7). If it is determined that the count value is "4" or more, the process returns to step (S1) to reset the counter C. .

【0014】しかし、ここではカウント値が“1”であ
るので、カウント値が“4”未満であると判定し、カウ
ント値をインクリメントし(S8)、カウント値が“2”に
なる。続いて、CPU 20は2値化信号を調べて、受光素子
8bの出力信号である2値化信号が“1”であるか否かを
判定する(S2)。ここで投光素子7bの光軸を遮光していな
い場合は2値化信号が“1”になる。そして2値化信号
が“1”であると判定すると、カウンタCのカウント値
“2”により指定される記憶領域に2値化信号の“1”
のデータを書込む(S9)。つまり受光素子8bの出力信号の
データが記憶領域に書込まれる。続いて各記憶領域の記
憶データの論理積を求める(S4)。そして論理積の結果が
“1”であるか否かを判定する(S5)。いま2つの記憶領
域に各別に書込んだデータは“0”, “1”であり、他
のメモリに書込まれている“0”, “0”との論理積を
求める。
However, since the count value is "1" here, it is determined that the count value is less than "4", the count value is incremented (S8), and the count value becomes "2". Subsequently, the CPU 20 checks the binarized signal and detects the light receiving element.
It is determined whether the binarized signal which is the output signal of 8b is "1" (S2). Here, when the optical axis of the light projecting element 7b is not shielded, the binarized signal becomes "1". When it is determined that the binarized signal is "1", the binarized signal "1" is stored in the storage area designated by the count value "2" of the counter C.
Write the data of (S9). That is, the data of the output signal of the light receiving element 8b is written in the storage area. Then, the logical product of the storage data in each storage area is obtained (S4). Then, it is determined whether or not the result of the logical product is "1" (S5). The data respectively written in the two storage areas are "0" and "1", and the logical product with "0" and "0" written in another memory is obtained.

【0015】そして論理積の結果が“0”と判定すると
CPU 20から出力回路15へ“0”の信号を出力し(S6)、出
力回路15から“0”の検出信号Sを出力する。続いてカ
ウント値が“4”未満であると判定すると(S7)、カウン
ト値をインクリメントし(S8)、カウント値を“3”にす
る。以下前述したと同様に受光素子8cの出力信号である
2値化信号が“1”であるか否かを判定し、判定したデ
ータをカウント値と対応している記憶領域に書込み、各
記憶領域の記憶データの論理積を求めて、その論理積の
結果に応じた検出信号Sを出力する。続いてカウント値
をインクリメントし、カウント値を“4”にする。そし
て受光素子8cの出力信号である2値化信号が“1”であ
るか否かを判定し、判定したデータをカウント値と対応
している記憶領域に書込み、各記憶領域の記憶データの
論理積を求めて、その論理積結果に応じた検出信号Sを
出力する。そして投光走査の1走査が終了し、その1走
査の期間において投光素子7aの光軸のみが遮光されてい
る場合には、カウント値に対応している記憶領域に書込
まれたデータは“0”, “1”, “1”, “1”とな
り、検出信号Sは“0”, “0”, “0”, “0”とな
る。
When the result of the logical product is judged to be "0",
The CPU 20 outputs a "0" signal to the output circuit 15 (S6), and the output circuit 15 outputs a "0" detection signal S. Subsequently, when it is determined that the count value is less than "4" (S7), the count value is incremented (S8), and the count value is set to "3". Similarly to the above, it is determined whether the binarized signal which is the output signal of the light receiving element 8c is "1", and the determined data is written in the storage area corresponding to the count value. Then, the logical product of the stored data is calculated, and the detection signal S corresponding to the result of the logical product is output. Then, the count value is incremented to set the count value to "4". Then, it is determined whether the binarized signal which is the output signal of the light receiving element 8c is "1", the determined data is written in the storage area corresponding to the count value, and the logic of the storage data in each storage area is determined. The product is obtained, and the detection signal S corresponding to the result of the logical product is output. Then, when one scanning of the light-projecting scanning is completed and only the optical axis of the light-projecting element 7a is shielded in the period of the one scanning, the data written in the storage area corresponding to the count value is "0", "1", "1", "1", and the detection signal S becomes "0", "0", "0", "0".

【0016】このように受光素子8a,8b,8c,8d の順序で
光を投光する投光走査の1回目の1走査の期間では前述
したように投光素子7aの光軸が遮光された時点で検出信
号Sが“0”となり、光軸が遮光状態にあると判定す
る。そして前述したように投光走査の1走査により受光
素子8a,8b,8c,8d の出力信号のデータを各記憶領域に書
込むと、カウンタCがインクリメントされてカウンタC
のカウント値が“4”になり、“4”以上であると判定
すると(S7)、カウンタCのカウント値をリセットしカウ
ント値は1になる(S1)。
As described above, the optical axis of the light projecting element 7a is shielded during the first one scanning period of the light projecting scanning for projecting light in the order of the light receiving elements 8a, 8b, 8c, 8d. At that time, the detection signal S becomes "0", and it is determined that the optical axis is in the light-shielded state. Then, as described above, when the data of the output signals of the light receiving elements 8a, 8b, 8c, 8d is written in each storage area by one scanning of the light projecting scanning, the counter C is incremented and the counter C is incremented.
When it is determined that the count value of is 4 or more (S7), the count value of the counter C is reset and the count value becomes 1 (S1).

【0017】続いて投光走査の2回目の1走査で、投光
素子7aの光軸を遮光しない状態になった場合には、投光
素子7aからの光信号を受光素子8aが受光し、その出力信
号である2値化信号は“1”になる。そこで2値化信号
が“1”であるか否かを判定し(S2)、“1”であると判
定すると、カウント値“1”により指定される記憶領域
に、2値化信号の“1”を書込む(S9)。これにより記憶
領域の記憶データは“0”, “1”, “1”, “1”か
ら“1”, “1”, “1”, “1”に変わる。続いて各
記憶領域の記憶データの論理積を求め(S4)、論理積結果
が“1”であるか否かを判定する(S5)。記憶データが変
更されて、論理積結果が“1”であると判定すると、CP
U 20から“1”の出力信号を出力回路15へ出力する(S1
0) 。そして出力回路15から“1”の検出信号Sを出力
する。続いて前述したようにカウンタCのカウント値が
“4”以上であるか否かを判定し、“4”未満であると
判定すると(S7)、カウント値をインクリメントして(S
8)、カウント値が“2”になる。これにより、光軸を遮
光しなくなった時点で、検出信号Sが“1”になり、光
軸が遮光状態にないと判定する。以下前述したようにし
て、受光素子8a,8b,8c,8d の出力信号である2値化信号
が“1”であるか否かを判定して、その判定結果のデー
タを記憶領域に書込む。
Next, in the second scanning of the light projecting scanning, when the optical axis of the light projecting element 7a is not blocked, the light receiving element 8a receives the optical signal from the light projecting element 7a, The binarized signal which is the output signal becomes "1". Therefore, it is determined whether or not the binarized signal is "1" (S2), and when it is determined that it is "1", "1" of the binarized signal is stored in the storage area designated by the count value "1". Write "(S9). As a result, the storage data in the storage area changes from "0", "1", "1", "1" to "1", "1", "1", "1". Then, the logical product of the storage data of each storage area is obtained (S4), and it is determined whether the logical product result is "1" (S5). If the stored data is changed and it is determined that the logical product result is “1”, CP
The output signal of “1” is output from U 20 to the output circuit 15 (S1
0). Then, the output circuit 15 outputs the detection signal S of "1". Subsequently, as described above, it is determined whether or not the count value of the counter C is equal to or greater than "4", and if it is determined to be less than "4" (S7), the count value is incremented (S7).
8), the count value becomes "2". As a result, when the optical axis is no longer shielded, the detection signal S becomes "1", and it is determined that the optical axis is not in the shielded state. As described above, it is determined whether the binarized signal which is the output signal of the light receiving elements 8a, 8b, 8c, 8d is "1" and the data of the determination result is written in the storage area. .

【0018】そして、投光素子7cの光軸が遮光されてい
た場合には、2値化信号が“0”となり、そのデータが
記憶領域に書込まれて各記憶領域のデータの論理積結果
が“0”と判定され、検出信号Sは“0”になる。この
ようにして、同一走査での投光素子7a,7b,7c,7d の各光
軸が遮光されたか否かの判定結果を待たずに、前回の走
査を含めた各光軸の最新の判定結果に基づき判定するの
で、実際の遮光状態に対する判定結果の遅れを少なくす
ることができる。
When the optical axis of the light projecting element 7c is shielded, the binarized signal becomes "0", the data is written in the storage area, and the logical product result of the data in each storage area is obtained. Is determined to be "0", and the detection signal S becomes "0". In this way, the latest determination of each optical axis including the previous scan is made without waiting for the determination result of whether or not each optical axis of the light projecting elements 7a, 7b, 7c, 7d in the same scan is shielded. Since the determination is based on the result, it is possible to reduce the delay in the determination result with respect to the actual light-shielded state.

【0019】図3は本発明に係る多光軸光電スイッチを
ハードウェアにより実現する場合の構成を示すブロック
図である。投光素子7a,7b,7c,7d が順次繰返し投光する
光パルス信号を、受光素子8a,8b,8c,8d が各別に受光す
るようになっている。受光素子8a,8b,8c,8d の出力は増
幅回路9a,9b,9c,9d へ各別に入力され、夫々の出力は受
光素子を選択する受光素子切替回路10へ入力される。受
光素子切替回路10から出力される信号は主増幅回路11へ
入力され、主増幅回路11の出力信号は2値化回路12へ入
力される。
FIG. 3 is a block diagram showing the configuration of a multi-optical axis photoelectric switch according to the present invention implemented by hardware. The light receiving elements 8a, 8b, 8c, 8d individually receive the light pulse signals which the light projecting elements 7a, 7b, 7c, 7d sequentially and repeatedly project. The outputs of the light receiving elements 8a, 8b, 8c, 8d are individually input to the amplifier circuits 9a, 9b, 9c, 9d, and the respective outputs are input to the light receiving element switching circuit 10 for selecting the light receiving elements. The signal output from the light receiving element switching circuit 10 is input to the main amplification circuit 11, and the output signal of the main amplification circuit 11 is input to the binarization circuit 12.

【0020】2値化回路12から出力される2値化信号S1
は1段目のDフリップフロップ回路(以下フリップフロ
ップという)30の入力端子Dへ入力され、フリップフロ
ップ30の出力端子Qの出力は2段目のフリップフロップ
31の入力端子Dへ入力され、その出力端子Qの出力は3
段目のフリップフロップ32の入力端子Dへ入力される。
フリップフロップ32の出力端子Qの出力は4段目のフリ
ップフロップ33の入力端子Dへ入力されるフリップフロ
ップ30,31,32,33 の各出力端子Qの出力は4入力AND 回
路34へ入力され、その出力はフリップフロップ35の入力
端子Dへ入力される。
The binarized signal S1 output from the binarization circuit 12
Is input to the input terminal D of the first-stage D flip-flop circuit (hereinafter referred to as flip-flop) 30, and the output of the output terminal Q of the flip-flop 30 is the second-stage flip-flop.
It is input to the input terminal D of 31 and the output of its output terminal Q is 3
It is input to the input terminal D of the flip-flop 32 of the stage.
The output terminal Q of the flip-flop 32 is input to the input terminal D of the fourth-stage flip-flop 33. The output terminals Q of the flip-flops 30, 31, 32 and 33 are input to the 4-input AND circuit 34. , Its output is input to the input terminal D of the flip-flop 35.

【0021】検波タイミング制御回路36から出力される
制御信号CON は、増幅回路9a,9b,9c,9d の制御端子及び
受光素子切替回路10へ与えられる。検波タイミング制御
回路36から出力される、リセット信号RST はフリップフ
ロップ30,31,32,33,35の各リセット端子Rへ与えられ、
タイミング信号TM1 はフリップフロップ30,31,32,33の
クロック端子CLへ与えられる。またタイミング信号TM2
はフリップフロップ35のクロック端子CLへ与えられる。
フリップフロップ35の出力端子Qから検出信号Sが出力
される。検波タイミング制御回路36には、クロック発生
回路17が出力するクロックCLK が入力される。なお、フ
リップフロップ30,31,32,33 は、受光素子8a,8b,8c,8d
と対応させて同数で設けている。
The control signal CON output from the detection timing control circuit 36 is applied to the control terminals of the amplifier circuits 9a, 9b, 9c and 9d and the light receiving element switching circuit 10. The reset signal RST output from the detection timing control circuit 36 is given to each reset terminal R of the flip-flops 30, 31, 32, 33, 35,
The timing signal TM 1 is given to the clock terminals CL of the flip-flops 30, 31, 32, 33. Also the timing signal TM 2
Is applied to the clock terminal CL of the flip-flop 35.
The detection signal S is output from the output terminal Q of the flip-flop 35. The clock CLK output from the clock generation circuit 17 is input to the detection timing control circuit 36. The flip-flops 30, 31, 32, and 33 are light receiving elements 8a, 8b, 8c, and 8d.
The same number is provided corresponding to.

【0022】次にこのように構成した多光軸光電スイッ
チの動作を、各部信号のタイミングチャートを示す図4
とともに説明する。先ず、検波タイミング制御回路36が
図4(a) に示すようにリセット信号RST を出力する。そ
れによりフリップフロップ30,31,32,33,35がともにリセ
ットされる。いま、投光素子7a,7b,7c,7d が順次、繰り
返し、光パルス信号を投光すると、受光素子8a,8b,8c,8
d が各別に、その光パルス信号を受光する。光パルス信
号を受光したパルス信号は増幅回路9a,9b,9c,9d へ入力
される。検波タイミング制御回路36から与えられた制御
信号CON に応じて増幅回路9a,9b,9c,9d が増幅動作し、
増幅回路9a,9b,9c,9d に入力されたパルス信号を増幅し
て受光素子切替回路10へ入力する。受光素子切替回路10
は検波タイミング制御回路36からの制御信号CON により
増幅回路9a,9b,9c,9d の増幅動作に同期して増幅回路9
a,9b,9c,9d からのパルス信号を順次選択して、時系列
で主増幅回路11へ入力する。
Next, the operation of the multi-optical axis photoelectric switch configured as described above will be described with reference to FIG.
Will be explained together. First, the detection timing control circuit 36 outputs a reset signal RST as shown in FIG. As a result, the flip-flops 30, 31, 32, 33 and 35 are all reset. Now, when the light emitting elements 7a, 7b, 7c, 7d sequentially and repeatedly emit light pulse signals, the light receiving elements 8a, 8b, 8c, 8d
Each d receives the optical pulse signal. The pulse signal received from the optical pulse signal is input to the amplifier circuits 9a, 9b, 9c, 9d. The amplification circuits 9a, 9b, 9c, 9d perform amplification operation according to the control signal CON provided from the detection timing control circuit 36,
The pulse signals input to the amplifier circuits 9a, 9b, 9c, 9d are amplified and input to the light receiving element switching circuit 10. Light receiving element switching circuit 10
Is synchronized with the amplification operation of the amplification circuits 9a, 9b, 9c, and 9d by the control signal CON from the detection timing control circuit 36.
The pulse signals from a, 9b, 9c and 9d are sequentially selected and input to the main amplifier circuit 11 in time series.

【0023】そして主増幅回路11で更に増幅されたパル
ス信号は2値化回路12へ入力されて2値化され、2値化
した2値化信号S1は図4(c) に示すように順次フリップ
フロップ30へ入力される。これにより、図4(b) に示す
タイミング信号TM1 の立上り時点t1 でフリップフロッ
プ30が入力された1発目の2値化信号S1をラッチして出
力端子Qは図4(d) に示すように“1”に反転する。続
いて2発目の2値化信号S1がフリップフロップ30へ入力
されると、タイミング信号TM1 の立上り時点t 2 でフリ
ップフロップ30がその2値化信号S1をラッチして、その
出力端子Qは“1”のままとなり、またフリップフロッ
プ31はフリップフロップ30の出力信号をラッチして、そ
の出力端子Qは図4(e) に示すように“1”に反転す
る。
The pulse further amplified by the main amplifier circuit 11
The binary signal is input to the binarization circuit 12 and binarized.
The binarized signal S1 is sequentially flipped as shown in FIG. 4 (c).
Input to the flop 30. This gives the result shown in Figure 4 (b).
Timing signal TM1Rise time t1Flip flip
Latches the first binarized signal S1 input to
The force terminal Q is inverted to "1" as shown in FIG. Continued
And the second binary signal S1 is input to the flip-flop 30.
Timing signal TM1Rise time t 2Pretend
The flip-flop 30 latches the binarized signal S1 and
The output terminal Q remains "1" and the flip-flop
31 latches the output signal of flip-flop 30 and
Output terminal Q is inverted to "1" as shown in Fig. 4 (e).
It

【0024】同様にして3発目、4発目の2値化信号S1
がフリップフロップ30へ入力される都度、タイミング信
号TM1 の立上り時点t3 , t4 で、フリップフロップ3
2,33の出力端子Qは図4(f),(g) に示すように“1”に
反転する。これによりフリップフロップ30,31,32,33 の
各出力端子Qは“1”になり、AND 回路34の論理が成立
して、その出力は“1”になり、フリップフロップ35へ
入力される。そして、タイミング信号TM1 の立上り支点
4 に続いて、図4(h) に示すようにタイミング信号TM
2 が立上った時点t5 で、フリップフロップ35の出力端
子Qは図4(i)に示すように“1”に反転し、フリップ
フロップ35から“1”の検出信号Sを出力する。これに
より投光素子7a,7b,7c,7d からの投光が遮光されていな
いと判定できる。続いて、7発目まで続いて2値化信号
S1が入力されていれば、前述したようにフリップフロッ
プ30,31,32,33 の出力端子Qは“1”に反転したままと
なる。
Similarly, the third and fourth binarized signals S1
Is input to the flip-flop 30, the flip-flop 3 is turned on at the rising times t 3 and t 4 of the timing signal TM 1.
The output terminals Q of 2, 33 are inverted to "1" as shown in FIGS. 4 (f) and 4 (g). As a result, each output terminal Q of the flip-flops 30, 31, 32, 33 becomes "1", the logic of the AND circuit 34 is established, its output becomes "1", and it is input to the flip-flop 35. Then, following the rising fulcrum t 4 of the timing signal TM 1 , as shown in FIG.
At the time t 5 when 2 rises, the output terminal Q of the flip-flop 35 is inverted to "1" as shown in FIG. 4 (i), and the flip-flop 35 outputs the detection signal S of "1". This makes it possible to determine that the light emitted from the light projecting elements 7a, 7b, 7c, 7d is not blocked. Then, the binarized signal continues until the 7th shot.
If S1 is input, the output terminals Q of the flip-flops 30, 31, 32, 33 remain inverted to "1" as described above.

【0025】ところで、投光素子7a,7b,7c,7d の投光の
2回目の走査において投光素子7a,7b,7c,7d の順に投光
する光パルス信号が遮光された場合には、受光素子8a,8
b,8c,8d が投光素子7dからの光パルス信号を受光しなく
なり、それによって図4(c)に示すように7発目の2値
化信号S1以降の2値化信号S1が消滅する。それにより、
タイミング信号TM1 の立上り時点t6 で、フリップフロ
ップ30の出力端子Qは図4(d) に示すように“0”に反
転することになる。そうするとフリップフロップ30,31,
32,33 の出力端子Qは“0”, “1”, “1”, “1”
となりAND 回路34の論理が不成立となって、その出力は
“0”に反転する。
By the way, when the light pulse signals for projecting the light projecting elements 7a, 7b, 7c, 7d in this order are shielded in the second scanning of the light projecting elements 7a, 7b, 7c, 7d, Light receiving element 8a, 8
b, 8c, 8d no longer receive the optical pulse signal from the light projecting element 7d, whereby the binarized signal S1 after the seventh binarized signal S1 disappears as shown in FIG. 4 (c). . Thereby,
The rising time t 6 of the timing signal TM 1, the output terminal Q of the flip-flop 30 will be inverted to "0" as shown in FIG. 4 (d). Then flip-flops 30, 31,
Output terminals Q of 32 and 33 are "0", "1", "1", "1"
The logic of the AND circuit 34 is not established, and its output is inverted to "0".

【0026】そしてタイミング信号TM1 の立上り時点t
6 に続く、タイミング信号TM2 の立上り時点t7 で図4
(i) に示すようにフリップフロップ35の出力端子Qは
“0”に反転し、フリップフロップ35から“0”の検出
信号Sを出力する。これにより投光素子7a,7b,7c,7d か
らの投光が遮光されたと判定できる。このようにして投
光素子7dの光軸を遮光した時点で遮光状態になったこと
を検出できる。
Then, the rising time t of the timing signal TM 1
4 at the timing t 7 when the timing signal TM 2 rises, following 6
As shown in (i), the output terminal Q of the flip-flop 35 is inverted to "0" and the flip-flop 35 outputs the detection signal S of "0". As a result, it can be determined that the light projected from the light projecting elements 7a, 7b, 7c, 7d is blocked. In this way, when the optical axis of the light projecting element 7d is shielded, it is possible to detect that the light shielding state has been entered.

【0027】なお、フリップフロップ30,31,32,33 の出
力が“0”, “1”, “1”, “1”になった場合は、
その後に2値化信号S1の“1”の信号が4回連続してフ
リップフロップ30へ入力されるまで、AND 回路34の論理
が不成立のままとなり、4発目の2値化信号が入力され
たときに、論理が成立して、フリップフロップ35から
“1”の検出信号Sを出力することになる。そのため光
軸の遮光が解除された場合には、その時点で遮光が解除
されたことを検出できないが、安全側に判定することが
できて、遮光状態の判定に支障はない。本実施例では
投, 受光素子を夫々4個としたが、これは単なる例であ
り、その数に何ら限定するものではない。
When the outputs of the flip-flops 30, 31, 32, 33 are "0", "1", "1", "1",
After that, until the "1" signal of the binarized signal S1 is continuously input to the flip-flop 30 four times, the logic of the AND circuit 34 remains unsatisfied and the fourth binarized signal is input. Then, the logic is established and the flip-flop 35 outputs the detection signal S of "1". Therefore, when the light blocking of the optical axis is released, it cannot be detected that the light blocking is released at that time, but the determination can be made on the safe side and the determination of the light blocking state is not hindered. In this embodiment, four light emitting elements and four light receiving elements are provided, but this is merely an example, and the number is not limited at all.

【0028】[0028]

【発明の効果】以上詳述したように第1発明では、複数
の投光素子が順次、投光した光を受光する受光素子の出
力の有, 無を判別手段で判別し、その判別結果に基づく
データを、受光素子と対応させた記憶手段に記憶して、
記憶させる都度、夫々の記憶手段の記憶データの論理積
を求めて、論理積を求めた論理手段の出力により遮光状
態を判別するようにしたから、投光素子からの光が遮光
されると受光素子の出力がなくなり、論理手段の論理が
不成立になって、遮光した時点で遮光状態であると判定
できる。これにより、遮光時点からの時間遅れが少な
く、遮光状態であると判定した信号を出力できる多光軸
光電スイッチを提供できる。
As described in detail above, in the first aspect of the invention, the plurality of light projecting elements sequentially determine whether or not the output of the light receiving element for receiving the projected light is determined by the determining means. Store the data based on the storage means corresponding to the light receiving element,
Each time it is stored, the logical product of the data stored in each storage means is obtained, and the light shielding state is determined by the output of the logical means for which the logical product is obtained. Therefore, when the light from the light projecting element is shielded, the light is received. When the output of the element disappears and the logic of the logic means is not established, it can be determined that the light is shielded when the light is shielded. Thus, it is possible to provide a multi-optical axis photoelectric switch that can output a signal determined to be in a light-shielded state with a small time delay from the time of light-shielding.

【0029】第2発明は、複数の投光素子が順次、投光
した光を受光する受光素子の出力を2値化信号にし、そ
の2値化信号を、受光素子と対応させたフリップフロッ
プ回路に順次ラッチさせて、夫々のフリップフロップ回
路の出力を論理回路へ入力し、2値化信号をラッチさせ
る都度、それらの論理積を求めて、投光素子が投光した
光の遮光状態を判別するようにしたから、投光素子から
の光が遮光されると受光素子の出力がなくなり、論理回
路の論理が不成立になって、遮光した時点で、遮光状態
であると判定できる。これにより、遮光時点からの時間
遅れが少なく、遮光状態を判定した信号を出力する多光
軸光電スイッチを提供できる。
According to a second aspect of the invention, a flip-flop circuit in which the output of a light receiving element for receiving light projected by a plurality of light emitting elements is converted into a binarized signal and the binarized signal is associated with the light receiving element. Each time, the output of each flip-flop circuit is input to the logic circuit, and each time the binarized signal is latched, the logical product of them is calculated to determine the light blocking state of the light projected by the light projecting element. Therefore, when the light from the light projecting element is shielded, the output of the light receiving element disappears, the logic of the logic circuit becomes unsatisfied, and when the light is shielded, it can be determined that it is in the light shielding state. This makes it possible to provide a multi-optical axis photoelectric switch that outputs a signal for determining the light-shielded state with a small time delay from the time of light-shielding.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る多光軸光電スイッチの構成を示す
ブロック図である。
FIG. 1 is a block diagram showing a configuration of a multi-optical axis photoelectric switch according to the present invention.

【図2】CPU の制御内容を示すフローチャートである。FIG. 2 is a flowchart showing the control contents of the CPU.

【図3】本発明に係る多光軸光電スイッチの構成を示す
ブロック図である。
FIG. 3 is a block diagram showing a configuration of a multi-optical axis photoelectric switch according to the present invention.

【図4】各部信号のタイミングチャートである。FIG. 4 is a timing chart of signals of respective parts.

【符号の説明】 7a〜7d 投光素子 8a〜8d 受光素子 20 CPU 30〜33 フリップフロップ回路 34 AND 回路 35 フリップフロップ回路 M メモリ C カウンタ[Explanation of symbols] 7a to 7d Light emitting element 8a to 8d Light receiving element 20 CPU 30 to 33 Flip-flop circuit 34 AND circuit 35 Flip-flop circuit M memory C counter

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る判別手段と、該判別手段の判別結果に基づくデータを
受光素子に対応して記憶する複数の記憶手段と、該記憶
手段が記憶する都度、該記憶手段の記憶データの論理積
を求める論理手段とを備え、該論理手段の出力により遮
光状態を判別すべく構成してあることを特徴とする多光
軸光電スイッチ。
1. A plurality of light emitting elements sequentially emit light, and a plurality of light receiving elements individually receive the light. The output of the light receiving element is selected according to the order of the light emission, and the output is selected by the selected output. In a multi-optical axis photoelectric switch that detects a light blocking state between an optical element and a light receiving element, a determining unit that determines whether the output of the light receiving element is present or not, and data based on the determination result of the determining unit to the light receiving element. A plurality of storage means correspondingly stored, and a logic means for obtaining a logical product of the storage data of the storage means each time the storage means stores the storage means are configured to determine the light shielding state by the output of the logic means. A multi-optical axis photoelectric switch, which is characterized in that
【請求項2】 複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る2値化回路と、該2値化回路が出力する2値化信号を
入力すべき、受光素子と対応して設けた複数のフリップ
フロップ回路と、該フリップフロップ回路が2値化信号
をラッチする都度、該フリップフロップ回路の出力の論
理積を求める論理回路とを備え、該論理回路の出力によ
り遮光状態を判別すべく構成してあることを特徴とする
多光軸光電スイッチ。
2. A plurality of light emitting elements sequentially emit light, and a plurality of light receiving elements individually receive the light. The output of the light receiving element is selected according to the order of light emission, and the selected output is used. In a multi-optical axis photoelectric switch for detecting a light blocking state between an optical element and a light receiving element, a binarizing circuit for discriminating presence / absence of an output of the light receiving element, and a binarizing circuit output by the binarizing circuit A plurality of flip-flop circuits, which are provided corresponding to the light receiving elements, to which a signal is to be input, and a logic circuit that obtains a logical product of the outputs of the flip-flop circuits each time the flip-flop circuit latches the binarized signal are provided. A multi-optical axis photoelectric switch, characterized in that the multi-optical axis photoelectric switch is provided so as to determine a light-shielding state by an output of the logic circuit.
JP5410494A 1994-03-24 1994-03-24 Multiple optical axes photoelectric switch Pending JPH07264037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5410494A JPH07264037A (en) 1994-03-24 1994-03-24 Multiple optical axes photoelectric switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5410494A JPH07264037A (en) 1994-03-24 1994-03-24 Multiple optical axes photoelectric switch

Publications (1)

Publication Number Publication Date
JPH07264037A true JPH07264037A (en) 1995-10-13

Family

ID=12961313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5410494A Pending JPH07264037A (en) 1994-03-24 1994-03-24 Multiple optical axes photoelectric switch

Country Status (1)

Country Link
JP (1) JPH07264037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199823A (en) * 2011-03-22 2012-10-18 Panasonic Industrial Devices Sunx Co Ltd Multiple optical axis photoelectric sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199823A (en) * 2011-03-22 2012-10-18 Panasonic Industrial Devices Sunx Co Ltd Multiple optical axis photoelectric sensor

Similar Documents

Publication Publication Date Title
JPH07264037A (en) Multiple optical axes photoelectric switch
JP4286646B2 (en) Photoelectric switch detection method
JP2549809Y2 (en) Multi-optical axis photoelectric switch device
JPH0749428Y2 (en) Photoelectric switch circuit
JPH08184647A (en) Design of semiconductor integrated circuit
JP2766121B2 (en) Integrated circuit and integrated circuit fault detection circuit
KR940007251B1 (en) Clock duty detector
JPH0642277Y2 (en) Information input device
JP3341025B2 (en) Photoelectric switch
JP2951125B2 (en) Identification circuit
JP3727417B2 (en) Logic simulation device
KR0147624B1 (en) Digital output double apparatus
JPH11353095A (en) Key input device
JPS63228006A (en) Optical coordinate detector
JPS6089127A (en) Pulse signal generating circuit
JP2002350229A (en) Photoelectric sensor
JPS63131610A (en) Detection circuit
JPH0511683B2 (en)
JPH0627644B2 (en) Optical coordinate detector
JPH0690158A (en) Pulse modulating photoelectric switch
JPH0636167A (en) Alarm detection protection circuit
JPH07107236A (en) Parallel-series conversion integrated circuit
JPH06209312A (en) Frame synchronizing circuit
JPH0448288A (en) Laser warning device
JPH07264051A (en) Signal judging device