JPH07253764A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH07253764A
JPH07253764A JP4379994A JP4379994A JPH07253764A JP H07253764 A JPH07253764 A JP H07253764A JP 4379994 A JP4379994 A JP 4379994A JP 4379994 A JP4379994 A JP 4379994A JP H07253764 A JPH07253764 A JP H07253764A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
signal
crystal display
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4379994A
Other languages
Japanese (ja)
Inventor
Kenichi Kato
憲一 加藤
Yasushi Kubota
靖 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4379994A priority Critical patent/JPH07253764A/en
Publication of JPH07253764A publication Critical patent/JPH07253764A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

PURPOSE:To provide a liquid crystal display device simple in constitution, small in power consumption, capable of gradation display and short in response time. CONSTITUTION:A liquid crystal display element 1 has a pixel driving circuit 3 supplying a picture signal to a pixel capacitance 2. The pixel driving circuit 3 is provided with a data holding part 7 for fetching a data signal being information on a picture display when the circuit 3 is scanned by a scanning signal and holding the data signal until the circuit 3 is scanned next time, a gradation signal control part 8 for setting the effective voltage of the picture signal to be supplied to the pixel capacitance 2 based on the data signal and a polarity control part 9 for inverting the polarity of the picture signal based on a reference signal. Thus, the picture signal to be supplied to the pixel capacitance 2 is an alternated. Moreover, the dynamic range of the data signal can be reduced by almost half of a conventional dynamic range. Furthermore, the effective voltage can be maintained almost constant even though the dielectric constant of a liquid crystal layer 6 is changed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えばマトリックス型
液晶表示装置等の液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device such as a matrix type liquid crystal display device.

【０００２】[0002]

【従来の技術】従来の液晶表示装置について、図１２を
参照しながら、以下に説明する。図１２に示すように、
従来の液晶表示装置の液晶基板上に形成されている各液
晶表示素子（以下、単に素子と称する）１０１は、例え
ば電界効果トランジスタ（field effect transistor ：
ＦＥＴ）からなる画素トランジスタ１０７と、保持容量
１０８と、画素である画素容量１０２とからなってい
る。画素容量１０２は、画素電極１０４と、画素電極１
０４に対向して設けられた対向電極１０５と、これら両
電極１０４・１０５間に設けられた液晶層１０６とから
なっている。上記保持容量１０８の一端部は共通信号線
１１２に接続されている。そして、保持容量１０８の上
記一端部および画素容量１０２の対向電極１０５には、
同一の信号が印加されている。2. Description of the Related Art A conventional liquid crystal display device will be described below with reference to FIG. As shown in FIG.
Each liquid crystal display element (hereinafter simply referred to as element) 101 formed on a liquid crystal substrate of a conventional liquid crystal display device is, for example, a field effect transistor (field effect transistor).
It is composed of a pixel transistor 107 composed of a FET, a storage capacitor 108, and a pixel capacitor 102 which is a pixel. The pixel capacitor 102 includes the pixel electrode 104 and the pixel electrode 1
The counter electrode 105 is provided so as to face 04, and the liquid crystal layer 106 provided between the electrodes 104 and 105. One end of the storage capacitor 108 is connected to the common signal line 112. The one end of the storage capacitor 108 and the counter electrode 105 of the pixel capacitor 102 are
The same signal is applied.

【０００３】上記の画素トランジスタ１０７は、走査信
号線１１１を介して走査信号線駆動回路（図示せず）か
ら入力される走査信号が立ち上がったときにＯＮ状態と
なり、データ信号線１１０を介してデータ信号線駆動回
路（図示せず）から入力される画像信号としてのデータ
信号を画素容量１０２および保持容量１０８に印加す
る。また、画素トランジスタ１０７は、上記の走査信号
が立ち下がったときにＯＦＦ状態となる。上記の画素容
量１０２および保持容量１０８は、画素トランジスタ１
０７がＯＮ状態となったときに画素トランジスタ１０７
から入力されたデータ信号を、画素トランジスタ１０７
が再びＯＮ状態となるまで保持する。The pixel transistor 107 is turned on when a scan signal input from a scan signal line drive circuit (not shown) via the scan signal line 111 rises, and data is transmitted via the data signal line 110. A data signal as an image signal input from a signal line driver circuit (not shown) is applied to the pixel capacitor 102 and the storage capacitor 108. Further, the pixel transistor 107 is turned off when the above scanning signal falls. The pixel capacitor 102 and the storage capacitor 108 are the pixel transistor 1
Pixel transistor 107 when 07 is turned on
The data signal input from the pixel transistor 107
Is held until is turned on again.

【０００４】そして、各素子１０１の画素トランジスタ
１０７は、１水平走査期間毎に走査信号線駆動回路から
入力される走査信号によって順次走査され、上記の動作
を繰り返す。これにより、１垂直走査期間で全ての素子
１０１…の画素容量１０２および保持容量１０８に画像
信号が保持される。Then, the pixel transistor 107 of each element 101 is sequentially scanned by the scanning signal input from the scanning signal line drive circuit for each horizontal scanning period, and the above-described operation is repeated. As a result, the image signal is held in the pixel capacitors 102 and the holding capacitors 108 of all the elements 101 ... In one vertical scanning period.

【０００５】この際、画素容量１０２の液晶層１０６を
直流電圧で駆動すると、液晶の表示特性の劣化を引き起
こす。このため、画素容量１０２の画素電極１０４に印
加する画像信号の極性を、１垂直走査期間毎に反転する
必要がある。さらに、画素電極１０４に印加する画像信
号の極性が液晶表示画面である液晶表示パネル全体で同
一であると、通常のフレーム周期（50Hz〜70Hz）では、
映像画面のフリッカが目立つ。従って、上記従来の液晶
表示装置においては、データ信号線１１０に入力するデ
ータ信号の極性を１水平走査期間毎に反転させ、これに
より、画素容量１０２に印加する画像信号の極性を、＋
である素子１０１…の個数と−である素子１０１…の個
数とがほぼ１：１になるようにしている。つまり、上記
従来の液晶表示装置は、このようにして、＋である素子
１０１…の表示特性と−である素子１０１…の表示特性
とを相殺することにより、映像画面のフリッカが目立た
ないようにしている。At this time, if the liquid crystal layer 106 of the pixel capacitor 102 is driven by a DC voltage, the display characteristics of the liquid crystal deteriorate. Therefore, it is necessary to invert the polarity of the image signal applied to the pixel electrode 104 of the pixel capacitor 102 every one vertical scanning period. Furthermore, if the polarities of the image signals applied to the pixel electrodes 104 are the same in the entire liquid crystal display panel, which is a liquid crystal display screen, in a normal frame period (50 Hz to 70 Hz),
The flicker on the video screen is noticeable. Therefore, in the above-described conventional liquid crystal display device, the polarity of the data signal input to the data signal line 110 is inverted every horizontal scanning period, whereby the polarity of the image signal applied to the pixel capacitor 102 is +
The number of elements 101 ... That are negative and the number of elements 101 that are negative are approximately 1: 1. That is, in the above-described conventional liquid crystal display device, the flicker on the video screen is made inconspicuous by canceling the display characteristics of the elements 101 that are + and the display characteristics of the elements 101 that are − in this way. ing.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置では、画素容量１０２の画素電極１０
４および対向電極１０５、即ち、液晶層１０６に、正負
両極性の画像信号を直接印加する構成となっている。こ
のため、データ信号線１１０を介してデータ信号線駆動
回路（図示せず）から入力されるデータ信号のダイナミ
ックレンジは、上記の液晶層１０６に印加される最大電
圧の２倍となる。従って、上記従来の液晶表示装置で
は、液晶表示パネルを駆動する各種回路（例えば、走査
信号線駆動回路やデータ信号線駆動回路）の電源電圧を
大きくしなければならない。However, in the above conventional liquid crystal display device, the pixel electrode 10 of the pixel capacitor 102 is used.
4 and the counter electrode 105, that is, the liquid crystal layer 106, the image signals of both positive and negative polarities are directly applied. Therefore, the dynamic range of the data signal input from the data signal line drive circuit (not shown) via the data signal line 110 is twice the maximum voltage applied to the liquid crystal layer 106. Therefore, in the above-described conventional liquid crystal display device, it is necessary to increase the power supply voltage of various circuits that drive the liquid crystal display panel (for example, the scanning signal line drive circuit and the data signal line drive circuit).

【０００７】また、上記従来の液晶表示装置では、デー
タ信号線１１０に入力するデータ信号の極性を、１水平
走査期間毎に切り換えている。このため、データ信号線
１１０に寄生している容量性の負荷においては、１水平
走査期間毎に充電・放電を繰り返すことになる。このよ
うに、負荷の充電・放電を繰り返す回数が一定時間内に
おいて多くなると、データ信号線駆動回路の消費電流が
大きくなる。Further, in the above-mentioned conventional liquid crystal display device, the polarity of the data signal input to the data signal line 110 is switched every horizontal scanning period. Therefore, in the capacitive load parasitic on the data signal line 110, charging / discharging is repeated every horizontal scanning period. As described above, when the number of times the load is repeatedly charged and discharged increases within a certain time, the current consumption of the data signal line drive circuit increases.

【０００８】それゆえ、上記従来の液晶表示装置では、
液晶表示パネルを駆動する各種回路の電源電圧および消
費電流が何れも大きくなるため、消費電力が大きくなる
という問題点を有している。Therefore, in the above-mentioned conventional liquid crystal display device,
Since the power supply voltage and current consumption of various circuits that drive the liquid crystal display panel are both high, there is a problem in that power consumption is high.

【０００９】例えば、近年、液晶表示装置の応用分野と
して、携帯可能に形成された情報表示端末が注目されて
いる。上記の情報表示端末においては、１垂直走査期間
よりもはるかに長い期間にわたって同一の画像信号、即
ち、同一映像画面を表示することが多い。ところが、上
述したように従来の液晶表示装置では、画素容量１０２
に印加する画像信号を１垂直走査期間毎に更新し、その
極性を反転させるので、消費電力が大きい。従って、情
報表示端末に内蔵されているバッテリの消耗が速くな
り、情報表示端末の連続使用時間が短くなってしまう。For example, in recent years, a portable information display terminal has attracted attention as an application field of a liquid crystal display device. In the above information display terminal, the same image signal, that is, the same video screen is often displayed for a period much longer than one vertical scanning period. However, as described above, in the conventional liquid crystal display device, the pixel capacitance 102
The image signal applied to is updated every one vertical scanning period and its polarity is inverted, so that power consumption is large. Therefore, the battery built in the information display terminal is quickly consumed, and the continuous use time of the information display terminal is shortened.

【００１０】また、液晶の誘電率は、印加される電圧に
よって変化する。その変化速度は、通常、上記の素子１
０１に対するデータ信号の書き込み速度と比較して、10
倍以上遅い。このため、画像信号が画素容量１０２およ
び保持容量１０８に保持されている間に、液晶層１０６
の誘電率が変化してしまう。電荷Ｑ、電圧Ｖおよび静電
容量Ｃには、 Ｖ＝Ｑ／Ｃ の関係が成り立つため、液晶層１０６の誘電率が高くな
ると静電容量Ｃが大きくり、電圧Ｖは小さくなる。逆
に、誘電率が低くなると静電容量Ｃが小さくなり、電圧
Ｖは大きくなる。Further, the dielectric constant of the liquid crystal changes depending on the applied voltage. The rate of change is usually the above-mentioned element 1
Compared with the writing speed of the data signal for 01,
More than twice as slow. Therefore, the liquid crystal layer 106 is held while the image signal is held in the pixel capacitor 102 and the holding capacitor 108.
The dielectric constant of will change. Since the relationship of V = Q / C is established between the charge Q, the voltage V and the electrostatic capacitance C, the electrostatic capacitance C increases and the voltage V decreases as the dielectric constant of the liquid crystal layer 106 increases. On the contrary, when the permittivity becomes low, the electrostatic capacitance C becomes small and the voltage V becomes large.

【００１１】一般的なＴＮ型液晶の誘電率は、印加され
る電圧が大きくなるほど、高くなる。このため、液晶層
１０６は、画素容量１０２に保持されている電圧よりも
大きな電圧（画像信号）が印加された場合、その誘電率
が次第に高くなる。よって、画素容量１０２に新たに保
持される電圧は、最終的に、印加された電圧よりも小さ
くなる。逆に、液晶層１０６は、画素容量１０２に保持
されている電圧よりも小さな電圧が印加された場合、そ
の誘電率が次第に低くなる。よって、画素容量１０２に
新たに保持される電圧は、最終的に、印加された電圧よ
りも大きくなる。The dielectric constant of a general TN type liquid crystal increases as the applied voltage increases. Therefore, the dielectric constant of the liquid crystal layer 106 gradually increases when a voltage (image signal) larger than the voltage held in the pixel capacitor 102 is applied. Therefore, the voltage newly held in the pixel capacitor 102 is finally smaller than the applied voltage. On the contrary, when a voltage smaller than the voltage held in the pixel capacitor 102 is applied to the liquid crystal layer 106, the dielectric constant thereof gradually decreases. Therefore, the voltage newly held in the pixel capacitor 102 finally becomes higher than the applied voltage.

【００１２】以上のように、画素容量１０２に新たに保
持される電圧は、以前に保持されていた電圧に近づく。
つまり、上記従来の液晶表示装置では、画素容量１０２
に保持される電圧（画像信号）の変化量が、画素容量１
０２に印加される電圧（画像信号）の変化量よりも小さ
くなる。それゆえ、上記従来の液晶表示装置では、階調
が変化したときに、画素容量１０２、即ち、液晶層１０
６の光学的応答時間が長くなるという問題点を有してい
る。As described above, the voltage newly held in the pixel capacitor 102 approaches the voltage previously held.
That is, in the above conventional liquid crystal display device, the pixel capacitance 102
The amount of change in the voltage (image signal) held in the
This is smaller than the amount of change in the voltage (image signal) applied to 02. Therefore, in the above-described conventional liquid crystal display device, when the gradation changes, the pixel capacitance 102, that is, the liquid crystal layer 10
6 has a problem that the optical response time becomes long.

【００１３】尚、上記の問題点を解消するために、例え
ば特開昭59-65879号公報には、表示内容（画像信号）を
スタティック（静的）に保持し、画素電極に印加する画
像信号を制御するための回路を素子毎に設けた構成の液
晶表示装置（上記公報では集積回路基板と称されてい
る）が開示されている。しかしながら、この液晶表示装
置は、表示内容をＯＮ／ＯＦＦで制御する構成となって
いる。従って、上記開示の液晶表示装置では、階調表示
を行うためには、階調数と同じ数だけデータ信号線およ
びデータ信号線駆動回路が必要となり、液晶表示装置の
回路構成の規模が大きくなる。このため、上記開示の液
晶表示装置では、階調数を大きくすることができないと
いう欠点を有している。In order to solve the above-mentioned problems, for example, in Japanese Patent Laid-Open No. 59-65879, an image signal which holds display contents (image signal) statically and applies it to a pixel electrode is disclosed. There is disclosed a liquid crystal display device (referred to as an integrated circuit board in the above publication) having a circuit for controlling each element provided for each element. However, this liquid crystal display device is configured to control display contents by ON / OFF. Therefore, in the liquid crystal display device disclosed above, in order to perform gradation display, the same number of data signal lines and data signal line drive circuits as the number of gradations are required, which increases the scale of the circuit configuration of the liquid crystal display device. . Therefore, the liquid crystal display device disclosed above has a drawback that the number of gradations cannot be increased.

【００１４】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、簡単な構成で、消費電力が
小さく、かつ、階調表示が可能で、しかも、光学的応答
時間が短い液晶表示装置を提供することにある。The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is a simple structure, low power consumption, gray scale display, and optical response time. An object is to provide a short liquid crystal display device.

【００１５】[0015]

【課題を解決するための手段】請求項１記載の発明の液
晶表示装置は、上記の課題を解決するために、画素を有
する複数の液晶表示素子がマトリックス状に配列された
液晶表示画面を備えた液晶表示装置において、上記液晶
表示素子は、一定の周期で極性が切り換わる画像信号を
画素に供給する画素駆動回路を有し、上記画素駆動回路
は、走査信号によって走査されたときに、画像表示に関
する情報であるデータ信号を取り込み、上記データ信号
に基づいて画素に供給する画像信号の実効電圧を設定す
るものであることを特徴としている。In order to solve the above-mentioned problems, a liquid crystal display device of the present invention comprises a liquid crystal display screen in which a plurality of liquid crystal display elements having pixels are arranged in a matrix. In the liquid crystal display device described above, the liquid crystal display element includes a pixel drive circuit that supplies an image signal whose polarity is switched at a constant cycle to the pixel, and the pixel drive circuit displays an image when scanned by a scanning signal. It is characterized in that a data signal which is information relating to display is taken in and an effective voltage of an image signal supplied to a pixel is set based on the data signal.

【００１６】請求項２記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１記載の液晶表示装
置において、上記画素駆動回路は、走査信号によって走
査されたときに、画像表示に関する情報であるデータ信
号を取り込むと共に、次に走査されるまで上記データ信
号を保持する保持回路と、上記データ信号に基づいて画
素に供給する画像信号の実効電圧を設定する設定回路
と、所定の時間間隔で画像信号の極性を反転させる反転
回路とを備えていることを特徴としている。In order to solve the above-mentioned problems, the liquid crystal display device according to a second aspect of the present invention is the liquid crystal display device according to the first aspect, wherein the pixel drive circuit is configured to display an image when scanned by a scanning signal. A holding circuit that takes in a data signal that is information about display and holds the data signal until the next scanning, a setting circuit that sets an effective voltage of an image signal supplied to a pixel based on the data signal, and a predetermined circuit And an inversion circuit that inverts the polarity of the image signal at time intervals of.

【００１７】請求項３記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項２記載の液晶表示装
置において、上記画素駆動回路は、画像信号の極性を反
転させるための基準となる基準信号を発生する発生回路
をさらに備えていることを特徴としている。In order to solve the above-mentioned problems, the liquid crystal display device according to a third aspect of the present invention is the liquid crystal display device according to the second aspect, wherein the pixel drive circuit is a reference for inverting the polarity of the image signal. It is characterized in that it further comprises a generating circuit for generating a reference signal.

【００１８】請求項４記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１、２または３記載
の液晶表示装置において、画素駆動回路は、画像信号が
変化したときに、画素の電位が略安定するまでは画素に
対する出力抵抗を小さくする一方、画素の電位が略安定
したときに、次に画像信号が変化するまでは画素に対す
る出力抵抗を大きくすると共に、画素駆動回路本体の一
部若しくは全部の動作を休止するものであることを特徴
としている。In order to solve the above-mentioned problems, the liquid crystal display device according to a fourth aspect of the present invention is the liquid crystal display device according to the first, second or third aspect, in which the pixel drive circuit is configured to change when the image signal changes. , The output resistance to the pixel is decreased until the potential of the pixel is substantially stable, and when the potential of the pixel is substantially stable, the output resistance to the pixel is increased and the pixel drive circuit is increased until the image signal changes next. It is characterized by suspending the operation of part or all of the main body.

【００１９】請求項５記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１、２、３または４
記載の液晶表示装置において、当該フィールドの画像信
号と、１フィールド期間前の画像信号とが同一であるか
否かを判定する判定手段と、上記判定手段により、両画
像信号が同一でないと判定されたときに、当該フィール
ドの画像信号を各画素に供給する画素駆動手段とをさら
に備えていることを特徴としている。In order to solve the above-mentioned problems, a liquid crystal display device according to a fifth aspect of the present invention solves the above-mentioned problems.
In the liquid crystal display device described above, the determining unit that determines whether or not the image signal of the field and the image signal of one field period before are the same, and the determining unit determines that the image signals are not the same. Further, it is characterized by further comprising pixel driving means for supplying the image signal of the field to each pixel.

【００２０】[0020]

【作用】請求項１記載の構成によれば、画像信号を画素
に供給する画素駆動回路は、走査信号によって走査され
たときに、画像表示に関する情報であるデータ信号を取
り込み、上記データ信号に基づいて画素に供給する画像
信号の実効電圧を設定する。このため、液晶表示画面の
階調表示が可能となる。According to the structure of the first aspect, the pixel drive circuit for supplying the image signal to the pixel takes in the data signal which is information relating to the image display when scanned by the scanning signal, and based on the data signal. The effective voltage of the image signal supplied to the pixel. Therefore, gradation display on the liquid crystal display screen becomes possible.

【００２１】また、液晶表示素子の画像の明暗に関する
情報を上記データ信号とすればよいので、データ信号の
ダイナミックレンジを従来のほぼ半分程度にすることが
できる。このため、データ信号の供給源の電源電圧を小
さくすることができると共に、データ信号の信号線に流
すべき電流を小さくすることができる。Further, since the information regarding the brightness of the image of the liquid crystal display element may be used as the data signal, the dynamic range of the data signal can be reduced to about half of the conventional range. Therefore, the power supply voltage of the data signal supply source can be reduced, and the current to be passed through the signal line of the data signal can be reduced.

【００２２】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、液晶表示素子の液晶の誘電率
が変化しても、上記実効電圧をほぼ一定に保つことがで
きる。このため、各画素の光学的応答時間が短くなる。Further, since the effective voltage of the image signal is set based on the data signal, the effective voltage can be kept substantially constant even if the dielectric constant of the liquid crystal of the liquid crystal display element changes. Therefore, the optical response time of each pixel is shortened.

【００２３】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。As a result, it is possible to provide a liquid crystal display device having a simple structure, low power consumption, gray scale display, and short optical response time.

【００２４】請求項２記載の構成によれば、画素駆動回
路は、走査信号によって走査されたときにデータ信号を
取り込むと共に、次に走査されるまで上記データ信号を
保持する保持回路と、上記データ信号に基づいて画像信
号の実効電圧を設定する設定回路と、所定の時間間隔で
画像信号の極性を反転させる反転回路とを備えている。
このため、画素に供給される画像信号が交流化されるの
で、液晶表示画面の階調表示が可能となる。According to another aspect of the present invention, the pixel drive circuit takes in the data signal when scanned by the scanning signal and holds the data signal until the next scanning, and the data driving circuit. A setting circuit that sets the effective voltage of the image signal based on the signal and an inverting circuit that inverts the polarity of the image signal at predetermined time intervals are provided.
For this reason, the image signal supplied to the pixel is converted into an alternating current, so that gradation display of the liquid crystal display screen becomes possible.

【００２５】また、画像信号が交流化されるので、画素
駆動回路には、データ信号の絶対値のみを入力すればよ
いこととなる。従って、データ信号のダイナミックレン
ジを従来のほぼ半分程度にすることができる。このた
め、データ信号の供給源の電源電圧を小さくすることが
できると共に、データ信号の信号線に流すべき電流を小
さくすることができる。Further, since the image signal is converted into an alternating current, only the absolute value of the data signal needs to be input to the pixel drive circuit. Therefore, the dynamic range of the data signal can be reduced to about half of the conventional range. Therefore, the power supply voltage of the data signal supply source can be reduced, and the current to be passed through the signal line of the data signal can be reduced.

【００２６】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、液晶表示素子の液晶の誘電率
が変化しても、上記実効電圧をほぼ一定に保つことがで
きる。このため、各画素の光学的応答時間が短くなる。Further, since the effective voltage of the image signal is set based on the data signal, the effective voltage can be kept substantially constant even if the dielectric constant of the liquid crystal of the liquid crystal display element changes. Therefore, the optical response time of each pixel is shortened.

【００２７】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。As a result, it is possible to provide a liquid crystal display device having a simple structure, low power consumption, gray scale display, and short optical response time.

【００２８】請求項３記載の構成によれば、画素駆動回
路は、画像信号の極性を反転させるための基準となる基
準信号を発生する発生回路をさらに備えている。このた
め、各液晶表示素子に基準信号を供給する必要が無くな
るので、液晶表示装置の構成をより一層簡単化すること
ができる。According to the third aspect of the invention, the pixel drive circuit further includes a generation circuit that generates a reference signal that serves as a reference for inverting the polarity of the image signal. Therefore, it is not necessary to supply the reference signal to each liquid crystal display element, so that the configuration of the liquid crystal display device can be further simplified.

【００２９】請求項４記載の構成によれば、画素駆動回
路は、画像信号が変化したときに、画素の電位が略安定
するまでは画素に対する出力抵抗を小さくする一方、画
素の電位が略安定したときに、次に画像信号が変化する
までは画素に対する出力抵抗を大きくすると共に、画素
駆動回路本体の一部若しくは全部の動作を休止する。According to the structure described in claim 4, when the image signal changes, the pixel drive circuit reduces the output resistance to the pixel until the potential of the pixel is substantially stable, while the potential of the pixel is substantially stable. Then, the output resistance to the pixel is increased and the operation of part or all of the pixel drive circuit main body is stopped until the image signal changes next time.

【００３０】これにより、画素駆動回路の消費電流を低
減することができるので、液晶表示装置の消費電力をよ
り一層低減することが可能となる。As a result, the current consumption of the pixel drive circuit can be reduced, so that the power consumption of the liquid crystal display device can be further reduced.

【００３１】請求項５記載の構成によれば、当該フィー
ルドの画像信号と、１フィールド期間前の画像信号とが
同一であるか否かを判定する判定手段と、上記判定手段
により、両画像信号が同一でないと判定されたときに、
当該フィールドの画像信号を各画素に供給する画素駆動
手段とをさらに備えている。According to the structure of claim 5, both the image signals are judged by the judging means for judging whether or not the image signal of the field is the same as the image signal of one field period before. When it is determined that the two are not the same,
It further comprises pixel driving means for supplying the image signal of the field to each pixel.

【００３２】このため、各画素には、データ信号の内容
が変更されたときにのみ、データ信号が新たに供給され
ることとなる。従って、各画素にデータ信号を供給する
回数を減少させることができるので、液晶表示装置の消
費電力をより一層低減することが可能となる。Therefore, the data signal is newly supplied to each pixel only when the content of the data signal is changed. Therefore, the number of times the data signal is supplied to each pixel can be reduced, and the power consumption of the liquid crystal display device can be further reduced.

【００３３】[0033]

【実施例】【Example】

〔実施例１〕本発明の一実施例について図１ないし図４
に基づいて説明すれば、以下の通りである。尚、以下の
説明においては、液晶表示装置としてマトリックス型液
晶表示装置を例に挙げることとする。[Embodiment 1] One embodiment of the present invention is shown in FIGS.
The explanation is based on the following. In the following description, a matrix type liquid crystal display device will be taken as an example of the liquid crystal display device.

【００３４】本実施例にかかるマトリックス型液晶表示
装置（以下、単に液晶表示装置と称する）は、画素を有
する多数の液晶表示素子を備えており、各液晶表示素子
は、液晶基板上にマトリックス状に配列されている。図
２に示すように、上記の各液晶表示素子（以下、単に素
子と称する）１は、画素としての画素容量２、および、
画素駆動回路３からなっている。上記の画素容量２は、
画素電極４と、画素電極４に対向して設けられた対向電
極５と、これら両電極４・５間に設けられた液晶層６と
からなっている。上記の画素駆動回路３は、データ保持
部（保持回路）７、階調信号制御部（設定回路）８、お
よび、極性制御部（反転回路）９にて構成されている。The matrix type liquid crystal display device according to this embodiment (hereinafter, simply referred to as a liquid crystal display device) includes a large number of liquid crystal display elements having pixels, and each liquid crystal display element is formed in a matrix on a liquid crystal substrate. Are arranged in. As shown in FIG. 2, each liquid crystal display element (hereinafter, simply referred to as “element”) 1 has a pixel capacitance 2 as a pixel, and
The pixel drive circuit 3 is included. The pixel capacitance 2 above is
It comprises a pixel electrode 4, a counter electrode 5 provided so as to face the pixel electrode 4, and a liquid crystal layer 6 provided between the electrodes 4 and 5. The pixel drive circuit 3 includes a data holding unit (holding circuit) 7, a gradation signal control unit (setting circuit) 8, and a polarity control unit (inverting circuit) 9.

【００３５】上記画素容量２の画素電極４は、画素駆動
回路３の階調信号制御部８に接続されている。対向電極
５は、図示しない共通信号線に接続されており、例えば
接地されている。尚、液晶層６を形成する液晶の組成等
は、特に限定されるものではない。The pixel electrode 4 of the pixel capacitor 2 is connected to the gradation signal control section 8 of the pixel drive circuit 3. The counter electrode 5 is connected to a common signal line (not shown) and is grounded, for example. The composition of the liquid crystal forming the liquid crystal layer 6 is not particularly limited.

【００３６】上記のデータ保持部７は、階調信号制御部
８に接続されると共に、データ信号線８２ａおよび走査
信号線８３ａを介して、データ信号線駆動回路および走
査信号線駆動回路（何れも図示せず）に接続されてい
る。データ信号線駆動回路は、データ信号線８２ａを介
して各素子１に画像表示に関する情報であるデータ信号
を供給する。走査信号線駆動回路は、走査信号線８３ａ
を介して各素子１に印加する電圧を変化させることによ
り、上記の素子１に走査信号を供給する。そして、デー
タ保持部７は、走査信号線駆動回路から入力される走査
信号によって走査されたときに、データ信号線駆動回路
から入力されたデータ信号を保持する。The data holding unit 7 is connected to the gradation signal control unit 8 and also via a data signal line 82a and a scanning signal line 83a, a data signal line driving circuit and a scanning signal line driving circuit (both of which are provided). (Not shown). The data signal line drive circuit supplies a data signal, which is information related to image display, to each element 1 via the data signal line 82a. The scanning signal line drive circuit includes the scanning signal line 83a.
By changing the voltage applied to each element 1 via, a scanning signal is supplied to the element 1. The data holding unit 7 holds the data signal input from the data signal line drive circuit when scanned by the scan signal input from the scan signal line drive circuit.

【００３７】上記の極性制御部９は、階調信号制御部８
に接続されると共に、極性制御信号線８６ａを介して図
示しない極性制御回路に接続されている。極性制御部９
は、極性制御信号線８６ａを介して極性制御回路から入
力される信号に基づいて所定の時間間隔で極性を反転さ
せた基準信号を、階調信号制御部８に出力する。The polarity controller 9 is the gradation signal controller 8
And a polarity control circuit (not shown) via a polarity control signal line 86a. Polarity control unit 9
Outputs a reference signal whose polarity is inverted at a predetermined time interval based on a signal input from the polarity control circuit via the polarity control signal line 86a to the gradation signal controller 8.

【００３８】上記の階調信号制御部８は、データ保持部
７、極性制御部９、および、画素容量２の画素電極４に
接続されている。そして、階調信号制御部８は、データ
保持部７に保持されたデータ信号に基づいて、極性制御
部９から入力される基準信号の実効電圧を制御して画素
容量２に印加する。これにより、画素容量２は交流駆動
される。The gradation signal control section 8 is connected to the data holding section 7, the polarity control section 9 and the pixel electrode 4 of the pixel capacitor 2. Then, the gradation signal control unit 8 controls the effective voltage of the reference signal input from the polarity control unit 9 based on the data signal held in the data holding unit 7, and applies it to the pixel capacitor 2. As a result, the pixel capacitor 2 is AC driven.

【００３９】上記の画素駆動回路３について、図１に示
す回路図を参照しながら、以下に詳述する。図１に示す
ように、画素駆動回路３のデータ保持部７は、例えば電
界効果トランジスタ（field effect transistor ：ＦＥ
Ｔ）からなる画素トランジスタ１１と、コンデンサ１２
とからなっている。画素トランジスタ１１のドレインは
データ信号線８２ａに接続され、ゲートは走査信号線８
３ａに接続され、ソースはコンデンサ１２、および、後
述の逆極性電圧設定トランジスタ１３および振幅制御ト
ランジスタ１５のゲートに接続されている。コンデンサ
１２は画素トランジスタ１１のソースおよび−側電源線
８８ｂ間に配されている。The pixel drive circuit 3 will be described in detail below with reference to the circuit diagram shown in FIG. As shown in FIG. 1, the data holding unit 7 of the pixel driving circuit 3 is, for example, a field effect transistor (FE).
T) composed of a pixel transistor 11 and a capacitor 12
It consists of The drain of the pixel transistor 11 is connected to the data signal line 82a, and the gate thereof is the scanning signal line 8a.
3a, the source of which is connected to the capacitor 12 and the gates of the reverse polarity voltage setting transistor 13 and the amplitude control transistor 15 which will be described later. The capacitor 12 is arranged between the source of the pixel transistor 11 and the-side power supply line 88b.

【００４０】上記の画素トランジスタ１１は、走査信号
線８３ａを介して走査信号線駆動回路から入力される走
査信号が立ち上がったときにＯＮ状態となり、データ信
号線８２ａを介してデータ信号線駆動回路から入力され
る正極性のアナログデータ信号をコンデンサ１２に印加
する。また、画素トランジスタ１１は、上記の走査信号
が立ち下がったときにＯＦＦ状態となる。上記のコンデ
ンサ１２は、画素トランジスタ１１がＯＮ状態となった
ときに画素トランジスタ１１から入力されたデータ信号
を、画素トランジスタ１１が再びＯＮ状態となるまで保
持する。The pixel transistor 11 is turned on when a scanning signal input from the scanning signal line driving circuit via the scanning signal line 83a rises, and is turned on from the data signal line driving circuit via the data signal line 82a. The input positive polarity analog data signal is applied to the capacitor 12. Further, the pixel transistor 11 is turned off when the scanning signal falls. The capacitor 12 holds the data signal input from the pixel transistor 11 when the pixel transistor 11 is turned on until the pixel transistor 11 is turned on again.

【００４１】尚、液晶基板上の各素子１の画素トランジ
スタ１１は、１水平走査期間毎に走査信号線駆動回路か
ら入力される走査信号によって順次走査され、上述した
動作を繰り返す。これにより、１垂直走査期間で全ての
素子１…のコンデンサ１２にデータ信号が保持される。The pixel transistor 11 of each element 1 on the liquid crystal substrate is sequentially scanned by the scanning signal input from the scanning signal line drive circuit for each horizontal scanning period, and the above-described operation is repeated. As a result, the data signals are held in the capacitors 12 of all the elements 1 ... In one vertical scanning period.

【００４２】画素駆動回路３の階調信号制御部８は、デ
ータ保持部７に保持されたデータ信号と逆極性の電圧を
設定する逆極性電圧設定トランジスタ１３・１４と、画
素電極４に印加される画像信号の出力電圧を制御する振
幅制御トランジスタ１５・１６とからなっている。逆極
性電圧設定トランジスタ１３のドレインは＋側電源線８
８ａに接続され、ゲートは画素トランジスタ１１のソー
スおよびコンデンサ１２に接続され、ソースは振幅制御
トランジスタ１６のゲートに接続されている。The gradation signal control unit 8 of the pixel drive circuit 3 is applied to the pixel electrode 4 and the reverse polarity voltage setting transistors 13 and 14 for setting the voltage of the reverse polarity to the data signal held in the data holding unit 7. And amplitude control transistors 15 and 16 for controlling the output voltage of the image signal. The drain of the reverse polarity voltage setting transistor 13 is the + side power supply line 8
8a, the gate is connected to the source of the pixel transistor 11 and the capacitor 12, and the source is connected to the gate of the amplitude control transistor 16.

【００４３】逆極性電圧設定トランジスタ１４のドレイ
ンは−側電源線８８ｂに接続され、ゲートおよびソース
は振幅制御トランジスタ１６のゲートに接続されてい
る。振幅制御トランジスタ１５のドレインは後述の極性
制御トランジスタ１７のソースに接続され、ゲートは画
素トランジスタ１１のソースおよびコンデンサ１２に接
続され、ソースは画素容量２の画素電極４に接続されて
いる。振幅制御トランジスタ１６のドレインは後述の極
性制御トランジスタ１８のソースに接続され、ゲートは
逆極性電圧設定トランジスタ１３のソース、および、逆
極性電圧設定トランジスタ１４のゲートおよびソースに
接続され、ソースは画素容量２の画素電極４に接続され
ている。The drain of the reverse polarity voltage setting transistor 14 is connected to the-side power supply line 88b, and the gate and source thereof are connected to the gate of the amplitude control transistor 16. The drain of the amplitude control transistor 15 is connected to the source of a polarity control transistor 17 described later, the gate is connected to the source of the pixel transistor 11 and the capacitor 12, and the source is connected to the pixel electrode 4 of the pixel capacitance 2. The drain of the amplitude control transistor 16 is connected to the source of a polarity control transistor 18 described later, the gate is connected to the source of the reverse polarity voltage setting transistor 13, and the gate and source of the reverse polarity voltage setting transistor 14, and the source is the pixel capacitance. It is connected to two pixel electrodes 4.

【００４４】上記の逆極性電圧設定トランジスタ１３
は、ゲート・ソース間の電圧の２乗に比例する電流がド
レイン・ソース間に流れる。上記の逆極性電圧設定トラ
ンジスタ１４は、ドレイン・ソース間の抵抗値がここを
流れる電流の平方根に反比例する非線形の抵抗素子とし
て動作する。即ち、逆極性電圧設定トランジスタ１３の
ゲート・ソース間の電圧と、逆極性電圧設定トランジス
タ１４のドレイン・ソース間の電圧との間には、比例関
係が成立している。これにより、コンデンサ１２に保持
されているデータ信号に対応した負極性の電圧が振幅制
御トランジスタ１６のゲートに入力される。The reverse polarity voltage setting transistor 13 described above.
, A current proportional to the square of the voltage between the gate and the source flows between the drain and the source. The reverse polarity voltage setting transistor 14 operates as a non-linear resistance element in which the resistance value between the drain and the source is inversely proportional to the square root of the current flowing therethrough. That is, a proportional relationship is established between the gate-source voltage of the reverse polarity voltage setting transistor 13 and the drain-source voltage of the reverse polarity voltage setting transistor 14. As a result, a negative voltage corresponding to the data signal held in the capacitor 12 is input to the gate of the amplitude control transistor 16.

【００４５】画素駆動回路３の極性制御部９は、画素電
極４に印加される画像信号の極性を反転する極性制御ト
ランジスタ１７・１８からなっている。極性制御トラン
ジスタ１７のドレインは＋側電源線８８ａに接続され、
ゲートは極性制御信号線８６ａに接続され、ソースは振
幅制御トランジスタ１５のドレインに接続されている。
極性制御トランジスタ１８のドレインは−側電源線８８
ｂに接続され、ゲートは極性制御信号線８６ａに接続さ
れ、ソースは振幅制御トランジスタ１６のドレインに接
続されている。The polarity control section 9 of the pixel drive circuit 3 is composed of polarity control transistors 17 and 18 which invert the polarity of the image signal applied to the pixel electrode 4. The drain of the polarity control transistor 17 is connected to the + side power supply line 88a,
The gate is connected to the polarity control signal line 86a, and the source is connected to the drain of the amplitude control transistor 15.
The drain of the polarity control transistor 18 is the negative power supply line 88.
b, the gate is connected to the polarity control signal line 86 a, and the source is connected to the drain of the amplitude control transistor 16.

【００４６】上記の極性制御トランジスタ１７・１８
は、常に、一方がＯＮ状態のときには、他方がＯＦＦ状
態となる。そして、これら極性制御トランジスタ１７・
１８のＯＮ／ＯＦＦ状態は、極性制御信号線８６ａを介
して図示しない極性制御回路から入力される基準信号に
よって切り換わる。これにより、階調信号制御部８から
画素電極４に印加される画像信号の極性は、上記の基準
信号によって一定の周期で切り換えられる。The above polarity control transistors 17 and 18
Always means that when one is in the ON state, the other is in the OFF state. Then, these polarity control transistors 17
The ON / OFF state of 18 is switched by a reference signal input from a polarity control circuit (not shown) via the polarity control signal line 86a. As a result, the polarity of the image signal applied from the gradation signal control unit 8 to the pixel electrode 4 is switched at a constant cycle by the reference signal.

【００４７】上記の画素駆動回路３が画素電極４に画像
信号（電圧）を印加する動作について説明する。例え
ば、振幅制御トランジスタ１５のゲート・ソース間の電
圧ＶGSがＶGS＜ＶONN のときに振幅制御トランジスタ１
５のドレイン・ソース間が非導通状態となるとする。す
ると、極性制御トランジスタ１７がＯＮ状態のときに
は、＋側電源線８８ａから極性制御トランジスタ１７お
よび振幅制御トランジスタ１５を通じて正極性の電圧が
画素電極４に印加され、画素電極４は充電される。An operation in which the pixel drive circuit 3 applies an image signal (voltage) to the pixel electrode 4 will be described. For example, when the gate-source voltage V GS of the amplitude control transistor 15 is V GS <V ONN , the amplitude control transistor 1
It is assumed that the drain-source of No. 5 is in non-conduction state. Then, when the polarity control transistor 17 is in the ON state, a positive voltage is applied to the pixel electrode 4 from the + side power supply line 88a through the polarity control transistor 17 and the amplitude control transistor 15, and the pixel electrode 4 is charged.

【００４８】そして、振幅制御トランジスタ１５のゲー
トに接続された信号線Ａの電圧をＶA 、画素電極４の電
圧をＶPIC とすると、ＶPIC ＝ＶA −ＶONN となったと
きに振幅制御トランジスタ１５がＯＦＦ状態となり、画
素電極４の充電が終了する。When the voltage of the signal line A connected to the gate of the amplitude control transistor 15 is V A and the voltage of the pixel electrode 4 is V PIC , the amplitude control is performed when V PIC = V A -V ONN. The transistor 15 is turned off, and the charging of the pixel electrode 4 is completed.

【００４９】一方、例えば、振幅制御トランジスタ１６
のゲート・ソース間の電圧ＶGSがＶGS＞ＶONP のときに
振幅制御トランジスタ１６のドレイン・ソース間が非導
通状態となるとする。すると、極性制御トランジスタ１
８がＯＮ状態のときには、−側電源線８８ｂから極性制
御トランジスタ１８および振幅制御トランジスタ１６を
通じて負極性の電圧が画素電極４に印加され、画素電極
４は充電される。そして、振幅制御トランジスタ１６の
ゲートに接続された信号線Ｂの電圧をＶB とすると、Ｖ
PIC ＝ＶB ＋ＶONP となったときに振幅制御トランジス
タ１６がＯＦＦ状態となり、画素電極４の充電が終了す
る。On the other hand, for example, the amplitude control transistor 16
When the voltage V GS between the gate and the source of the above is V GS > V ONP , it is assumed that the drain and the source of the amplitude control transistor 16 become non-conductive. Then, the polarity control transistor 1
When 8 is in the ON state, a negative voltage is applied to the pixel electrode 4 from the minus power supply line 88b through the polarity control transistor 18 and the amplitude control transistor 16, and the pixel electrode 4 is charged. When the voltage of the signal line B connected to the gate of the amplitude control transistor 16 is V B , V
When PIC = V B + V ONP , the amplitude control transistor 16 is turned off, and the charging of the pixel electrode 4 is completed.

【００５０】このように、振幅制御トランジスタ１５・
１６の出力電圧、即ち、画素電極４に印加される電圧
は、コンデンサ１２に保持されているデータ信号と、逆
極性電圧設定トランジスタ１３・１４の出力電圧とによ
って制御される。Thus, the amplitude control transistor 15
The output voltage of 16, that is, the voltage applied to the pixel electrode 4, is controlled by the data signal held in the capacitor 12 and the output voltage of the reverse polarity voltage setting transistors 13 and 14.

【００５１】上記のデータ信号線８２ａ、走査信号線８
３ａ、信号線Ａ、信号線Ｂ、および極性制御信号線８６
ａに印加される各種信号（電圧）、および、画素電極４
に印加される画像信号（電圧）のタイミングチャートを
図３に示す。尚、説明を簡単化するために、図３に示す
タイミングチャートは、対向電極５の電位を基準（GND
レベル）とし、各信号の電位を対向電極５の電位に対す
る相対電位で示している。The above data signal line 82a and scanning signal line 8
3a, signal line A, signal line B, and polarity control signal line 86
Various signals (voltage) applied to a and the pixel electrode 4
FIG. 3 shows a timing chart of the image signal (voltage) applied to the. In order to simplify the description, the timing chart shown in FIG. 3 is based on the potential of the counter electrode 5 (GND
Level), and the potential of each signal is shown as a relative potential with respect to the potential of the counter electrode 5.

【００５２】図３から明らかなように、画素容量２の画
素電極４には、コンデンサ１２に保持されているデータ
信号に基づいて振幅が設定された交流信号である画像信
号が印加され続ける。このため、素子１のコンデンサ１
２は、図示しない液晶表示パネルに表示される映像画面
（即ち、画像信号）を変化させない場合には、データ信
号を新たに保持する必要が無い。つまり、素子１のコン
デンサ１２は、画像信号を変化させる場合にのみ、新た
なデータ信号を保持すればよい。As is apparent from FIG. 3, the image signal, which is an AC signal whose amplitude is set based on the data signal held in the capacitor 12, is continuously applied to the pixel electrode 4 of the pixel capacitor 2. Therefore, the capacitor 1 of the element 1
No. 2 does not need to newly hold a data signal when the video screen (that is, the image signal) displayed on the liquid crystal display panel (not shown) is not changed. That is, the capacitor 12 of the element 1 may hold a new data signal only when changing the image signal.

【００５３】以上のように、本実施例にかかる液晶表示
装置は、各素子１に、一定の周期で極性が切り換わる画
像信号を画素容量２に供給する画素駆動回路３を有して
いる。上記の画素駆動回路３は、走査信号によって走査
されたときに、画像表示に関する情報であるデータ信号
を取り込むと共に、次に走査されるまで上記データ信号
を保持するデータ保持部７と、上記データ信号に基づい
て画素容量２に供給する画像信号の実効電圧を設定する
階調信号制御部８と、所定の時間間隔で画像信号の極性
を反転させる極性制御部９とを備えている。As described above, in the liquid crystal display device according to the present embodiment, each element 1 has the pixel drive circuit 3 which supplies the pixel capacitor 2 with the image signal whose polarity is switched at a constant cycle. The pixel drive circuit 3 takes in a data signal which is information relating to image display when scanned by the scanning signal, and holds the data signal until the next scanning, and the data signal. The gradation signal controller 8 that sets the effective voltage of the image signal supplied to the pixel capacitor 2 based on the above, and the polarity controller 9 that inverts the polarity of the image signal at a predetermined time interval.

【００５４】つまり、本実施例にかかる液晶表示装置
は、各素子１毎に、画素駆動回路３により画素容量２に
交流の画像信号を印加する。そして、画像信号の実効電
圧は、画素駆動回路３が走査信号によって走査されたと
きに取り込まれたデータ信号により設定される。このた
め、画素容量２に供給される画像信号が交流化されるの
で、液晶表示画面の階調表示が可能となる。In other words, in the liquid crystal display device according to this embodiment, the pixel drive circuit 3 applies an AC image signal to the pixel capacitor 2 for each element 1. The effective voltage of the image signal is set by the data signal captured when the pixel drive circuit 3 is scanned by the scanning signal. For this reason, the image signal supplied to the pixel capacitor 2 is converted into an alternating current, so that gradation display on the liquid crystal display screen becomes possible.

【００５５】また、画像信号が交流化されるので、画素
駆動回路３には、データ信号の絶対値のみを入力すれば
よいこととなる。即ち、素子１の画像の明暗に関する情
報を上記データ信号とすればよいので、データ信号のダ
イナミックレンジを従来のほぼ半分程度にすることがで
きる。このため、データ信号を供給するデータ信号線駆
動回路（供給源）の電源電圧を小さくすることができる
と共に、データ信号の信号線に流すべき電流を小さくす
ることができる。Further, since the image signal is converted into an alternating current, only the absolute value of the data signal needs to be input to the pixel drive circuit 3. That is, since the information regarding the brightness of the image of the element 1 may be used as the data signal, the dynamic range of the data signal can be reduced to about half of the conventional range. Therefore, the power supply voltage of the data signal line drive circuit (supply source) that supplies the data signal can be reduced, and the current to be passed through the signal line of the data signal can be reduced.

【００５６】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、画素容量２の液晶層６の誘電
率が変化しても、上記実効電圧をほぼ一定に保つことが
できる。このため、各素子１の光学的応答時間が短くな
る。Furthermore, since the effective voltage of the image signal is set based on the data signal, the effective voltage can be kept substantially constant even if the dielectric constant of the liquid crystal layer 6 of the pixel capacitor 2 changes. Therefore, the optical response time of each element 1 is shortened.

【００５７】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。As a result, it is possible to provide a liquid crystal display device having a simple structure, low power consumption, gray scale display, and short optical response time.

【００５８】尚、図示しない液晶基板上への画素駆動回
路３等の構築は、例えば、ガラス基板上にアモルファス
シリコン（ａ−Ｓｉ）膜を形成し、このアモルファスシ
リコン膜によりトランジスタ（ＴＦＴ）等を形成するこ
とにより、容易に行うことができる。また、画素駆動回
路３等の構築を、上記トランジスタよりもキャリヤ移動
度が10倍以上大きいトランジスタを形成することにより
行ってもよい。即ち、画素駆動回路３等の構築を、ガラ
ス基板やプラスチック基板等の絶縁性基板上にポリシリ
コン膜、或いは単結晶シリコン膜を形成し、これらシリ
コン膜によりトランジスタ等を形成することにより行っ
てもよく、さらに、単結晶シリコン基板等の半導体基板
上にトランジスタ等を形成することにより行ってもよ
い。For the construction of the pixel drive circuit 3 and the like on a liquid crystal substrate (not shown), for example, an amorphous silicon (a-Si) film is formed on a glass substrate, and a transistor (TFT) or the like is formed by this amorphous silicon film. By forming, it can be easily performed. Further, the pixel drive circuit 3 and the like may be constructed by forming a transistor having carrier mobility 10 times or more higher than that of the above transistor. That is, the pixel drive circuit 3 and the like may be constructed by forming a polysilicon film or a single crystal silicon film on an insulating substrate such as a glass substrate or a plastic substrate, and forming a transistor or the like with these silicon films. Alternatively, it may be performed by forming a transistor or the like on a semiconductor substrate such as a single crystal silicon substrate.

【００５９】また、画素駆動回路３を構成する各部７〜
９の構成および互いの接続は、上記例示の構成および接
続に限定されるものではない。例えば、上記の極性制御
部９は、上述した基準信号を発生する発生回路を内蔵し
ている構成となっていてもよい。この場合には、図４
（ａ）に示すように、上述した極性制御信号線８６ａお
よび極性制御回路は不要となる。また、例えば、同図
（ｂ）に示すように、画素容量２の画素電極４は、階調
信号制御部８に接続される代わりに、極性制御部９に接
続される構成となっていてもよい。この場合には、階調
信号制御部８は、データ保持部７に保持されたデータ信
号に基づいて、画素容量２に印加する画像信号の実効電
圧を制御する信号を極性制御部９に入力する。極性制御
部９は、極性制御信号線８６ａより入力される信号に基
づいて、階調信号制御部８より入力される画像信号の極
性を制御し、該画像信号を画素容量２に印加する。さら
に、同図（ｂ）に示した極性制御部９は、基準信号を発
生する発生回路を内蔵している構成となっていてもよ
い。この場合には、同図（ｃ）に示すように、極性制御
信号線８６ａおよび極性制御回路は不要となる。尚、上
記の図４（ａ）に示した画素駆動回路３の構成について
は、後段の実施例３にて詳述する。Further, the respective parts 7 to 7 constituting the pixel drive circuit 3 to
The configurations of 9 and the connections with each other are not limited to the configurations and connections illustrated above. For example, the polarity control unit 9 may be configured to include the generation circuit that generates the reference signal described above. In this case,
As shown in (a), the polarity control signal line 86a and the polarity control circuit described above are unnecessary. Further, for example, as shown in FIG. 2B, the pixel electrode 4 of the pixel capacitor 2 may be connected to the polarity control unit 9 instead of being connected to the gradation signal control unit 8. Good. In this case, the gradation signal control unit 8 inputs to the polarity control unit 9 a signal for controlling the effective voltage of the image signal applied to the pixel capacitor 2 based on the data signal held in the data holding unit 7. . The polarity control unit 9 controls the polarity of the image signal input from the gradation signal control unit 8 based on the signal input from the polarity control signal line 86 a, and applies the image signal to the pixel capacitor 2. Further, the polarity control unit 9 shown in FIG. 9B may have a configuration in which a generation circuit that generates a reference signal is built in. In this case, the polarity control signal line 86a and the polarity control circuit are unnecessary as shown in FIG. The configuration of the pixel drive circuit 3 shown in FIG. 4A will be described in detail in the third embodiment at the subsequent stage.

【００６０】〔実施例２〕本発明の他の実施例について
図５および図６に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例１の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。[Embodiment 2] Another embodiment of the present invention will be described below with reference to FIGS. 5 and 6. For the sake of convenience of description, configurations having the same functions as the configurations shown in the drawings of the first embodiment will be designated by the same reference numerals, and the description thereof will be omitted.

【００６１】本実施例にかかる液晶表示装置は、図５に
示すように、消費電力制御信号線８９ａを備えると共
に、画素駆動回路３内部に、電流制御トランジスタ２１
および出力制御トランジスタ２２をさらに備えた構成と
なっている。As shown in FIG. 5, the liquid crystal display device according to the present embodiment is provided with a power consumption control signal line 89a, and the current control transistor 21 is provided inside the pixel drive circuit 3.
The output control transistor 22 is further provided.

【００６２】上記の電流制御トランジスタ２１は、逆極
性電圧設定トランジスタ１４のドレインおよび−側電源
線８８ｂ間に配されており、階調信号制御部８に流れる
電流を制御する。電流制御トランジスタ２１のドレイン
は−側電源線８８ｂに接続され、ゲートは消費電力制御
信号線８９ａに接続され、ソースは逆極性電圧設定トラ
ンジスタ１４のドレインに接続されている。上記の出力
制御トランジスタ２２は、振幅制御トランジスタ１５・
１６のソースおよび画素電極４間に配されており、階調
信号制御部８から出力される画像信号を制御する。出力
制御トランジスタ２２のドレインは振幅制御トランジス
タ１５・１６のソースに接続され、ゲートは消費電力制
御信号線８９ａに接続され、ソースは画素電極４に接続
されている。The current control transistor 21 is arranged between the drain of the reverse polarity voltage setting transistor 14 and the-side power supply line 88b, and controls the current flowing through the gradation signal control section 8. The drain of the current control transistor 21 is connected to the minus power supply line 88b, the gate is connected to the power consumption control signal line 89a, and the source is connected to the drain of the reverse polarity voltage setting transistor 14. The output control transistor 22 is the amplitude control transistor 15
It is arranged between 16 sources and the pixel electrode 4, and controls the image signal output from the gradation signal control unit 8. The drain of the output control transistor 22 is connected to the sources of the amplitude control transistors 15 and 16, the gate is connected to the power consumption control signal line 89a, and the source is connected to the pixel electrode 4.

【００６３】電流制御トランジスタ２１のゲートおよび
出力制御トランジスタ２２のゲートは、消費電力制御信
号線８９ａを介して図示しない消費電力制御回路に接続
されている。上記の消費電力制御回路は、画素駆動回路
３の消費電力を制御する制御信号を電流制御トランジス
タ２１および出力制御トランジスタ２２に供給する。The gate of the current control transistor 21 and the gate of the output control transistor 22 are connected to a power consumption control circuit (not shown) via the power consumption control signal line 89a. The power consumption control circuit supplies a control signal for controlling the power consumption of the pixel drive circuit 3 to the current control transistor 21 and the output control transistor 22.

【００６４】上記の電流制御トランジスタ２１および出
力制御トランジスタ２２は、常に、同時にＯＮ状態、若
しくはＯＦＦ状態とされる。電流制御トランジスタ２１
は、消費電力制御信号線８９ａを介して消費電力制御回
路から入力される制御信号が立ち上がったときにＯＮ状
態となり、逆極性電圧設定トランジスタ１４、即ち、階
調信号制御部８に電流を供給する。また、電流制御トラ
ンジスタ２１は、上記の制御信号が立ち下がったときに
ＯＦＦ状態となり、階調信号制御部８への電流の供給を
遮断する。The current control transistor 21 and the output control transistor 22 are always turned on or off at the same time. Current control transistor 21
Turns on when a control signal input from the power consumption control circuit via the power consumption control signal line 89a rises, and supplies a current to the reverse polarity voltage setting transistor 14, that is, the gradation signal control unit 8. . Further, the current control transistor 21 is turned off when the control signal falls, and cuts off the supply of current to the gradation signal control unit 8.

【００６５】出力制御トランジスタ２２は、上記の制御
信号が立ち上がったときにＯＮ状態となり、階調信号制
御部８から入力される画像信号を画素電極４に印加す
る。また、出力制御トランジスタ２２は、上記の制御信
号が立ち下がったときにＯＦＦ状態となり、階調信号制
御部８から入力される画像信号の画素電極４への印加を
遮断する。このため、画素電極４は、出力制御トランジ
スタ２２がＯＮ状態となったときに出力制御トランジス
タ２２から入力された画像信号を、出力制御トランジス
タ２２が再びＯＮ状態となるまで保持する。その他の構
成は、前記の実施例１の液晶表示装置と同一である。The output control transistor 22 is turned on when the above control signal rises, and applies the image signal input from the gradation signal controller 8 to the pixel electrode 4. Further, the output control transistor 22 is turned off when the above control signal falls, and cuts off the application of the image signal input from the gradation signal control unit 8 to the pixel electrode 4. Therefore, the pixel electrode 4 holds the image signal input from the output control transistor 22 when the output control transistor 22 is turned on until the output control transistor 22 is turned on again. The other structure is the same as that of the liquid crystal display device of the first embodiment.

【００６６】ここで、出力制御トランジスタ２２がＯＦ
Ｆ状態となっている間は、画素駆動回路３本体の動作状
況の如何に関わらず、画素容量２は画像信号を保持し続
ける。このため、逆極性電圧設定トランジスタ１３・１
４に流れる電流を遮断しても、画素容量２の画像には、
何ら影響を及ぼすことはない。Here, the output control transistor 22 is OF
While in the F state, the pixel capacitor 2 continues to hold the image signal regardless of the operating condition of the main body of the pixel drive circuit 3. Therefore, the reverse polarity voltage setting transistor 13.1
Even if the current flowing in 4 is cut off, the image of pixel capacitance 2
It has no effect.

【００６７】上記のデータ信号線８２ａ、走査信号線８
３ａ、消費電力制御信号線８９ａ、信号線Ａ、信号線
Ｂ、極性制御信号線８６ａに印加される各種信号（電
圧）、および、画素電極４に印加される画像信号（電
圧）のタイミングチャートを図６に示す。尚、説明を簡
単化するために、図６に示すタイミングチャートは、対
向電極５の電位を基準（GND レベル）とし、各信号の電
位を対向電極５の電位に対する相対電位で示している。The data signal line 82a and the scanning signal line 8 described above.
3a, the power consumption control signal line 89a, the signal line A, the signal line B, various signals (voltage) applied to the polarity control signal line 86a, and a timing chart of the image signal (voltage) applied to the pixel electrode 4. As shown in FIG. In order to simplify the description, in the timing chart shown in FIG. 6, the potential of the counter electrode 5 is used as a reference (GND level), and the potential of each signal is shown as a relative potential with respect to the potential of the counter electrode 5.

【００６８】図６から明らかなように、電流制御トラン
ジスタ２１および出力制御トランジスタ２２は、画素容
量２の画素電極４に印加される画像信号の極性が前記の
基準信号によって切り換えられるのと同時に消費電力制
御信号線８９ａを流れる制御信号が立ち上げられること
により、ＯＮ状態とされる。このため、逆極性電圧設定
トランジスタ１３・１４には、上記の制御信号が立ち上
がったときにのみ、電流が流れることになる。As is apparent from FIG. 6, in the current control transistor 21 and the output control transistor 22, the polarity of the image signal applied to the pixel electrode 4 of the pixel capacitor 2 is switched by the reference signal, and at the same time, the power consumption is reduced. When the control signal flowing through the control signal line 89a rises, it is turned on. Therefore, the current flows through the reverse polarity voltage setting transistors 13 and 14 only when the above control signal rises.

【００６９】以上のように、本実施例にかかる液晶表示
装置は、画素駆動回路３内部に、電流制御トランジスタ
２１および出力制御トランジスタ２２をさらに備えてい
る。そして、画素駆動回路３は、画像信号が変化したと
きに、画素容量２の電位が略安定するまでは画素容量２
に対する出力抵抗を小さくする。一方、画素駆動回路３
は、画素容量２の電位が略安定したときに、次に画像信
号が変化するまでは画素容量２に対する出力抵抗を大き
くすると共に、画素駆動回路３本体の一部若しくは全部
の動作を休止する。このため、階調信号制御部８、即
ち、画素駆動回路３の消費電流を低減することができ
る。As described above, the liquid crystal display device according to this embodiment further includes the current control transistor 21 and the output control transistor 22 inside the pixel drive circuit 3. Then, the pixel drive circuit 3 keeps the pixel capacitance 2 until the potential of the pixel capacitance 2 becomes substantially stable when the image signal changes.
Reduce the output resistance to. On the other hand, the pixel drive circuit 3
When the potential of the pixel capacitor 2 is substantially stable, the output resistance to the pixel capacitor 2 is increased and the operation of part or all of the pixel drive circuit 3 main body is suspended until the image signal changes next time. Therefore, it is possible to reduce the current consumption of the gradation signal control unit 8, that is, the pixel drive circuit 3.

【００７０】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られると共に、液晶表示装置
の消費電力をより一層低減することが可能となる。As a result, the same action and effect as those of the liquid crystal display device of the first embodiment can be obtained, and the power consumption of the liquid crystal display device can be further reduced.

【００７１】尚、上記の制御信号がＯＮ状態を継続する
時間は、画素容量２の液晶層６を形成する液晶の応答時
間を考慮に入れて、液晶の応答時間と同程度の時間であ
ることが望ましい。It should be noted that the above-mentioned control signal is kept in the ON state for a period of time which is approximately the same as the response time of the liquid crystal in consideration of the response time of the liquid crystal forming the liquid crystal layer 6 of the pixel capacitor 2. Is desirable.

【００７２】〔実施例３〕本発明のさらに他の実施例に
ついて図７に基づいて説明すれば、以下の通りである。
尚、説明の便宜上、前記の実施例１の図面に示した構成
と同一の機能を有する構成には、同一の符号を付記し、
その説明を省略する。[Embodiment 3] The following description will explain still another embodiment of the present invention with reference to FIG.
For convenience of explanation, the same reference numerals are given to the components having the same functions as those shown in the drawings of the first embodiment,
The description is omitted.

【００７３】本実施例にかかる液晶表示装置は、図７に
示すように、画素駆動回路３の極性制御部９内部に、画
素容量２の画素電極４に印加する画像信号の極性を反転
させるための基準となる基準信号を発生する発生回路３
１をさらに備えた構成となっている。In the liquid crystal display device according to the present embodiment, as shown in FIG. 7, the polarity of the image signal applied to the pixel electrode 4 of the pixel capacitor 2 is inverted in the polarity control section 9 of the pixel drive circuit 3. Generating circuit 3 for generating a reference signal serving as a reference for
1 is further provided.

【００７４】上記の発生回路３１は、無安定マルチバイ
ブレータであり、抵抗器３２〜３５と、コンデンサ３６
・３７と、トランジスタ３８・３９とで構成されてい
る。そして、上記のトランジスタ３８・３９は、一方が
ＯＮ状態になると、必ず、他方がＯＦＦ状態となる。Ｏ
ＦＦ状態となった方のトランジスタ３８・３９は、それ
ぞれのゲートに接続された抵抗器３３・３４とコンデン
サ３６・３７との時定数によって定められた時間が経過
した後にＯＮ状態に切り換わる。このようにして、トラ
ンジスタ３８・３９が交互にＯＮ／ＯＦＦ状態を繰り返
すことにより、上記の基準信号を発生し、極性制御トラ
ンジスタ１７・１８に出力する。尚、基準信号の周波数
は、15Hz〜31kHz であることが望ましいが、特に限定さ
れるものではない。その他の構成は、前記の実施例１の
液晶表示装置と同一である。The generating circuit 31 is an astable multivibrator, and has resistors 32 to 35 and a capacitor 36.
37 and transistors 38 and 39. When one of the transistors 38 and 39 is turned on, the other is always turned off. O
The transistors 38 and 39 in the FF state are switched to the ON state after a lapse of a time determined by the time constants of the resistors 33 and 34 and the capacitors 36 and 37 connected to the respective gates. In this way, the transistors 38 and 39 are alternately turned on and off to generate the reference signal, which is output to the polarity control transistors 17 and 18. The frequency of the reference signal is preferably 15 Hz to 31 kHz, but is not particularly limited. The other structure is the same as that of the liquid crystal display device of the first embodiment.

【００７５】以上のように、本実施例にかかる液晶表示
装置は、画素駆動回路３の極性制御部９内部に、画像信
号の極性を反転させるための基準となる基準信号を発生
する発生回路３１をさらに備えている。このため、各素
子１…に基準信号を供給する必要が無くなるので、前記
した極性制御信号線８６ａ（図１）および極性制御回路
を不要とすることができる。As described above, in the liquid crystal display device according to the present embodiment, the generation circuit 31 that generates the reference signal as a reference for inverting the polarity of the image signal is provided inside the polarity control section 9 of the pixel drive circuit 3. Is further equipped. Therefore, it is not necessary to supply the reference signal to each of the elements 1 ..., It is possible to eliminate the polarity control signal line 86a (FIG. 1) and the polarity control circuit described above.

【００７６】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られると共に、液晶表示装置
の構成をより一層簡単化することができる。As a result, the same action and effect as those of the liquid crystal display device of the first embodiment can be obtained, and the structure of the liquid crystal display device can be further simplified.

【００７７】尚、上記の発生回路３１は、無安定マルチ
バイブレータに限定されるものではない。発生回路３１
として無安定マルチバイブレータを用いる代わりに、例
えば、インバータ回路を奇数段、環状に接続したいわゆ
るリングオシレータや、オペアンプからなる発振回路等
を用いることもできる。The generating circuit 31 is not limited to the astable multivibrator. Generation circuit 31
Instead of using the astable multivibrator, it is also possible to use, for example, a so-called ring oscillator in which an inverter circuit is connected in an odd number of stages in a ring shape, or an oscillation circuit including an operational amplifier.

【００７８】〔実施例４〕本発明のさらに他の実施例に
ついて図８および図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施例１の図面に
示した構成と同一の機能を有する構成には、同一の符号
を付記し、その説明を省略する。[Fourth Embodiment] The following description will explain still another embodiment of the present invention with reference to FIGS. 8 and 9. For the sake of convenience of description, configurations having the same functions as the configurations shown in the drawings of the first embodiment will be designated by the same reference numerals, and the description thereof will be omitted.

【００７９】本実施例にかかる液晶表示装置は、画素容
量２に印加する画像信号の振幅を設定する代わりに、画
像信号のパルス幅を設定する構成となっている。つま
り、本実施例にかかる液晶表示装置の画素駆動回路３に
は、図示しない液晶表示パネルに表示される映像画面
（即ち、画像信号）がディジタル信号で入力されるよう
になっている。The liquid crystal display device according to the present embodiment is configured to set the pulse width of the image signal instead of setting the amplitude of the image signal applied to the pixel capacitor 2. That is, the pixel drive circuit 3 of the liquid crystal display device according to the present embodiment is designed so that a video screen (that is, an image signal) displayed on a liquid crystal display panel (not shown) is input as a digital signal.

【００８０】本実施例にかかる液晶表示装置は、前記の
実施例１の液晶表示装置におけるデータ信号線８２ａの
代わりに、図８に示すように、データ信号線８２ｂ・８
２ｃを備えると共に、パルス幅制御信号線９０ａ・９０
ｂをさらに備えた構成となっている。また、画素駆動回
路３のデータ保持部７は、論理否定回路であるインバー
タ回路４１〜４６からなっている。階調信号制御部８
は、正論理の論理積回路と排他的論理和回路との組み合
わせ論理回路であるＡＮＤ−ＮＯＲ回路４７からなって
いる。極性制御部９は、負論理の排他的論理和回路であ
るＥＸ−ＮＯＲ回路４８からなっている。In the liquid crystal display device according to the present embodiment, instead of the data signal line 82a in the liquid crystal display device of the first embodiment, as shown in FIG. 8, data signal lines 82b.
2c, and pulse width control signal lines 90a, 90
b is further provided. The data holding unit 7 of the pixel drive circuit 3 is composed of inverter circuits 41 to 46 which are logical negation circuits. Gradation signal controller 8
Is composed of an AND-NOR circuit 47 which is a combinational logic circuit of a positive logic AND circuit and an exclusive OR circuit. The polarity controller 9 is composed of an EX-NOR circuit 48 which is an exclusive OR circuit of negative logic.

【００８１】上記のデータ信号線８２ｂ・８２ｃは、デ
ィジタルデータ信号をデータ保持部７に入力する。本実
施例においては、データ信号は、２ビット（bit ）のデ
ィジタルデータに変換されている。また、上記のパルス
幅制御信号線９０ａ・９０ｂは、図示しないパルス幅制
御回路に接続されている。上記のパルス幅制御回路は、
画素容量２に印加する画像信号のパルス幅を制御する制
御信号を階調信号制御部８、即ち、ＡＮＤ−ＮＯＲ回路
４７に供給する。The data signal lines 82b and 82c input the digital data signal to the data holding section 7. In this embodiment, the data signal is converted into 2-bit digital data. The pulse width control signal lines 90a and 90b are connected to a pulse width control circuit (not shown). The above pulse width control circuit is
A control signal for controlling the pulse width of the image signal applied to the pixel capacitor 2 is supplied to the gradation signal control unit 8, that is, the AND-NOR circuit 47.

【００８２】上記データ保持部７のインバータ回路４１
は、いわゆるクロックドインバータ回路である。インバ
ータ回路４１は、走査信号線８３ａから入力される走査
信号が立ち上がったときにＯＮ状態となり、データ信号
線８２ｂから入力されるデータ信号を反転してインバー
タ回路４４に出力する。また、インバータ回路４１は、
上記の走査信号が立ち下がったときにＯＦＦ状態とな
る。上記のインバータ回路４４は、ＯＦＦ状態となる直
前のインバータ回路４１から入力されるデータ信号をさ
らに反転して階調信号制御部８のＡＮＤ−ＮＯＲ回路４
７に出力する。また、インバータ回路４３・４４は、イ
ンバータ回路４４から出力されるデータ信号をスタティ
ック（静的）に保持する。The inverter circuit 41 of the data holding unit 7
Is a so-called clocked inverter circuit. The inverter circuit 41 is turned on when the scanning signal input from the scanning signal line 83a rises, inverts the data signal input from the data signal line 82b, and outputs it to the inverter circuit 44. In addition, the inverter circuit 41 is
When the above scanning signal falls, it is turned off. The inverter circuit 44 further inverts the data signal input from the inverter circuit 41 immediately before it is turned off, and the AND-NOR circuit 4 of the gradation signal controller 8 is inverted.
Output to 7. In addition, the inverter circuits 43 and 44 statically hold the data signal output from the inverter circuit 44.

【００８３】同様に、上記のインバータ回路４２は、い
わゆるクロックドインバータ回路である。インバータ回
路４２は、走査信号線８３ａから入力される走査信号が
立ち上がったときにＯＮ状態となり、データ信号線８２
ｃから入力されるデータ信号を反転してインバータ回路
４５に出力する。また、インバータ回路４２は、上記の
走査信号が立ち下がったときにＯＦＦ状態となる。上記
のインバータ回路４５は、ＯＦＦ状態となる直前のイン
バータ回路４２から入力されるデータ信号をさらに反転
して階調信号制御部８のＡＮＤ−ＮＯＲ回路４７に出力
する。また、インバータ回路４５・４６は、インバータ
回路４５から出力されるデータ信号をスタティックに保
持する。Similarly, the inverter circuit 42 is a so-called clocked inverter circuit. The inverter circuit 42 is turned on when the scan signal input from the scan signal line 83a rises, and the data signal line 82
The data signal input from c is inverted and output to the inverter circuit 45. Further, the inverter circuit 42 is turned off when the scan signal falls. The inverter circuit 45 further inverts the data signal input from the inverter circuit 42 immediately before it is turned off and outputs it to the AND-NOR circuit 47 of the gradation signal control unit 8. Further, the inverter circuits 45 and 46 statically hold the data signal output from the inverter circuit 45.

【００８４】このように、データ信号線８２ｂ・８２ｃ
を流れるデータ信号は、インバータ回路４１・４２のＯ
Ｎ／ＯＦＦ状態により制御されてＡＮＤ−ＮＯＲ回路４
７に入力される。尚、上記のデータ保持部７は、インバ
ータ回路４１・４２を備えた構成とする代わりに、例え
ばアナログスイッチやトランジスタ等を備えた構成とし
てもよい。In this way, the data signal lines 82b and 82c are
The data signal flowing through the
AND-NOR circuit 4 controlled by N / OFF state
Input to 7. The data holding unit 7 may have a configuration including, for example, an analog switch or a transistor, instead of the configuration including the inverter circuits 41 and 42.

【００８５】上記のＡＮＤ−ＮＯＲ回路４７は、上記イ
ンバータ回路４４から入力されるデータ信号、および、
パルス幅制御信号線９０ａから入力される制御信号が共
にＯＮ状態である場合、或いは、上記インバータ回路４
５から入力されるデータ信号、および、パルス幅制御信
号線９０ｂから入力される制御信号が共にＯＮ状態であ
る場合に、ＯＦＦ状態となる。即ち、ＡＮＤ−ＮＯＲ回
路４７は、上記２つの場合以外にはＯＮ状態となり、極
性制御部９のＥＸ−ＮＯＲ回路４８にデータ信号を出力
する。The AND-NOR circuit 47 has the data signal input from the inverter circuit 44, and
When both the control signals input from the pulse width control signal line 90a are in the ON state, or the inverter circuit 4 described above.
When both the data signal input from 5 and the control signal input from the pulse width control signal line 90b are in the ON state, they are in the OFF state. That is, the AND-NOR circuit 47 is in the ON state except the above two cases, and outputs the data signal to the EX-NOR circuit 48 of the polarity control unit 9.

【００８６】上記のＥＸ−ＮＯＲ回路４８は、ＡＮＤ−
ＮＯＲ回路４７から入力されるデータ信号を、極性制御
信号線８６ａから入力される基準信号がローレベルのと
きは反転させ、反転したデータ信号を画素信号として画
素容量２の画素電極４に印加する。一方、ＥＸ−ＮＯＲ
回路４８は、上記の基準信号がハイレベルのときは、デ
ータ信号をそのまま画素信号として画素容量２の画素電
極４に印加する。上記の基準信号は、その極性が一定の
周期Ｔで切り換わる。また、画素容量２の対向電極５に
は、極性制御信号線８６ａを流れる基準信号と同一の信
号が印加される。即ち、画素容量２には、その極性が上
記の周期Ｔで切り換わる画像信号が印加される。その他
の構成は、前記の実施例１の液晶表示装置と略同一であ
る。The EX-NOR circuit 48 is AND-ed.
The data signal input from the NOR circuit 47 is inverted when the reference signal input from the polarity control signal line 86a is low level, and the inverted data signal is applied to the pixel electrode 4 of the pixel capacitor 2 as a pixel signal. On the other hand, EX-NOR
The circuit 48 applies the data signal as it is to the pixel electrode 4 of the pixel capacitor 2 as a pixel signal when the reference signal is at a high level. The reference signal switches in a cycle T with a constant polarity. Further, the same signal as the reference signal flowing through the polarity control signal line 86a is applied to the counter electrode 5 of the pixel capacitor 2. That is, the pixel capacitor 2 is applied with an image signal whose polarity is switched in the above cycle T. The other structure is substantially the same as that of the liquid crystal display device of the first embodiment.

【００８７】上記のデータ信号線８２ｂ・８２ｃ、走査
信号線８３ａ、インバータ回路４４の出力部に接続され
た信号線Ｃ、インバータ回路４５の出力部に接続された
信号線Ｄ、パルス幅制御信号線９０ａ・９０ｂ、ＡＮＤ
−ＮＯＲ回路４７の出力部に接続された信号線Ｅ、極性
制御信号線８６ａ、画素電極４、および、対向電極５に
印加される各種信号（電圧）、並びに、画素容量２に印
加される電圧ＶLCのタイミングチャートを図９に示す。The data signal lines 82b and 82c, the scanning signal line 83a, the signal line C connected to the output section of the inverter circuit 44, the signal line D connected to the output section of the inverter circuit 45, and the pulse width control signal line. 90a, 90b, AND
-Various signals (voltages) applied to the signal line E connected to the output section of the NOR circuit 47, the polarity control signal line 86a, the pixel electrode 4, and the counter electrode 5, and the voltage applied to the pixel capacitor 2. A timing chart of VLC is shown in FIG.

【００８８】ここで、図９に示すように、パルス幅制御
信号線９０ａ・９０ｂには、図示しないパルス幅制御回
路から、周期がＴで、かつ、パルス幅がそれぞれＴ／４
とＴ／２の制御信号が、互いにＯＮ状態の期間が重複し
ないようにして供給されている。このため、ＡＮＤ−Ｎ
ＯＲ回路４７は、インバータ回路４３・４４により保持
されているデータ信号の下位ビット（bit ）がＯＮ状態
のときに、Ｔ／４の時間だけＯＦＦ状態となる。また、
ＡＮＤ−ＮＯＲ回路４７は、インバータ回路４５・４６
により保持されているデータ信号の上位ビットがＯＮ状
態のときに、Ｔ／２の時間だけＯＦＦ状態となる。ＡＮ
Ｄ−ＮＯＲ回路４７においては、それぞれのデータ信号
によるＯＦＦ状態の期間は重複しない。これにより、Ａ
ＮＤ−ＮＯＲ回路４７のＯＦＦ状態の期間は、インバー
タ回路４３・４４およびインバータ回路４５・４６によ
り保持されているデータ信号によって制御されることと
なる。つまり、ＡＮＤ−ＮＯＲ回路４７から出力される
データ信号は、上記のインバータ回路４３〜４６によっ
て制御されることとなる。Here, as shown in FIG. 9, the pulse width control signal lines 90a and 90b have a period of T and a pulse width of T / 4 from a pulse width control circuit (not shown).
The control signals of T / 2 and T / 2 are supplied so that the ON-state periods do not overlap with each other. Therefore, AND-N
The OR circuit 47 is in the OFF state for the time of T / 4 when the lower bit of the data signal held by the inverter circuits 43 and 44 is in the ON state. Also,
The AND-NOR circuit 47 includes inverter circuits 45 and 46.
When the upper bit of the data signal held by is in the ON state, it is in the OFF state for the time of T / 2. AN
In the D-NOR circuit 47, the OFF state periods of the respective data signals do not overlap. This gives A
The OFF state period of the ND-NOR circuit 47 is controlled by the data signal held by the inverter circuits 43 and 44 and the inverter circuits 45 and 46. That is, the data signal output from the AND-NOR circuit 47 is controlled by the inverter circuits 43 to 46.

【００８９】同図から明らかなように、画素容量２の画
素電極４および対向電極５間には、インバータ回路４３
〜４６により保持されているデータ信号によってパルス
幅が設定され、かつ、周期Ｔでその極性が切り換わる３
値の画像信号（即ち、電圧ＶLC）が印加される。上記３
値の画像信号は、画素容量２の液晶層６を形成する液晶
の応答速度よりも高速で変化するようになっている。As is clear from the figure, the inverter circuit 43 is provided between the pixel electrode 4 and the counter electrode 5 of the pixel capacitor 2.
The pulse width is set by the data signal held by ˜46, and the polarity is switched in the cycle T 3.
A value image signal (ie, voltage V LC ) is applied. 3 above
The value image signal changes faster than the response speed of the liquid crystal forming the liquid crystal layer 6 of the pixel capacitor 2.

【００９０】一般に、液晶は、その応答速度よりも高速
で変化する信号が印加されている場合には、上記信号の
一定時間内の実効電圧Ｖeff に応じて階調が変化する。
上記の実効電圧Ｖeff は、Generally, when a signal that changes faster than its response speed is applied to the liquid crystal, the gradation changes according to the effective voltage V eff of the signal within a certain time.
The above effective voltage V eff is

【００９１】[0091]

【数１】 [Equation 1]

【００９２】にて求められる。It is calculated by

【００９３】本実施例の液晶表示装置の画素容量２にお
いては、上記のパルス幅に応じて実効電圧が変化する。
従って、液晶層６、即ち、画素容量２は、インバータ回
路４３〜４６により保持されているデータ信号に応じた
階調で画像表示をし続けることになる。このため、画素
容量２、即ち、図示しない液晶表示パネルにおける階調
表示が可能となる。In the pixel capacitor 2 of the liquid crystal display device of this embodiment, the effective voltage changes according to the above pulse width.
Therefore, the liquid crystal layer 6, that is, the pixel capacitor 2 continues to display an image with a gradation according to the data signal held by the inverter circuits 43 to 46. Therefore, the pixel capacitance 2, that is, the gradation display on the liquid crystal display panel (not shown) becomes possible.

【００９４】以上のように、本実施例にかかる液晶表示
装置は、前記の実施例１の液晶表示装置が画素容量２に
印加する画像信号の振幅を設定する構成となっているの
に対して、画素容量２に印加する画像信号のパルス幅を
設定する構成となっている。As described above, the liquid crystal display device according to the present embodiment is configured such that the liquid crystal display device according to the first embodiment sets the amplitude of the image signal applied to the pixel capacitor 2. The pulse width of the image signal applied to the pixel capacitor 2 is set.

【００９５】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られる。即ち、簡単な構成
で、消費電力が小さく、かつ、階調表示が可能で、しか
も、光学的応答時間が短い液晶表示装置を提供すること
が可能となる。As a result, the same action and effect as those of the liquid crystal display device of the first embodiment can be obtained. That is, it is possible to provide a liquid crystal display device having a simple configuration, low power consumption, gray scale display, and short optical response time.

【００９６】尚、上記の実施例においては、データ信号
が２ビットのディジタルデータに変換されている場合を
例に挙げて説明したが、上記のビット数は、特に限定さ
れるものではない。また、上記データ信号線およびパル
ス幅制御信号線の本数は、データ信号のビット数と同数
だけ配設される。さらに、データ保持部７には、データ
信号のビット数と同数だけ、インバータ回路４１・４３
・４４からなる回路と同一の回路が設けられる一方、階
調信号制御部８のＡＮＤ−ＮＯＲ回路４７には、データ
信号のビット数と同数だけＡＮＤ回路が設けられる。例
えば、データ信号がｎビットのディジタルデータに変換
されている場合には、ｎ本のデータ信号線およびパルス
幅制御信号線がそれぞれ配設される。そして、各パルス
幅制御信号線には、周期がＴで、かつ、パルス幅がそれ
ぞれＴ／２、Ｔ／４、Ｔ／８、……、Ｔ／２(n-1) 、Ｔ
／２n の制御信号が、互いにＯＮ状態の期間が重複しな
いようにして供給される。但し、上記のパルス幅を有す
る制御信号は、この順に、データ信号の上位ビットから
下位ビットに向かってそれぞれ対応している。In the above embodiment, the case where the data signal is converted into 2-bit digital data has been described as an example, but the number of bits is not particularly limited. The number of data signal lines and the number of pulse width control signal lines are the same as the number of bits of the data signal. Further, the data holding unit 7 has the same number of inverter circuits 41 and 43 as the number of bits of the data signal.
While the same circuit as the circuit composed of 44 is provided, the AND-NOR circuit 47 of the gradation signal control unit 8 is provided with the same number of AND circuits as the number of bits of the data signal. For example, when the data signal is converted into n-bit digital data, n data signal lines and pulse width control signal lines are provided respectively. Each pulse width control signal line has a period of T and pulse widths of T / 2, T / 4, T / 8, ..., T / 2 (n-1) , T
The control signal of / 2 n is supplied so that the periods of ON state do not overlap with each other. However, the control signals having the above pulse widths correspond in this order from the upper bit to the lower bit of the data signal.

【００９７】これにより、データ信号がｎビットのディ
ジタルデータに変換されている場合においても、データ
信号が２ビットのディジタルデータに変換されている上
記の実施例と同様の作用・効果が得られる。As a result, even when the data signal is converted into n-bit digital data, the same operation and effect as those of the above-described embodiment in which the data signal is converted into 2-bit digital data can be obtained.

【００９８】〔実施例５〕本発明のさらに他の実施例に
ついて図１０に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例１の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。[Fifth Embodiment] The following description will explain still another embodiment of the present invention with reference to FIG. For the sake of convenience of description, configurations having the same functions as the configurations shown in the drawings of the first embodiment will be designated by the same reference numerals, and the description thereof will be omitted.

【００９９】本実施例にかかる液晶表示装置は、図１０
に示すように、図示しない液晶表示パネルを備えた液晶
基板８１を備えている。上記の液晶基板８１上には、多
数の素子１…（図２）がマトリックス状に配列されてい
る。また、液晶基板８１には、セグメント側ドライバで
あるデータ信号線駆動回路８２と、コモン側ドライバで
ある走査信号線駆動回路８３とが接続されている。デー
タ信号線駆動回路８２は、データ信号線８２ａ…を介し
て各素子１…に印加する電圧を変化させることにより、
上記の素子１…にデータ信号を供給する。走査信号線駆
動回路８３は、走査信号線８３ａ…を介して各素子１…
に印加する電圧を変化させることにより、上記の素子１
…に走査信号を供給する。The liquid crystal display device according to this embodiment is shown in FIG.
As shown in FIG. 3, a liquid crystal substrate 81 having a liquid crystal display panel (not shown) is provided. A large number of elements 1 ... (FIG. 2) are arranged in a matrix on the liquid crystal substrate 81. Further, the liquid crystal substrate 81 is connected to a data signal line drive circuit 82 which is a segment side driver and a scanning signal line drive circuit 83 which is a common side driver. The data signal line drive circuit 82 changes the voltage applied to each element 1 through the data signal lines 82a.
A data signal is supplied to the elements 1 ... The scanning signal line drive circuit 83 includes the elements 1 ... Through the scanning signal lines 83a.
By changing the voltage applied to the device,
The scanning signal is supplied to.

【０１００】上記の各駆動回路８２・８３は、コントロ
ール回路（判定手段、画素駆動手段）８４に接続されて
いる。コントロール回路８４は、例えば１フィールドの
データ信号をそれぞれ記憶する記憶手段であるフィール
ドメモリ８５ａ・８５ｂを備えている。上記のコントロ
ール回路８４は、主信号線８４ａから入力される当該フ
ィールドのデータ信号をフィールドメモリ８５ａに記憶
させると共に、フィールドメモリ８５ｂに記憶されてい
る１フィールド期間前のデータ信号を読み出し、両デー
タ信号を比較する。即ち、コントロール回路８４は、両
データ信号が同一であるか否かを判定する。また、上記
のコントロール回路８４は、次のフィールド期間におい
ては、フィールドメモリ８５ａとフィールドメモリ８５
ｂとの機能を入れ換えて同様の動作を行う。Each of the drive circuits 82 and 83 described above is connected to a control circuit (determination means, pixel drive means) 84. The control circuit 84 includes field memories 85a and 85b, which are storage means for storing data signals of one field, respectively. The control circuit 84 stores the data signal of the field input from the main signal line 84a in the field memory 85a, reads the data signal of one field period before stored in the field memory 85b, and outputs both data signals. To compare. That is, the control circuit 84 determines whether or not both data signals are the same. In addition, the control circuit 84 described above is configured so that the field memory 85a and the field memory 85 in the next field period.
The same operation is performed by exchanging the function of b.

【０１０１】そして、コントロール回路８４は、当該フ
ィールドのデータ信号と、１フィールド期間前のデータ
信号との間に差異が認められた場合に、次のフィールド
期間に上記の各駆動回路８２・８３を作動させ、フィー
ルドメモリ８５ａまたはフィールドメモリ８５ｂに記憶
させた当該フィールドのデータ信号を液晶基板８１上の
各素子１…に入力する。Then, when a difference is recognized between the data signal of the field concerned and the data signal of one field period before, the control circuit 84 causes each of the drive circuits 82 and 83 to be operated in the next field period. The data signal of the field, which is operated and stored in the field memory 85a or the field memory 85b, is input to each element 1 on the liquid crystal substrate 81.

【０１０２】このように、コントロール回路８４は、当
該フィールドのデータ信号と、１フィールド期間前のデ
ータ信号との間に差異が認められた場合にのみ、各駆動
回路８２・８３を作動させる。As described above, the control circuit 84 activates the drive circuits 82 and 83 only when a difference is recognized between the data signal of the field concerned and the data signal of one field period before.

【０１０３】以上のように、本実施例にかかる液晶表示
装置は、フィールドメモリ８５ａ・８５ｂに記憶された
１フィールド期間前のデータ信号と、当該フィールドの
データ信号とが同一であるか否かを判定すると共に、両
データ信号が同一でないと判定したときに、各駆動回路
８２・８３を作動させ、当該フィールドのデータ信号を
各素子１…に供給するコントロール回路８４とを備えて
いる。このため、液晶基板８１上の各素子１…には、デ
ータ信号の内容が変更されたときにのみ、データ信号が
新たに供給されることとなる。従って、各素子１…にデ
ータ信号を供給する回数を減少させることができるの
で、各素子１…、即ち、液晶表示装置の消費電力をより
一層低減することが可能となる。As described above, the liquid crystal display device according to the present embodiment determines whether or not the data signal of one field period stored in the field memories 85a and 85b is the same as the data signal of the field. When it is determined that both data signals are not the same, the drive circuits 82 and 83 are operated, and the control circuit 84 that supplies the data signal of the field to each element 1 is provided. Therefore, the data signal is newly supplied to each element 1 on the liquid crystal substrate 81 only when the content of the data signal is changed. Therefore, it is possible to reduce the number of times the data signal is supplied to each element 1, ..., It is possible to further reduce the power consumption of each element 1 ,.

【０１０４】ここで、液晶基板８１上の各素子１におい
ては、データ信号が一度供給されると、新たにデータ信
号が供給されるまで同一の画像が表示されるように、画
素駆動回路３が画素容量２に画像信号を印加し続ける。
このため、画像表示に関する情報であるデータ信号が、
１フィールド期間前のデータ信号に対して変化したとき
にのみ各素子１…に供給されるようになっていても何ら
問題はない。Here, in each element 1 on the liquid crystal substrate 81, the pixel drive circuit 3 is arranged so that once a data signal is supplied, the same image is displayed until a new data signal is supplied. The image signal is continuously applied to the pixel capacitor 2.
Therefore, the data signal, which is information related to image display,
There is no problem even if the data is supplied to each element 1 ... Only when the data signal changes one field period before.

【０１０５】これにより、簡単な構成で、消費電力が小
さい液晶表示装置を提供することが可能となる。As a result, it is possible to provide a liquid crystal display device with a simple structure and low power consumption.

【０１０６】尚、上記のデータ信号線駆動回路８２、走
査信号線駆動回路８３、コントロール回路８４、およ
び、フィールドメモリ８５ａ・８５ｂは、液晶基板８１
が形成されている基板上に、その一部または全部が、実
装、或いはモノリシックに形成されていてもよい。ま
た、上記の各回路８２〜８４およびフィールドメモリ８
５ａ・８５ｂは、液晶基板８１が形成されている基板と
は別の基板上に形成されていてもよい。The data signal line drive circuit 82, the scanning signal line drive circuit 83, the control circuit 84, and the field memories 85a and 85b are the liquid crystal substrate 81.
A part or all of the above may be mounted or monolithically formed on the substrate on which is formed. In addition, each of the above circuits 82 to 84 and the field memory 8
5a and 85b may be formed on a substrate different from the substrate on which the liquid crystal substrate 81 is formed.

【０１０７】〔実施例６〕本発明のさらに他の実施例に
ついて図１１に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例５の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。[Sixth Embodiment] The following description will explain still another embodiment of the present invention with reference to FIG. For the sake of convenience of description, configurations having the same functions as the configurations shown in the drawings of the fifth embodiment will be designated by the same reference numerals, and the description thereof will be omitted.

【０１０８】本実施例にかかる液晶表示装置は、コンピ
ュータと一体的に接続されることにより、例えば、情報
表示端末として携帯可能に形成されている。そして、本
実施例にかかる液晶表示装置は、前記の実施例５の液晶
表示装置におけるフィールドメモリ８５ａ・８５ｂの代
わりに、図１１に示すように、ＶＲＡＭ(Video Random
Access Memory)９６を備えると共に、ＣＰＵ (Central
Processing Unit)９５をさらに備えた構成となってい
る。これらＣＰＵ９５およびＶＲＡＭ９６は、コントロ
ール回路８４に接続されている。The liquid crystal display device according to the present embodiment is formed integrally with a computer so that it can be carried as an information display terminal, for example. The liquid crystal display device according to the present embodiment, as shown in FIG. 11, replaces the field memories 85a and 85b in the liquid crystal display device according to the fifth embodiment with VRAM (Video Random).
Access Memory) 96 and CPU (Central
Processing Unit) 95 is further provided. The CPU 95 and VRAM 96 are connected to the control circuit 84.

【０１０９】上記のＣＰＵ９５は、液晶基板８１に備え
られた液晶表示パネルに表示する映像画面（即ち、デー
タ信号）をデータバスライン９５ｂを介してＶＲＡＭ
（記憶手段）９６に記憶させる。また、ＣＰＵ９５は、
メモリ制御信号線９５ａを介してＶＲＡＭ９６を制御す
ると共に、データバスライン９５ｂを介してＶＲＡＭ９
６に記憶されているデータ信号を読み出す。The CPU 95 uses the VRAM via the data bus line 95b to display a video screen (that is, a data signal) to be displayed on the liquid crystal display panel provided on the liquid crystal substrate 81.
(Storage means) 96 is stored. Further, the CPU 95
The VRAM 96 is controlled via the memory control signal line 95a, and the VRAM 9 is controlled via the data bus line 95b.
The data signal stored in 6 is read.

【０１１０】コントロール回路８４は、各フィールド期
間においてメモリ制御信号線９５ａを流れる信号をモニ
ターすることにより、上記フィールド期間におけるデー
タ信号の変化、即ち、当該フィールドのデータ信号と、
１フィールド期間前のデータ信号との間の差異を検知す
る。そして、コントロール回路８４は、当該フィールド
のデータ信号と、１フィールド期間前のデータ信号との
間に差異が認められた場合にのみ、即ち、当該フィール
ド期間内にＣＰＵ９５がＶＲＡＭ９６にデータ信号を新
たに記憶させた場合にのみ、データ信号線駆動回路８２
および走査信号線駆動回路８３を作動させる。これによ
り、コントロール回路８４は、ＶＲＡＭ９６に記憶され
ているデータ信号をデータ信号線駆動回路８２を介して
液晶基板８１上に配列された各素子１…に印加する。そ
の他の構成は、前記の実施例５の液晶表示装置と同一で
ある。The control circuit 84 monitors the signal flowing through the memory control signal line 95a in each field period, thereby changing the data signal in the field period, that is, the data signal in the field,
The difference from the data signal of one field period before is detected. Then, the control circuit 84 only when a difference is recognized between the data signal of the field and the data signal of one field period before, that is, the CPU 95 newly adds the data signal to the VRAM 96 within the field period. Only when stored, the data signal line drive circuit 82
And the scanning signal line drive circuit 83 is operated. As a result, the control circuit 84 applies the data signal stored in the VRAM 96 to the respective elements 1 arranged on the liquid crystal substrate 81 via the data signal line drive circuit 82. The other structure is the same as that of the liquid crystal display device of the fifth embodiment.

【０１１１】以上のように、本実施例にかかる液晶表示
装置は、データ信号を記憶するＶＲＡＭ９６と、コント
ロール回路８４とを備えている。このため、液晶基板８
１上の各素子１…には、データ信号の内容が変更された
ときにのみ、データ信号が新たに供給されることとな
る。従って、各素子１…にデータ信号を供給する回数を
減少させることができるので、各素子１…、即ち、液晶
表示装置の消費電力をより一層低減することが可能とな
る。As described above, the liquid crystal display device according to this embodiment includes the VRAM 96 for storing the data signal and the control circuit 84. Therefore, the liquid crystal substrate 8
The data signal is newly supplied to each element 1 on 1 only when the content of the data signal is changed. Therefore, it is possible to reduce the number of times the data signal is supplied to each element 1, ..., It is possible to further reduce the power consumption of each element 1 ,.

【０１１２】これにより、前記の実施例５の液晶表示装
置と同様の作用・効果が得られる。As a result, the same action and effect as those of the liquid crystal display device of the fifth embodiment can be obtained.

【０１１３】[0113]

【発明の効果】本発明の請求項１記載の液晶表示装置
は、以上のように、液晶表示素子は、一定の周期で極性
が切り換わる画像信号を画素に供給する画素駆動回路を
有し、上記画素駆動回路は、走査信号によって走査され
たときに、画像表示に関する情報であるデータ信号を取
り込み、上記データ信号に基づいて画素に供給する画像
信号の実効電圧を設定するものである構成である。As described above, in the liquid crystal display device according to the first aspect of the present invention, the liquid crystal display element has the pixel drive circuit for supplying the pixel with the image signal whose polarity is switched at a constant cycle. The pixel driving circuit takes in a data signal, which is information relating to image display, when scanned by a scanning signal, and sets an effective voltage of the image signal supplied to the pixel based on the data signal. .

【０１１４】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となるとい
う効果を奏する。As a result, it is possible to provide a liquid crystal display device having a simple structure, low power consumption, gray scale display, and short optical response time.

【０１１５】本発明の請求項２記載の液晶表示装置は、
以上のように、画素駆動回路は、走査信号によって走査
されたときに、画像表示に関する情報であるデータ信号
を取り込むと共に、次に走査されるまで上記データ信号
を保持する保持回路と、上記データ信号に基づいて画素
に供給する画像信号の実効電圧を設定する設定回路と、
所定の時間間隔で画像信号の極性を反転させる反転回路
とを備えている構成である。A liquid crystal display device according to claim 2 of the present invention is
As described above, the pixel drive circuit captures the data signal that is information regarding image display when scanned by the scan signal, and holds the data signal until the next scan, and the data signal. A setting circuit for setting the effective voltage of the image signal supplied to the pixel based on
An inverting circuit for inverting the polarity of the image signal at a predetermined time interval.

【０１１６】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となるとい
う効果を奏する。As a result, it is possible to provide a liquid crystal display device having a simple structure, low power consumption, gray scale display, and short optical response time.

【０１１７】本発明の請求項３記載の液晶表示装置は、
以上のように、画素駆動回路は、画像信号の極性を反転
させるための基準となる基準信号を発生する発生回路を
さらに備えている構成である。The liquid crystal display device according to claim 3 of the present invention is
As described above, the pixel drive circuit is configured to further include the generation circuit that generates the reference signal that serves as a reference for inverting the polarity of the image signal.

【０１１８】これにより、液晶表示装置の構成をより一
層簡単化することができるという効果を奏する。As a result, there is an effect that the structure of the liquid crystal display device can be further simplified.

【０１１９】本発明の請求項４記載の液晶表示装置は、
以上のように、画素駆動回路は、画像信号が変化したと
きに、画素の電位が略安定するまでは画素に対する出力
抵抗を小さくする一方、画素の電位が略安定したとき
に、次に画像信号が変化するまでは画素に対する出力抵
抗を大きくすると共に、画素駆動回路本体の一部若しく
は全部の動作を休止するものである構成である。A liquid crystal display device according to claim 4 of the present invention is
As described above, when the pixel drive circuit changes the image signal, the pixel drive circuit reduces the output resistance to the pixel until the potential of the pixel becomes substantially stable. The output resistance to the pixel is increased and the operation of a part or all of the pixel drive circuit main body is suspended until the change occurs.

【０１２０】これにより、画素駆動回路の消費電流を低
減することができるので、液晶表示装置の消費電力をよ
り一層低減することが可能となるという効果を奏する。As a result, the current consumption of the pixel drive circuit can be reduced, and the power consumption of the liquid crystal display device can be further reduced.

【０１２１】本発明の請求項５記載の液晶表示装置は、
以上のように、当該フィールドの画像信号と、１フィー
ルド期間前の画像信号とが同一であるか否かを判定する
判定手段と、上記判定手段により、両画像信号が同一で
ないと判定されたときに、当該フィールドの画像信号を
各画素に供給する画素駆動手段とをさらに備えている構
成である。A liquid crystal display device according to claim 5 of the present invention is
As described above, when the image signal of the field and the image signal of one field period before are the same, the determining unit determines that the image signals are not the same. In addition, the pixel drive means for supplying the image signal of the field to each pixel is further provided.

【０１２２】これにより、各画素にデータ信号を供給す
る回数を減少させることができるので、液晶表示装置の
消費電力をより一層低減することが可能となるという効
果を奏する。As a result, the number of times the data signal is supplied to each pixel can be reduced, so that the power consumption of the liquid crystal display device can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例における液晶表示装置の要部
の構成を示すものであり、液晶表示素子の回路図であ
る。FIG. 1 is a circuit diagram of a liquid crystal display element, showing a configuration of a main part of a liquid crystal display device according to an embodiment of the present invention.

【図２】上記液晶表示素子の構成を示すブロック図であ
る。FIG. 2 is a block diagram showing a configuration of the liquid crystal display element.

【図３】上記液晶表示素子の各部に印加されている各種
信号のタイミングチャートである。FIG. 3 is a timing chart of various signals applied to each part of the liquid crystal display element.

【図４】（ａ）、（ｂ）、（ｃ）共に、上記液晶表示素
子の構成の変形例を示すブロック図である。4 (a), (b), and (c) are block diagrams showing modified examples of the configuration of the liquid crystal display element.

【図５】本発明の他の実施例における液晶表示装置の要
部の構成を示すものであり、液晶表示素子の回路図であ
る。FIG. 5 is a circuit diagram of a liquid crystal display element, showing a configuration of a main part of a liquid crystal display device according to another embodiment of the present invention.

【図６】図５の液晶表示素子の各部に印加されている各
種信号のタイミングチャートである。6 is a timing chart of various signals applied to each part of the liquid crystal display element of FIG.

【図７】本発明のさらに他の実施例における液晶表示装
置の要部の構成を示すものであり、液晶表示素子の回路
図である。FIG. 7 is a circuit diagram of a liquid crystal display element, showing a configuration of a main part of a liquid crystal display device according to still another embodiment of the present invention.

【図８】本発明のさらに他の実施例における液晶表示装
置の要部の構成を示すものであり、液晶表示素子の回路
図である。FIG. 8 is a circuit diagram of a liquid crystal display element, showing a configuration of a main part of a liquid crystal display device according to still another embodiment of the present invention.

【図９】図８の液晶表示素子の各部に印加されている各
種信号のタイミングチャートである。9 is a timing chart of various signals applied to each part of the liquid crystal display element of FIG.

【図１０】本発明のさらに他の実施例における液晶表示
装置の概略の構成を示すブロック図である。FIG. 10 is a block diagram showing a schematic configuration of a liquid crystal display device according to still another embodiment of the present invention.

【図１１】本発明のさらに他の実施例における液晶表示
装置の概略の構成を示すブロック図である。FIG. 11 is a block diagram showing a schematic configuration of a liquid crystal display device according to still another embodiment of the present invention.

【図１２】従来の液晶表示装置の要部の構成を示すもの
であり、液晶表示素子の回路図である。FIG. 12 is a circuit diagram of a liquid crystal display element, showing a configuration of a main part of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

１ 液晶表示素子 ２ 画素容量（画素） ３ 画素駆動回路 ４ 画素電極 ５ 対向電極 ６ 液晶層 ７ データ保持部（保持回路） ８ 階調信号制御部（設定回路） ９ 極性制御部（反転回路） １３ 逆極性電圧設定トランジスタ １４ 逆極性電圧設定トランジスタ １５ 振幅制御トランジスタ １６ 振幅制御トランジスタ １７ 極性制御トランジスタ １８ 極性制御トランジスタ ２１ 電流制御トランジスタ ２２ 出力制御トランジスタ ３１ 発生回路 ８１ 液晶基板 ８２ データ信号線駆動回路 ８２ａ データ信号線 ８３ 走査信号線駆動回路 ８３ａ 走査信号線 ８４ コントロール回路（判定手段、画素駆動手段） ８５ａ・８５ｂ フィールドメモリ ９６ ＶＲＡＭ 1 Liquid Crystal Display Element 2 Pixel Capacitance (Pixel) 3 Pixel Driving Circuit 4 Pixel Electrode 5 Counter Electrode 6 Liquid Crystal Layer 7 Data Holding Section (Holding Circuit) 8 Gradation Signal Control Section (Setting Circuit) 9 Polarity Control Section (Inversion Circuit) 13 Reverse polarity voltage setting transistor 14 Reverse polarity voltage setting transistor 15 Amplitude control transistor 16 Amplitude control transistor 17 Polarity control transistor 18 Polarity control transistor 21 Current control transistor 22 Output control transistor 31 Generation circuit 81 Liquid crystal substrate 82 Data signal line drive circuit 82a Data signal Line 83 Scan signal line drive circuit 83a Scan signal line 84 Control circuit (determination means, pixel drive means) 85a / 85b Field memory 96 VRAM

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】画素を有する複数の液晶表示素子がマトリ
ックス状に配列された液晶表示画面を備えた液晶表示装
置において、 上記液晶表示素子は、一定の周期で極性が切り換わる画
像信号を画素に供給する画素駆動回路を有し、 上記画素駆動回路は、走査信号によって走査されたとき
に、画像表示に関する情報であるデータ信号を取り込
み、上記データ信号に基づいて画素に供給する画像信号
の実効電圧を設定するものであることを特徴とする液晶
表示装置。1. A liquid crystal display device comprising a liquid crystal display screen in which a plurality of liquid crystal display elements having pixels are arranged in a matrix form, wherein the liquid crystal display element has image signals whose polarities are switched at a constant cycle. The pixel drive circuit has a pixel drive circuit for supplying, and when the pixel drive circuit is scanned by a scanning signal, the data signal that is information regarding image display is taken in and the effective voltage of the image signal supplied to the pixel based on the data signal A liquid crystal display device characterized by being set. 【請求項２】上記画素駆動回路は、走査信号によって走
査されたときに、画像表示に関する情報であるデータ信
号を取り込むと共に、次に走査されるまで上記データ信
号を保持する保持回路と、上記データ信号に基づいて画
素に供給する画像信号の実効電圧を設定する設定回路
と、所定の時間間隔で画像信号の極性を反転させる反転
回路とを備えていることを特徴とする請求項１記載の液
晶表示装置。2. The pixel driving circuit fetches a data signal, which is information relating to image display, when scanned by a scanning signal and holds the data signal until the next scanning, and the data driving circuit. The liquid crystal according to claim 1, further comprising: a setting circuit that sets an effective voltage of the image signal supplied to the pixel based on the signal, and an inversion circuit that inverts the polarity of the image signal at a predetermined time interval. Display device. 【請求項３】上記画素駆動回路は、画像信号の極性を反
転させるための基準となる基準信号を発生する発生回路
をさらに備えていることを特徴とする請求項２記載の液
晶表示装置。3. The liquid crystal display device according to claim 2, wherein the pixel drive circuit further comprises a generation circuit for generating a reference signal which serves as a reference for inverting the polarity of the image signal. 【請求項４】画素駆動回路は、画像信号が変化したとき
に、画素の電位が略安定するまでは画素に対する出力抵
抗を小さくする一方、画素の電位が略安定したときに、
次に画像信号が変化するまでは画素に対する出力抵抗を
大きくすると共に、画素駆動回路本体の一部若しくは全
部の動作を休止するものであることを特徴とする請求項
１、２または３記載の液晶表示装置。4. The pixel drive circuit reduces the output resistance to the pixel until the potential of the pixel becomes substantially stable when the image signal changes, and when the potential of the pixel becomes substantially stable,
4. The liquid crystal according to claim 1, 2 or 3, wherein the output resistance to the pixel is increased and the operation of part or all of the pixel drive circuit main body is suspended until the image signal changes next. Display device. 【請求項５】当該フィールドの画像信号と、１フィール
ド期間前の画像信号とが同一であるか否かを判定する判
定手段と、 上記判定手段により、両画像信号が同一でないと判定さ
れたときに、当該フィールドの画像信号を各画素に供給
する画素駆動手段とをさらに備えていることを特徴とす
る請求項１、２、３または４記載の液晶表示装置。5. A determining means for determining whether or not the image signal of the field is the same as the image signal of one field period before, and the determining means determines that the image signals are not the same. 5. The liquid crystal display device according to claim 1, further comprising pixel driving means for supplying the image signal of the field to each pixel.
JP4379994A 1994-03-15 1994-03-15 Liquid crystal display device Pending JPH07253764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4379994A JPH07253764A (en) 1994-03-15 1994-03-15 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4379994A JPH07253764A (en) 1994-03-15 1994-03-15 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07253764A true JPH07253764A (en) 1995-10-03

Family

ID=12673802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4379994A Pending JPH07253764A (en) 1994-03-15 1994-03-15 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07253764A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112797A (en) * 1997-06-10 1999-01-06 Hitachi Ltd Liquid crystal display device
JPH11160676A (en) * 1997-12-01 1999-06-18 Hitachi Ltd Liquid crystal display device
JP2000028983A (en) * 1998-06-18 2000-01-28 Hewlett Packard Co <Hp> Method for driving liquid crystal
US6249270B1 (en) 1997-12-09 2001-06-19 Fujitsu Limited Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device
JP2001356743A (en) * 2000-06-16 2001-12-26 Hitachi Ltd Active matrix type display device and liquid crystal display device
JP2002229526A (en) * 2000-12-20 2002-08-16 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
KR100411320B1 (en) * 2000-03-31 2003-12-18 미쓰비시덴키 가부시키가이샤 Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
KR100417572B1 (en) * 2001-01-10 2004-02-05 샤프 가부시키가이샤 Display device
KR100402519B1 (en) * 1995-11-07 2004-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Active matrix liquid crystal display and its driving method
KR100426760B1 (en) * 2000-07-03 2004-04-13 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
JP2004163890A (en) * 2002-09-18 2004-06-10 Seiko Epson Corp Substrate for electrooptical device, method for driving the substrate, digitally driven liquid crystal display device, electronic equipment, and projector
JP2004309669A (en) * 2003-04-04 2004-11-04 Semiconductor Energy Lab Co Ltd Active matrix type display device and its driving method
KR100506355B1 (en) * 2002-06-07 2005-08-05 세이코 엡슨 가부시키가이샤 Electrooptical device, driving method thereof, selecting method of scan line thereof, and electronic apparatus
US6937222B2 (en) 2001-01-18 2005-08-30 Sharp Kabushiki Kaisha Display, portable device, and substrate
WO2006123552A1 (en) * 2005-05-18 2006-11-23 Tpo Hong Kong Holding Limited Display device
JP2007508592A (en) * 2003-10-17 2007-04-05 アトメル グルノーブル エス．ア． Liquid crystal micro display
WO2007069715A1 (en) * 2005-12-15 2007-06-21 Sharp Kabushiki Kaisha Display device and drive method thereof
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7362304B2 (en) 1999-07-23 2008-04-22 Nec Corporation Liquid crystal display device and method for driving the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
US7502037B2 (en) 2001-10-25 2009-03-10 Sharp Kabushiki Kaisha Display element and gray scale driving method thereof
JP2011076079A (en) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd Display device and electronic device
JP2013092714A (en) * 2011-10-27 2013-05-16 Jvc Kenwood Corp Liquid crystal display device
US9159292B2 (en) 2013-08-07 2015-10-13 Samsung Display Co., Ltd. Display panel and display apparatus having the same

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402519B1 (en) * 1995-11-07 2004-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Active matrix liquid crystal display and its driving method
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
JPH112797A (en) * 1997-06-10 1999-01-06 Hitachi Ltd Liquid crystal display device
JPH11160676A (en) * 1997-12-01 1999-06-18 Hitachi Ltd Liquid crystal display device
US6249270B1 (en) 1997-12-09 2001-06-19 Fujitsu Limited Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
JP2000028983A (en) * 1998-06-18 2000-01-28 Hewlett Packard Co <Hp> Method for driving liquid crystal
US7564443B2 (en) 1999-07-23 2009-07-21 Nec Corporation Liquid crystal display device and method for driving the same
US7362304B2 (en) 1999-07-23 2008-04-22 Nec Corporation Liquid crystal display device and method for driving the same
KR100411320B1 (en) * 2000-03-31 2003-12-18 미쓰비시덴키 가부시키가이샤 Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
JP2001356743A (en) * 2000-06-16 2001-12-26 Hitachi Ltd Active matrix type display device and liquid crystal display device
US6801177B2 (en) 2000-07-03 2004-10-05 Hitachi, Ltd. Liquid crystal display device
US7064736B2 (en) 2000-07-03 2006-06-20 Hitachi, Ltd. Liquid crystal display device
KR100426760B1 (en) * 2000-07-03 2004-04-13 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
JP2002229526A (en) * 2000-12-20 2002-08-16 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
KR100417572B1 (en) * 2001-01-10 2004-02-05 샤프 가부시키가이샤 Display device
US6937222B2 (en) 2001-01-18 2005-08-30 Sharp Kabushiki Kaisha Display, portable device, and substrate
US7502037B2 (en) 2001-10-25 2009-03-10 Sharp Kabushiki Kaisha Display element and gray scale driving method thereof
KR100506355B1 (en) * 2002-06-07 2005-08-05 세이코 엡슨 가부시키가이샤 Electrooptical device, driving method thereof, selecting method of scan line thereof, and electronic apparatus
JP4595296B2 (en) * 2002-09-18 2010-12-08 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND PROJECTOR
JP2004163890A (en) * 2002-09-18 2004-06-10 Seiko Epson Corp Substrate for electrooptical device, method for driving the substrate, digitally driven liquid crystal display device, electronic equipment, and projector
JP4560275B2 (en) * 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 Active matrix display device and driving method thereof
JP2004309669A (en) * 2003-04-04 2004-11-04 Semiconductor Energy Lab Co Ltd Active matrix type display device and its driving method
JP2007508592A (en) * 2003-10-17 2007-04-05 アトメル グルノーブル エス．ア． Liquid crystal micro display
JP4990761B2 (en) * 2005-05-18 2012-08-01 ティーピーオー、ホンコン、ホールディング、リミテッド Display device
US8477130B2 (en) 2005-05-18 2013-07-02 Tpo Hong Kong Holding Limited Display device
WO2006123552A1 (en) * 2005-05-18 2006-11-23 Tpo Hong Kong Holding Limited Display device
WO2007069715A1 (en) * 2005-12-15 2007-06-21 Sharp Kabushiki Kaisha Display device and drive method thereof
US11069817B2 (en) 2009-09-04 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9257082B2 (en) 2009-09-04 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10134912B2 (en) 2009-09-04 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10700215B2 (en) 2009-09-04 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2011076079A (en) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd Display device and electronic device
KR20220032542A (en) * 2009-09-04 2022-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US11430899B2 (en) 2009-09-04 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11652174B2 (en) 2009-09-04 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2013092714A (en) * 2011-10-27 2013-05-16 Jvc Kenwood Corp Liquid crystal display device
US9159292B2 (en) 2013-08-07 2015-10-13 Samsung Display Co., Ltd. Display panel and display apparatus having the same

Similar Documents

Publication Publication Date Title
JPH07253764A (en) Liquid crystal display device
US5798746A (en) Liquid crystal display device
JP3744818B2 (en) Signal driving circuit, display device, and electro-optical device
JP5060015B2 (en) Electrophoretic active matrix display device
KR101469468B1 (en) LCD and drive method thereof
US7746302B2 (en) Reference voltage generating circuit and liquid display device using the same
US7268762B2 (en) Display device, driving circuit for the same and driving method for the same
JP2003233356A (en) Reference voltage generation circuit, display driving circuit, display device, and reference voltage generation method
JPH1130974A (en) Semiconductor for driving control for liquid crystal display device and liquid crystal display device
JP3883817B2 (en) Display device
JP2831518B2 (en) Display device drive circuit
JP4641720B2 (en) Active matrix display device
KR100498968B1 (en) Display device
JP3925467B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2007206469A (en) Liquid crystal display device
JP4845281B2 (en) Display device
CN108154854B (en) Panel display device and data reverse compensation method thereof
JP2003084718A (en) Liquid crystal display element
JP3160143B2 (en) Liquid crystal display
JP4039414B2 (en) Voltage supply circuit, power supply circuit, display driver, electro-optical device, and electronic apparatus
JP2004163667A (en) Electro-optical apparatus, its driving method and electronic appliance
JP2005017934A (en) Display device
JPH07199156A (en) Liquid crystal display device
JP4708142B2 (en) Display element driving circuit, liquid crystal display device including the same, and display element driving method
JPH07181446A (en) Liquid crystal display driving device