JPH07249963A - Driving circuit for attenuation element - Google Patents

Driving circuit for attenuation element

Info

Publication number
JPH07249963A
JPH07249963A JP4151894A JP4151894A JPH07249963A JP H07249963 A JPH07249963 A JP H07249963A JP 4151894 A JP4151894 A JP 4151894A JP 4151894 A JP4151894 A JP 4151894A JP H07249963 A JPH07249963 A JP H07249963A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
attenuation element
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4151894A
Other languages
Japanese (ja)
Inventor
Isao Izumi
勲夫 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP4151894A priority Critical patent/JPH07249963A/en
Publication of JPH07249963A publication Critical patent/JPH07249963A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To more accurately execute distortion compensation for compensating the non-linear characteristic of an attenuation element. CONSTITUTION:Fifteen kinds of digital control data previously set up by switches 61-1 to 61-7 are alternatively outputted by a count value of a pulse counter which corresponds to an external command. The outputted digital control data are converted into analog voltage by a D/A converter 7 to control the attenuation element such as a PIN diode through a driver amplifier 4. When it is defined that the external command is n bits (n is 811 integer >=2) and the sorts of digital control data to be set up in respective switches are m (m is an integer >=2, and 2<m>>n), distortion compensation for compensating the non-linear characteristic of the attenuation element can be more accurately executed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は減衰素子の駆動回路に関
し、特に衛星搭載用や地上用の受信機や送信機に使用さ
れる減衰素子の駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an attenuator driving circuit, and more particularly to an attenuator driving circuit used in a satellite-mounted or terrestrial receiver or transmitter.

【0002】[0002]

【従来の技術】一般に、減衰器(アッテネータ)は送信
機における送信出力レベルや送信機消費電力を制御する
ために利用される。
2. Description of the Related Art Generally, an attenuator is used to control the transmission output level and power consumption of a transmitter.

【0003】従来の減衰器の一例として周知のPINダ
イオードを用いた減衰器について図面を参照して説明す
る。図6において、従来の減衰器はPINダイオード5
に制御電圧を与えて減衰量を変化させるものであり、外
部(例えば、地上局)から送られてくるパルスを計数
し、この計数値に応じて出力1―1〜1―nのいずれか
を有効にするパルス計数器1と、この出力1―1〜1―
nに対応して設けられ対応出力が有効になったときに所
定の電圧を出力するn個の制御回路2―1〜2―nと、
パルス計数器1からの出力31により制御され制御回路
2―1〜2―nの出力のいずれか1つを選択するための
スイッチ回路3と、このスイッチ回路3により選択され
た出力に応じてPINダイオード5を駆動するドライバ
増幅器4とを含んで構成されている。
An attenuator using a well-known PIN diode will be described as an example of a conventional attenuator with reference to the drawings. In FIG. 6, the conventional attenuator is a PIN diode 5
A control voltage is applied to the to change the amount of attenuation. The pulses sent from the outside (for example, the ground station) are counted, and one of the outputs 1-1 to 1-n is output according to the counted value. The pulse counter 1 to be enabled and the outputs 1-1 to 1-
n control circuits 2-1 to 2-n that are provided corresponding to n and output a predetermined voltage when the corresponding output becomes effective,
A switch circuit 3 for selecting one of the outputs of the control circuits 2-1 to 2-n, which is controlled by the output 31 from the pulse counter 1, and a PIN according to the output selected by the switch circuit 3. The driver amplifier 4 for driving the diode 5 is included.

【0004】かかる構成において、外部から入力される
パルス数はパルス計数器1において計数され、その計数
値に対応する制御回路の出力がスイッチ回路3を介して
ドライバ増幅器4に与えられ、PINダイオード5が駆
動されるのである。つまり、地上局からのパルスは1〜
nのいずれかの値であり、この値が指令としてパルス計
数器1により計数され、その計数結果に応じて制御回路
2―1〜2―nのうちのいずれか1つの出力によりがP
INダイオード5が駆動されるのである。
In such a configuration, the number of pulses input from the outside is counted in the pulse counter 1, the output of the control circuit corresponding to the counted value is given to the driver amplifier 4 via the switch circuit 3, and the PIN diode 5 Is driven. In other words, the pulse from the ground station is 1
n is any value, and this value is counted by the pulse counter 1 as a command, and depending on the count result, the output of any one of the control circuits 2-1 to 2-n
The IN diode 5 is driven.

【0005】ここで、制御回路の数を7とすれば、PI
Nダイオード5に与える電圧値を7ステップに変化させ
ることができ、減衰量を7ステップに変化させることが
できる。
Here, if the number of control circuits is 7, PI
The voltage value applied to the N diode 5 can be changed in 7 steps, and the attenuation amount can be changed in 7 steps.

【0006】図7はPINダイオードを用いた減衰器の
減衰量と制御電圧との関係を示す特性図である。パルス
計数器1の計数値が最小値「1」のときは0[V]、計
数値が最大値「n」のときは1[V]の電圧が出力され
るものとする。したがって、n=7とすれば、0〜1
[V]の電圧範囲内を7ステップに変化させることがで
きる。つまり、特性曲線の非直線性を補正するために0
〜1[V]の制御電圧範囲をパルス計数器1の計数値に
応じて7ステップに設定することができるのである。
FIG. 7 is a characteristic diagram showing the relationship between the attenuation and the control voltage of an attenuator using a PIN diode. A voltage of 0 [V] is output when the count value of the pulse counter 1 is the minimum value "1", and a voltage of 1 [V] is output when the count value is the maximum value "n". Therefore, if n = 7, 0 to 1
The voltage range of [V] can be changed in 7 steps. That is, in order to correct the nonlinearity of the characteristic curve, 0
The control voltage range of 1 [V] can be set in 7 steps according to the count value of the pulse counter 1.

【0007】この特性図では図示の如く、計数値の最大
値付近及び最小値付近では非直線性を有し、制御電圧の
中央部分では直線性を有する。すなわち、パルス数i
(i=1〜n)が制御電圧の中央部分の値であればこの
特性曲線の微分値(傾き)がほぼ一定となるが、最小値
付近及び最大値付近では微分値は一定とならない。
As shown in this characteristic diagram, there is nonlinearity near the maximum and minimum values of the count value and linearity at the central portion of the control voltage. That is, the pulse number i
If (i = 1 to n) is the value of the central part of the control voltage, the differential value (slope) of this characteristic curve is almost constant, but the differential value is not constant near the minimum value and the maximum value.

【0008】したがって、計数値の全ての値に対して特
性を直線にするためには、計数値の最大値付近及び最小
値付近における制御電圧を補正し特性が直線になるよう
に歪み補償を行う必要がある。また、高温時H(Ho
t)、常温時A(Ambient)及び低音時C(Co
ld)に対して図示されているように変化する温度特性
を有する。そのため、温度補償を行う必要がある。
Therefore, in order to make the characteristics linear for all values of the count value, distortion compensation is performed so that the control voltage near the maximum value and the minimum value of the count value is corrected and the characteristics become linear. There is a need. At high temperature, H (Ho
t), A (Ambient) at room temperature and C (Co
Id) has a temperature characteristic that changes as illustrated. Therefore, it is necessary to perform temperature compensation.

【0009】このため、従来の駆動回路においては、予
め設定された電圧を発生する電圧発生回路及び温度補償
を行う温度補償回路を、各制御回路2―1〜2―n内に
設けているのである。
For this reason, in the conventional drive circuit, a voltage generation circuit for generating a preset voltage and a temperature compensation circuit for temperature compensation are provided in each of the control circuits 2-1 to 2-n. is there.

【0010】ここで、制御回路2―1〜2―nの内部構
成について図面を参照して説明する。図8には制御回路
2―1の内部構成例が示されている。図において、制御
回路2―1は、パルス計数器1の出力1―1が「1」の
ときオン状態となり「0」のときオフ状態となるトラン
ジスタスイッチ回路9と、このスイッチ回路9のオンに
応答して予め設定された電圧を発生する電圧発生回路1
0と、この発生電圧について温度補償を行う温度補償回
路8とを含んで構成されている。
The internal structure of the control circuits 2-1 to 2-n will be described with reference to the drawings. FIG. 8 shows an internal configuration example of the control circuit 2-1. In the figure, the control circuit 2-1 turns on the transistor switch circuit 9 which is turned on when the output 1-1 of the pulse counter 1 is "1" and turned off when the output 1-1 is "0". A voltage generation circuit 1 which responds to generate a preset voltage
0 and a temperature compensating circuit 8 for compensating the temperature of the generated voltage.

【0011】電圧発生回路10は可変抵抗器100を有
し、この抵抗器100を予め調整しておくことにより、
歪みを補償する電圧が発生するのである。
The voltage generating circuit 10 has a variable resistor 100. By adjusting this resistor 100 in advance,
A voltage that compensates for the distortion is generated.

【0012】また、温度補償回路8は、温度に対して正
特性を有するサーミスタZ1と、温度に対して負特性を
有するサーミスタZ2とを含んで構成されており、抵抗
器R1〜R4の抵抗値を最適に選ぶことにより電圧発生
回路10の発生電圧の温度補償を行うものである。
The temperature compensating circuit 8 includes a thermistor Z1 having a positive characteristic with respect to temperature and a thermistor Z2 having a negative characteristic with respect to temperature, and the resistance values of the resistors R1 to R4. Is optimally selected for temperature compensation of the voltage generated by the voltage generating circuit 10.

【0013】このように、従来の減衰素子の駆動回路
は、温度補償及び歪み補償を行うための制御回路がn個
設けられており、これらの制御回路をスイッチ回路で選
択することにより温度及び非直線性の補償を行っている
のである。
As described above, the conventional drive circuit for the attenuation element is provided with n control circuits for performing temperature compensation and distortion compensation. By selecting these control circuits with the switch circuit, the temperature and The linearity is compensated.

【0014】[0014]

【発明が解決しようとする課題】上述した従来の減衰素
子の駆動回路は、減衰量をnステップ変化させるには、
温度補償及び歪み補償を行うための制御回路をn個設け
る必要があり、ステップ数を大きくしたい場合は回路の
重量や寸法が大きくなるという欠点がある。特に、軽量
化を必要とする衛星搭載用の回路としては適切な構成で
はない。また、各計数値に毎にスイッチ回路3を切替え
ているので、歪み補償を行うための可変抵抗器を制御回
路毎に調整する必要があり、調整作業が煩わしく、調整
時間が大になるという欠点があった。
SUMMARY OF THE INVENTION The above-mentioned conventional drive circuit for an attenuating element is designed to change the attenuation amount by n steps.
It is necessary to provide n control circuits for performing temperature compensation and distortion compensation, and there is a drawback that the weight and size of the circuit become large when it is desired to increase the number of steps. In particular, it is not an appropriate structure for a satellite-mounted circuit that needs to be lightweight. Further, since the switch circuit 3 is switched for each count value, it is necessary to adjust the variable resistor for compensating the distortion for each control circuit, which makes the adjustment work troublesome and the adjustment time becomes long. was there.

【0015】ここで、PINダイオード減衰器の減衰特
性を直線化する公知技術として特開昭62―53015
号公報があるが、この公知技術によっても、抵抗値の比
を調整する必要があり、やはり調整作業が煩わしいとい
う欠点がある。
Here, as a known technique for linearizing the attenuation characteristic of the PIN diode attenuator, Japanese Patent Laid-Open No. 62-53015.
However, even with this known technique, it is necessary to adjust the resistance value ratio, and there is a drawback in that the adjustment work is also troublesome.

【0016】また、制御回路内の温度補償回路はスイッ
チ回路3の出力インピーダンスに合わせて調整する必要
があるが、各計数値に毎にスイッチ回路3を切替えてい
るので制御回路毎に温度補償回路を一体で調整しなけれ
ばならず、回路が複雑になるという欠点があった。
Further, the temperature compensating circuit in the control circuit needs to be adjusted according to the output impedance of the switch circuit 3. However, since the switch circuit 3 is switched for each count value, the temperature compensating circuit is provided for each control circuit. Had to be adjusted as a unit, and the circuit became complicated.

【0017】ここで、可変減衰器の駆動回路の温度補償
の公知技術として特公昭62―50003号公報がある
が、この公知技術によっても制御回路毎に温度補償回路
を一体で調整しなければならず、回路が複雑になるとい
う欠点があった。
Here, Japanese Patent Publication No. 62-50003 is known as a known technique for temperature compensation of the drive circuit of the variable attenuator, but the temperature compensation circuit must be integrally adjusted for each control circuit also by this known technique. However, there is a drawback that the circuit becomes complicated.

【0018】さらに、上述した従来の回路を用いて図9
に示されているようなAGC(Automatic G
ain Control)回路を構成するとスイッチ回
路の切替時の過渡電圧により減衰量が異常になるという
欠点がある。すなわち上述した従来の回路は、図10
(a)に示されているように等価的には各制御回路内の
電圧発生回路の発生電圧e1〜enがスイッチ回路3に
より切替えられる構成であり、同図(b)のようにドラ
イバ増幅器4の出力40にt時間の瞬断が生じて減衰量
が瞬間的に零となり同図(c)のようにAGC回路の出
力が一定にならないという欠点がある。なお図9におい
て、80はPINダイオードを用いた減衰器(図6)、
81は増幅器、82は利得調整器である。
Further, using the conventional circuit described above, FIG.
AGC (Automatic G
When the ain control circuit is configured, there is a drawback that the amount of attenuation becomes abnormal due to a transient voltage when the switch circuit is switched. That is, the above-mentioned conventional circuit is shown in FIG.
As shown in (a), the voltage generation circuits e1 to en of the voltage generation circuit in each control circuit are equivalently switched by the switch circuit 3, and as shown in FIG. There is a drawback in that the output 40 is instantaneously interrupted for t time, the attenuation amount instantaneously becomes zero, and the output of the AGC circuit is not constant as shown in FIG. In FIG. 9, 80 is an attenuator using a PIN diode (FIG. 6),
Reference numeral 81 is an amplifier, and 82 is a gain adjuster.

【0019】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は回路構成やそ
の調整が簡単で、かつ減衰量が異常になることのない減
衰素子の駆動回路を提供することである。
The present invention has been made in order to solve the above-mentioned drawbacks of the prior art, and its object is a drive circuit for an attenuating element whose circuit configuration and its adjustment are simple and whose attenuation amount does not become abnormal. Is to provide.

【0020】[0020]

【課題を解決するための手段】本発明による減衰素子の
駆動回路は、nビット(nは2以上の整数)からなる外
部指令に対応するn種類の制御電圧を出力することによ
り減衰素子の減衰量をn種類に変化制御する駆動回路で
あって、各々がmビット(mは2以上の整数、かつ2m
>n)のデータにより予め設定されたn種類のディジタ
ル制御データを、前記外部指令に応じて択一的に出力す
る制御データ出力手段と、この出力されたディジタル制
御データをアナログ電圧に変換する変換手段とを含み、
この変換出力を前記制御電圧としたことを特徴とする。
A damping element drive circuit according to the present invention attenuates an attenuation element by outputting n kinds of control voltages corresponding to an external command consisting of n bits (n is an integer of 2 or more). A drive circuit for controlling the amount of change into n types, each of which has m bits (m is an integer of 2 or more, and 2 m
> N) control data output means for selectively outputting n kinds of digital control data preset by the data according to the external command, and conversion for converting the output digital control data into an analog voltage. And means,
The conversion output is used as the control voltage.

【0021】[0021]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0022】図1は本発明による減衰素子の駆動回路の
一実施例の構成を示すブロック図であり、図6と同等部
分は同一符号により示されている。
FIG. 1 is a block diagram showing the configuration of an embodiment of a drive circuit for an attenuation element according to the present invention, and the same parts as those in FIG. 6 are designated by the same reference numerals.

【0023】図において、本発明の一実施例による駆動
回路が従来の回路と異なる点は、パルス計数器1の出力
に応じてmビットの値を出力するmビット発生器6を設
け、さらにスイッチ回路を用いずにD/A変換器7を用
いている点である。
In the figure, the driving circuit according to the embodiment of the present invention is different from the conventional circuit in that an m-bit generator 6 for outputting an m-bit value according to the output of the pulse counter 1 is provided, and a switch is further provided. The point is that the D / A converter 7 is used without using a circuit.

【0024】地上局からのパルスは1〜nのいずれかの
値であり、この値が指令としてパルス計数器1により計
数され、その計数結果に応じて出力1―1〜1―nのい
ずれかが有効になるのである。
The pulse from the ground station has a value of any of 1 to n, and this value is counted by the pulse counter 1 as a command, and one of the outputs 1-1 to 1-n is output according to the counting result. Becomes effective.

【0025】mビット発生器6は、例えばラインデコー
ダ及びラインレシーバ等から構成され、入力に応じてm
ビットのディジタルデータを送出するものである。そし
て、その出力であるmビットのディジタルデータをD/
A変換器7によりアナログ電圧に変換しているのであ
る。
The m-bit generator 6 is composed of, for example, a line decoder, a line receiver, and the like.
It is for transmitting bit digital data. Then, the output m-bit digital data is D /
It is converted into an analog voltage by the A converter 7.

【0026】さらに本駆動回路では、温度補償回路8を
増幅器4の出力側に設けているため、温度補償の調整の
みを独立して行えるのである。
Further, in the present driving circuit, since the temperature compensating circuit 8 is provided on the output side of the amplifier 4, only temperature compensation adjustment can be performed independently.

【0027】次に、図2を参照してmビット発生器6の
一構成例について説明する。なお、図2においては、図
1と同等部分は同一符号により示されている。
Next, a configuration example of the m-bit generator 6 will be described with reference to FIG. In FIG. 2, the same parts as those in FIG. 1 are indicated by the same reference numerals.

【0028】図においてmビット発生器6は、各々が4
ビット(m=4)のディジタルデータを発生するライン
レシーバ6―1〜6―7を含んで構成されている。
In the figure, the m-bit generators 6 each have 4
It is configured to include line receivers 6-1 to 6-7 which generate bit (m = 4) digital data.

【0029】また、ラインレシーバ6―1〜6―7の各
々に対応してスイッチ61―1〜61―7が設けられて
いる。これらスイッチ61―1〜61―7の各々は、4
ビットの出力を有し、各ビット毎に「0」又は「1」の
値に予め設定されている。
Switches 61-1 to 61-7 are provided corresponding to the line receivers 6-1 to 6-7, respectively. Each of these switches 61-1 to 61-7 has 4
It has an output of bits and is preset to a value of "0" or "1" for each bit.

【0030】つまり、パルス計数器1の出力1―1〜1
―7により選択されたラインレシーバ6―1〜6―7か
らはスイッチ61―1〜61―7により予め設定された
4ビットの値が出力されることになる。
That is, the outputs 1-1 to 1 of the pulse counter 1
The line receivers 6-1 to 6-7 selected by -7 output 4-bit values preset by the switches 61-1 to 61-7.

【0031】かかる構成において、まず、パルス計数器
1には外部からパルスが入力され、その計数値に応じて
出力1―1〜1―7のいずれか1つのみが有効になる。
これにより、ラインレシーバ6―1〜6―7のいずれか
1つが有効になる。
In such a configuration, first, a pulse is input to the pulse counter 1 from the outside, and only one of the outputs 1-1 to 1-7 becomes effective according to the count value.
As a result, any one of the line receivers 6-1 to 6-7 becomes effective.

【0032】ラインレシーバ6―1〜6―7の出力がD
/A変換器7に入力されると、アナログ電圧に変換さ
れ、増幅器4に入力される。
The outputs of the line receivers 6-1 to 6-7 are D
When input to the / A converter 7, it is converted to an analog voltage and input to the amplifier 4.

【0033】ここで、パルス計数器1の計数値が「1」
であればラインレシーバ6―1が有効になり、スイッチ
61―1に予め設定された値がD/A変換器7に入力さ
れることになる。また、パルス計数器1の計数値が
「7」であればラインレシーバ6―7が有効になり、ス
イッチ61―7に予め設定された値がD/A変換器7に
入力されることになる。
Here, the count value of the pulse counter 1 is "1".
In that case, the line receiver 6-1 becomes effective, and the value preset in the switch 61-1 is input to the D / A converter 7. If the count value of the pulse counter 1 is "7", the line receiver 6-7 is enabled and the value preset in the switch 61-7 is input to the D / A converter 7. .

【0034】ここで、各スイッチの出力は4ビットであ
り、1〜15の値をとることができ、電圧値を15ステ
ップ(15種類)に設定することができる。
Here, the output of each switch is 4 bits, can take a value of 1 to 15, and the voltage value can be set to 15 steps (15 types).

【0035】つまり、本実施例においては7ステップ
(7種類)すなわち2進数の3ビット分の入力を、15
ステップすなわち4ビット分の出力に変換しているの
で、非直線性を補償する歪補償をよりきめ細かく行うこ
とができるのである。
That is, in this embodiment, 7 steps (7 kinds), that is, input of 3 bits of binary number,
Since the output is converted in steps, that is, for 4 bits, distortion compensation for compensating for non-linearity can be performed more finely.

【0036】次に、各スイッチの設定方法について図3
を参照して説明する。図3はPINダイオードを用いた
減衰器の減衰量と制御電圧との関係を示す特性図であ
り、図7と同等部分は同一符号により示されている。
Next, the setting method of each switch is shown in FIG.
Will be described with reference to. FIG. 3 is a characteristic diagram showing the relationship between the amount of attenuation of an attenuator using a PIN diode and the control voltage, and the same portions as those in FIG. 7 are designated by the same reference numerals.

【0037】本例では特性曲線の非直線性を補正するた
めに0〜1[V]の制御電圧範囲をパルス計数器1の計
数値に応じて15ステップに設定することができる。す
なわち、パルス計数器1へのパルス数が7ステップ(3
ビット分)であるのに対し、mビット発生器の出力では
15ステップ(4ビット分)に変換しているのである。
In this example, in order to correct the nonlinearity of the characteristic curve, the control voltage range of 0 to 1 [V] can be set to 15 steps according to the count value of the pulse counter 1. That is, the number of pulses to the pulse counter 1 is 7 steps (3
However, the output of the m-bit generator is converted into 15 steps (4 bits).

【0038】D/A変換器7における基準電圧をe0と
すると、従来1ステップあたり(1/7)×e0[V]
の電圧であったものを、本例では1ステップあたり(1
/15)×e0[V]の電圧に変換しているので、3ビ
ットから4ビットに1ビット増加することにより約2倍
の設定精度が得られる。
Assuming that the reference voltage in the D / A converter 7 is e0, conventionally (1/7) × e0 [V] per step
In this example, the voltage of
Since the voltage is converted to a voltage of / 15) × e0 [V], the setting accuracy of about 2 times can be obtained by increasing 1 bit from 3 bits to 4 bits.

【0039】ここで、パルス計数器1に入力されるパル
ス数が「3」のとき、特性曲線の非直線性を補正するた
めに必要な電圧を(1/15)×e0×(3+2)
[V]であるとすると、ラインレシーバ6―3(図示せ
ず)から(5/15)×e0[V]が送出されるように
スイッチ61―3を設定すれば良い。
Here, when the number of pulses input to the pulse counter 1 is "3", the voltage required to correct the non-linearity of the characteristic curve is (1/15) × e0 × (3 + 2).
If it is [V], the switch 61-3 may be set so that (5/15) × e0 [V] is transmitted from the line receiver 6-3 (not shown).

【0040】したがって、5=1×20 +0×21 +1
×22 +0×23 であるから、スイッチ61―3を、
1,0,1,0に設定すれば良い。よって、スイッチ6
1―3最下位ビットをオン、第2ビットをオフ、第3ビ
ットをオン、最上位ビットをオフに設定することにな
る。
Therefore, 5 = 1 × 2 0 + 0 × 2 1 +1
Since it is × 2 2 + 0 × 2 3 , switch 61-3 is
It may be set to 1,0,1,0. Therefore, switch 6
The 1-3 least significant bit is set to on, the second bit is set to off, the third bit is set to on, and the most significant bit is set to off.

【0041】このような設定をラインレシーバ6―1〜
6―7の全てについて予め行っておくのである。
The line receivers 6-1 to 6-1 have such settings.
Do all of 6-7 beforehand.

【0042】次に、mビット発生器6の他の構成例につ
いて図4を参照して説明する。
Next, another configuration example of the m-bit generator 6 will be described with reference to FIG.

【0043】本例においては、パルス計数器1が計数値
を2進数に変換して出力1―1〜1―3を送出すること
を前提とする。
In this example, it is premised that the pulse counter 1 converts the count value into a binary number and outputs the outputs 1-1 to 1-3.

【0044】本例のmビット発生器6は、パルス計数器
1の出力1―1〜1―3をデコードする機能を有するゲ
ート回路60と、このゲート回路60の出力1〜G7に
よりいずれか1つのみが有効となるラインレシーバ6―
1〜6―7とを含んで構成されている。
The m-bit generator 6 of this example has one of a gate circuit 60 having a function of decoding the outputs 1-1 to 1-3 of the pulse counter 1 and outputs 1 to G7 of the gate circuit 60. Only one line receiver 6-
1 to 6-7 are included.

【0045】ラインレシーバ6―1〜6―7の各々は図
2の場合と同様に4ビットの出力を有し、その4ビット
の入力はスイッチ61―1〜61―7により各ビット毎
に「0」又は「1」の値に予め設定されている。したが
って、ゲート回路6の出力G1〜G7により選択された
ラインレシーバ6―1〜6―7からはスイッチ61―1
〜61―7により予め設定された4ビットの値が出力さ
れることになる。その他の構成は図2と同様である。
Each of the line receivers 6-1 to 6-7 has a 4-bit output as in the case of FIG. 2, and its 4-bit input is "6" for each bit by the switches 61-1 to 61-7. It is preset to a value of "0" or "1". Therefore, the switch 61-1 is selected from the line receivers 6-1 to 6-7 selected by the outputs G1 to G7 of the gate circuit 6.
A value of 4 bits set in advance by 61 to 61-7 is output. Other configurations are the same as those in FIG.

【0046】かかる構成において、パルス計数器1には
外部からパルスが入力され、その計数値に応じて出力1
―1〜1―3の値が決定される。すると、この3ビット
の出力1―1〜1―3がゲート回路60に入力され、出
力G1〜G7のいずれか1つのみが有効になる。これに
より、ラインレシーバ6―1〜6―7のいずれか1つが
有効になる。
In this structure, a pulse is input to the pulse counter 1 from the outside, and the output 1 is output according to the count value.
Values from -1 to 1-3 are determined. Then, the 3-bit outputs 1-1 to 1-3 are input to the gate circuit 60, and only one of the outputs G1 to G7 becomes valid. As a result, any one of the line receivers 6-1 to 6-7 becomes effective.

【0047】ラインレシーバ6―1〜6―7の出力がD
/A変換器7に入力されると、アナログ電圧に変換さ
れ、増幅器4に入力される。
The outputs of the line receivers 6-1 to 6-7 are D
When input to the / A converter 7, it is converted to an analog voltage and input to the amplifier 4.

【0048】ここで、パルス計数器1の計数値が「1」
であればラインレシーバ6―1が有効になり、スイッチ
61―1に予め設定された値がD/A変換器7に入力さ
れることになる。また、パルス計数器1の計数値が
「7」であればラインレシーバ6―7が有効になり、ス
イッチ61―7に予め設定された値がD/A変換器7に
入力されることになる。各スイッチの出力は4ビットで
あり、1〜15の値をとることができ、電圧値を15ス
テップに変化させることができる。
Here, the count value of the pulse counter 1 is "1".
In that case, the line receiver 6-1 becomes effective, and the value preset in the switch 61-1 is input to the D / A converter 7. If the count value of the pulse counter 1 is "7", the line receiver 6-7 is enabled and the value preset in the switch 61-7 is input to the D / A converter 7. . The output of each switch is 4 bits and can take a value of 1 to 15, and the voltage value can be changed in 15 steps.

【0049】つまり、本実施例においても7ステップ、
すなわち3ビット分の入力を、15ステップ、すなわち
4ビット分の出力に変換しているので、非直線性を補償
する歪補償をよりきめ細かく行うことができるのであ
る。
That is, in the present embodiment as well, 7 steps,
That is, since the input for 3 bits is converted into the output for 15 steps, that is, the output for 4 bits, the distortion compensation for compensating the non-linearity can be performed more finely.

【0050】さらに、本実施例の回路を用いて先述した
AGC回路(図9)を構成すれば、スイッチ回路を用い
ていないため、減衰量が異常になることはない。すなわ
ち本実施例の回路は、D/A変換器を用いてディジタル
データをアナログ電圧に変換しているので、PINダイ
オードへの電圧に瞬断が生じることはなく、AGC回路
の出力は一定に保つことができる。
Furthermore, if the AGC circuit (FIG. 9) described above is constructed using the circuit of this embodiment, the amount of attenuation does not become abnormal because the switch circuit is not used. That is, in the circuit of this embodiment, since the digital data is converted into the analog voltage by using the D / A converter, the voltage to the PIN diode is not interrupted and the output of the AGC circuit is kept constant. be able to.

【0051】必要であれば、図5(a)に示されている
ように、D/A変換器7とドライバ増幅器4との間にロ
ーパスフィルタ(LPF)11を設けても良い。この構
成により、同図(b)に示されているD/A変換器7の
出力70は同図(c)のようになる。
If necessary, a low pass filter (LPF) 11 may be provided between the D / A converter 7 and the driver amplifier 4 as shown in FIG. 5 (a). With this configuration, the output 70 of the D / A converter 7 shown in FIG. 7B becomes as shown in FIG.

【0052】以上のように本発明では、nビットからな
る外部指令に応じてmビットのデータにより予め設定さ
れたn種類のディジタル制御データを、択一的に出力
し、この出力されたデータをアナログ電圧に変換してい
るのである。ここで、n及びmは共に2以上の整数であ
り、かつ2m >nとすれば、非直線性を補償する歪補償
をよりきめ細かく行うことができることになる。
As described above, in the present invention, n kinds of digital control data preset by the m-bit data according to the external command consisting of n bits are selectively output, and the output data is output. It is converted into an analog voltage. Here, both n and m are integers of 2 or more, and if 2 m > n, distortion compensation for compensating for non-linearity can be performed more finely.

【0053】また、温度補償回路をD/A変換器の出力
側に設けているため、温度補償の調整のみを独立して行
えるのである。
Further, since the temperature compensation circuit is provided on the output side of the D / A converter, only the temperature compensation adjustment can be performed independently.

【0054】なお、上述の実施例においては減衰素子を
PINダイオードとしているが、他の減衰素子について
本発明が適用できることは明白である。
Although the attenuation element is a PIN diode in the above-mentioned embodiment, it is obvious that the present invention can be applied to other attenuation elements.

【0055】[0055]

【発明の効果】以上説明したように本発明は、特性曲線
を直線に補正する歪み補償をディジタル的に行うと共に
温度補償回路の配置を変更することにより、調整が容易
で回路構成が簡単であるという効果がある。また、スイ
ッチ回路を用いずに、ディジタルデータをアナログ電圧
に変換して減衰素子の制御電圧としているため、瞬断が
発生せず減衰量が異常になることがないという効果があ
る。
As described above, according to the present invention, the distortion compensation for linearly correcting the characteristic curve is digitally performed, and the arrangement of the temperature compensation circuit is changed, so that the adjustment is easy and the circuit configuration is simple. There is an effect. Further, since the digital data is converted into an analog voltage and used as the control voltage of the attenuation element without using the switch circuit, there is an effect that the instantaneous interruption does not occur and the attenuation amount does not become abnormal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例による減衰素子の駆動回路の構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a drive circuit for an attenuation element according to an embodiment of the present invention.

【図2】図1中のmビット発生器6―1〜6―n等の構
成例を示すブロック図である。
FIG. 2 is a block diagram showing a configuration example of m-bit generators 6-1 to 6-n and the like in FIG.

【図3】減衰素子の駆動回路の特性図である。FIG. 3 is a characteristic diagram of a drive circuit for an attenuation element.

【図4】図1中のmビット発生器6―1〜6―n等の他
の構成例を示すブロック図である。
4 is a block diagram showing another configuration example of the m-bit generators 6-1 to 6-n and the like in FIG.

【図5】図(a)はD/A変換器7の出力側の概略図、
図(b)及び図(c)は図(a)の各部の動作を示す波
形図である。
FIG. 5A is a schematic diagram of the output side of the D / A converter 7,
FIGS. 7B and 7C are waveform diagrams showing the operation of each part of FIG.

【図6】従来の減衰素子の駆動回路の構成を示すブロッ
ク図である。
FIG. 6 is a block diagram showing a configuration of a conventional drive circuit for an attenuation element.

【図7】従来の減衰素子の駆動回路の特性図である。FIG. 7 is a characteristic diagram of a conventional drive circuit for an attenuation element.

【図8】図6中の制御回路の内部構成例を示す回路であ
る。
8 is a circuit showing an internal configuration example of a control circuit in FIG.

【図9】減衰素子の駆動回路をAGC回路に使用した場
合の構成図である。
FIG. 9 is a configuration diagram when a drive circuit for an attenuation element is used in an AGC circuit.

【図10】図(a)は図5の駆動回路の等価回路、図
(b)及び図(c)はAGC回路の動作を示す波形図で
ある。
10A is an equivalent circuit of the drive circuit of FIG. 5, and FIGS. 10B and 10C are waveform diagrams showing the operation of the AGC circuit.

【符号の説明】[Explanation of symbols]

1 パルス計数器 2―1〜2―n 制御回路 3 スイッチ回路 4 ドライバ増幅器 5 PINダイオード 6―1〜6―n mビット発生器 7 D/A変換器 8 温度補償回路 1 pulse counter 2-1 to 2-n control circuit 3 switch circuit 4 driver amplifier 5 PIN diode 6-1 to 6-nm bit generator 7 D / A converter 8 temperature compensation circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 nビット(nは2以上の整数)からなる
外部指令に対応するn種類の制御電圧を出力することに
より減衰素子の減衰量をn種類に変化制御する駆動回路
であって、各々がmビット(mは2以上の整数、かつ2
m >n)のデータにより予め設定されたn種類のディジ
タル制御データを、前記外部指令に応じて択一的に出力
する制御データ出力手段と、この出力されたディジタル
制御データをアナログ電圧に変換する変換手段とを含
み、この変換出力を前記制御電圧としたことを特徴とす
る駆動回路。
1. A drive circuit for controlling an attenuation amount of an attenuation element to change to n types by outputting n types of control voltages corresponding to an external command consisting of n bits (n is an integer of 2 or more), Each is m bits (m is an integer of 2 or more, and 2
Control data output means for selectively outputting n kinds of digital control data preset by the data of m > n) according to the external command, and converting the output digital control data into an analog voltage. A drive circuit including a conversion means, wherein the converted output is the control voltage.
【請求項2】 前記変換出力について温度補償を行う温
度補償手段を更に含むことを特徴とする請求項1記載の
駆動回路。
2. The drive circuit according to claim 1, further comprising temperature compensating means for compensating the temperature of the converted output.
【請求項3】 前記減衰素子は、PINダイオードであ
ることを特徴とする請求項1又は2記載の駆動回路。
3. The drive circuit according to claim 1, wherein the attenuation element is a PIN diode.
JP4151894A 1994-03-11 1994-03-11 Driving circuit for attenuation element Withdrawn JPH07249963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4151894A JPH07249963A (en) 1994-03-11 1994-03-11 Driving circuit for attenuation element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4151894A JPH07249963A (en) 1994-03-11 1994-03-11 Driving circuit for attenuation element

Publications (1)

Publication Number Publication Date
JPH07249963A true JPH07249963A (en) 1995-09-26

Family

ID=12610605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4151894A Withdrawn JPH07249963A (en) 1994-03-11 1994-03-11 Driving circuit for attenuation element

Country Status (1)

Country Link
JP (1) JPH07249963A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519265A (en) * 2003-08-04 2007-07-12 インディアン・スペース・リサーチ・オーガニゼイション Control circuit for diode-based RF circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519265A (en) * 2003-08-04 2007-07-12 インディアン・スペース・リサーチ・オーガニゼイション Control circuit for diode-based RF circuit
JP4851792B2 (en) * 2003-08-04 2012-01-11 インディアン・スペース・リサーチ・オーガニゼイション Control circuit for diode-based RF circuit

Similar Documents

Publication Publication Date Title
JP2957127B2 (en) Analog to digital converter and method for generating an approximately partitioned linear analog waveform
US8270917B2 (en) Current controlled biasing for current-steering based RF variable gain amplifiers
US7884745B2 (en) Analogue to digital conversion
JP3706187B2 (en) A / D conversion circuit for video radio frequency or intermediate frequency signal
JP4706043B2 (en) Equalizer circuit
JPH07249963A (en) Driving circuit for attenuation element
JP3369609B2 (en) Circuit device for correcting an offset of an output signal from a digital / analog converter
JP3759117B2 (en) I / V conversion circuit and DA converter
EP2016675B1 (en) Cmos temperature compensated transmitter circuit with merged mixer and variable gain amplifier
JP2008278117A (en) Offset cancel circuit of digital to analog converter
EP0781468A1 (en) Improvements to a logarithmic converter
KR100469408B1 (en) Apparatus and method for linearly amplifying power in cdma system
CA2024354A1 (en) Circuit arrangement for controlling the level of electrical signals
JP3092237B2 (en) Digital gain variable device
JP3086617B2 (en) Mute circuit
JP3107680B2 (en) Linear transmission circuit
JP2739796B2 (en) Transmission signal level control device for wireless transmitter
US5554988A (en) Apparatus and method for generating a data signal
JPH0828673B2 (en) Mobile communication terminal
JPH0638507Y2 (en) Receiver
GB2083984A (en) Signal correction for electrical gain control systems
GB2425227A (en) Analogue to digital conversion arrangement
JP3214230B2 (en) D / A converter gain adjustment circuit
JP3162889B2 (en) Limiter circuit
JP2006186873A (en) Radio apparatus and method for changing transmission output

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605