JP3107680B2 - Linear transmission circuit - Google Patents
Linear transmission circuitInfo
- Publication number
- JP3107680B2 JP3107680B2 JP05132265A JP13226593A JP3107680B2 JP 3107680 B2 JP3107680 B2 JP 3107680B2 JP 05132265 A JP05132265 A JP 05132265A JP 13226593 A JP13226593 A JP 13226593A JP 3107680 B2 JP3107680 B2 JP 3107680B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- envelope
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、移動体通信機器などの
無線通信機器で用いられる送信回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission circuit used in a wireless communication device such as a mobile communication device.
【0002】[0002]
【従来の技術】図4は従来の送信回路のブロック図を示
す。図4において、1はI,Q信号発生器、2は直交変
調器、3はローカル信号発生器、4は利得可変回路、5
は電力増幅器、6は分配器、7は包絡線検波回路、8は
誤差増幅器、9は基準包絡線信号発生器、10はディジ
タル−アナログ信号変換器、11はローパスフィルタ、
12は検波特性補償回路、13は加算器、14は高周波
信号出力端子、15は直流電圧入力端子、16は利得可
変回路制御端子である。2. Description of the Related Art FIG. 4 shows a block diagram of a conventional transmitting circuit. In FIG. 4, 1 is an I and Q signal generator, 2 is a quadrature modulator, 3 is a local signal generator, 4 is a variable gain circuit,
Is a power amplifier, 6 is a divider, 7 is an envelope detection circuit, 8 is an error amplifier, 9 is a reference envelope signal generator, 10 is a digital-analog signal converter, 11 is a low-pass filter,
12 is a detection characteristic compensating circuit, 13 is an adder, 14 is a high-frequency signal output terminal, 15 is a DC voltage input terminal, and 16 is a gain variable circuit control terminal.
【0003】図5は送信回路における検波特性補償回路
12の回路図を示す。図5において、51は検波特性補
償回路におけるダイオード特性補償器と可変負荷回路、
52はダイオード特性補償器入力端子、53は検波特性
補償電圧出力端子、1142は接続端子、1141はダ
イオード特性補償器、1146は可変負荷回路、552
はダイオード特性補償用ダイオード、11471,11
472は可変抵抗制御入力端子、555,556,56
5は高周波接地用コンデンサ、561,562,56
3,564,568,569,571,572は固定抵
抗、566,567は可変負荷回路オンオフ制御用トラ
ンジスタである。FIG. 5 is a circuit diagram of a detection characteristic compensation circuit 12 in a transmission circuit. In FIG. 5, reference numeral 51 denotes a diode characteristic compensator and a variable load circuit in a detection characteristic compensating circuit;
52 is a diode characteristic compensator input terminal, 53 is a detection characteristic compensation voltage output terminal, 1142 is a connection terminal, 1141 is a diode characteristic compensator, 1146 is a variable load circuit, and 552
Are diodes for compensating diode characteristics, 11471, 11
472 is a variable resistance control input terminal, 555, 556, 56
5 is a high frequency grounding capacitor, 561, 562, 56
Reference numerals 3,564,568,569,571,572 denote fixed resistors, and reference numerals 566,567 denote transistors for controlling the on / off of the variable load circuit.
【0004】以上のような構成要素からなる送信回路に
ついて以下これら構成要素間の関係とその動作について
説明する。まずI,Q信号発生器1から出力されたI,
Q信号は、ローカル信号発生器3から出力されたローカ
ル信号とともに、直交変調器2に入力され変調される。
この変調された信号は、利得可変回路4により増幅また
は減衰され、さらに電力増幅器5により増幅され、分配
器6によって分岐される。分岐された信号のうち、一方
の信号は送信出力として高周波信号出力端子14から出
力され、他の一方の信号はモニタ出力として包絡線検波
回路7に入力される。包絡線検波回路7に入力された高
周波信号は包絡線検波され、送信包絡線信号電圧として
出力される。[0004] The relationship between the components and the operation of the transmission circuit having the above components will be described below. First, I, Q output from the I, Q signal generator 1
The Q signal is input to the quadrature modulator 2 and modulated together with the local signal output from the local signal generator 3.
The modulated signal is amplified or attenuated by the variable gain circuit 4, further amplified by the power amplifier 5, and branched by the distributor 6. One of the split signals is output from the high-frequency signal output terminal 14 as a transmission output, and the other signal is input to the envelope detection circuit 7 as a monitor output. The high-frequency signal input to the envelope detection circuit 7 is subjected to envelope detection and output as a transmission envelope signal voltage.
【0005】一方、I,Q信号発生器1の出力は、基準
包絡線信号発生器9にも入力され、基準包絡線信号がつ
くられる。この基準包絡線信号は、ディジタル−アナロ
グ信号変換器10によりアナログ信号に変換され、ロー
パスフィルタ11により滑らかな波形になる。ローパス
フィルタ11の出力は検波特性補償回路12に入力さ
れ、包絡線検波回路7のダイオード検波器の非線形性が
附加される。この検波特性補償回路出力と包絡線検波回
路7からの送信包絡線信号電圧は、ともに誤差増幅器8
に入力され、それらの差電圧が増幅される。誤差増幅器
8の出力電圧は、直流電圧入力端子15から外部入力さ
れた直流電圧とともに加算器13に入力される。そし
て、この加算器出力は、利得可変回路制御端子16に制
御電圧として供給され、利得可変回路4の利得または減
衰を制御する。このように、フィードバックループを構
成して、基準包絡線発生回路9の出力に応じて送信出力
を制御する。On the other hand, the output of the I and Q signal generators 1 is also input to a reference envelope signal generator 9 to generate a reference envelope signal. This reference envelope signal is converted into an analog signal by the digital-analog signal converter 10 and becomes a smooth waveform by the low-pass filter 11. The output of the low-pass filter 11 is input to the detection characteristic compensating circuit 12, to which the nonlinearity of the diode detector of the envelope detection circuit 7 is added. Both the output of the detection characteristic compensating circuit and the transmission envelope signal voltage from the envelope detection circuit 7 are output from the error amplifier 8.
And their difference voltages are amplified. The output voltage of the error amplifier 8 is input to the adder 13 together with the DC voltage externally input from the DC voltage input terminal 15. The output of the adder is supplied as a control voltage to the gain variable circuit control terminal 16 to control the gain or attenuation of the gain variable circuit 4. In this way, a feedback loop is formed, and the transmission output is controlled according to the output of the reference envelope generating circuit 9.
【0006】また、検波特性補償回路12において、ダ
イオード特性補償器入力端子52より入力した信号はダ
イオード特性補償器1141でダイオード特性補償がな
され、入力電圧に比例したダイオード特性補償電流Id
が接続端子1142に発生する。ここでトランジスタ5
66,567が非導通状態のとき、ダイオード特性補償
電流Idは可変負荷回路1146に流れ、ダイオード特
性補償電圧出力端子53には可変負荷回路1146に流
れ込む電流値と固定抵抗561,562の抵抗値に従っ
たダイオード特性補償電圧が発生する。In the detection characteristic compensating circuit 12, a signal input from a diode characteristic compensator input terminal 52 is subjected to diode characteristic compensation by a diode characteristic compensator 1141, and a diode characteristic compensation current Id proportional to the input voltage.
Occurs at the connection terminal 1142. Where transistor 5
When 66 and 567 are non-conductive, the diode characteristic compensation current Id flows to the variable load circuit 1146, and the diode characteristic compensation voltage output terminal 53 receives the current flowing into the variable load circuit 1146 and the resistance of the fixed resistors 561 and 562. A corresponding diode characteristic compensation voltage is generated.
【0007】また、可変負荷回路制御端子11471に
電流を流すことにより、トランジスタ566を導通状態
にさせ、可変負荷回路制御端子11472に電流を流さ
ないことにより、トランジスタ567を非導通状態にさ
せた場合、ダイオード特性補償電圧出力端子53には可
変負荷回路1146に流れ込む電流値と固定抵抗56
1,562,563の抵抗値に従ったダイオード特性補
償電圧が発生する。[0007] Further, the transistor 566 is turned on by passing a current through the variable load circuit control terminal 11471, and the transistor 567 is turned off by not passing a current through the variable load circuit control terminal 11472. The current flowing into the variable load circuit 1146 and the fixed resistor 56 are connected to the diode characteristic compensation voltage output terminal 53.
A diode characteristic compensation voltage is generated according to the resistance values of 1,562,563.
【0008】また、可変負荷回路制御端子11472に
電流を流すことにより、トランジスタ567を導通状態
にさせ、可変負荷回路制御端子11471に電流を流さ
ないことにより、トランジスタ566を非導通状態にし
た場合、ダイオード特性補償電圧出力端子53には可変
負荷回路1146に流れ込む電流値と固定抵抗561,
562,564の抵抗値に従ったダイオード特性補償電
圧が発生する。In the case where the transistor 567 is turned on by passing a current through the variable load circuit control terminal 11472 and the transistor 566 is turned off by not passing a current through the variable load circuit control terminal 11471, The diode characteristic compensation voltage output terminal 53 has a current value flowing into the variable load circuit 1146 and a fixed resistance 561,
A diode characteristic compensation voltage according to the resistance values of 562 and 564 is generated.
【0009】また、可変負荷回路制御端子11471お
よび11472にともに電流を流してトランジスタ56
6,567をともに導通状態にさせたとき、検波出力端
子53には可変負荷回路1146に流れ込む電流値と固
定抵抗561,562,563,564の抵抗値に従っ
たダイオード特性補償電圧が発生する。A current is applied to both variable load circuit control terminals 11471 and 11472 so that transistor 56
When both transistors 6 and 567 are turned on, a diode characteristic compensation voltage is generated at the detection output terminal 53 in accordance with the current value flowing into the variable load circuit 1146 and the resistance values of the fixed resistors 561, 562, 563, and 564.
【0010】このように、抵抗オンオフトランジスタ5
66,567をオンオフさせることにより、可変負荷回
路1146の中の固定抵抗を選択して、ダイオード特性
補償電圧出力端子53に発生する電圧を任意に変化させ
ることができるので、ダイオード特性補償器入力電力が
変化してもダイオード特性補償電圧が大きく変化しない
ように抑えることができる。なお、ここで用いられてい
るダイオード552は、包絡線検波回路で用いられてい
るものと同種類のものを用いている(たとえば、特願平
4−216981)。As described above, the resistance on / off transistor 5
By turning on and off 66 and 567, the fixed resistance in the variable load circuit 1146 can be selected and the voltage generated at the diode characteristic compensation voltage output terminal 53 can be changed arbitrarily. Can be suppressed so that the diode characteristic compensation voltage does not largely change. Note that the diode 552 used here is of the same type as that used in the envelope detection circuit (for example, Japanese Patent Application No. 4-216981).
【0011】[0011]
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、電力増幅器5が飽和して送信出力信号
が歪んだとき、分配器6で分岐した出力信号を包絡線検
波器7で検波した歪を含む送信包絡線信号電圧と、歪み
を含まない基準包絡線信号電圧との差電圧を誤差増幅器
8で検出増幅し、この信号電圧を利得可変回路4の制御
電圧として用いて、電力増幅器5が歪んだ部分だけ利得
が上がるように利得可変回路4を制御して電力増幅器5
の線形性を補償する場合、送信包絡線検波信号に含まれ
る包絡線検波回路7の非線形性は、検波特性補償回路1
2により基準包絡線信号にも附加され、かつ、誤差増幅
器出力電圧に外部から直流電圧を加えて、利得可変回路
4の制御電圧の動作点を移動させることができるので、
フィードバックループのループ誤差の影響も補正するこ
とができる。However, in the above configuration, when the power amplifier 5 is saturated and the transmission output signal is distorted, the output signal branched by the distributor 6 is detected by the envelope detector 7. A difference voltage between a transmission envelope signal voltage including distortion and a reference envelope signal voltage not including distortion is detected and amplified by the error amplifier 8, and this signal voltage is used as a control voltage of the variable gain circuit 4, and the power amplifier 5 The gain variable circuit 4 is controlled to increase the gain only in the portion where
Is compensated for, the nonlinearity of the envelope detection circuit 7 included in the transmission envelope detection signal is compensated by the detection characteristic compensation circuit 1.
2, the operating point of the control voltage of the gain variable circuit 4 can be shifted by adding a DC voltage to the error amplifier output voltage from the outside and adding the DC voltage to the error amplifier output voltage.
The effect of the loop error of the feedback loop can also be corrected.
【0012】しかし、検波特性補償回路12は、検波回
路と同種類のダイオードが使用されているが、このダイ
オードの特性が悪い場合には、線形補償の特性が悪くな
る。また、加算器13だけでは、フィードバックループ
のループ誤差の影響を大きく補正できない。さらに、加
算器13や検波特性補償回路12を用いることにより、
部品点数が多くなり、回路規模が大きくなるという問題
を有していた。However, the detection characteristic compensating circuit 12 uses the same type of diode as the detection circuit. However, if the characteristics of the diode are poor, the characteristics of the linear compensation deteriorate. Further, the influence of the loop error of the feedback loop cannot be largely corrected only by the adder 13. Further, by using the adder 13 and the detection characteristic compensation circuit 12,
There is a problem that the number of parts increases and the circuit scale increases.
【0013】本発明は上記問題点に鑑み、電力増幅器の
飽和による信号の歪に対して、簡素化した回路で、かつ
精度良く線形補償を行える線形送信回路を提供すること
を目的とする。The present invention has been made in consideration of the above problems, and has as its object to provide a linear transmission circuit that can perform linear compensation with high accuracy by using a simplified circuit with respect to signal distortion due to saturation of a power amplifier.
【0014】[0014]
【課題を解決するための手段】上記課題を解決するため
に本発明の線形送信回路は、加算器および検波特性補償
回路のかわりに、包絡線検波回路の非線形性を補償する
信号を発生する検波特性補償信号発生器およびフィード
バックループのループ誤差を補償する信号を発生するル
ープ誤差補償信号発生器とからなるデータ信号発生回路
と、このデータ信号発生回路の出力と基準包絡線信号を
発生する基準包絡線信号発生器との出力を乗算する乗算
器を加えたものである。In order to solve the above-mentioned problems, a linear transmission circuit according to the present invention comprises a detector for generating a signal for compensating for nonlinearity of an envelope detection circuit, instead of an adder and a detection characteristic compensation circuit. A data signal generation circuit comprising a characteristic compensation signal generator and a loop error compensation signal generator for generating a signal for compensating a loop error of a feedback loop, and a reference envelope for generating an output of the data signal generation circuit and a reference envelope signal A multiplier for multiplying the output from the line signal generator is added.
【0015】[0015]
【作用】本発明は上記した構成により、電圧増幅器が飽
和して利得が足りなくなったとき、その足りない利得分
を利得可変回路で補う線形補償をする場合、包絡線検波
回路の非線形性に対する補償信号を出力する検波特性補
償信号発生器およびループ誤差に対する補償信号を発生
するループ誤差補償信号発生器とからなるデータ信号発
生回路の出力を乗算器により基準包絡線信号に乗算する
ことで、送信包絡線信号が持つ検波器の非線形性の補償
と、ループ誤差に対する補償をディジタル的に行うこと
ができ、簡素化した回路で、かつ精度よく線形補償を行
うことができる。According to the present invention, when the voltage amplifier saturates and the gain becomes insufficient due to the above-described configuration, when the linear amplifier compensates for the insufficient gain by a variable gain circuit, compensation for the nonlinearity of the envelope detection circuit is performed. The output envelope of the data signal generation circuit, which includes a detection characteristic compensation signal generator for outputting a signal and a loop error compensation signal generator for generating a compensation signal for a loop error, is multiplied by a multiplier to a reference envelope signal, thereby obtaining a transmission envelope. Compensation for the nonlinearity of the detector included in the line signal and compensation for the loop error can be performed digitally, and linear compensation can be performed accurately with a simplified circuit.
【0016】[0016]
【実施例】以下本発明の一実施例の構成について、図面
を参照しながら説明する。図1は本発明の第1の実施例
における線形送信回路のブロック図を示したものであ
る。図1において、11は線形送信回路、111はI,
Q信号発生器、112は直交変調器、113はローカル
信号発生器、114は利得可変回路、115は電力増幅
器、116は分配器、117は包絡線検波回路、118
は誤差増幅器、119は基準包絡線信号発生器、120
はデータ信号発生回路、1201は検波特性補償信号発
生器、1202はループ誤差補償信号発生器、121は
乗算器、122はディジタル−アナログ信号変換器、1
23はローパスフィルタ、124は送信出力端子、12
5は利得可変回路制御端子である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a linear transmission circuit according to a first embodiment of the present invention. In FIG. 1, 11 is a linear transmission circuit, 111 is I,
Q signal generator, 112 is a quadrature modulator, 113 is a local signal generator, 114 is a gain variable circuit, 115 is a power amplifier, 116 is a divider, 117 is an envelope detector, 118
Is an error amplifier, 119 is a reference envelope signal generator, 120
Is a data signal generation circuit, 1201 is a detection characteristic compensation signal generator, 1202 is a loop error compensation signal generator, 121 is a multiplier, 122 is a digital-analog signal converter, 1
23 is a low-pass filter, 124 is a transmission output terminal, 12
Reference numeral 5 denotes a gain variable circuit control terminal.
【0017】以上のような構成要素からなる第1の実施
例の線形送信回路について以下これら構成要素間の関係
とその動作を図1を用いて説明する。I,Q信号発生器
111から出力されたI,Q信号は、ローカル信号発生
器3から出力されたローカル信号とともに、直交変調器
112に入力され変調される。この変調された信号は、
利得可変回路114において、制御端子125に入力さ
れる制御信号により増幅または減衰され、さらに電力増
幅器115によって増幅される。この増幅された変調信
号は分配器116で送信出力とモニタ出力とに分岐され
る。分岐されたモニタ出力は、包絡線検波回路117に
入力され、ここで包絡線検波されて送信包絡線信号電圧
Vdaとなる。The relationship between the components and the operation of the linear transmission circuit of the first embodiment having the above components will be described below with reference to FIG. The I and Q signals output from the I and Q signal generator 111 are input to the quadrature modulator 112 together with the local signal output from the local signal generator 3 and modulated. This modulated signal is
In the variable gain circuit 114, the signal is amplified or attenuated by the control signal input to the control terminal 125, and further amplified by the power amplifier 115. The amplified modulated signal is split by the divider 116 into a transmission output and a monitor output. The branched monitor output is input to an envelope detection circuit 117, where it is subjected to envelope detection and becomes a transmission envelope signal voltage Vda.
【0018】一方、I,Q信号発生器111の出力は、
基準包絡線発生器119にも入力され、基準包絡線信号
がつくられる。また、包絡線検波回路117の入出力特
性データを記憶しているメモリからなる検波特性補償信
号発生器1201の出力と、フィードバックループのル
ープ誤差特性データを記憶しているメモリからなるルー
プ誤差補償信号発生器1202の出力とは合成され、デ
ータ信号発生回路120の出力となる。このデータ信号
発生回路出力は、基準包絡線信号発生器119から出力
される基準包絡線信号とともに乗算器121に入力され
る。この乗算器出力は、ディジタル−アナログ信号変換
器122によりアナログ信号に変換されてアナログ信号
電圧Vdb1 となり、さらにローパスフィルタ123によ
り滑らかな波形になる。このローパスフィルタ123の
出力電圧Vdb2 は、包絡線検波回路117の送信包絡線
信号電圧Vdaとともに、誤差増幅器118に入力され、
それらの差電圧が増幅される。誤差増幅器118の出力
電圧Vdcは、利得可変回路制御端子125に制御電圧と
して供給され、利得可変回路114の利得または減衰を
制御する。On the other hand, the output of the I and Q signal generators 111 is
The signal is also input to the reference envelope generator 119 to generate a reference envelope signal. An output of a detection characteristic compensation signal generator 1201 composed of a memory storing input / output characteristic data of the envelope detection circuit 117 and a loop error compensation signal composed of a memory storing loop error characteristic data of a feedback loop. The output of the generator 1202 is combined with the output of the data signal generation circuit 120. The output of the data signal generation circuit is input to the multiplier 121 together with the reference envelope signal output from the reference envelope signal generator 119. The output of the multiplier is converted into an analog signal by a digital-analog signal converter 122 to become an analog signal voltage Vdb1, and further a low-pass filter 123 forms a smooth waveform. The output voltage Vdb2 of the low-pass filter 123 is input to the error amplifier 118 together with the transmission envelope signal voltage Vda of the envelope detection circuit 117.
Their difference voltage is amplified. The output voltage Vdc of the error amplifier 118 is supplied to the variable gain circuit control terminal 125 as a control voltage, and controls the gain or attenuation of the variable gain circuit 114.
【0019】以上のように本発明の第1の実施例によれ
ば、送信包絡線信号電圧Vdaとローパスフィルタ出力信
号電圧Vdb2 が一致するように、フィードバックループ
制御することにより包絡線に歪みのない送信出力信号が
送信出力端子124から出力される。As described above, according to the first embodiment of the present invention, the envelope is not distorted by controlling the feedback loop so that the transmission envelope signal voltage Vda and the low-pass filter output signal voltage Vdb2 match. A transmission output signal is output from the transmission output terminal 124.
【0020】また、電力増幅器115が飽和して利得が
足りなくなったとき、その足りない利得分を利得可変回
路114の利得を上げることにより補う線形補償をする
場合、包絡線検波回路117の出力電圧Vdaに含まれる
包絡線検波回路の非線形性の影響と、ループ利得の誤差
の影響を取り除かなければ精度良く線形補償を行うこと
はできない。しかし、この線形送信回路では、検波特性
補償信号発生器1201およびループ誤差補償信号発生
器1202からなるデータ信号発生回路120の出力
を、基準包絡線信号に乗算することで、包絡線検波回路
の非線形性の影響とループ利得の誤差の影響をディジタ
ル的に低減させることができ、簡素な回路で、精度良く
線形補償を行うことが可能となる。さらに、この方式で
は、完全なフィードバックループ制御を行っているた
め、たとえ使用している素子にばらつきがあっても、安
定な制御が構成される。When the power amplifier 115 saturates and the gain becomes insufficient, linear compensation for compensating for the insufficient gain by increasing the gain of the gain variable circuit 114 is performed by using the output voltage of the envelope detection circuit 117. Unless the effects of the non-linearity of the envelope detection circuit included in Vda and the effects of loop gain errors are removed, linear compensation cannot be performed with high accuracy. However, in this linear transmission circuit, the output of the data signal generation circuit 120 including the detection characteristic compensation signal generator 1201 and the loop error compensation signal generator 1202 is multiplied by the reference envelope signal, so that the nonlinearity of the envelope detection circuit is increased. In this case, the effect of the characteristic and the effect of the error of the loop gain can be digitally reduced, and the linear compensation can be accurately performed with a simple circuit. Further, in this method, since complete feedback loop control is performed, stable control is configured even if the elements used vary.
【0021】次に、本発明の他の実施例について、図面
を参照しながら説明する。図2は本発明の第2の実施例
における線形送信回路のブロック図を示したものであ
り、図3はそのタイミングチャートを示す。なお、図2
において、図1における機器および回路素子などと同一
ないし均等のものは同一符号を用いて示し、重複した説
明は省略する。Next, another embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram of a linear transmission circuit according to a second embodiment of the present invention, and FIG. 3 is a timing chart thereof. Note that FIG.
In FIG. 1, the same or equivalent components as those of the apparatus and circuit elements in FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.
【0022】本実施例では、データ信号発生回路120
に、ランピング信号発生器1203が附加されている。
また、図3のタイミングチャートには送信バースト平均
電力波形1101およびランピング信号発生器1203
から出力される送信バースト制御信号1102、送信バ
ーストの立ち上がり区間1103、送信バーストの立ち
下がり区間1104が示されている。In this embodiment, the data signal generation circuit 120
, A ramping signal generator 1203 is added.
The timing chart of FIG. 3 shows the transmission burst average power waveform 1101 and the ramping signal generator 1203.
, A transmission burst control signal 1102, a transmission burst rising section 1103, and a transmission burst falling section 1104.
【0023】以上のような構成要素からなる第2の実施
例の線形送信回路について以下これら構成要素間の関係
とその動作を図2、図3を用いて説明する。送信バース
ト制御信号1102は送信バーストの立ち上がり区間1
103で滑らかなカーブ(たとえばレイズドコサインカ
ーブ)で立ち上がり、送信バーストの立ち下がり区間1
104で滑らかなカーブ(たとえばレイズドコサインカ
ーブ)で立ち下がるようにする。ランピング信号発生器
1203の出力である送信バースト制御信号1102
と、検波特性補償信号発生器1201の出力と、ループ
誤差補償信号発生器1202の出力の合計3つの出力の
合成出力であるデータ信号発生回路120の出力と、基
準包絡線発生回路119の出力である基準包絡線信号と
が乗算器121によって乗算された信号は、ディジタル
−アナログ信号変換器122に入力される。このディジ
タル−アナログ信号変換器122の出力信号電圧Vdb1
は、ローパスフィルタ123に入力され、このローパス
フィルタ123の出力電圧Vdb2 は、誤差増幅器118
の一方の入力となり、フィードバックループが働くの
で、送信出力信号は、その信号バースト平均電力波形1
101の立ち上がりと立ち下がりが滑らかなバースト状
の波形となる。The relationship between the components and the operation of the linear transmission circuit according to the second embodiment having the above components will be described below with reference to FIGS. The transmission burst control signal 1102 is the rising section 1 of the transmission burst.
At 103, the signal rises with a smooth curve (for example, raised cosine curve), and the falling section 1 of the transmission burst 1
At 104, a fall is made with a smooth curve (for example, a raised cosine curve). Transmission burst control signal 1102 which is the output of ramping signal generator 1203
, The output of the detection characteristic compensation signal generator 1201, the output of the data signal generation circuit 120 which is a combined output of the total of three outputs of the output of the loop error compensation signal generator 1202, and the output of the reference envelope generation circuit 119. A signal obtained by multiplying a certain reference envelope signal by the multiplier 121 is input to the digital-analog signal converter 122. The output signal voltage Vdb1 of the digital-analog signal converter 122
Is input to the low-pass filter 123, and the output voltage Vdb2 of the low-pass filter 123 is
And the feedback loop operates, the transmission output signal has a signal burst average power waveform 1
The rising and falling of 101 has a smooth burst-like waveform.
【0024】以上のようにこの実施例によれば上記の構
成により立ち上がり立ち下がりの滑らかなバースト状の
送信出力信号を得ることができ、バースト信号の立ち上
がり立ち下がりの影響による周波数領域での不要な広が
りを抑えることができる。また、その後の誤差増幅器1
18以降の動作は、基本的には、第1の実施例と同じで
ある。As described above, according to this embodiment, a burst-like transmission output signal having a smooth rise and fall can be obtained by the above configuration, and unnecessary transmission signals in the frequency domain due to the influence of the rise and fall of the burst signal can be obtained. Spread can be suppressed. In addition, the subsequent error amplifier 1
The operations after 18 are basically the same as those in the first embodiment.
【0025】[0025]
【発明の効果】以上のように、本発明によれば、線形送
信回路において、検波特性補償信号発生器とループ誤差
補償信号発生器とからなるデータ信号発生回路と、デー
タ信号発生回路の出力と基準包絡線発生回路の出力とを
乗算することのできる乗算器とを設け、ディジタル的
に、包絡線検波回路の非線形性の影響と、ループ誤差の
影響を低減することにより、簡素な回路で精度の良い線
形送信回路が得られる。As described above, according to the present invention, in a linear transmission circuit, a data signal generation circuit including a detection characteristic compensation signal generator and a loop error compensation signal generator, and an output of the data signal generation circuit. A multiplier capable of multiplying the output of the reference envelope generation circuit is provided. Digitally reducing the effects of the nonlinearity of the envelope detection circuit and the effects of loop errors, the accuracy can be improved with a simple circuit. , A linear transmission circuit with good
【図1】本発明の第1の実施例における線形送信回路の
ブロック図FIG. 1 is a block diagram of a linear transmission circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例における線形送信回路の
ブロック図FIG. 2 is a block diagram of a linear transmission circuit according to a second embodiment of the present invention;
【図3】本発明の第2の実施例における線形送信回路の
タイミングチャートFIG. 3 is a timing chart of a linear transmission circuit according to a second embodiment of the present invention.
【図4】従来の送信回路のブロック図FIG. 4 is a block diagram of a conventional transmission circuit.
【図5】従来の送信回路における検波特性補償回路の回
路図FIG. 5 is a circuit diagram of a detection characteristic compensation circuit in a conventional transmission circuit.
11 線形送信回路 111 I,Q信号発生回路 112 直交変調器 113 ローカル信号発生器 114 利得可変回路 115 電力増幅器 116 分配器 117 包絡線検波回路 118 誤差増幅器 119 基準包絡線発生回路 120 データ信号発生回路 1201 検波特性補償信号発生器 1202 ループ誤差補償信号発生器 1203 ランピング信号発生器 121 乗算器 122 ディジタル−アナログ信号変換器 123 ローパスフィルタ 124 送信出力端子 125 利得可変回路制御端子 1101 送信バースト平均電力波形 1102 送信バースト制御信号 1103 送信バースト立ち上がり区間 1104 送信バースト立ち下がり区間 DESCRIPTION OF SYMBOLS 11 Linear transmission circuit 111 I and Q signal generation circuit 112 Quadrature modulator 113 Local signal generator 114 Gain variable circuit 115 Power amplifier 116 Divider 117 Envelope detection circuit 118 Error amplifier 119 Reference envelope generation circuit 120 Data signal generation circuit 1201 Detection characteristic compensation signal generator 1202 Loop error compensation signal generator 1203 Lamping signal generator 121 Multiplier 122 Digital-analog signal converter 123 Low pass filter 124 Transmission output terminal 125 Gain variable circuit control terminal 1101 Transmission burst average power waveform 1102 Transmission burst Control signal 1103 Transmission burst rising section 1104 Transmission burst falling section
フロントページの続き (56)参考文献 特開 平3−276923(JP,A) 特開 平4−156704(JP,A) 特開 平3−179927(JP,A) 特開 平4−150523(JP,A) 特開 昭59−226519(JP,A) 特開 昭61−214825(JP,A) 特開 平5−3440(JP,A) 特開 平6−61874(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04B 1/04 H04L 27/20 H04L 27/36 Continuation of the front page (56) References JP-A-3-276923 (JP, A) JP-A-4-156704 (JP, A) JP-A-3-179927 (JP, A) JP-A-4-150523 (JP) JP-A-59-226519 (JP, A) JP-A-61-214825 (JP, A) JP-A-5-3440 (JP, A) JP-A-6-61874 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) H04B 1/04 H04L 27/20 H04L 27/36
Claims (2)
I,Q信号発生器と、ローカル信号を発生するローカル
信号発生器と、前記I,Q信号発生器の出力と前記ロー
カル信号発生器の出力とを入力とし、変調波を出力する
直交変調器と、前記直交変調器の出力を入力とし、利得
または減衰を可変する利得可変回路と、前記利得可変回
路の出力を入力とし、高周波信号を増幅する電力増幅器
と、前記電力増幅器の出力を入力とし、この高周波信号
を送信出力とモニタ出力とに分ける分配器と、前記分配
器のモニタ出力を入力とし、この入力された高周波信号
を包絡線検波して送信包絡線信号電圧を得る包絡線検波
回路と、前記I,Q信号発生器の出力を入力とし、基準
包絡線信号を発生する基準包絡線信号発生器と、前記包
絡線検波回路の入出力特性データおよびフィードバック
ループのループ誤差特性データを記憶しているメモリか
らなるデータ信号発生回路と、前記基準包絡線信号発生
器出力と前記データ信号発生回路の出力とを乗算する乗
算器と、前記乗算器の出力を入力とし、ディジタル−ア
ナログ信号変換をするディジタル−アナログ信号変換器
と、前記ディジタル−アナログ信号変換器の出力信号の
周波数帯域制限をするローパスフィルタと、前記ローパ
スフィルタの出力信号と前記包絡線検波回路出力信号と
の誤差電圧を検出増幅する誤差増幅器とを備え、前記誤
差増幅器の出力を制御信号とし、この制御信号を利得可
変回路制御端子に入力して前記利得可変回路の利得また
は減衰を制御するようにフィードバックループを構成し
ている線形送信回路。1. An I / Q signal generator for generating baseband I / Q signals, a local signal generator for generating a local signal, an output of the I / Q signal generator, and an output of the local signal generator. An output and an input, a quadrature modulator that outputs a modulated wave, an input of the output of the quadrature modulator, a variable gain circuit that varies gain or attenuation, and an input of the output of the variable gain circuit, A power amplifier to amplify, an output of the power amplifier as an input, a divider for dividing the high-frequency signal into a transmission output and a monitor output, and a monitor output of the distributor as an input, and an envelope of the input high-frequency signal. An envelope detection circuit for detecting and obtaining a transmission envelope signal voltage, a reference envelope signal generator which receives an output of the I and Q signal generators as inputs, and generates a reference envelope signal; Input and output A data signal generating circuit comprising a memory storing characteristic data and loop error characteristic data of a feedback loop; a multiplier for multiplying an output of the reference envelope signal generator by an output of the data signal generating circuit; A digital-to-analog signal converter that performs a digital-to-analog signal conversion, receives a low-pass filter that limits a frequency band of an output signal of the digital-to-analog signal converter, an output signal of the low-pass filter, An error amplifier for detecting and amplifying an error voltage between the output signal of the envelope detection circuit and an output of the error amplifier as a control signal, and inputting the control signal to a gain variable circuit control terminal to control the gain or the gain of the variable gain circuit. A linear transmission circuit forming a feedback loop to control the attenuation.
立ち上がり区間で滑らかなカーブで立ち上がり、前記送
信バーストの立ち下がり区間で滑らかなカーブで立ち下
がる送信バースト制御信号を出力するランピング信号発
生器を設けたことを特徴とする請求項1記載の線形送信
回路。2. A data signal generating circuit , comprising:
Rise in a smooth curve in the rising section
Falling with a smooth curve in the falling section of the signal burst
Generates a ramping signal that outputs a burst transmission control signal
2. The linear transmission circuit according to claim 1 , further comprising a live generator .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05132265A JP3107680B2 (en) | 1993-06-03 | 1993-06-03 | Linear transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05132265A JP3107680B2 (en) | 1993-06-03 | 1993-06-03 | Linear transmission circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06350462A JPH06350462A (en) | 1994-12-22 |
JP3107680B2 true JP3107680B2 (en) | 2000-11-13 |
Family
ID=15077244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05132265A Expired - Fee Related JP3107680B2 (en) | 1993-06-03 | 1993-06-03 | Linear transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3107680B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2917828B2 (en) * | 1994-09-30 | 1999-07-12 | 日本電気株式会社 | Transmitter |
-
1993
- 1993-06-03 JP JP05132265A patent/JP3107680B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06350462A (en) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6590940B1 (en) | Power modulation systems and methods that separately amplify low and high frequency portions of an amplitude waveform | |
US5021753A (en) | Splatter controlled amplifier | |
EP0524008B1 (en) | Transmitter with nonlinearity correction circuits | |
WO1991000653A1 (en) | Linear transmitter | |
US5422598A (en) | High-frequency power amplifier device with drain-control linearizer circuitry | |
JPH03104422A (en) | Linear transmission equipment | |
JP3038916B2 (en) | Amplifier with controlled slew rate | |
JPH0394522A (en) | Output waveform control circuit | |
JP2834304B2 (en) | Linear power amplifier circuit | |
US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
JP3107680B2 (en) | Linear transmission circuit | |
JPH08316759A (en) | Broad band amplifier | |
JP2981953B2 (en) | Linear transmission circuit | |
JP3211644B2 (en) | Automatic gain control circuit | |
JP2003143020A (en) | Transmission power controller and transmission power control method | |
JPH06132736A (en) | Linear transmission device | |
JP3152553B2 (en) | Linear transmission circuit | |
JP3146763B2 (en) | Linear transmission circuit | |
JP3393395B2 (en) | Distortion compensation circuit | |
JP2852292B2 (en) | Carrier leak compensation circuit | |
JP2003243995A (en) | Method for controlling power and transmitter | |
JP2927164B2 (en) | Phase modulator | |
JPH0793538B2 (en) | Amplifier | |
JPH0923125A (en) | Automatic gain control circuit for linearly modulated wave | |
KR100469408B1 (en) | Apparatus and method for linearly amplifying power in cdma system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |