JP3146763B2 - Linear transmission circuit - Google Patents

Linear transmission circuit

Info

Publication number
JP3146763B2
JP3146763B2 JP12573293A JP12573293A JP3146763B2 JP 3146763 B2 JP3146763 B2 JP 3146763B2 JP 12573293 A JP12573293 A JP 12573293A JP 12573293 A JP12573293 A JP 12573293A JP 3146763 B2 JP3146763 B2 JP 3146763B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
variable
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12573293A
Other languages
Japanese (ja)
Other versions
JPH06338730A (en
Inventor
貴志 榎
裕昭 小杉
孝之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP12573293A priority Critical patent/JP3146763B2/en
Publication of JPH06338730A publication Critical patent/JPH06338730A/en
Application granted granted Critical
Publication of JP3146763B2 publication Critical patent/JP3146763B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、移動体通信機器などの
無線送信機器で用いられる送信回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission circuit used in a radio transmission device such as a mobile communication device.

【0002】[0002]

【従来の技術】図12により、従来の線形送信回路につ
いて説明する。
2. Description of the Related Art A conventional linear transmission circuit will be described with reference to FIG.

【0003】図12は従来の線形送信回路のブロック図
を示すものであり、71は利得可変回路、72は電力増
幅器、73は出力モニタ回路、74は可変高周波減衰
器、75はダイオード検波回路、76は可変負荷回路、
77は誤差検出回路、78は変調信号入力端子、79は
送信出力端子、741は可変高周波減衰器74の制御端
子、751は可変負荷回路71の制御端子、70は基準
包絡線信号入力端子である。
FIG. 12 is a block diagram of a conventional linear transmission circuit, in which 71 is a variable gain circuit, 72 is a power amplifier, 73 is an output monitor circuit, 74 is a variable high-frequency attenuator, 75 is a diode detection circuit, 76 is a variable load circuit,
77 is an error detection circuit, 78 is a modulation signal input terminal, 79 is a transmission output terminal, 741 is a control terminal of the variable high frequency attenuator 74, 751 is a control terminal of the variable load circuit 71, and 70 is a reference envelope signal input terminal. .

【0004】以上のように構成された従来の線形送信回
路について、以下その動作を説明する。
The operation of the conventional linear transmission circuit configured as described above will be described below.

【0005】変調信号入力端子78から入力された変調
信号は、電力増幅器72により増幅され出力モニタ回路
73により分岐される。分岐された信号は可変高周波減
衰器74で、可変高周波減衰器制御端子741に入力さ
れる制御信号によって定められた量だけ減衰され、ダイ
オード検波回路75に入力される。ダイオード検波器7
5から出力される検波電流は可変負荷回路76に入力さ
れ、この可変負荷回路76からは、制御端子751に入
力される制御信号によって定められる抵抗値に従った包
絡線検波電圧Vdaが発生する。
[0005] The modulation signal input from the modulation signal input terminal 78 is amplified by the power amplifier 72 and branched by the output monitor circuit 73. The branched signal is attenuated by a variable high frequency attenuator 74 by an amount determined by a control signal input to a variable high frequency attenuator control terminal 741, and is input to a diode detection circuit 75. Diode detector 7
The detection current output from 5 is input to the variable load circuit 76, and the variable load circuit 76 generates an envelope detection voltage Vda according to a resistance value determined by a control signal input to the control terminal 751.

【0006】この検波電圧Vdaは、基準包絡線信号入
力端子70に入力された基準包絡線信号Vdbと共に誤
差検出回路77に入力される。この誤差検出回路77で
は検波電圧Vdaと基準包絡線信号Vdbとの誤差電圧
を検出増幅した後誤差信号として出力する。この誤差信
号を利得可変回路制御端子711を通り利得可変回路7
1に加えることにより、その利得を制御する。
The detection voltage Vda is input to the error detection circuit 77 together with the reference envelope signal Vdb input to the reference envelope signal input terminal 70. The error detection circuit 77 detects and amplifies an error voltage between the detection voltage Vda and the reference envelope signal Vdb, and outputs the resulting signal as an error signal. This error signal is passed through a gain variable circuit control terminal 711 and the gain variable circuit 7
Controlling its gain by adding to one.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成の送信回路では、電力増幅器72を線形な領域
で用いている場合(例えば、送信出力の低い場合)にも
フィードバック制御がかかることにより、かえって送信
スペクトラムが劣化するという問題を有していた。
However, in the transmission circuit having the above configuration, feedback control is performed even when the power amplifier 72 is used in a linear region (for example, when the transmission output is low). On the contrary, there is a problem that the transmission spectrum is deteriorated.

【0008】本発明は上記問題点に鑑み、全ての送信出
力信号において良好な送信出力特性を示す線形送信回路
を提供することを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a linear transmission circuit exhibiting good transmission output characteristics in all transmission output signals.

【0009】[0009]

【課題を解決するための手段】上記問題点を解決するた
めに本発明の線形送信回路は、変調器から出力される変
調信号を入力とし利得または減衰を可変することのでき
る利得可変回路と、前記利得可変回路の出力を入力とす
る電力増幅器と、前記電力増幅器の出力を送信出力信号
として出力すると共にその一部をモニタ信号として出力
する出力モニタ回路と、前記出力モニタ回路の出力を入
力とし高周波信号を減衰することができるとともに、外
部制御信号により減衰量を可変することができる可変高
周波減衰器と、前記可変高周波減衰器の出力を入力とし
この入力された高周波信号に比例した検波電流を出力す
る検波器と、前記検波器の出力を入力とし外部制御信号
により抵抗値を可変できる可変負荷回路と、前記可変負
荷回路の出力と基準包絡線信号とを比較しその誤差電圧
を検出する誤差検出回路と、前記誤差検出回路から出力
される誤差電圧をサンプルホールド信号に従ってサンプ
リングしホールドするサンプルホールド回路とを具備
し、前記サンプルホールド回路の出力信号で前記利得可
変回路の利得を制御し、前記送信信号に応じた制御信号
により前記サンプルホールド回路を常にサンプル状態も
しくはサンプルホールド状態に切換え制御するものであ
る。
In order to solve the above-mentioned problems, a linear transmission circuit according to the present invention is provided with a gain variable circuit capable of varying a gain or an attenuation by receiving a modulated signal output from a modulator as an input, A power amplifier that receives the output of the gain variable circuit as an input, an output monitor circuit that outputs the output of the power amplifier as a transmission output signal and outputs a part of the output as a monitor signal, and an output of the output monitor circuit as an input. A high-frequency signal can be attenuated, and a variable high-frequency attenuator capable of varying the amount of attenuation by an external control signal, and an output of the variable high-frequency attenuator as an input and a detection current proportional to the input high-frequency signal. A detector that outputs, a variable load circuit that receives an output of the detector as an input, and that can vary a resistance value by an external control signal, and an output of the variable load circuit. An error detection circuit that compares the signal with an envelope signal and detects an error voltage thereof; and a sample and hold circuit that samples and holds an error voltage output from the error detection circuit according to a sample and hold signal. The gain of the variable gain circuit is controlled by an output signal, and the sample and hold circuit is always switched to a sample state or a sample and hold state by a control signal corresponding to the transmission signal.

【0010】[0010]

【作用】本発明は上記の構成により、送信出力信号の一
部を包絡線検波した検波信号と基準包絡線信号を誤差検
出回路で比較し、その誤差信号を送信出力信号に応じた
サンプリングホールド回路を制御信号により、常にサン
プル状態(フィードバック制御)にするか、あるいは誤
差検出回路の出力信号をあるタイミングでホールドし
て、利得可変回路に一定値の制御信号が入力されるよう
にするかを切換える。よって、全ての送信出力信号に対
して線形性の良好な送信出力特性を得ることができる。
According to the present invention, a detection signal obtained by performing envelope detection on a part of a transmission output signal and a reference envelope signal are compared by an error detection circuit, and the error signal is sampled and held according to the transmission output signal. Is switched to a sample state (feedback control) in accordance with a control signal, or to hold the output signal of the error detection circuit at a certain timing so that a control signal having a constant value is input to the variable gain circuit. . Therefore, transmission output characteristics with good linearity can be obtained for all transmission output signals.

【0011】[0011]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】(第1の実施例)図1は本発明の第1の実
施例における線形送信回路のブロック図、図2は各信号
のタイミングを示すタイミングチャートである。
(First Embodiment) FIG. 1 is a block diagram of a linear transmission circuit according to a first embodiment of the present invention, and FIG. 2 is a timing chart showing the timing of each signal.

【0013】図1において、11は変調信号入力端子1
9および制御端子111を有する利得可変回路、12は
利得可変回路11の出力側に接続された電力増幅器、1
3は電力増幅器12の出力側に接続した出力モニタ回
路、14は出力モニタ回路13から分岐された信号を制
御端子141から入力される制御信号に応じて減衰する
可変高周波減衰器である。15は可変高周波減衰器14
から出力される信号を検波するダイオード検波回路であ
り、このダイオード検波回路15には、制御端子161
から入力される制御信号によって定められた包絡線検波
電圧Vdaを発生する可変負荷回路16が接続されてい
る。
In FIG. 1, reference numeral 11 denotes a modulation signal input terminal 1
9 and a variable gain circuit having a control terminal 111; 12 is a power amplifier connected to the output side of the variable gain circuit 11;
Reference numeral 3 denotes an output monitor circuit connected to the output side of the power amplifier 12, and reference numeral 14 denotes a variable high-frequency attenuator that attenuates a signal branched from the output monitor circuit 13 according to a control signal input from a control terminal 141. 15 is a variable high-frequency attenuator 14
Is a diode detection circuit for detecting a signal output from the control circuit 161.
Is connected to a variable load circuit 16 that generates an envelope detection voltage Vda determined by a control signal input from the control circuit.

【0014】また、17は包絡線検波電圧Vdaと入力
端子171から入力される基準包絡線信号との誤差電圧
を検出する誤差検出回路である。18は誤差電圧を制御
端子181から入力されるサンプルホールド信号にした
がってサンプリングホールドするサンプルホールド回路
であり、このサンプルホールド回路18から出力される
信号は、利得可変回路11の利得制御信号として制御端
子111に入力される。
An error detection circuit 17 detects an error voltage between the envelope detection voltage Vda and the reference envelope signal input from the input terminal 171. Reference numeral 18 denotes a sample-and-hold circuit for sampling and holding the error voltage in accordance with a sample-and-hold signal input from a control terminal 181. Is input to

【0015】以上のように構成された第1の実施例の線
形送信回路において、その動作を図1および図2を用い
て説明する。
The operation of the linear transmission circuit of the first embodiment configured as described above will be described with reference to FIGS.

【0016】変調信号入力端子19から入力された、図
1の(A)に示す変調信号21は、利得可変回路11と
電力増幅器12によって増幅され、出力モニタ回路13
を介して送信出力信号として送信出力端子131に出力
される。
A modulation signal 21 shown in FIG. 1A input from a modulation signal input terminal 19 is amplified by a gain variable circuit 11 and a power amplifier 12 and output monitor circuit 13
Is output to the transmission output terminal 131 as a transmission output signal.

【0017】一方、出力モニタ回路13で分岐された送
信出力信号の一部は、モニタ信号として可変高周波減衰
器14に入力され、制御端子141から入力される制御
信号により予め定めた量だけ減衰された後、ダイオード
検波回路15に入力される。ダイオード検波回路15で
は可変高周波減衰器14からの出力信号を検波し、その
検波電流を可変負荷回路16に出力する。この検波電流
は、可変負荷回路16においてこれを構成する可変抵抗
負荷値に従った包絡線検波電圧Vdaに変換され、誤差
検出回路17に入力される。誤差検出回路17では、基
準包絡線信号入力端子171に入力された基準包絡線信
号Vdbと検波電圧Vdaとの誤差電圧を検出増幅し、
誤差信号として出力する。この誤差信号はサンプルホー
ルド回路18に入力され、サンプルホールド回路制御端
子181に入力される制御信号によってサンプルあるい
はホールドされて、そのサンプルホールド信号は利得可
変回路制御端子111を通し利得可変回路11に加えら
れその利得を制御する。
On the other hand, a part of the transmission output signal branched by the output monitor circuit 13 is input to the variable high-frequency attenuator 14 as a monitor signal, and is attenuated by a predetermined amount by the control signal input from the control terminal 141. After that, it is input to the diode detection circuit 15. The diode detection circuit 15 detects an output signal from the variable high-frequency attenuator 14 and outputs the detection current to the variable load circuit 16. The detection current is converted into an envelope detection voltage Vda according to the variable resistance load value constituting the detection current in the variable load circuit 16 and is input to the error detection circuit 17. The error detection circuit 17 detects and amplifies an error voltage between the reference envelope signal Vdb input to the reference envelope signal input terminal 171 and the detection voltage Vda,
Output as an error signal. This error signal is input to the sample and hold circuit 18 and is sampled or held by a control signal input to the sample and hold circuit control terminal 181. The sample and hold signal is applied to the gain variable circuit 11 through the gain variable circuit control terminal 111. Control the gain.

【0018】可変高周波減衰器14の減衰器は、可変高
周波減衰器制御端子141に入力された制御信号によっ
て可変である。また、可変負荷回路16を構成する抵抗
負荷の抵抗値は、可変負荷回路制御端子161に入力さ
れた制御信号によって可変となっており、ある検波電圧
範囲ΔVに対するモニタ信号ΔPを拡大させることがで
きる構成となっている。
The attenuator of the variable high-frequency attenuator 14 is variable by a control signal input to a variable high-frequency attenuator control terminal 141. Further, the resistance value of the resistance load constituting the variable load circuit 16 is variable by the control signal input to the variable load circuit control terminal 161, and the monitor signal ΔP for a certain detection voltage range ΔV can be expanded. It has a configuration.

【0019】図2のタイミングチャートにおいて、制御
端子181に入力されるサンプルホールド信号22は、
電力増幅器12を非線形な領域で用いている場合(例え
ば、送信出力信号が高い場合)の信号で、図2(B)に
示す如く常にサンプル状態である。従って、利得可変回
路11には、サンプルホールド回路18から図2(C)
に示す波形の制御信号が入力されることにより、これに
伴い利得可変回路11は、可変負荷回路16の包絡線検
波電圧Vdaが基準包絡線信号Vdbと等しくなるよう
にフィードバック制御がなされ、包絡線に歪みのない送
信出力信号26(図2D参照)が送信出力端子131か
ら出力される。
In the timing chart of FIG. 2, the sample hold signal 22 input to the control terminal 181 is
This is a signal when the power amplifier 12 is used in a non-linear region (for example, when the transmission output signal is high), and is always in a sample state as shown in FIG. Therefore, the variable gain circuit 11 is connected to the sample and hold circuit 18 from FIG.
As a result, the gain variable circuit 11 performs feedback control so that the envelope detection voltage Vda of the variable load circuit 16 becomes equal to the reference envelope signal Vdb, and the envelope A transmission output signal 26 (see FIG. 2D) having no distortion is output from the transmission output terminal 131.

【0020】一方、電力増幅器12を線形な領域で用い
ている場合、(例えば、送信出力信号が低い場合)上記
のようなフィードバック制御は必要ないので、図2
(D)に示す波形のサンプルホールド信号24により、
あるタイミングでホールドし、フィードバックループを
切り放している。これに伴い、サンプルホールド回路1
8から利得可変回路11に加えられる制御信号25は、
図2(E)に示す波形となる。
On the other hand, when the power amplifier 12 is used in a linear region (for example, when the transmission output signal is low), the above-described feedback control is not necessary.
By the sample hold signal 24 having the waveform shown in (D),
Holds at a certain timing and releases the feedback loop. Accordingly, the sample and hold circuit 1
The control signal 25 applied to the variable gain circuit 11 from 8 is:
The waveform is as shown in FIG.

【0021】(第2の実施例)図3は、本発明の第2の
実施例における線形送信回路のブロック図である。
(Second Embodiment) FIG. 3 is a block diagram of a linear transmission circuit according to a second embodiment of the present invention.

【0022】図3において、図1と同一ないし均等の部
分には図1と同一符号を以て示し、重複した説明を省略
する。本実施例において第1の実施例と異なる点は、可
変高周波減衰器14とダイオード検波回路15間に高周
波増幅器31を設けたところにある。
In FIG. 3, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals as in FIG. 1, and duplicate description will be omitted. This embodiment differs from the first embodiment in that a high-frequency amplifier 31 is provided between the variable high-frequency attenuator 14 and the diode detection circuit 15.

【0023】以上のように構成された第2の実施例の線
形送信回路において、以下その動作を図3を用いて説明
する。
The operation of the thus configured linear transmission circuit of the second embodiment will be described below with reference to FIG.

【0024】変調信号入力端子19から入力された変調
信号21は、利得可変回路11と電力増幅器12によっ
て増幅され、出力モニタ回路13を介して送信出力信号
として送信出力端子131に出力される。
The modulation signal 21 input from the modulation signal input terminal 19 is amplified by the gain variable circuit 11 and the power amplifier 12 and output to the transmission output terminal 131 via the output monitor circuit 13 as a transmission output signal.

【0025】また、出力モニタ回路13で分岐された送
信出力信号の一部は、モニタ信号として可変高周波減衰
器14に入力され、制御端子141から入力される制御
信号により予め定めた量だけ減衰された後、高周波増幅
器31で増幅されて、ダイオード検波回路15に入力さ
れる。ダイオード検波回路15では高周波増幅器31で
増幅された出力信号を検波し、その検波電流を可変負荷
回路16に出力する。この検波電流は可変負荷回路16
において、これを構成する可変抵抗負荷値に従った包絡
線検波電圧Vdaに変換され、誤差検出回路17に入力
される。
A part of the transmission output signal branched by the output monitor circuit 13 is input to the variable high-frequency attenuator 14 as a monitor signal, and is attenuated by a predetermined amount by the control signal input from the control terminal 141. After that, the signal is amplified by the high frequency amplifier 31 and input to the diode detection circuit 15. The diode detection circuit 15 detects the output signal amplified by the high-frequency amplifier 31 and outputs the detection current to the variable load circuit 16. This detection current is supplied to the variable load circuit 16.
Is converted into an envelope detection voltage Vda according to the variable resistance load value that constitutes this, and is input to the error detection circuit 17.

【0026】誤差検出回路17では、基準包絡線信号入
力端子171に入力された基準包絡線信号Vdbと検波
電圧Vdaとの誤差電圧を検出増幅し、誤差信号として
出力する。この誤差信号はサンプルホールド回路18に
入力され、サンプルホールド回路制御端子181に入力
される制御信号によってサンプルあるいはホールドさ
れ、そのサンプルホールド信号は利得可変回路制御端子
111を通して利得可変回路11に加えられ、その利得
を制御する。
The error detection circuit 17 detects and amplifies an error voltage between the reference envelope signal Vdb input to the reference envelope signal input terminal 171 and the detection voltage Vda, and outputs an error signal. This error signal is input to the sample and hold circuit 18 and is sampled or held by a control signal input to the sample and hold circuit control terminal 181. The sample and hold signal is applied to the gain variable circuit 11 through the gain variable circuit control terminal 111. Control its gain.

【0027】なお、各信号のタイミングを示すタイミン
グチャートは、図2と同一であるので、その説明は省略
する。
The timing chart showing the timing of each signal is the same as that shown in FIG. 2, and a description thereof will be omitted.

【0028】この第2の実施例では、可変高周波減衰器
14とダイオード検波回路15の間に高周波増幅器31
を接続しているので、出力モニタ回路13のモニタ信号
が小さい場合にも対応できるという効果を有す。
In the second embodiment, a high-frequency amplifier 31 is provided between the variable high-frequency attenuator 14 and the diode detection circuit 15.
Is connected, so that it is possible to cope with a case where the monitor signal of the output monitor circuit 13 is small.

【0029】(第3の実施例)図4は、本発明の第3の
実施例における線形送信回路のブロック図である。
(Third Embodiment) FIG. 4 is a block diagram of a linear transmission circuit according to a third embodiment of the present invention.

【0030】図4において、図3と同一ないし均等の部
分に図3と同一符号を以て示し、重複した説明を省略す
る。本実施例において第2の実施例と異なる点は、ダイ
オード検波回路15にバイアス入力端子41を付加した
ところにある。
In FIG. 4, the same or equivalent parts as those in FIG. 3 are denoted by the same reference numerals as those in FIG. 3, and duplicate description will be omitted. This embodiment differs from the second embodiment in that a bias input terminal 41 is added to the diode detection circuit 15.

【0031】このダイオード検波回路15バイアス入力
端子41に、外部よりバイアス電圧を加えることによ
り、ダイオード検波回路15の検波用ダイオードにバイ
アス電流が流れる。このようにバイアス電流を流すこと
により、出力モニタ回路13のモニタ信号が小さい場合
にもより大きな検波電圧が発生できる。
When a bias voltage is externally applied to the diode detection circuit 15 bias input terminal 41, a bias current flows through the detection diode of the diode detection circuit 15. By supplying the bias current in this manner, a larger detection voltage can be generated even when the monitor signal of the output monitor circuit 13 is small.

【0032】以上のように構成された第3の実施例の線
形送信回路において、その動作は第2の実施例と同一で
あるので、ここでは省略する。
The operation of the linear transmission circuit according to the third embodiment configured as described above is the same as that of the second embodiment, and a description thereof will be omitted.

【0033】また、各信号のタイミングを示すタイミン
グチャートも、図2と同一であるので、その説明は省略
する。
A timing chart showing the timing of each signal is the same as that shown in FIG. 2, and a description thereof will be omitted.

【0034】(第4の実施例)図5は、本発明の第4の
実施例における線形送信回路のブロック図である。
(Fourth Embodiment) FIG. 5 is a block diagram of a linear transmission circuit according to a fourth embodiment of the present invention.

【0035】図5において、図4と同一ないし均等の部
分には図4と同一符号を以て示し、重複した説明を省略
する。本実施例において第3の実施例と異なる点は、サ
ンプルホールド回路18の利得可変回路11の制御端子
111間に固定電圧付加回路51を設けたところにあ
る。
In FIG. 5, the same or equivalent parts as those in FIG. 4 are denoted by the same reference numerals as those in FIG. 4, and duplicate description will be omitted. The present embodiment differs from the third embodiment in that a fixed voltage adding circuit 51 is provided between the control terminals 111 of the gain variable circuit 11 of the sample and hold circuit 18.

【0036】以上のように構成された第4の実施例の線
形送信回路において、以下その動作を図5を用いて説明
する。
The operation of the above-configured linear transmission circuit according to the fourth embodiment will be described below with reference to FIG.

【0037】変調信号入力端子19から入力された変調
信号21は、利得可変回路11と電力増幅器12によっ
て増幅され、出力モニタ回路13を介して送信出力信号
として送信出力端子131に出力される。
The modulation signal 21 input from the modulation signal input terminal 19 is amplified by the gain variable circuit 11 and the power amplifier 12 and output to the transmission output terminal 131 via the output monitor circuit 13 as a transmission output signal.

【0038】また、出力モニタ回路13で分岐された送
信出力信号の一部は、モニタ信号として可変高周波減衰
器14に入力され、制御端子141から入力される制御
信号により所定量だけ減衰された後、高周波増幅器31
で増幅されて、ダイオード検波回路15に入力される。
ダイオード検波回路15では高周波増幅器31で増幅さ
れた出力信号を検波し、その検波電流を可変負荷回路1
6に出力する。この検波電流は可変負荷回路16におい
て、これを構成する可変抵抗負荷値に従った包絡線検波
電圧Vdaに変換され、誤差検出回路17に入力され
る。
A part of the transmission output signal branched by the output monitor circuit 13 is input to the variable high-frequency attenuator 14 as a monitor signal, and after being attenuated by a predetermined amount by the control signal input from the control terminal 141. , High frequency amplifier 31
And is input to the diode detection circuit 15.
The diode detection circuit 15 detects the output signal amplified by the high-frequency amplifier 31 and outputs the detection current to the variable load circuit 1.
6 is output. The detection current is converted into an envelope detection voltage Vda according to the variable resistance load value constituting the detection current in the variable load circuit 16 and input to the error detection circuit 17.

【0039】誤差検出回路17では、基準包絡線信号入
力端子171に入力された基準包絡線信号Vdbと、検
波電圧Vdaとの誤差電圧を検出増幅し、誤差信号とし
て出力する。この誤差信号はサンプルホールド回路18
に入力され、サンプルホールド回路制御端子181に入
力される制御信号によってサンプルあるいはホールドさ
れる。サンプルホールド回路18の出力信号には固定電
圧付加回路51において、固定電圧が重畳され、この出
力信号を利得可変回路制御端子111を通して利得可変
回路11に加えることにより、その利得を制御する。
The error detection circuit 17 detects and amplifies an error voltage between the reference envelope signal Vdb input to the reference envelope signal input terminal 171 and the detection voltage Vda, and outputs it as an error signal. This error signal is supplied to the sample and hold circuit 18.
And is sampled or held by a control signal input to the sample and hold circuit control terminal 181. A fixed voltage is superimposed on the output signal of the sample hold circuit 18 in a fixed voltage adding circuit 51, and the output signal is applied to the gain variable circuit 11 through a gain variable circuit control terminal 111 to control the gain.

【0040】なお、各信号のタイミングを示すタイミン
グチャートは、図2と同一であるので、その説明は省略
する。
Since the timing chart showing the timing of each signal is the same as that in FIG. 2, the description is omitted.

【0041】このように第4の実施例においては、固定
電圧付加回路を付加し、適当な固定電圧を重畳すること
により、利得可変回路の動作点における基準包絡線信号
Vdbと検波電圧Vdaとの誤差を小さくすることがで
き、より線形性の良い送信回路が得られる。
As described above, in the fourth embodiment, by adding a fixed voltage adding circuit and superimposing an appropriate fixed voltage, the difference between the reference envelope signal Vdb and the detection voltage Vda at the operating point of the gain variable circuit is obtained. The error can be reduced, and a transmission circuit with better linearity can be obtained.

【0042】(第5の実施例)図6、図7は、本発明の
第5の実施例における線形送信回路のブロック図及び各
信号のタイミングを示すタイミングチャートである。
(Fifth Embodiment) FIGS. 6 and 7 are a block diagram of a linear transmission circuit and a timing chart showing timings of signals in a fifth embodiment of the present invention.

【0043】図6において、図5と同一ないし均等の部
分には図5と同一符号を以て示し、重複した説明を省略
する。本実施例において第4の実施例と異なる点は、誤
差検出回路17の基準包絡信号入力側に送信バースト制
御入力端子61と乗算器62を設けたところにある。
In FIG. 6, the same or equivalent parts as those in FIG. 5 are denoted by the same reference numerals as those in FIG. This embodiment differs from the fourth embodiment in that a transmission burst control input terminal 61 and a multiplier 62 are provided on the reference envelope signal input side of the error detection circuit 17.

【0044】図7において、21は変調信号入力端子1
9に入力される変調信号、82は基準包絡線信号、83
は送信バースト制御信号、84は誤差検出回路基準入力
信号、26は送信出力端子131より出力される送信出
力信号、85はバースト立ち上がり区間、86はバース
ト送信区間、87はバースト立ち下がり区間である。
In FIG. 7, reference numeral 21 denotes a modulation signal input terminal 1
9 is a modulated signal, 82 is a reference envelope signal, 83
Is a transmission burst control signal, 84 is an error detection circuit reference input signal, 26 is a transmission output signal output from the transmission output terminal 131, 85 is a burst rising section, 86 is a burst transmission section, and 87 is a burst falling section.

【0045】以上のように構成された第5の実施例の線
形送信回路において、以下その動作を図6、図7を用い
て説明する。
The operation of the linear transmission circuit of the fifth embodiment configured as described above will be described below with reference to FIGS.

【0046】送信バースト制御信号83は、図7の
(C)に示すように送信バーストの立ち上がり区間85
で滑らかなカーブで立ち上がり、送信バーストの立ち下
がり区間87で滑らかなカーブで立ち下がるようにす
る。この送信バースト制御信号83を入力端子61から
入力することにより、入力端子171に入力された基準
包絡線信号Vdbとを乗算器62によって掛け合わせ
る。この乗算信号Vdbbは誤差検出回路17の基準入
力信号となる。
As shown in FIG. 7C, the transmission burst control signal 83 has a rising section 85 of the transmission burst.
And rises with a smooth curve in the falling section 87 of the transmission burst. By inputting the transmission burst control signal 83 from the input terminal 61, the multiplier 62 multiplies the reference envelope signal Vdb input to the input terminal 171 by the multiplier 62. The multiplied signal Vdbb becomes a reference input signal of the error detection circuit 17.

【0047】従って、上記基準入力信号Vdbbと検波
電圧Vdaとの誤差信号を基にして利得可変回路11を
フィードバック制御することにより、送信出力信号26
は、図7(E)に示すように、信号バースト平均電力波
形の立ち上がりと立ち下がりが滑らかなバースト状の波
形となる。
Therefore, by performing feedback control of the gain variable circuit 11 based on the error signal between the reference input signal Vdbb and the detection voltage Vda, the transmission output signal 26
As shown in FIG. 7 (E), the signal burst average power waveform becomes a burst-like waveform with a smooth rise and fall.

【0048】以上のように、この第5の実施例によれ
ば、上記の構成により立ち上がり立ち下がりの滑らかな
バースト状の送信出力信号を得ることができ、バースト
信号の立ち上がり立ち下がりの影響による周波数領域で
の不要なスペクトラムの広がりを抑えることができる。
As described above, according to the fifth embodiment, a burst-like transmission output signal having a smooth rise and fall can be obtained by the above configuration, and the frequency due to the influence of the rise and fall of the burst signal can be obtained. Unnecessary spread of the spectrum in the region can be suppressed.

【0049】(第6の実施例)図8、図9は本発明の第
6の実施例における線形送信回路のブロック図および各
信号のタイミングを示すタイミングチャートである。
(Sixth Embodiment) FIGS. 8 and 9 are a block diagram of a linear transmission circuit and a timing chart showing timings of respective signals in a sixth embodiment of the present invention.

【0050】図8において、図6と同一ないし均等の部
分は図6と同一符号を以て示し、重複した説明を省略す
る。本実施例において第5の実施例と異なる点は、固定
電圧付加回路51に、電圧付加の有無及びそのタイミン
グを送信バースト制御信号に対応して制御する制御端子
81を付加したところにある。
In FIG. 8, the same or equivalent parts as those in FIG. 6 are denoted by the same reference numerals as in FIG. 6, and duplicate description will be omitted. This embodiment is different from the fifth embodiment in that a control terminal 81 for controlling the presence / absence of voltage addition and its timing in accordance with a transmission burst control signal is added to the fixed voltage addition circuit 51.

【0051】図9において、21は変調信号入力端子1
9に入力される変調信号、83は送信バースト制御信
号、88は固定電圧付加回路制御信号、26は送信出力
端子131より出力される送信出力信号、85はバース
ト立ち上がり区間、86はバースト送信区間、87はバ
ースト立ち下がり区間である。
In FIG. 9, reference numeral 21 denotes a modulation signal input terminal 1.
9 is a modulation signal, 83 is a transmission burst control signal, 88 is a fixed voltage addition circuit control signal, 26 is a transmission output signal output from the transmission output terminal 131, 85 is a burst rising section, 86 is a burst transmission section, Reference numeral 87 denotes a burst falling section.

【0052】以上のように構成された第6の実施例の線
形送信回路において、以下その動作を図8、図9を用い
て説明する。
The operation of the linear transmission circuit of the sixth embodiment configured as described above will be described below with reference to FIGS.

【0053】変調信号入力端子19から入力された変調
信号は、利得可変回路11と電力増幅器12によって増
幅され、出力モニタ回路13を介して送信出力信号とし
て送信出力端子131に出力される。
The modulation signal input from the modulation signal input terminal 19 is amplified by the gain variable circuit 11 and the power amplifier 12 and output to the transmission output terminal 131 via the output monitor circuit 13 as a transmission output signal.

【0054】また、出力モニタ回路13で分岐された送
信出力信号の一部は、モニタ信号として可変高周波減衰
器14に入力され、制御端子141から入力される制御
信号により所定量だけ減衰された後、高周波増幅器31
で増幅されて、ダイオード検波回路15に入力される。
ダイオード検波回路15では高周波増幅器31で増幅さ
れた出力信号を検波し、その検波電流を可変負荷回路1
6に出力する。この検波電流は可変負荷回路16におい
て、これを構成する可変抵抗負荷値に従った包絡線検波
電圧Vdaに変換され、誤差検出回路17に入力され
る。
A part of the transmission output signal branched by the output monitor circuit 13 is input to the variable high-frequency attenuator 14 as a monitor signal, and after being attenuated by a predetermined amount by the control signal input from the control terminal 141. , High frequency amplifier 31
And is input to the diode detection circuit 15.
The diode detection circuit 15 detects the output signal amplified by the high-frequency amplifier 31 and outputs the detection current to the variable load circuit 1.
6 is output. The detection current is converted into an envelope detection voltage Vda according to the variable resistance load value constituting the detection current in the variable load circuit 16 and input to the error detection circuit 17.

【0055】一方、乗算器62では、入力端子61から
入力された送信バースト制御信号83と入力端子171
に、入力された基準包絡線信号Vdbとを掛け合わせる
ことにより信号Vdbbを求め、この信号Vdbbを誤
差検出回路17に入力する。従って、誤差検出回路17
からは、検波電圧Vdaと信号Vdbbとの差の電圧を
検出増幅した誤差信号が出力される。この誤差信号はサ
ンプルホールド回路18に入力され、サンプルホールド
回路制御端子181に入力される制御信号によってサン
プルあるいはホールドされる。サンプルホールド回路1
8の出力信号には固定電圧付加回路51において、固定
電圧付加回路制御電子81に入力される制御信号(図9
C参照)のタイミングで固定電圧が付加される。固定電
圧が付加された後、その出力信号を利得可変回路制御端
子111を通して利得可変回路11に加えることによ
り、その利得を制御する。
On the other hand, in the multiplier 62, the transmission burst control signal 83 input from the input terminal 61 and the input terminal 171
Is multiplied by the input reference envelope signal Vdb to obtain a signal Vdbb, and this signal Vdbb is input to the error detection circuit 17. Therefore, the error detection circuit 17
Outputs an error signal obtained by detecting and amplifying a difference voltage between the detection voltage Vda and the signal Vdbb. This error signal is input to the sample and hold circuit 18 and is sampled or held by a control signal input to the sample and hold circuit control terminal 181. Sample hold circuit 1
In the fixed voltage adding circuit 51, the control signal (FIG. 9)
C), a fixed voltage is added. After the fixed voltage is applied, the output signal is applied to the variable gain circuit 11 through the variable gain circuit control terminal 111 to control the gain.

【0056】以上のように第6の実施例によれば、上記
の構成によりバーストオン時には適当な固定電圧を付加
することにより、利得可変回路11の動作点において基
準となる包絡線信号Vdbbと検波電圧Vdaとの誤差
を小さくすることができ、より線形性の良い送信回路が
できる。また、バーストオフ時には固定電圧が付加され
ないため、送信出力のダイナミックレンジが広くなる。
As described above, according to the sixth embodiment, an appropriate fixed voltage is added at the time of burst-on according to the above configuration, so that the envelope signal Vdbb serving as a reference at the operating point of the gain variable circuit 11 can be detected. An error with the voltage Vda can be reduced, and a transmission circuit with better linearity can be obtained. Further, since a fixed voltage is not added at the time of burst off, the dynamic range of the transmission output is widened.

【0057】(第7の実施例)図10、図11は、本発
明の第7の実施例における線形送信回路のブロック図及
び各信号のタイミングを示すタイミングチャートであ
る。
(Seventh Embodiment) FIGS. 10 and 11 are a block diagram of a linear transmission circuit and a timing chart showing timings of signals in a seventh embodiment of the present invention.

【0058】図10において、図8と同一ないし均等の
部分は図8と同一符号を以て示し、重複した説明を省略
する。本実施例において第6の実施例と異なる点は、利
得可変回路11と変調信号入力端子19間に制御電圧入
力端子92を有する前置利得可変回路91を設けたとこ
ろにある。
In FIG. 10, parts that are the same as or equivalent to those in FIG. 8 are denoted by the same reference numerals as in FIG. 8, and redundant description will be omitted. This embodiment differs from the sixth embodiment in that a front gain variable circuit 91 having a control voltage input terminal 92 is provided between the gain variable circuit 11 and the modulation signal input terminal 19.

【0059】図11において、21は変調信号入力端子
19に入力される変調信号、83は送信バースト制御信
号、89はバースト状の前置利得可変回路制御信号、2
6は送信出力端子131より出力される送信出力信号、
85はバースト立ち上がり区間、86はバースト送信区
間、87はバースト立ち下がり区間である。
In FIG. 11, reference numeral 21 denotes a modulation signal input to the modulation signal input terminal 19; 83, a transmission burst control signal; 89, a burst-like pre-gain variable circuit control signal;
6 is a transmission output signal output from the transmission output terminal 131;
85 is a burst rising section, 86 is a burst transmission section, and 87 is a burst falling section.

【0060】以上のように構成された第7の実施例の線
形送信回路において、以下その動作を図10、図11を
用いて説明する。
The operation of the linear transmission circuit of the seventh embodiment configured as described above will be described below with reference to FIGS.

【0061】変調入力信号19から入力された変調信号
は、前置利得可変回路91と利得可変回路11と電力増
幅器12によって増幅され、出力モニタ回路13を介し
て送信出力信号として送信出力端子131に出力され
る。
The modulation signal input from the modulation input signal 19 is amplified by the variable gain circuit 91, the variable gain circuit 11 and the power amplifier 12, and is output to the transmission output terminal 131 as a transmission output signal via the output monitor circuit 13. Is output.

【0062】また、出力モニタ回路13で分岐された送
信出力信号の一部は、モニタ信号として可変高周波減衰
器14に入力され、制御端子141から入力される制御
信号により所定量だけで減衰された後、高周波増幅器3
1で増幅されてダイオード検波回路15に入力される。
ダイオード検波回路15では高周波増幅器31で増幅さ
れた出力信号を検波し、その検波電流を可変負荷回路1
6に出力する。この検波電流は可変負荷回路16におい
て、これを構成する可変抵抗負荷値に従った包絡線検波
電圧Vdaに変換され、誤差検出回路17に入力され
る。
A part of the transmission output signal branched by the output monitor circuit 13 is input to the variable high-frequency attenuator 14 as a monitor signal, and is attenuated by a predetermined amount by the control signal input from the control terminal 141. Later, high frequency amplifier 3
The signal is amplified by 1 and input to the diode detection circuit 15.
The diode detection circuit 15 detects the output signal amplified by the high-frequency amplifier 31 and outputs the detection current to the variable load circuit 1.
6 is output. The detection current is converted into an envelope detection voltage Vda according to the variable resistance load value constituting the detection current in the variable load circuit 16 and input to the error detection circuit 17.

【0063】一方、乗算器62では、送信バースト制御
信号入力端子61から入力された送信バースト制御信号
83と、基準包絡線信号入力端子171に入力された基
準包絡線信号Vdbとを掛け合わせることにより信号V
dbbを求め、この信号Vdbbを誤差検出回路17に
入力する。従って誤差検出回路17からは、検波電圧V
daとVdbとの差の電圧を検出増幅した誤差信号が出
力される。この誤差信号はサンプルホールド回路18に
入力され、サンプルホールド回路制御端子181に入力
される制御信号によってサンプルあるいはホールドされ
る。サンプルホールド回路18の出力信号には、固定電
圧付加回路51において固定電圧付加回路制御端子81
に入力される制御信号のタイミングで固定電圧が付加さ
れる。固定電圧が付加された後の出力は、利得可変回路
制御端子111を通して利得可変回路11に加えること
により、その利得を制御する。
On the other hand, the multiplier 62 multiplies the transmission burst control signal 83 input from the transmission burst control signal input terminal 61 by the reference envelope signal Vdb input to the reference envelope signal input terminal 171. Signal V
dbb is obtained, and this signal Vdbb is input to the error detection circuit 17. Therefore, the error detection circuit 17 outputs the detection voltage V
An error signal obtained by detecting and amplifying the voltage of the difference between da and Vdb is output. This error signal is input to the sample and hold circuit 18 and is sampled or held by a control signal input to the sample and hold circuit control terminal 181. The output signal of the sample-and-hold circuit 18 includes a fixed voltage adding circuit control terminal 81
The fixed voltage is added at the timing of the control signal input to the control circuit. The output after the addition of the fixed voltage is applied to the variable gain circuit 11 through the variable gain circuit control terminal 111 to control the gain.

【0064】送信バースト制御信号83とバースト状前
置利得可変回路制御信号89は、送信バーストの立ち上
がり区間85で滑らかなカーブで立ち上がり、送信バー
ストの立ち下がり区間87で滑らかなカーブで立ち下が
るようにする。送信バースト制御信号入力端子61から
入力された送信バースト信号と、基準包絡線信号入力端
子171に入力された基準包絡線信号Vdbとが、乗算
器62によって掛け合わされた信号Vdbbは、誤差検
出回路17の一方の基準入力となり、これによりフィー
ドバック制御が行われる。そして前置利得可変回路制御
電圧入力端子92よりバースト状前置利得可変回路制御
電圧を入力すると、送信出力信号26は、送信バースト
の平均電力波形の立ち上がり、立ち下がりの滑らかなバ
ースト状の波形となり、且つ、基準包絡線信号入力端子
171に入力された基準包絡線信号Vdbと、送信バー
スト制御信号入力端子61に入力されたバースト制御信
号とが、乗算器62によって掛け合わされた信号Vdb
bのみを誤差検出回路17に入力して、送信出力をバー
スト制御する場合と比べて、さらにダイナミックレンジ
が広くなる。
The transmission burst control signal 83 and the burst-shaped pre-gain variable circuit control signal 89 rise so as to have a smooth curve in the rising section 85 of the transmission burst and fall in a smooth curve in the falling section 87 of the transmission burst. I do. The signal Vdbb obtained by multiplying the transmission burst signal input from the transmission burst control signal input terminal 61 by the multiplier 62 with the reference envelope signal Vdb input to the reference envelope signal input terminal 171 is output by the error detection circuit 17. , Thereby performing feedback control. Then, when a burst-shaped pre-gain variable circuit control voltage is input from the pre-gain variable circuit control voltage input terminal 92, the transmission output signal 26 becomes a burst-shaped waveform in which the average power waveform of the transmission burst rises and falls smoothly. A signal Vdb obtained by multiplying the reference envelope signal Vdb input to the reference envelope signal input terminal 171 and the burst control signal input to the transmission burst control signal input terminal 61 by the multiplier 62
As compared with the case where only b is input to the error detection circuit 17 and the transmission output is subjected to burst control, the dynamic range is further widened.

【0065】以上のように第7の実施例によれば、上記
の構成によりダイナミックレンジが広くなり、且つ、立
ち上がり立ち下がりの滑らかなバースト状の送信出力信
号を得ることができる。
As described above, according to the seventh embodiment, a burst-like transmission output signal having a wide dynamic range and a smooth rise and fall can be obtained by the above configuration.

【0066】なお、第7の実施例において、利得可変回
路11の前段に前置利得可変回路91を接続したが、利
得可変回路11の直後に別の利得可変回路を接続する構
成としても良い。
In the seventh embodiment, the pre-gain variable circuit 91 is connected before the gain variable circuit 11, but another gain variable circuit may be connected immediately after the gain variable circuit 11.

【0067】[0067]

【発明の効果】以上のように本発明は、送信出力信号の
一部を包絡線検波し、その検波信号と基準包絡線信号を
誤差検出回路で比較し、その誤差信号を送信出力信号に
応じたサンプルホールド回路制御信号により、常にサン
プル状態とするか、あるいはサンプルホールドするかを
切換え、そのサンプルホールド回路の出力で利得可変回
路を制御するように構成することにより、全ての送信出
力信号に対して線形性の良好な送信出力特性を得ること
ができる。
As described above, according to the present invention, a part of a transmission output signal is subjected to envelope detection, the detected signal is compared with a reference envelope signal by an error detection circuit, and the error signal is determined according to the transmission output signal. The sample-and-hold circuit control signal switches between the sample state and the sample-and-hold state, and the variable gain circuit is controlled by the output of the sample-and-hold circuit. Thus, transmission output characteristics with good linearity can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の線形送信回路の構成を
示すブロック図
FIG. 1 is a block diagram showing a configuration of a linear transmission circuit according to a first embodiment of the present invention.

【図2】本発明の第1の実施例における線形送信回路の
タイミングチャート
FIG. 2 is a timing chart of the linear transmission circuit according to the first embodiment of the present invention.

【図3】本発明の第2の実施例における線形送信回路の
構成を示すブロック図
FIG. 3 is a block diagram illustrating a configuration of a linear transmission circuit according to a second embodiment of the present invention.

【図4】本発明の第3の実施例における線形送信回路の
構成を示すブロック図
FIG. 4 is a block diagram illustrating a configuration of a linear transmission circuit according to a third embodiment of the present invention.

【図5】本発明の第4の実施例における線形送信回路の
構成を示すブロック図
FIG. 5 is a block diagram illustrating a configuration of a linear transmission circuit according to a fourth embodiment of the present invention.

【図6】本発明の第5の実施例における線形送信回路の
構成を示すブロック図
FIG. 6 is a block diagram illustrating a configuration of a linear transmission circuit according to a fifth embodiment of the present invention.

【図7】本発明の第5の実施例における線形送信回路の
タイミングチャート
FIG. 7 is a timing chart of a linear transmission circuit according to a fifth embodiment of the present invention.

【図8】本発明の第6の実施例における線形送信回路の
構成を示すブロック図
FIG. 8 is a block diagram illustrating a configuration of a linear transmission circuit according to a sixth embodiment of the present invention.

【図9】本発明の第6の実施例における線形送信回路の
タイミングチャート
FIG. 9 is a timing chart of a linear transmission circuit according to a sixth embodiment of the present invention.

【図10】本発明の第7の実施例における線形送信回路
の構成を示すブロック図
FIG. 10 is a block diagram showing a configuration of a linear transmission circuit according to a seventh embodiment of the present invention.

【図11】本発明の第7の実施例における線形送信回路
のタイミングチャート
FIG. 11 is a timing chart of a linear transmission circuit according to a seventh embodiment of the present invention.

【図12】従来の線形送信回路の構成を示すブロック図FIG. 12 is a block diagram showing a configuration of a conventional linear transmission circuit.

【符号の説明】[Explanation of symbols]

11 利得可変回路 12 電力増幅器 13 出力モニタ回路 14 可変高周波減衰器 15 ダイオード検波回路 16 可変負荷回路 17 誤差検出回路 18 サンプルホールド回路 19 変調信号入力端子 21 変調信号 22 サンプルホールド信号 23 利得可変回路制御信号 24 サンプルホールド信号 25 利得可変回路制御信号 26 送信出力信号 31 高周波増幅器 41 ダイオード検波回路バイアス入力端子 51 固定電圧付加回路 61 送信バースト制御入力端子 62 乗算器 70 基準包絡線信号入力端子 71 利得可変回路 72 電力増幅器 73 出力モニタ回路 74 可変高周波減衰器 75 ダイオード検波回路 76 可変負荷回路 77 誤差検出回路 78 変調信号入力端子 79 送信出力端子 81 固定電圧付加回路制御端子 82 基準包絡線信号 83 送信バースト制御信号 84 誤差検出回路基準入力信号 85 バースト立ち上がり区間 86 バースト送信区間 87 バースト立ち下がり区間 88 固定電圧付加回路制御信号 89 バースト状前置利得可変回路制御信号 91 前置利得可変回路 92 前置利得可変回路制御電圧入力端子 111 利得可変回路制御端子 131 送信出力端子 141 可変高周波減衰器制御端子 161 可変負荷回路制御端子 171 基準包絡線信号入力端子 181 サンプルホールド回路制御端子 711 利得可変回路制御端子 741 可変高周波減衰器制御端子 751 可変負荷回路制御端子 DESCRIPTION OF SYMBOLS 11 Gain variable circuit 12 Power amplifier 13 Output monitor circuit 14 Variable high frequency attenuator 15 Diode detection circuit 16 Variable load circuit 17 Error detection circuit 18 Sample hold circuit 19 Modulation signal input terminal 21 Modulation signal 22 Sample hold signal 23 Gain variable circuit control signal 24 Sample Hold Signal 25 Gain Variable Circuit Control Signal 26 Transmission Output Signal 31 High Frequency Amplifier 41 Diode Detection Circuit Bias Input Terminal 51 Fixed Voltage Addition Circuit 61 Transmission Burst Control Input Terminal 62 Multiplier 70 Reference Envelope Signal Input Terminal 71 Gain Variable Circuit 72 Power amplifier 73 Output monitor circuit 74 Variable high frequency attenuator 75 Diode detection circuit 76 Variable load circuit 77 Error detection circuit 78 Modulation signal input terminal 79 Transmission output terminal 81 Fixed voltage addition circuit control terminal 82 Reference packet Line signal 83 Transmission burst control signal 84 Error detection circuit reference input signal 85 Burst rising section 86 Burst transmission section 87 Burst falling section 88 Fixed voltage adding circuit control signal 89 Burst-like pre-gain variable circuit control signal 91 Pre-gain variable circuit 92 Pre-gain variable circuit control voltage input terminal 111 Gain variable circuit control terminal 131 Transmission output terminal 141 Variable high frequency attenuator control terminal 161 Variable load circuit control terminal 171 Reference envelope signal input terminal 181 Sample hold circuit control terminal 711 Gain variable circuit Control terminal 741 Variable high frequency attenuator control terminal 751 Variable load circuit control terminal

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−338744(JP,A) 特開 平6−276033(JP,A) 特開 平4−156704(JP,A) 特開 昭58−75906(JP,A) 特開 昭54−140856(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 1/32 H03G 3/30 H04B 1/04 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-6-338744 (JP, A) JP-A-6-276033 (JP, A) JP-A-4-156704 (JP, A) JP-A-58-58 75906 (JP, A) JP-A-54-140856 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 1/32 H03G 3/30 H04B 1/04

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】変調器から出力される変調信号を入力とし
利得または減衰を可変することのできる利得可変回路
と、 前記利得可変回路の出力を入力とする電力増幅器と、 前記電力増幅器の出力を送信出力信号として出力すると
共に、その一部をモニタ信号として出力する出力モニタ
回路と、 前記出力モニタ回路の出力を入力とし高周波信号を減衰
することができるとともに、外部制御信号により減衰量
を可変することができる可変高周波減衰器と、 前記可変高周波減衰器の出力を入力としこの入力された
高周波信号に比例した検波電流を出力する検波器と、 前記検波器の出力を入力とし外部制御信号により抵抗値
を可変できる可変負荷回路と、 前記可変負荷回路の出力と基準包絡線信号とを比較しそ
の誤差電圧を検出する誤差検出回路と、 前記誤差検出回路から出力される誤差電圧をサンプルホ
ールド信号に従ってサンプリングしホールドするサンプ
ルホールド回路とを具備し、 前記サンプルホールド回路の出力信号で前記利得可変回
路の利得を制御し、前記送信出力信号に応じた制御信号
により、この送信出力レベルが高い場合は、前記サンプ
ルホールド回路を常にサンプル状態とし、前記送信出力
レベルが低い場合は、サンプルホールド状態に切換え制
御することを特徴とする線形送信回路。
1. A gain variable circuit capable of varying gain or attenuation by receiving a modulation signal output from a modulator as an input, a power amplifier receiving an output of the gain variable circuit as an input, and an output of the power amplifier. An output monitor circuit that outputs as a transmission output signal and outputs a part of the output signal as a monitor signal; an output of the output monitor circuit is used as an input to attenuate a high-frequency signal and vary an amount of attenuation by an external control signal A variable high-frequency attenuator capable of receiving an output of the variable high-frequency attenuator as an input and outputting a detection current proportional to the input high-frequency signal; and a resistance controlled by an external control signal having the output of the detector as an input. A variable load circuit capable of changing a value, an error detection circuit for comparing an output of the variable load circuit with a reference envelope signal and detecting an error voltage thereof, ; And a sample and hold circuit for sampling and holding the error voltage output from the error detecting circuit according to the sample-hold signal, and controlling a gain of the variable gain circuit at the output signal of the sample-and-hold circuit, the transmission output signal When the transmission output level is high according to the corresponding control signal , the sample and hold circuit is always in the sample state, and the transmission output level is
When the level is low , switching control to a sample hold state is performed.
【請求項2】 前記可変高周波減衰器と、検波器との間
に高周波増幅器を接続したことを特徴とする請求項1記
載の線形送信回路。
2. The linear transmission circuit according to claim 1, wherein a high-frequency amplifier is connected between the variable high-frequency attenuator and the detector.
【請求項3】 前記検波器はダイオードとコンデンサか
ら構成されるとともにバイアス端子を有し、このバイア
ス端子に外部からバイアス電圧を供給してダイオードに
バイアス電流を流すことを特徴とする請求項1または請
求項2記載の線形送信回路。
3. The detector according to claim 1, wherein the detector includes a diode and a capacitor and has a bias terminal, and a bias voltage is supplied from the outside to the bias terminal to supply a bias current to the diode. The linear transmission circuit according to claim 2.
【請求項4】 前記サンプルホールド回路と利得可変回
路の間に固定電圧付加回路を設け、固定電圧を前記サン
プルホールド回路の出力に付加することを特徴とする請
求項1から請求項3のいずれかに記載の線形送信回路。
4. A circuit according to claim 1, wherein a fixed voltage adding circuit is provided between said sample and hold circuit and the variable gain circuit, and a fixed voltage is added to an output of said sample and hold circuit. 3. The linear transmission circuit according to 1.
【請求項5】 前記基準包絡線信号として送信バースト
信号出力に対応した立ち上がり及び立ち下がりの滑らか
な送信オンオフ信号を前記誤差検出回路の入力信号とし
て加えることにより立ち上がり及び立ち下がり特性の滑
らかな送信バースト信号を出力することを可能とした請
求項1から請求項4のいずれかに記載の線形送信回路。
5. A transmission burst having a smooth rising and falling characteristic by adding a smooth rising and falling transmission ON / OFF signal corresponding to a transmission burst signal output as the reference envelope signal as an input signal of the error detection circuit. The linear transmission circuit according to any one of claims 1 to 4, wherein the linear transmission circuit can output a signal.
【請求項6】 前記固定電圧付加回路は外部制御端子を
もち、電圧付加の有無及びそのタイミングを送信バース
ト制御信号に対応したオンオフ信号で行うことを特徴と
する請求項4又は請求項5に記載の線形送信回路。
6. The fixed voltage adding circuit according to claim 4, wherein the fixed voltage adding circuit has an external control terminal, and the presence or absence of the voltage addition and its timing are performed by an on / off signal corresponding to a transmission burst control signal. Linear transmission circuit.
【請求項7】 利得または減衰を可変することができる
第1の利得可変回路の入力側あるいは出力側に利得また
は減衰を可変することができる第2の利得可変回路を接
続し、前記第2の利得可変回路の制御信号として送信バ
ースト信号出力に対応した立ち上がり及び立ち下がりの
滑らかな送信オンオフ信号を加えることにより、立ち上
がり及び立ち下がり特性の滑らかな送信バースト信号を
出力することを可能とした請求項5または請求項6に記
載の線形送信回路。
7. A second variable gain circuit capable of varying gain or attenuation is connected to an input side or an output side of a first variable gain circuit capable of varying gain or attenuation, and said second variable gain circuit is connected to said second variable gain circuit. Claims: It is possible to output a transmission burst signal having a smooth rise and fall characteristic by adding a transmission on / off signal having a smooth rise and fall corresponding to a transmission burst signal output as a control signal of the gain variable circuit. A linear transmission circuit according to claim 5 or claim 6.
JP12573293A 1993-05-27 1993-05-27 Linear transmission circuit Expired - Fee Related JP3146763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12573293A JP3146763B2 (en) 1993-05-27 1993-05-27 Linear transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12573293A JP3146763B2 (en) 1993-05-27 1993-05-27 Linear transmission circuit

Publications (2)

Publication Number Publication Date
JPH06338730A JPH06338730A (en) 1994-12-06
JP3146763B2 true JP3146763B2 (en) 2001-03-19

Family

ID=14917420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12573293A Expired - Fee Related JP3146763B2 (en) 1993-05-27 1993-05-27 Linear transmission circuit

Country Status (1)

Country Link
JP (1) JP3146763B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018727B2 (en) * 2008-10-10 2012-09-05 株式会社Jvcケンウッド Wireless transmitter

Also Published As

Publication number Publication date
JPH06338730A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
US6759902B2 (en) Single-detector automatic gain control circuit
KR0138224B1 (en) Rf amplifier bias control method and apparatus thereof
JP2800500B2 (en) Burst transmission output control circuit
US5144258A (en) Power amplifier system for radio transmitter and method for using the same
US6801089B2 (en) Continuous variable-gain low-noise amplifier
EP0603867B1 (en) Distortion compensating circuit of high-frequency power amplifier
JP2776071B2 (en) Transmission output envelope detection circuit and linear transmission circuit
US5659893A (en) Transmission circuit with improved gain control loop
WO2003075452A2 (en) Method of adjusting gain and current consumption of a power amplifier circuit while maintaining linearity
US20030139153A1 (en) Edge power detector/controller
JP3038916B2 (en) Amplifier with controlled slew rate
JP3314806B2 (en) Power amplifier
JP2834304B2 (en) Linear power amplifier circuit
JP3146763B2 (en) Linear transmission circuit
US6744314B2 (en) Wideband power amplifier linearization technique
JP3231992B2 (en) Transmission device
KR20050037588A (en) Enhanced efficiency ldmos based feed forward amplifier
JP2001036351A (en) Power amplifier
JP2981953B2 (en) Linear transmission circuit
EP2073383B1 (en) Amplifier arrangement
JPH06338731A (en) Linear amplification device
JP3107680B2 (en) Linear transmission circuit
KR100313919B1 (en) Predistortion Power Amplifier having gain and phase compens ation function
JPH0548346A (en) Linear power amplifier circuit
JP2765211B2 (en) Power control circuit for linearized power amplifier

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees