JPH07245960A - 中性点電位固定形インバータ装置 - Google Patents
中性点電位固定形インバータ装置Info
- Publication number
- JPH07245960A JPH07245960A JP6032553A JP3255394A JPH07245960A JP H07245960 A JPH07245960 A JP H07245960A JP 6032553 A JP6032553 A JP 6032553A JP 3255394 A JP3255394 A JP 3255394A JP H07245960 A JPH07245960 A JP H07245960A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- switching
- point
- phase
- neutral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子で発生するオン・オフロス
及び定常ロスを低減させ、コンパクトでかつ大容量化が
可能なＮＰＣインバータ装置を提供すること。 【構成】 直流電圧源の正極と負極との間に、第１、第
２、第３及び第４のスイッチング素子を備え、第１及び
第２のスイッチング素子(S11,S13) 間の接続点並びに第
３及び第４のスイッチング素子(S14,S12) 間の接続点と
前記中性点との間にそれぞれダイオードを逆極性(D11,D
12) で接続し、第１及び第４のスイッチング素子(S11,S
12) に、前記第２及び第３のスイッチング素子(S13,S1
4) よりもオン・オフロスの小さい特性を有する高速ス
イッチング素子を用いる。
及び定常ロスを低減させ、コンパクトでかつ大容量化が
可能なＮＰＣインバータ装置を提供すること。 【構成】 直流電圧源の正極と負極との間に、第１、第
２、第３及び第４のスイッチング素子を備え、第１及び
第２のスイッチング素子(S11,S13) 間の接続点並びに第
３及び第４のスイッチング素子(S14,S12) 間の接続点と
前記中性点との間にそれぞれダイオードを逆極性(D11,D
12) で接続し、第１及び第４のスイッチング素子(S11,S
12) に、前記第２及び第３のスイッチング素子(S13,S1
4) よりもオン・オフロスの小さい特性を有する高速ス
イッチング素子を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、中性点電位固定形イン
バータ装置に関し、特にＰＷＭ制御を用いるインバータ
装置に関する。
バータ装置に関し、特にＰＷＭ制御を用いるインバータ
装置に関する。
【０００２】
【従来の技術】ＰＷＭ（パルス幅変調）制御を用いるイ
ンバータ装置の出力には多くの高調波が含まれ、この高
調波を低減する制御方式として中性点電位固定形（以
下、ＮＰＣという）インバータと呼ばれるものが知られ
ている。
ンバータ装置の出力には多くの高調波が含まれ、この高
調波を低減する制御方式として中性点電位固定形（以
下、ＮＰＣという）インバータと呼ばれるものが知られ
ている。
【０００３】図３は、直流電圧を交流電圧に変換して電
動機を駆動する場合の、この種のインバータの従来装置
構成を示すものである。
動機を駆動する場合の、この種のインバータの従来装置
構成を示すものである。
【０００４】この図に示すように、ＮＰＣインバータ４
は直流電源１の正負極から導出された直流母線Ｐ，Ｎか
ら直流電力の供給を受けると共にコンデンサ２，３で分
圧された中性点Ｏが導入され、制御部９からのスイッチ
ング信号ＳＳにより直流電圧を交流電圧に変換して誘導
電動機５を駆動する。位置検出器（レゾルバ）６は電動
機５の回転軸に結合され、コンバータ７を介して制御部
９に回転速度Ｎｒをフィードバックする。制御部９は回
転速度Ｎｒを速度基準Ｎｒ＊と比較して得られた速度偏
差をゼロにするように電動機速度を制御する。制御部９
はベクトル制御型のものとして例示されており、速度偏
差から速度制御部９Ａによって得られたトルク指令Ｔｅ
＊及び磁束指令Ф＊に基づいてベクトル制御部９Ｂによ
りｄｑ軸上の磁束成分電流基準Ｉｄ＊及びトルク成分電
流基準Ｉｑ＊を演算する。電流検出器８によって検出し
た電動機電流のｄｑ軸成分を電流制御部９Ｃにおいて電
流基準Ｉｄ＊，Ｉｑ＊と比較し、その偏差をゼロにする
ような３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算す
る。この電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいてＰ
ＷＭ制御部９Ｄによりスイッチング信号ＳＳを得てイン
バータ４をＰＷＭ制御する。
は直流電源１の正負極から導出された直流母線Ｐ，Ｎか
ら直流電力の供給を受けると共にコンデンサ２，３で分
圧された中性点Ｏが導入され、制御部９からのスイッチ
ング信号ＳＳにより直流電圧を交流電圧に変換して誘導
電動機５を駆動する。位置検出器（レゾルバ）６は電動
機５の回転軸に結合され、コンバータ７を介して制御部
９に回転速度Ｎｒをフィードバックする。制御部９は回
転速度Ｎｒを速度基準Ｎｒ＊と比較して得られた速度偏
差をゼロにするように電動機速度を制御する。制御部９
はベクトル制御型のものとして例示されており、速度偏
差から速度制御部９Ａによって得られたトルク指令Ｔｅ
＊及び磁束指令Ф＊に基づいてベクトル制御部９Ｂによ
りｄｑ軸上の磁束成分電流基準Ｉｄ＊及びトルク成分電
流基準Ｉｑ＊を演算する。電流検出器８によって検出し
た電動機電流のｄｑ軸成分を電流制御部９Ｃにおいて電
流基準Ｉｄ＊，Ｉｑ＊と比較し、その偏差をゼロにする
ような３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算す
る。この電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいてＰ
ＷＭ制御部９Ｄによりスイッチング信号ＳＳを得てイン
バータ４をＰＷＭ制御する。
【０００５】図４（ａ）は、ＮＰＣインバータ４の主回
路構成を示したもので、スイッチング素子としてトラン
ジスタやＧＴＯ（ゲートターンオフサイリスタ）、ＩＧ
ＢＴ（絶縁ゲート形バイポーラトランジスタ）が適用さ
れるが、ここではＧＴＯの例で示している。
路構成を示したもので、スイッチング素子としてトラン
ジスタやＧＴＯ（ゲートターンオフサイリスタ）、ＩＧ
ＢＴ（絶縁ゲート形バイポーラトランジスタ）が適用さ
れるが、ここではＧＴＯの例で示している。
【０００６】Ｕ相においては、母線Ｐ，Ｎ間に、それぞ
れフライホイールダイオードＤＦ１１，ＤＦ１３，ＤＦ
１４，ＤＦ１２を逆並列接続した４個のスイッチング素
子Ｓ１１，Ｓ１３，Ｓ１４，Ｓ１２を順次直列に接続し
ている。スイッチング素子Ｓ１１，Ｓ１３によってＵ相
Ｐ側アームを構成し、スイッチング素子Ｓ１４，Ｓ１２
によってＵ相Ｎ側アームを構成している。Ｕ相Ｐ側アー
ム及びＵ相Ｎ側アームの各中間接続点はそれぞれ直流電
源に対して逆向きにクランプダイオードＤ１１及びＤ１
２を介して中性点Ｏに接続されている。以上は、Ｕ相に
ついてのものであるが、Ｖ相及びＷ相についても同様に
構成されている。
れフライホイールダイオードＤＦ１１，ＤＦ１３，ＤＦ
１４，ＤＦ１２を逆並列接続した４個のスイッチング素
子Ｓ１１，Ｓ１３，Ｓ１４，Ｓ１２を順次直列に接続し
ている。スイッチング素子Ｓ１１，Ｓ１３によってＵ相
Ｐ側アームを構成し、スイッチング素子Ｓ１４，Ｓ１２
によってＵ相Ｎ側アームを構成している。Ｕ相Ｐ側アー
ム及びＵ相Ｎ側アームの各中間接続点はそれぞれ直流電
源に対して逆向きにクランプダイオードＤ１１及びＤ１
２を介して中性点Ｏに接続されている。以上は、Ｕ相に
ついてのものであるが、Ｖ相及びＷ相についても同様に
構成されている。
【０００７】なお、電動機５は３相誘導電動機であっ
て、電動機電流は各相毎に電流検出器８Ｕ，８Ｖ，８Ｗ
によって検出され、その検出信号が制御部９に取り込ま
れる。
て、電動機電流は各相毎に電流検出器８Ｕ，８Ｖ，８Ｗ
によって検出され、その検出信号が制御部９に取り込ま
れる。
【０００８】図５は、Ｕ相の電圧指令Ｖｕ＊に応じてＵ
相のスイッチング素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４
に与えられるゲート信号を示すタイムチャートである。
また図６はＵ相のスイッチング状態をフローチャートで
示したものである。
相のスイッチング素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４
に与えられるゲート信号を示すタイムチャートである。
また図６はＵ相のスイッチング状態をフローチャートで
示したものである。
【０００９】このチャートは、電圧指令Ｖｕ＊とＰＷＭ
制御のための三角波Ｃを大小比較し、Ｕ相のスイッチン
グ素子のゲート信号を決定するＰＷＭ制御部９Ｄの作用
を説明するもので、Ｕ相を代表して示したが他の相につ
いても同様に作用する。図５のｔ0 〜ｔ1 の期間（三角
波Ｃが電圧指令Ｖｕ＊より大きい範囲。図６のステップ
１００，１０１）を見ると、スイッチング素子Ｓ１３，
Ｓ１４がオン、Ｓ１１，Ｓ１２がオフである（図６のス
テップ１０３）。これによりＵ相出力端子はスイッチン
グ素子Ｓ１３，Ｓ１４およびダイオードＤ１１，Ｄ１２
を介して中性点Ｏに接続され、母線Ｐ，Ｎとはスイッチ
ング素子Ｓ１１，Ｓ１２により切り離されるので、Ｕ相
出力端子は中性点Ｏの電位に固定される。この状態が時
点ｔ0 からｔ1 まで続く。時点ｔ1 になると、三角波Ｃ
が電圧指令Ｖｕ＊より小さくなり（図６のステップ１０
１）、スイッチング素子Ｓ１１，Ｓ１３がオンとなり、
スイッチング素子Ｓ１４，Ｓ１２がオフとなる（図６の
ステップ１０２）。これによりＵ相出力端子はスイッチ
ング素子Ｓ１１，Ｓ１３を介して母線Ｐに接続され、ス
イッチング素子Ｓ１４，Ｓ１２により中性点Ｏ及び母線
Ｎとは切り離されるのでＵ相出力端子は母線Ｐの電位と
なり中性点Ｏに対し正の電圧ＥD1となる。この状態が時
点ｔ2 まで続く。時点ｔ2 になると、三角波Ｃが電圧指
令Ｖｕ＊より大きくなって時点ｔ0 〜ｔ1 のときと同様
の状態になり、それが時点ｔ3 まで続く。
制御のための三角波Ｃを大小比較し、Ｕ相のスイッチン
グ素子のゲート信号を決定するＰＷＭ制御部９Ｄの作用
を説明するもので、Ｕ相を代表して示したが他の相につ
いても同様に作用する。図５のｔ0 〜ｔ1 の期間（三角
波Ｃが電圧指令Ｖｕ＊より大きい範囲。図６のステップ
１００，１０１）を見ると、スイッチング素子Ｓ１３，
Ｓ１４がオン、Ｓ１１，Ｓ１２がオフである（図６のス
テップ１０３）。これによりＵ相出力端子はスイッチン
グ素子Ｓ１３，Ｓ１４およびダイオードＤ１１，Ｄ１２
を介して中性点Ｏに接続され、母線Ｐ，Ｎとはスイッチ
ング素子Ｓ１１，Ｓ１２により切り離されるので、Ｕ相
出力端子は中性点Ｏの電位に固定される。この状態が時
点ｔ0 からｔ1 まで続く。時点ｔ1 になると、三角波Ｃ
が電圧指令Ｖｕ＊より小さくなり（図６のステップ１０
１）、スイッチング素子Ｓ１１，Ｓ１３がオンとなり、
スイッチング素子Ｓ１４，Ｓ１２がオフとなる（図６の
ステップ１０２）。これによりＵ相出力端子はスイッチ
ング素子Ｓ１１，Ｓ１３を介して母線Ｐに接続され、ス
イッチング素子Ｓ１４，Ｓ１２により中性点Ｏ及び母線
Ｎとは切り離されるのでＵ相出力端子は母線Ｐの電位と
なり中性点Ｏに対し正の電圧ＥD1となる。この状態が時
点ｔ2 まで続く。時点ｔ2 になると、三角波Ｃが電圧指
令Ｖｕ＊より大きくなって時点ｔ0 〜ｔ1 のときと同様
の状態になり、それが時点ｔ3 まで続く。
【００１０】そして、時点ｔ3 からｔ4 まではＵ相出力
端子は母線Ｐの電位となる。このようにＵ相出力端子の
電位ＥUOが変化し、時点ｔ5 に至るまでスイッチング素
子Ｓ１２がオフ、Ｓ１３がオンの状態を継続しながらス
イッチング素子Ｓ１１とＳ１４がオン、オフし、中性点
Ｏの電位と母線Ｐの電位のいずれかとなる動作を繰り返
す（図６のステップ１０２，１０３）。
端子は母線Ｐの電位となる。このようにＵ相出力端子の
電位ＥUOが変化し、時点ｔ5 に至るまでスイッチング素
子Ｓ１２がオフ、Ｓ１３がオンの状態を継続しながらス
イッチング素子Ｓ１１とＳ１４がオン、オフし、中性点
Ｏの電位と母線Ｐの電位のいずれかとなる動作を繰り返
す（図６のステップ１０２，１０３）。
【００１１】時点ｔ6 〜ｔ7 の期間（三角波Ｃが電圧指
令の絶対値｜Ｖｕ＊｜より大きい範囲）は、Ｕ相出力端
子の電位が中性点Ｏの電位となり、これを過渡期間とし
てＵ相出力端子の電位極性が反転する。すなわち時点ｔ
7 になると、三角波Ｃが電圧指令の絶対値｜Ｖｕ＊｜よ
り小さくなり（図６のステップ１０４）、スイッチング
素子Ｓ１４，Ｓ１２がオン、Ｓ１１，Ｓ１３がオフとな
り（図６のステップ１０６）、Ｕ相出力端子は母線Ｎに
接続され、中性点Ｏに対し負の電圧−ＥD2となる。そし
て、スイッチング素子Ｓ１１がオフ、Ｓ１４がオンの状
態を継続しながら、スイッチング素子Ｓ１２，Ｓ１３が
オン、オフを繰り返し（図６のステップ１０５とステッ
プ１０６）、これによりＵ相出力端子の電位ＥU0は中性
点Ｏ及び母線Ｎのいずれかの電位となる。Ｖ，Ｗ相出力
端子についても同様である。
令の絶対値｜Ｖｕ＊｜より大きい範囲）は、Ｕ相出力端
子の電位が中性点Ｏの電位となり、これを過渡期間とし
てＵ相出力端子の電位極性が反転する。すなわち時点ｔ
7 になると、三角波Ｃが電圧指令の絶対値｜Ｖｕ＊｜よ
り小さくなり（図６のステップ１０４）、スイッチング
素子Ｓ１４，Ｓ１２がオン、Ｓ１１，Ｓ１３がオフとな
り（図６のステップ１０６）、Ｕ相出力端子は母線Ｎに
接続され、中性点Ｏに対し負の電圧−ＥD2となる。そし
て、スイッチング素子Ｓ１１がオフ、Ｓ１４がオンの状
態を継続しながら、スイッチング素子Ｓ１２，Ｓ１３が
オン、オフを繰り返し（図６のステップ１０５とステッ
プ１０６）、これによりＵ相出力端子の電位ＥU0は中性
点Ｏ及び母線Ｎのいずれかの電位となる。Ｖ，Ｗ相出力
端子についても同様である。
【００１２】このように、ＮＰＣインバータでは、直流
電源の中性点Ｏから見たインバータの出力電圧が正、
零、負の３つの電圧状態を有し、特に、直流電源の中性
点がダイオードとＧＴＯを介して負荷に接続される期間
があり、その期間に直流電源の中性点に電流が流れる。
電源の中性点Ｏから見たインバータの出力電圧が正、
零、負の３つの電圧状態を有し、特に、直流電源の中性
点がダイオードとＧＴＯを介して負荷に接続される期間
があり、その期間に直流電源の中性点に電流が流れる。
【００１３】図４（ａ）に示すＮＰＣインバータの主回
路の各スイッチング素子には、一般に図４（ｂ）に示す
ようにコンデンサＣ１１、抵抗Ｒ１１、ダイオードＤ１
１ａから成るスナバ回路が並列に接続され、スイッチン
グ素子Ｓ１１がターンオフする時の電圧上昇率ｄｖ／ｄ
ｔを抑制するようにしている。
路の各スイッチング素子には、一般に図４（ｂ）に示す
ようにコンデンサＣ１１、抵抗Ｒ１１、ダイオードＤ１
１ａから成るスナバ回路が並列に接続され、スイッチン
グ素子Ｓ１１がターンオフする時の電圧上昇率ｄｖ／ｄ
ｔを抑制するようにしている。
【００１４】このコンデンサＣ１１はスイッチング素子
Ｓ１１がオフしている間は、素子に印加される電圧で充
電されており、スイッチング素子Ｓ１１がオンするとコ
ンデンサＣ１１の電荷は抵抗Ｒ１１を介して放電し、熱
エネルギーとして放出される。従ってスイッチング素子
Ｓ１１がオンする度に損失が発生し、これをスナバ損失
という。
Ｓ１１がオフしている間は、素子に印加される電圧で充
電されており、スイッチング素子Ｓ１１がオンするとコ
ンデンサＣ１１の電荷は抵抗Ｒ１１を介して放電し、熱
エネルギーとして放出される。従ってスイッチング素子
Ｓ１１がオンする度に損失が発生し、これをスナバ損失
という。
【００１５】
【発明が解決しようとする課題】スイッチング素子自身
の損失として、オン及びオフのタイミングで発生するオ
ン・オフロス及び定常の通電状態で発生する定常ロスが
ある。しかし、これらの損失は、インバータの運転効率
を悪くする要因になり、できるだけ低く押さえることが
好ましい。
の損失として、オン及びオフのタイミングで発生するオ
ン・オフロス及び定常の通電状態で発生する定常ロスが
ある。しかし、これらの損失は、インバータの運転効率
を悪くする要因になり、できるだけ低く押さえることが
好ましい。
【００１６】そのために、ＰＷＭ周波数を変えずに、オ
ン・オフロス及び定常の通電状態で発生する定常ロスそ
のものを減少させる方法と、ＰＷＭ周波数を高くするこ
とによって、スイッチング動作で生じる高調波を低減
し、交流電動機を駆動するトルクリップルを小さくする
方法が考えられる。前者の方法では、オン・オフロスと
定常ロスの関係はトレードオフの関係にあるため、同時
に対処することが困難である。後者の方法では、ＰＷＭ
周波数を高くするために、スイッチング素子を大容量化
しなければならず、それに伴いスイッチングの回数が増
加すると共に損失も増え、この損失から生じる発生熱を
処理する冷却装置が必要になり、経済的に高価になりま
たスペースをとるため問題がある。
ン・オフロス及び定常の通電状態で発生する定常ロスそ
のものを減少させる方法と、ＰＷＭ周波数を高くするこ
とによって、スイッチング動作で生じる高調波を低減
し、交流電動機を駆動するトルクリップルを小さくする
方法が考えられる。前者の方法では、オン・オフロスと
定常ロスの関係はトレードオフの関係にあるため、同時
に対処することが困難である。後者の方法では、ＰＷＭ
周波数を高くするために、スイッチング素子を大容量化
しなければならず、それに伴いスイッチングの回数が増
加すると共に損失も増え、この損失から生じる発生熱を
処理する冷却装置が必要になり、経済的に高価になりま
たスペースをとるため問題がある。
【００１７】そこで本発明の目的は、スイッチング素子
で発生するオン・オフロス及び定常ロスを低減させ、コ
ンパクトでかつ大容量化が可能なＮＰＣインバータ装置
を提供することにある。
で発生するオン・オフロス及び定常ロスを低減させ、コ
ンパクトでかつ大容量化が可能なＮＰＣインバータ装置
を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、直流電圧源の
正極と負極との間に中性点を形成し、各相毎に正極と負
極との間に、それぞれダイオードを逆並列に接続した第
１、第２、第３及び第４のスイッチング素子を順次直列
接続して備え、第２及び第３のスイッチング素子間の接
続点から交流出力端子を導出すると共に、第１及び第２
のスイッチング素子間の接続点、並びに第３及び第４の
スイッチング素子間の接続点と中性点との間にそれぞれ
ダイオードを直流電圧源に対して逆極性で接続した中性
点電位固定形インバータ装置において、第１及び第４の
スイッチング素子に、第２及び第３のスイッチング素子
よりもオン・オフロスの小さい特性を有する高速スイッ
チング素子を用いることを特徴とするものであり、さら
にまた、第２及び第３のスイッチング素子に第１及び第
４のスイッチング素子よりもオン電圧の低い特性を有す
るスイッチング素子を用いることを特徴とするものであ
る。
正極と負極との間に中性点を形成し、各相毎に正極と負
極との間に、それぞれダイオードを逆並列に接続した第
１、第２、第３及び第４のスイッチング素子を順次直列
接続して備え、第２及び第３のスイッチング素子間の接
続点から交流出力端子を導出すると共に、第１及び第２
のスイッチング素子間の接続点、並びに第３及び第４の
スイッチング素子間の接続点と中性点との間にそれぞれ
ダイオードを直流電圧源に対して逆極性で接続した中性
点電位固定形インバータ装置において、第１及び第４の
スイッチング素子に、第２及び第３のスイッチング素子
よりもオン・オフロスの小さい特性を有する高速スイッ
チング素子を用いることを特徴とするものであり、さら
にまた、第２及び第３のスイッチング素子に第１及び第
４のスイッチング素子よりもオン電圧の低い特性を有す
るスイッチング素子を用いることを特徴とするものであ
る。
【００１９】
【作用】本発明のＮＰＣインバータ装置は、スイッチン
グ回数の多い部分のスイッチング素子に高速のスイッチ
ング素子を使用することによって、オン・オフロスを減
らし、またスイッチング回数の少ない部分のスイッチン
グ素子にオン電圧の低いスイッチング素子を使用するこ
とによって、定常ロスを減らす。さらに、高いパルス幅
変調周波数を使用する場合、上記スイッチング回数の少
ない部分に使用するスイッチング素子の並列接続数より
も、上記スイッチング回数の多い部分に使用するスイッ
チング素子の並列接続数を小さくすることによって、コ
ンパクトでかつ大容量化を可能にするものである。
グ回数の多い部分のスイッチング素子に高速のスイッチ
ング素子を使用することによって、オン・オフロスを減
らし、またスイッチング回数の少ない部分のスイッチン
グ素子にオン電圧の低いスイッチング素子を使用するこ
とによって、定常ロスを減らす。さらに、高いパルス幅
変調周波数を使用する場合、上記スイッチング回数の少
ない部分に使用するスイッチング素子の並列接続数より
も、上記スイッチング回数の多い部分に使用するスイッ
チング素子の並列接続数を小さくすることによって、コ
ンパクトでかつ大容量化を可能にするものである。
【００２０】
【実施例】図１は、オン・オフ時に発生するスイッチン
グロスに対処する本発明によるＮＰＣインバータ装置の
一実施例を説明するための回路図であり、図４（ａ）で
示したＵ相のスイッチング素子に対応する部分のみを示
している。
グロスに対処する本発明によるＮＰＣインバータ装置の
一実施例を説明するための回路図であり、図４（ａ）で
示したＵ相のスイッチング素子に対応する部分のみを示
している。
【００２１】本実施例では、各アームにおいて母線Ｐ，
Ｎ側に位置するスイッチング回数の多いスイッチング素
子Ｓ１１，Ｓ１２に高速スイッチング素子を用いる。そ
のため、スイッチング素子Ｓ１１，Ｓ１２で発生するロ
スのうちのオン・オフロスは、各素子自身のロスに限ら
れる。なお、スイッチング素子Ｓ１１，Ｓ１２に対応す
るＶ相のスイッチング素子Ｓ２１，Ｓ２２及びＷ相のス
イッチング素子Ｓ３１，Ｓ３２にも、高速スイッチング
素子を用いていることは、Ｕ相の場合と同様である。
Ｎ側に位置するスイッチング回数の多いスイッチング素
子Ｓ１１，Ｓ１２に高速スイッチング素子を用いる。そ
のため、スイッチング素子Ｓ１１，Ｓ１２で発生するロ
スのうちのオン・オフロスは、各素子自身のロスに限ら
れる。なお、スイッチング素子Ｓ１１，Ｓ１２に対応す
るＶ相のスイッチング素子Ｓ２１，Ｓ２２及びＷ相のス
イッチング素子Ｓ３１，Ｓ３２にも、高速スイッチング
素子を用いていることは、Ｕ相の場合と同様である。
【００２２】このように、スイッチング回数の多いスイ
ッチング素子に高速スイッチング素子を用いることによ
り、スイッチング素子に発生するオン・オフロスを減少
することができる。つまり、現状のスイッチング周波数
でオン・オフロスを低減し、インバータの効率を改善で
きる。また、オン・オフロスによる発熱を低減させるこ
とができ、冷却装置を小さなものとすることができる。
逆に言えば、従来と同じオン・オフロスとするならば、
スイッチング周波数を増加し、出力特性を改善すること
ができる。
ッチング素子に高速スイッチング素子を用いることによ
り、スイッチング素子に発生するオン・オフロスを減少
することができる。つまり、現状のスイッチング周波数
でオン・オフロスを低減し、インバータの効率を改善で
きる。また、オン・オフロスによる発熱を低減させるこ
とができ、冷却装置を小さなものとすることができる。
逆に言えば、従来と同じオン・オフロスとするならば、
スイッチング周波数を増加し、出力特性を改善すること
ができる。
【００２３】さらに、各相アームにおいて交流出力端側
に位置するスイッチング回数の少ないスイッチング素子
Ｓ１３，Ｓ１４に、定常ロスが小さい、つまりオン電圧
が低い特性を有する素子を用いるものとすれば、スイッ
チング素子Ｓ１３，Ｓ１４で発生するロスのうちの定常
ロスは、低いオン電圧を有する素子自身のロスに限られ
る。なお、Ｕ相のスイッチング素子Ｓ１３，Ｓ１４に対
応するＶ相のスイッチング素子Ｓ２３，Ｓ２４及びＷ相
のスイッチング素子Ｓ３３，Ｓ３４も低いオン電圧を有
する素子を用いていることは同様である。
に位置するスイッチング回数の少ないスイッチング素子
Ｓ１３，Ｓ１４に、定常ロスが小さい、つまりオン電圧
が低い特性を有する素子を用いるものとすれば、スイッ
チング素子Ｓ１３，Ｓ１４で発生するロスのうちの定常
ロスは、低いオン電圧を有する素子自身のロスに限られ
る。なお、Ｕ相のスイッチング素子Ｓ１３，Ｓ１４に対
応するＶ相のスイッチング素子Ｓ２３，Ｓ２４及びＷ相
のスイッチング素子Ｓ３３，Ｓ３４も低いオン電圧を有
する素子を用いていることは同様である。
【００２４】このように、本実施例は、スイッチング回
数の少ないスイッチング素子に低いオン電圧を有する素
子を用いることにより、スイッチング素子に発生する定
常ロスを減少することができる。このため、現状のスイ
ッチング周波数で定常ロスを低減し、インバータの効率
を改善できる。また、定常ロスによる発熱を低減させる
ことができ、冷却装置を小さなものとすることができ
る。逆に言えば、従来と同じロスとするならば、スイッ
チング周波数を増加し、出力特性を改善することができ
る。
数の少ないスイッチング素子に低いオン電圧を有する素
子を用いることにより、スイッチング素子に発生する定
常ロスを減少することができる。このため、現状のスイ
ッチング周波数で定常ロスを低減し、インバータの効率
を改善できる。また、定常ロスによる発熱を低減させる
ことができ、冷却装置を小さなものとすることができ
る。逆に言えば、従来と同じロスとするならば、スイッ
チング周波数を増加し、出力特性を改善することができ
る。
【００２５】図２は、各スイッチング素子を大容量化し
ながらコンパクトにする本発明によるＮＰＣインバータ
装置の一実施例を示す回路図であり、図４（ａ）で示し
たＵ相のスイッチング素子に対応する部分のみを示して
いる。
ながらコンパクトにする本発明によるＮＰＣインバータ
装置の一実施例を示す回路図であり、図４（ａ）で示し
たＵ相のスイッチング素子に対応する部分のみを示して
いる。
【００２６】図示するように、各スイッチング素子Ｓ１
１〜Ｓ１４を並列接続とし、各相各アームにおいて交流
出力端側に位置するスイッチング回数の少ないスイッチ
ング素子Ｓ１３，Ｓ１４の並列接続数を例えば２とし、
母線Ｐ，Ｎ側に位置するスイッチング回数の多いスイッ
チング素子Ｓ１１，Ｓ１２の並列接続数と３とし、前者
を後者よりも少なくしている。
１〜Ｓ１４を並列接続とし、各相各アームにおいて交流
出力端側に位置するスイッチング回数の少ないスイッチ
ング素子Ｓ１３，Ｓ１４の並列接続数を例えば２とし、
母線Ｐ，Ｎ側に位置するスイッチング回数の多いスイッ
チング素子Ｓ１１，Ｓ１２の並列接続数と３とし、前者
を後者よりも少なくしている。
【００２７】このように、スイッチング回数の少ないス
イッチング素子の並列接続数をスイッチング回数の多い
スイッチング素子の並列接続数よりも少なくすることに
よって、コンパクトでかつ大容量化が可能なＮＰＣイン
バータ回路とすることができる。なお、Ｕ相のスイッチ
ング素子Ｓ１１〜Ｓ１４に対応するＶ相のスイッチング
素子Ｓ２１〜Ｓ２４及びＷ相のスイッチング素子Ｓ３１
〜Ｓ３４も同様にスイッチング回数の少ないスイッチン
グ素子の並列接続数をスイッチング回数の多いスイッチ
ング素子の並列接数数よりも少なくすることは同様であ
る。
イッチング素子の並列接続数をスイッチング回数の多い
スイッチング素子の並列接続数よりも少なくすることに
よって、コンパクトでかつ大容量化が可能なＮＰＣイン
バータ回路とすることができる。なお、Ｕ相のスイッチ
ング素子Ｓ１１〜Ｓ１４に対応するＶ相のスイッチング
素子Ｓ２１〜Ｓ２４及びＷ相のスイッチング素子Ｓ３１
〜Ｓ３４も同様にスイッチング回数の少ないスイッチン
グ素子の並列接続数をスイッチング回数の多いスイッチ
ング素子の並列接数数よりも少なくすることは同様であ
る。
【００２８】
【発明の効果】本発明によれば、スイッチング素子で発
生するオン・オフロス及び定常ロスを低減させ、コンパ
クトでかつ大容量化が可能なＮＰＣインバータ装置を提
供することができる。
生するオン・オフロス及び定常ロスを低減させ、コンパ
クトでかつ大容量化が可能なＮＰＣインバータ装置を提
供することができる。
【図１】本発明によるＮＰＣインバータ装置の実施例を
説明するための回路図。
説明するための回路図。
【図２】本発明によるさらに別の実施例を示す回路図。
【図３】従来のＮＰＣインバータ装置の回路図。
【図４】従来のＮＰＣインバータ装置の主回路及びスナ
バ回路を示す回路図。
バ回路を示す回路図。
【図５】従来のＮＰＣインバータ装置のスイッチング動
作を説明するためのタイムチャート。
作を説明するためのタイムチャート。
【図６】従来のＮＰＣインバータ装置のスイッチング動
作を説明するためのフローチャート。
作を説明するためのフローチャート。
１ 直流電圧源 ２，３ コンデンサ ４ ＮＰＣインバータ Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４ ス
イッチング素子 ＤＦ１１〜ＤＦ１４，ＤＦ２１〜ＤＦ２４，ＤＦ３１〜
ＤＦ３４ フライホイールダイオード Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２ ク
ランプダイオード
イッチング素子 ＤＦ１１〜ＤＦ１４，ＤＦ２１〜ＤＦ２４，ＤＦ３１〜
ＤＦ３４ フライホイールダイオード Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２ ク
ランプダイオード
Claims (3)
- 【請求項１】直流電圧源の正極と負極との間に中性点を
形成し、各相毎に前記正極と負極との間に、それぞれダ
イオードを逆並列に接続した第１、第２、第３及び第４
のスイッチング素子を順次直列接続して備え、第２及び
第３のスイッチング素子間の接続点から交流出力端子を
導出すると共に、第１及び第２のスイッチング素子間の
接続点、並びに第３及び第４のスイッチング素子間の接
続点と前記中性点との間にそれぞれダイオードを前記直
流電圧源に対して逆極性で接続した中性点電位固定形イ
ンバータ装置において、 前記第１及び第４のスイッチング素子に、前記第２及び
第３のスイッチング素子よりもオン・オフロスの小さい
特性を有する高速スイッチング素子を用いることを特徴
とする中性点電位固定形インバータ装置。 - 【請求項２】直流電圧源の正極と負極との間に中性点を
形成し、各相毎に前記正極と負極との間に、それぞれダ
イオードを逆並列に接続した第１、第２、第３及び第４
のスイッチング素子を順次直列接続して備え、第２及び
第３のスイッチング素子間の接続点から交流出力端子を
導出すると共に、第１及び第２のスイッチング素子間の
接続点、並びに第３及び第４のスイッチング素子間の接
続点と前記中性点との間にそれぞれダイオードを前記直
流電圧源に対して逆極性で接続した中性点電位固定形イ
ンバータ装置において、 前記第２及び第３のスイッチング素子に前記第１及び第
４のスイッチング素子よりもオン電圧の低い特性を有す
るスイッチング素子を用いることを特徴とする中性点電
位固定形インバータ装置。 - 【請求項３】スイッチング素子をそれぞれ並列接続の複
数の単位スイッチング素子から構成する中性点電位固定
形インバータ装置であって、 前記第２及び第３のスイッチング素子の並列接続数を、
前記第１及び第４のスイッチング素子の並列接続数より
も少なくすることを特徴とする請求項１又は請求項２に
記載の中性点電位固定形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03255394A JP3217578B2 (ja) | 1994-03-02 | 1994-03-02 | 中性点電位固定形インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03255394A JP3217578B2 (ja) | 1994-03-02 | 1994-03-02 | 中性点電位固定形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245960A true JPH07245960A (ja) | 1995-09-19 |
| JP3217578B2 JP3217578B2 (ja) | 2001-10-09 |
Family
ID=12362123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03255394A Expired - Lifetime JP3217578B2 (ja) | 1994-03-02 | 1994-03-02 | 中性点電位固定形インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217578B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4117167A4 (en) * | 2020-07-31 | 2023-12-06 | Beijing Goldwind Science & Creation Windpower Equipment Co. Ltd. | THREE-LEVEL INVERTER POWER SET, THREE-LEVEL INVERTER AND WIND TURBINE |
-
1994
- 1994-03-02 JP JP03255394A patent/JP3217578B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4117167A4 (en) * | 2020-07-31 | 2023-12-06 | Beijing Goldwind Science & Creation Windpower Equipment Co. Ltd. | THREE-LEVEL INVERTER POWER SET, THREE-LEVEL INVERTER AND WIND TURBINE |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3217578B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102485836B1 (ko) | 구동 시스템과 dc 링크 전류 리플을 감소시키기 위한 구동 시스템의 작동 방법 | |
| US5657217A (en) | Multi-coupled power conversion system and control method for the same | |
| US6069809A (en) | Resonant inverter apparatus | |
| CA2856206A1 (en) | Power converter based on h-bridges | |
| Lee et al. | Advanced DPWM method for switching loss reduction in isolated DC type dual inverter with open-end winding IPMSM | |
| Hemanth Kumar et al. | Investigation of switching sequences on a generalized SVPWM algorithm for multilevel inverters | |
| JP2002272125A (ja) | 電力変換器の制御装置 | |
| WO2007069314A1 (ja) | 電力変換装置 | |
| JP6676830B1 (ja) | 電力変換装置 | |
| JP4029282B2 (ja) | 交流／交流直接変換形電力変換装置 | |
| Komurcugil et al. | Neutral-point-clamped and T-type multilevel inverters | |
| JP3217578B2 (ja) | 中性点電位固定形インバータ装置 | |
| Oh et al. | A simple soft-switched PWM inverter using source voltage clamped resonant circuit | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3177085B2 (ja) | 電力変換装置 | |
| JP2000092879A (ja) | 電動機駆動装置 | |
| JP2003033042A (ja) | 二相変調制御式インバータ装置 | |
| JP7523693B2 (ja) | 電力変換器の制御部および電力変換装置 | |
| Wang et al. | Research on High-speed Permanent Magnet Synchronous Motor Drive Based on PAM Method | |
| US12051982B2 (en) | Method of clamping output current of three-phase power converter | |
| US12126276B2 (en) | Power converter and electric apparatus | |
| Lee et al. | Discontinuous PWM Scheme for an Open-end Winding Induction Motor Drives Fed by Dual Inverter | |
| Joshi et al. | Multi-level inverter for induction motor drives: implementation using reversing voltage topology | |
| Douida et al. | Fault tolerant control of an induction motor fed by aZ-source three-level neutral point clamping inverter | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |