JPH07245620A - パケット管理装置 - Google Patents
パケット管理装置Info
- Publication number
- JPH07245620A JPH07245620A JP3397694A JP3397694A JPH07245620A JP H07245620 A JPH07245620 A JP H07245620A JP 3397694 A JP3397694 A JP 3397694A JP 3397694 A JP3397694 A JP 3397694A JP H07245620 A JPH07245620 A JP H07245620A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- bus
- management table
- transmission
- packet management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明は、パケットを転送するパケットバス
に対するパケット管理装置に関し、パケットバス上での
無駄なデータ転送を無くし、バスの使用効率を向上させ
る。 【構成】 パケットの送受信を管理するパケット管理装
置内に、送信中のパケット番号を記憶する送信フラグ
で構成されるパケット管理テーブルと、パケット管理テ
ーブル制御回路を設け、転送要求発生回路から、データ
転送要求がバス使用権要求回路に通知されたとき、上記
パケット管理テーブル制御回路からバス管理テーブルの
状態を確認し、空き(未使用の送信フラグ)が無い場
合には、バスアービタに対してバス使用要求を保留し、
バス管理テーブルに空きができた時点で、バス使用要求
を送出する。更に、上記パケット管理テーブルの有効サ
イズを、所定のコマンドで指示して、該指示されたパケ
ットサイズの範囲で、上記空き/万杯を認識して、バス
使用要求の送出の可否を制御する。
に対するパケット管理装置に関し、パケットバス上での
無駄なデータ転送を無くし、バスの使用効率を向上させ
る。 【構成】 パケットの送受信を管理するパケット管理装
置内に、送信中のパケット番号を記憶する送信フラグ
で構成されるパケット管理テーブルと、パケット管理テ
ーブル制御回路を設け、転送要求発生回路から、データ
転送要求がバス使用権要求回路に通知されたとき、上記
パケット管理テーブル制御回路からバス管理テーブルの
状態を確認し、空き(未使用の送信フラグ)が無い場
合には、バスアービタに対してバス使用要求を保留し、
バス管理テーブルに空きができた時点で、バス使用要求
を送出する。更に、上記パケット管理テーブルの有効サ
イズを、所定のコマンドで指示して、該指示されたパケ
ットサイズの範囲で、上記空き/万杯を認識して、バス
使用要求の送出の可否を制御する。
Description
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサ等
に使用されるバスのうち、パケットを制御するバス (パ
ケットバス) でのパケットの送受信を管理するパケット
管理装置に関する。
に使用されるバスのうち、パケットを制御するバス (パ
ケットバス) でのパケットの送受信を管理するパケット
管理装置に関する。
【0002】
【従来の技術】図11, 図12は、従来のパケット管理
装置を説明する図であり、図11は、パケット管理テー
ブルが無い場合を示し、図12は、固定的なパケット管
理テーブルを備えている場合を示している。
装置を説明する図であり、図11は、パケット管理テー
ブルが無い場合を示し、図12は、固定的なパケット管
理テーブルを備えている場合を示している。
【0003】従来のパケット管理装置は、図11に示さ
れているように、転送要求発生回路10 と、バス使用権
要求回路 11 と、パケット生成回路 12 と、パケットバ
ッファ 13 とから構成されており、パケット転送時に、
相手先 (バススレーブ) 2 のパケットバッファ 13 の状
態を確認しないで、無条件にバス使用権が獲得できた時
点で、パケットを送出していた。
れているように、転送要求発生回路10 と、バス使用権
要求回路 11 と、パケット生成回路 12 と、パケットバ
ッファ 13 とから構成されており、パケット転送時に、
相手先 (バススレーブ) 2 のパケットバッファ 13 の状
態を確認しないで、無条件にバス使用権が獲得できた時
点で、パケットを送出していた。
【0004】又、図12に示されているように、パケッ
ト管理テーブル 14aを備えているものも知られている
が、該パケット管理テーブル 14aの容量は、当該情報処
理装置として固定されていた。
ト管理テーブル 14aを備えているものも知られている
が、該パケット管理テーブル 14aの容量は、当該情報処
理装置として固定されていた。
【0005】
【発明が解決しようとする課題】従って、上記図11に
示したように、パケット管理テーブルを持つことなく、
従って、パケット転送時に、相手先 (バススレーブ) 2
のパケットバッファ 13の状態を確認しないで、無条件
にバス使用権が獲得できた時点で、パケットを送出して
いた方法では、相手(バススレーブ)2 側のパケットバ
ッファ 13 に空きがなかった場合は、送出されたパケッ
トは受け取られず、再転送の応答が返ってきてしまい、
無駄なバスサイクルが発生していた。つまり、従来のパ
ケット転送方法では、相手先のパケットバッファの状態
は、送信側 (バスマスタ) 1 では、把握出来ない為、送
信要求が発生した時点で、バスアービタ 4がバスリクエ
スタ(具体的には、バスマスタ 1のバス使用権要求回路
11)に対し、バス使用権を与えていたが、この方法で
は、転送が失敗することがあり、不要なバスサイクルを
消費し、パケットバス 3の転送性能を低下させていた。
示したように、パケット管理テーブルを持つことなく、
従って、パケット転送時に、相手先 (バススレーブ) 2
のパケットバッファ 13の状態を確認しないで、無条件
にバス使用権が獲得できた時点で、パケットを送出して
いた方法では、相手(バススレーブ)2 側のパケットバ
ッファ 13 に空きがなかった場合は、送出されたパケッ
トは受け取られず、再転送の応答が返ってきてしまい、
無駄なバスサイクルが発生していた。つまり、従来のパ
ケット転送方法では、相手先のパケットバッファの状態
は、送信側 (バスマスタ) 1 では、把握出来ない為、送
信要求が発生した時点で、バスアービタ 4がバスリクエ
スタ(具体的には、バスマスタ 1のバス使用権要求回路
11)に対し、バス使用権を与えていたが、この方法で
は、転送が失敗することがあり、不要なバスサイクルを
消費し、パケットバス 3の転送性能を低下させていた。
【0006】又、図12に示されているパケット管理テ
ーブル 14aを備えているバスマスタ1でのパケット管理
テーブル 14aの容量は、当該情報処理装置によって固定
されたものであり、マイクロプロセッサの技術革新によ
り、高速なチップが登場し、プロセッサのみをアップグ
レードした場合に、固定容量のパケット管理テーブル14
aの制限で、プロセッサでのパケット転送完了待ちのア
イドル時間が長くなり、プロセッサのスループットが低
下していた。
ーブル 14aを備えているバスマスタ1でのパケット管理
テーブル 14aの容量は、当該情報処理装置によって固定
されたものであり、マイクロプロセッサの技術革新によ
り、高速なチップが登場し、プロセッサのみをアップグ
レードした場合に、固定容量のパケット管理テーブル14
aの制限で、プロセッサでのパケット転送完了待ちのア
イドル時間が長くなり、プロセッサのスループットが低
下していた。
【0007】又、パケットバス 3に流れるパケットの中
には、リプライ応答が不要なもの、例えば、高速転送を
必要とするパケットのとき、パケット毎に応答を待って
いたのでは、データ転送が遅くなるので、応答を無視し
てデータ転送を行うような場合がある。これらは、送信
パケットを管理する必要性がない為、パケットコマンド
に管理の有無を示す情報 (リプライ応答の不要を示す情
報) を持たせることで、不要なパケットの管理 (具体的
に、送信フラグの管理) を省き、バス使用効率をあげ
ることが必要となる。
には、リプライ応答が不要なもの、例えば、高速転送を
必要とするパケットのとき、パケット毎に応答を待って
いたのでは、データ転送が遅くなるので、応答を無視し
てデータ転送を行うような場合がある。これらは、送信
パケットを管理する必要性がない為、パケットコマンド
に管理の有無を示す情報 (リプライ応答の不要を示す情
報) を持たせることで、不要なパケットの管理 (具体的
に、送信フラグの管理) を省き、バス使用効率をあげ
ることが必要となる。
【0008】又、パケットバス 3上の伝送エラー, 或い
は、パケットバス 3以外での転送エラー発生によりパケ
ットの応答が返らなくなると、パケット管理テーブルに
不要なパケットが残ってしまう為、例えば、タイマ監視
を行い、タイムアウト発生時に、パケット管理テーブル
14 から該当パケットを消去する必要がある。
は、パケットバス 3以外での転送エラー発生によりパケ
ットの応答が返らなくなると、パケット管理テーブルに
不要なパケットが残ってしまう為、例えば、タイマ監視
を行い、タイムアウト発生時に、パケット管理テーブル
14 から該当パケットを消去する必要がある。
【0009】又、パケット送出時に、パケットバス 3上
で伝送エラーが発生した場合に、バススレーブ 2が、バ
スマスタ 1にエラーレスポンスで通知することにより、
パケット管理テーブル 14 から、不要なパケットを早期
に消去でき、且つ、エラ−状態の早期認識が可能にな
る。
で伝送エラーが発生した場合に、バススレーブ 2が、バ
スマスタ 1にエラーレスポンスで通知することにより、
パケット管理テーブル 14 から、不要なパケットを早期
に消去でき、且つ、エラ−状態の早期認識が可能にな
る。
【0010】本発明は上記従来の欠点, 或いは、望まし
いパケット管理の態様に鑑み、パケットを転送するパケ
ットバスに対するパケットの送受信を管理するパケット
管理装置において、パケットバス上での無駄なパケット
によるデータ転送を無くし、バスの使用効率を向上させ
ることができるパケット管理装置を提供することを目的
とするものである。
いパケット管理の態様に鑑み、パケットを転送するパケ
ットバスに対するパケットの送受信を管理するパケット
管理装置において、パケットバス上での無駄なパケット
によるデータ転送を無くし、バスの使用効率を向上させ
ることができるパケット管理装置を提供することを目的
とするものである。
【0011】
【課題を解決するための手段】図1は、本発明の原理構
成図であり、図2〜図5は、本発明の一実施例を示した
図である。上記の問題点は下記のように構成したパケッ
ト管理装置によって解決される。
成図であり、図2〜図5は、本発明の一実施例を示した
図である。上記の問題点は下記のように構成したパケッ
ト管理装置によって解決される。
【0012】(1) パケットの送信を行うバスマスタ 1
と、該送信されたパケットの受信を行うバススレーブ 2
との間を接続するパケットバス 3でのパケットデータの
送受信を制御するバスマスタ 1, 又は、バススレーブ 2
におけるパケット管理装置であって、上記パケットの転
送要求発生回路 10 と、バス使用権要求回路 11 と、送
信すべきパケットを生成するパケット生成回路 12 と、
パケットバッファ 13 と、送信中のパケット番号を記憶
する送信フラグからなるパケット管理テーブル 14
と、上記送信フラグを監視して、使用されていないパ
ケット番号が存在するか否かを管理するパケット管理テ
ーブル制御回路 15 とを設け、上記バス使用権要求回路
11 が、上記転送要求発生回路 10 からのパケットデー
タ転送要求を通知されたとき、上記パケット管理テーブ
ル制御回路 15 から、上記パケット管理テーブル 14 中
に、未使用の上記送信フラグがあるか否かを示す情報
を確認して、上記パケット管理テーブル 14 に、未使
用の送信フラグが存在しない場合には、上記転送要求
発生回路 10 からのパケット転送要求を保留し、上記パ
ケット管理テーブル 14 に、未使用の送信フラグが検
出された時点で、上記保留していたパケット転送要求を
有効にして、上記パケット生成回路 12 から、生成され
たパケットを、上記パケットバッファ 13 を介して、パ
ケットバス 3に転送するように構成する。
と、該送信されたパケットの受信を行うバススレーブ 2
との間を接続するパケットバス 3でのパケットデータの
送受信を制御するバスマスタ 1, 又は、バススレーブ 2
におけるパケット管理装置であって、上記パケットの転
送要求発生回路 10 と、バス使用権要求回路 11 と、送
信すべきパケットを生成するパケット生成回路 12 と、
パケットバッファ 13 と、送信中のパケット番号を記憶
する送信フラグからなるパケット管理テーブル 14
と、上記送信フラグを監視して、使用されていないパ
ケット番号が存在するか否かを管理するパケット管理テ
ーブル制御回路 15 とを設け、上記バス使用権要求回路
11 が、上記転送要求発生回路 10 からのパケットデー
タ転送要求を通知されたとき、上記パケット管理テーブ
ル制御回路 15 から、上記パケット管理テーブル 14 中
に、未使用の上記送信フラグがあるか否かを示す情報
を確認して、上記パケット管理テーブル 14 に、未使
用の送信フラグが存在しない場合には、上記転送要求
発生回路 10 からのパケット転送要求を保留し、上記パ
ケット管理テーブル 14 に、未使用の送信フラグが検
出された時点で、上記保留していたパケット転送要求を
有効にして、上記パケット生成回路 12 から、生成され
たパケットを、上記パケットバッファ 13 を介して、パ
ケットバス 3に転送するように構成する。
【0013】(2) 上記(1) 項に記載のパケット管理装置
であって、該パケット管理装置から送出されるパケット
コマンドとして、上記パケット管理テーブル 14 の有効
サイズを指示する有効サイズ変更パケットコマンドを
設けると共に、受信したパケットコマンドが、上記有効
サイズ変更パケットコマンドであることを認識するパ
ケットコマンドデコーダ部 17 と、該有効サイズ変更パ
ケットコマンドのデータ部bが指示する、上記パケ
ット管理テーブル 14 の有効サイズを設定するパケット
サイズ記憶レジスタ 18 とを設け、上記パケット管理テ
ーブル制御回路 15 は、パケットを送出する場合、上記
パケットサイズ記憶レジスタ 18 の内容で指示されるパ
ケットサイズ以下の範囲で、上記パケット管理テーブル
制御回路 15 に、未使用の送信フラグが存在するかど
うかを調べ、未使用の送信フラグがある場合には、送
信パケットのパケット番号を、上記パケット管理テーブ
ル 14 の該当の位置に記憶し、未使用の送信フラグが
存在しない場合には、該パケット管理テーブル 14 に、
未使用の送信フラグが検出されるまで、上記送信パケ
ットを該パケット管理テーブル 14 に書き込み、記憶す
ることを保留するように構成する。
であって、該パケット管理装置から送出されるパケット
コマンドとして、上記パケット管理テーブル 14 の有効
サイズを指示する有効サイズ変更パケットコマンドを
設けると共に、受信したパケットコマンドが、上記有効
サイズ変更パケットコマンドであることを認識するパ
ケットコマンドデコーダ部 17 と、該有効サイズ変更パ
ケットコマンドのデータ部bが指示する、上記パケ
ット管理テーブル 14 の有効サイズを設定するパケット
サイズ記憶レジスタ 18 とを設け、上記パケット管理テ
ーブル制御回路 15 は、パケットを送出する場合、上記
パケットサイズ記憶レジスタ 18 の内容で指示されるパ
ケットサイズ以下の範囲で、上記パケット管理テーブル
制御回路 15 に、未使用の送信フラグが存在するかど
うかを調べ、未使用の送信フラグがある場合には、送
信パケットのパケット番号を、上記パケット管理テーブ
ル 14 の該当の位置に記憶し、未使用の送信フラグが
存在しない場合には、該パケット管理テーブル 14 に、
未使用の送信フラグが検出されるまで、上記送信パケ
ットを該パケット管理テーブル 14 に書き込み、記憶す
ることを保留するように構成する。
【0014】(3) 上記(1) 又は(2) 項に記載のパケット
管理装置であって、バススレーブ 2からの、コマンド応
答が不要なパケットを格納する第2のパケットバッファ
20と、パケット生成回路 12 で生成されるパケットに
対するパケットコマンドが、バススレーブ 2からのコマ
ンド応答が不要なコマンドであるとき、生成されたパケ
ットを、上記第2のパケットバッファ 20 に書き込み、
該第2のパケットバッファ 20 に書き込まれたパケット
を、上記パケットバス(3) に送出するように切り換え制
御を行う送出パケット切替え制御回路(19)とを設けるよ
うに構成する。
管理装置であって、バススレーブ 2からの、コマンド応
答が不要なパケットを格納する第2のパケットバッファ
20と、パケット生成回路 12 で生成されるパケットに
対するパケットコマンドが、バススレーブ 2からのコマ
ンド応答が不要なコマンドであるとき、生成されたパケ
ットを、上記第2のパケットバッファ 20 に書き込み、
該第2のパケットバッファ 20 に書き込まれたパケット
を、上記パケットバス(3) に送出するように切り換え制
御を行う送出パケット切替え制御回路(19)とを設けるよ
うに構成する。
【0015】(4) 上記(1),(2) 又は (3)項に記載のパケ
ット管理装置であって、パケットの送出時に、上記パケ
ット管理テーブル 14 に、送信パケットのパケット番号
を指示する送信フラグをセットすると同時に、所定の
値が設定され、カウント状態となるリプライタイマ 21
を設け、上記リプライタイマ 21 がタイムアウトしたと
き、上記パケット管理テーブル制御回路 15 の制御によ
り、上記パケット管理テーブル 14 にセットされている
送信フラグを消去するように構成する。
ット管理装置であって、パケットの送出時に、上記パケ
ット管理テーブル 14 に、送信パケットのパケット番号
を指示する送信フラグをセットすると同時に、所定の
値が設定され、カウント状態となるリプライタイマ 21
を設け、上記リプライタイマ 21 がタイムアウトしたと
き、上記パケット管理テーブル制御回路 15 の制御によ
り、上記パケット管理テーブル 14 にセットされている
送信フラグを消去するように構成する。
【0016】(5) 上記(1),(2),(3),又は(4) 項に記載の
パケット管理装置であって、バススレーブ(2) からのレ
スポンス信号を受信するレスポンスデコード回路 24
を付加し、該レスポンスデコード回路 24 が、上記バス
スレーブ 2から受信した上記レスポンス信号の状態情
報によって、パケット管理テーブル制御回路 15 が、パ
ケット管理テーブル 14 上にセットされている送信フラ
グを制御するように構成する。
パケット管理装置であって、バススレーブ(2) からのレ
スポンス信号を受信するレスポンスデコード回路 24
を付加し、該レスポンスデコード回路 24 が、上記バス
スレーブ 2から受信した上記レスポンス信号の状態情
報によって、パケット管理テーブル制御回路 15 が、パ
ケット管理テーブル 14 上にセットされている送信フラ
グを制御するように構成する。
【0017】
【作用】図1は、本発明の原理構成図である。バスマス
タ 1内にパケット管理テーブル14 とパケット管理テー
ブル制御回路 15 を設け、例えば、バスマスタ 1が送出
するパケットは、パケット管理テーブル 14 と, パケッ
トバッファ 13 内に一時的に記憶され、バス使用権要求
回路 11 からバスが獲得されたことがパケット管理テー
ブル制御回路 15 に通知されると、パケットバス 3にパ
ケット管理テーブル 14 と, パケットバッファ 13 の内
容を出力する。このとき、該パケット管理テーブル 14
では、使用するパケット番号を送信フラグとして記憶
する。
タ 1内にパケット管理テーブル14 とパケット管理テー
ブル制御回路 15 を設け、例えば、バスマスタ 1が送出
するパケットは、パケット管理テーブル 14 と, パケッ
トバッファ 13 内に一時的に記憶され、バス使用権要求
回路 11 からバスが獲得されたことがパケット管理テー
ブル制御回路 15 に通知されると、パケットバス 3にパ
ケット管理テーブル 14 と, パケットバッファ 13 の内
容を出力する。このとき、該パケット管理テーブル 14
では、使用するパケット番号を送信フラグとして記憶
する。
【0018】つまり、転送要求発生回路 10 から、転送
要求がバス使用権要求回路 11 に通知されると、バス使
用権要求回路 11 は、パケット管理テーブル制御回路 1
5 からパケット管理テーブル 15 の状態を示す情報を確
認し、もし、パケット管理テーブル 14 に空き (未使用
の送信フラグ) が無い場合は、バスアービタ 4に対す
るバス使用要求を保留し、パケット管理テーブル 15 に
空が出来た時点で、バス使用要求を有効にするようにし
たものである。このように制御することで、パケットバ
ス 3での不要なバスサイクルの発生を回避させることが
できる。
要求がバス使用権要求回路 11 に通知されると、バス使
用権要求回路 11 は、パケット管理テーブル制御回路 1
5 からパケット管理テーブル 15 の状態を示す情報を確
認し、もし、パケット管理テーブル 14 に空き (未使用
の送信フラグ) が無い場合は、バスアービタ 4に対す
るバス使用要求を保留し、パケット管理テーブル 15 に
空が出来た時点で、バス使用要求を有効にするようにし
たものである。このように制御することで、パケットバ
ス 3での不要なバスサイクルの発生を回避させることが
できる。
【0019】図2は、本発明の請求項2に対応する実施
例の構成図である。パケットバス 3上に送出されるパケ
ットは、図2(b) に示されているように、コマンド部
aとデータ部bがあり、データ部bは、コマンド部
aの中のパケットコマンドがデータ転送を要求してい
る場合のみ、該コマンド部aのあとに、複数個データ
部bが存在する。
例の構成図である。パケットバス 3上に送出されるパケ
ットは、図2(b) に示されているように、コマンド部
aとデータ部bがあり、データ部bは、コマンド部
aの中のパケットコマンドがデータ転送を要求してい
る場合のみ、該コマンド部aのあとに、複数個データ
部bが存在する。
【0020】本発明では、パケット管理テーブル 14 の
有効サイズを指定する有効サイズ変更パケットコマンド
を設け、該有効サイズ変更パケットコマンドを、パ
ケットのコマンド部aが指示するパケットコマンドの
1コードとして割り当て、そのデータ部bでパケット
管理テーブル 14 の有効サイズを指定するようにする。
有効サイズを指定する有効サイズ変更パケットコマンド
を設け、該有効サイズ変更パケットコマンドを、パ
ケットのコマンド部aが指示するパケットコマンドの
1コードとして割り当て、そのデータ部bでパケット
管理テーブル 14 の有効サイズを指定するようにする。
【0021】バスマスタ 1から、送出されて来たパケッ
トのパケット番号は、バススレーブ2内のパケット管理
テーブル 14 に送信フラグとして一時記憶され、パケ
ットコマンドデコーダ部 17 で、パケット管理テーブル
14 に対する有効サイズ変更パケットコマンドである
ことが認識されると、そのデータ部bの内容をパケッ
トサイズ記憶レジスタ 18 にセットする。パケット管理
テーブル制御回路 15は、バスマスタ 1からのパケット
を受信すると、上記パケットサイズ記憶レジスタ 18 の
内容で示されるパケットサイズ以下の範囲で、パケット
管理テーブル 14 に空き(未使用の送信フラグ)があ
る場合に、受信パケットをパケットバッファ 13 に記憶
し、パケット管理テーブル 14 に、対応する送信フラグ
を記憶し、空きがない場合は、バスマスタ 1に未受信
を通知する。
トのパケット番号は、バススレーブ2内のパケット管理
テーブル 14 に送信フラグとして一時記憶され、パケ
ットコマンドデコーダ部 17 で、パケット管理テーブル
14 に対する有効サイズ変更パケットコマンドである
ことが認識されると、そのデータ部bの内容をパケッ
トサイズ記憶レジスタ 18 にセットする。パケット管理
テーブル制御回路 15は、バスマスタ 1からのパケット
を受信すると、上記パケットサイズ記憶レジスタ 18 の
内容で示されるパケットサイズ以下の範囲で、パケット
管理テーブル 14 に空き(未使用の送信フラグ)があ
る場合に、受信パケットをパケットバッファ 13 に記憶
し、パケット管理テーブル 14 に、対応する送信フラグ
を記憶し、空きがない場合は、バスマスタ 1に未受信
を通知する。
【0022】又、バススレーブ 2が、パケットを送出す
る場合も、パケットサイズ記憶レジスタ 18 の内容で示
されるパケットサイズ以下の範囲で、パケット管理テー
ブル14 に空き(未使用の送信フラグ)がある場合に、
送信パケットをパケットバッファ 13 に、送信フラグ
をパケット管理テーブル 14 に記憶し、空きがない場合
は、パケット管理テーブル 14 に空き(未使用の送信フ
ラグ)ができるまで、パケット生成回路 12 で生成し
たパケットをパケットバッファ 13 に書き込むことを保
留する。
る場合も、パケットサイズ記憶レジスタ 18 の内容で示
されるパケットサイズ以下の範囲で、パケット管理テー
ブル14 に空き(未使用の送信フラグ)がある場合に、
送信パケットをパケットバッファ 13 に、送信フラグ
をパケット管理テーブル 14 に記憶し、空きがない場合
は、パケット管理テーブル 14 に空き(未使用の送信フ
ラグ)ができるまで、パケット生成回路 12 で生成し
たパケットをパケットバッファ 13 に書き込むことを保
留する。
【0023】このように制御することで、パケット管理
テーブル 14 の使用効率を向上させ、パケット転送完了
待ちの為のアイドル時間を短くすることができ、高速な
プロセッサのスループットを低下させることがなくな
る。
テーブル 14 の使用効率を向上させ、パケット転送完了
待ちの為のアイドル時間を短くすることができ、高速な
プロセッサのスループットを低下させることがなくな
る。
【0024】図3は、本発明の請求項3に対応する実施
例の構成図である。先ず、パケットバス 3上に流れるパ
ケットコマンドの中で、バススレーブ 2からのコマンド
リプライ応答が不要なパケットコマンドは、バスマスタ
1がパケット生成回路 12 において、生成されたパケッ
トを、前記パケットバッファ 13 とは異なる第2のパケ
ットバッファ 20 の方へ書き込み、同時に、送出パケッ
ト切替え制御回路 19に対して、送出するパケットが第
2のパケットバッファ 20 側にあることを通知し、これ
により、該送出パケット切替え制御回路 19 は、第2の
パケットバッファ 20 に記憶されたパケット情報を、パ
ケットバス 3に出力するようマルチプレクサ(MPX) 16を
切り替える。
例の構成図である。先ず、パケットバス 3上に流れるパ
ケットコマンドの中で、バススレーブ 2からのコマンド
リプライ応答が不要なパケットコマンドは、バスマスタ
1がパケット生成回路 12 において、生成されたパケッ
トを、前記パケットバッファ 13 とは異なる第2のパケ
ットバッファ 20 の方へ書き込み、同時に、送出パケッ
ト切替え制御回路 19に対して、送出するパケットが第
2のパケットバッファ 20 側にあることを通知し、これ
により、該送出パケット切替え制御回路 19 は、第2の
パケットバッファ 20 に記憶されたパケット情報を、パ
ケットバス 3に出力するようマルチプレクサ(MPX) 16を
切り替える。
【0025】このように制御することにより、高速なデ
ータ転送を目的として、リプライ応答を待つことなく、
次のコマンドを送出するといった、送信コマンドの実行
結果(リプライ応答) を、送信側に通知する必要のない
場合に、上記のように不要なパケット管理を省略し、パ
ケットバス 3の使用効率を向上させることができる。
ータ転送を目的として、リプライ応答を待つことなく、
次のコマンドを送出するといった、送信コマンドの実行
結果(リプライ応答) を、送信側に通知する必要のない
場合に、上記のように不要なパケット管理を省略し、パ
ケットバス 3の使用効率を向上させることができる。
【0026】図4は、本発明の請求項4に対応する実施
例の構成図である。先ず、バスマスタ 1内に、上記パケ
ット管理テーブル 14 と同じ数のリプライタイマ 21
と、該リプライタイマ 21 の制御を行うタイマ制御回路
22 を設け、パケット送出時に、パケットバッファ 13
とパケット管理テーブル 14 に、対応するパケット情報
をセットすると同時に、パケットコマンド部で指示され
たパケット番号に対応する位置のリプライタイマ 21
に、例えば、カウント初期値をセットし、パケット管理
テーブル 14 に送信フラグを書き込みした後、対応す
るリプライタイマ 21 をカウント状態にする。
例の構成図である。先ず、バスマスタ 1内に、上記パケ
ット管理テーブル 14 と同じ数のリプライタイマ 21
と、該リプライタイマ 21 の制御を行うタイマ制御回路
22 を設け、パケット送出時に、パケットバッファ 13
とパケット管理テーブル 14 に、対応するパケット情報
をセットすると同時に、パケットコマンド部で指示され
たパケット番号に対応する位置のリプライタイマ 21
に、例えば、カウント初期値をセットし、パケット管理
テーブル 14 に送信フラグを書き込みした後、対応す
るリプライタイマ 21 をカウント状態にする。
【0027】リプライタイマ 21 がターミネート (タイ
ムアウト) すると、上記タイマ制御回路 22 にタイムア
ウトを通知する。タイマ制御回路 22 は、それを受け取
るとパケット管理テーブル制御回路 15 に、対応するパ
ケット管理テーブル 14 の内容クリアを指示し、パケッ
ト管理テーブル制御回路 15 は、該当するパケットをパ
ケットバッファ 13 から、又、対応する送信フラグを
パケット管理テーブル14 より消去する。リプライタイ
マ 21 がターミネートする前に、バススレーブ2からリ
プライ応答のパケットが返ってくると、受信パケットコ
マンドデコード回路 23 がタイマ制御回路 22 に、受信
したパケット番号に対応するリプライタイマ 21 の停止
を要求し、タイマ制御回路 22 は、該当するリプライタ
イマ 21のカウントを停止させる。
ムアウト) すると、上記タイマ制御回路 22 にタイムア
ウトを通知する。タイマ制御回路 22 は、それを受け取
るとパケット管理テーブル制御回路 15 に、対応するパ
ケット管理テーブル 14 の内容クリアを指示し、パケッ
ト管理テーブル制御回路 15 は、該当するパケットをパ
ケットバッファ 13 から、又、対応する送信フラグを
パケット管理テーブル14 より消去する。リプライタイ
マ 21 がターミネートする前に、バススレーブ2からリ
プライ応答のパケットが返ってくると、受信パケットコ
マンドデコード回路 23 がタイマ制御回路 22 に、受信
したパケット番号に対応するリプライタイマ 21 の停止
を要求し、タイマ制御回路 22 は、該当するリプライタ
イマ 21のカウントを停止させる。
【0028】このように制御することで、パケットバッ
ファ 13,パケット管理テーブル 14に、不要なパケット
に対応する情報が残ってしまうのを解消することができ
る。図5は、本発明の請求項5に対応する実施例の構成
図である。バススレーブ 2からのレスポンス信号の内容
をデコードするレスポンスデコード回路 24 を、上記図
4に示した請求項4に記載の構成に付加する。パケット
送出時に、バススレーブ 2からのレスポンス信号の状態
をタイマ制御回路 22 に通知し、タイマ制御回路 22
が、このレスポンス信号の状態により、リプライタイマ
のカウント開始を指示する。具体的には、上記バススレ
ーブ 2からのレスポンス信号が正常な場合は、対応する
リプライタイマ 21 を起動し、異常 (例えば、エラー状
態) 時は、リプライタイマ 21 の起動は行わないように
する。
ファ 13,パケット管理テーブル 14に、不要なパケット
に対応する情報が残ってしまうのを解消することができ
る。図5は、本発明の請求項5に対応する実施例の構成
図である。バススレーブ 2からのレスポンス信号の内容
をデコードするレスポンスデコード回路 24 を、上記図
4に示した請求項4に記載の構成に付加する。パケット
送出時に、バススレーブ 2からのレスポンス信号の状態
をタイマ制御回路 22 に通知し、タイマ制御回路 22
が、このレスポンス信号の状態により、リプライタイマ
のカウント開始を指示する。具体的には、上記バススレ
ーブ 2からのレスポンス信号が正常な場合は、対応する
リプライタイマ 21 を起動し、異常 (例えば、エラー状
態) 時は、リプライタイマ 21 の起動は行わないように
する。
【0029】バススレーブ 2側では、自分で、バスマス
タ 1から受信したパケットのエラーが認識できるので、
パケットバッファ 13,パケット管理テーブル 14 に、所
定の情報を設定しないようにする。
タ 1から受信したパケットのエラーが認識できるので、
パケットバッファ 13,パケット管理テーブル 14 に、所
定の情報を設定しないようにする。
【0030】このように制御することで、パケットバス
3上等でエラーが発生した場合、バススレーブ 2から、
即、エラーレスポンス信号を返すことで、パケット管
理テーブル 14 から、不要なパケットに関する情報(上
記送信フラグ)を、早期に消去することができ、且
つ、エラー状態の早期認識が可能となる。
3上等でエラーが発生した場合、バススレーブ 2から、
即、エラーレスポンス信号を返すことで、パケット管
理テーブル 14 から、不要なパケットに関する情報(上
記送信フラグ)を、早期に消去することができ、且
つ、エラー状態の早期認識が可能となる。
【0031】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図1は、本発明の原理構成図であり、図2〜
図5は、本発明の一実施例の構成図であり、図6は、本
発明の一実施例のシステム構成図で、パケットバスと、
VMEバスとの間で、データ転送を行うバス変換モジュ
ールを備えた情報処理装置の全体のブロック構成を示し
ており、図7〜図10は、本発明の一実施例を示した図
であり、図7は、バス使用権要求回路に関連する回路例
を示し、図8は、送信パケット管理テーブルに関連する
回路例を示し、図9は、パケットバスとのインタフエー
ス部分を示し、図10は、パケットバスへの送信に関す
るタイミングチャート例を示している。
る。前述の図1は、本発明の原理構成図であり、図2〜
図5は、本発明の一実施例の構成図であり、図6は、本
発明の一実施例のシステム構成図で、パケットバスと、
VMEバスとの間で、データ転送を行うバス変換モジュ
ールを備えた情報処理装置の全体のブロック構成を示し
ており、図7〜図10は、本発明の一実施例を示した図
であり、図7は、バス使用権要求回路に関連する回路例
を示し、図8は、送信パケット管理テーブルに関連する
回路例を示し、図9は、パケットバスとのインタフエー
ス部分を示し、図10は、パケットバスへの送信に関す
るタイミングチャート例を示している。
【0032】本発明においては、パケットの送信を行う
バスマスタ 1と、該送信されたパケットの受信を行うバ
ススレーブ 2との間を接続するパケットバス 3でのパケ
ットの送受信を制御するパケット管理装置であって、転
送要求発生回路 10 と、バス使用権要求回路 11 と、パ
ケット生成回路 12 と、パケットバッファ 13 とから構
成される上記パケット管理装置内に、送信フラグから
なるパケット管理テーブル 14 と、パケット管理テーブ
ル制御回路 15 とを設け、上記バス使用権要求回路 11
が、上記転送要求発生回路 10 からデータ転送要求が通
知されたとき、パケット管理テーブル制御回路 15 か
ら、パケット管理テーブル 14 の状態を示す情報を確
認して、上記パケット管理テーブル 14 に空き(未使用
の送信フラグ)がない場合には、バスアービタ 4に対
するバス使用要求を保留し、上記パケット管理テーブ
ル 14 に空きができた時点で、上記保留していたバス使
用要求を有効とする手段、及び、バスマスタ 1から送
出されるパケットコマンドとして、上記パケット管理テ
ーブル 14 の有効サイズを指示する有効サイズ変更パケ
ットコマンドを設け、上記バス管理テーブル 14 の有
効サイズを可変にして、上記バス管理を行う手段が、本
発明を実施するのに必要な主な手段である。
バスマスタ 1と、該送信されたパケットの受信を行うバ
ススレーブ 2との間を接続するパケットバス 3でのパケ
ットの送受信を制御するパケット管理装置であって、転
送要求発生回路 10 と、バス使用権要求回路 11 と、パ
ケット生成回路 12 と、パケットバッファ 13 とから構
成される上記パケット管理装置内に、送信フラグから
なるパケット管理テーブル 14 と、パケット管理テーブ
ル制御回路 15 とを設け、上記バス使用権要求回路 11
が、上記転送要求発生回路 10 からデータ転送要求が通
知されたとき、パケット管理テーブル制御回路 15 か
ら、パケット管理テーブル 14 の状態を示す情報を確
認して、上記パケット管理テーブル 14 に空き(未使用
の送信フラグ)がない場合には、バスアービタ 4に対
するバス使用要求を保留し、上記パケット管理テーブ
ル 14 に空きができた時点で、上記保留していたバス使
用要求を有効とする手段、及び、バスマスタ 1から送
出されるパケットコマンドとして、上記パケット管理テ
ーブル 14 の有効サイズを指示する有効サイズ変更パケ
ットコマンドを設け、上記バス管理テーブル 14 の有
効サイズを可変にして、上記バス管理を行う手段が、本
発明を実施するのに必要な主な手段である。
【0033】以下、図1に示した原理構成図を参照しな
がら、図2〜図5の一実施例の構成図と、図6〜図10
によって、本発明の一実施例を、パケット管理テーブル
14に関連する動作を中心にして説明する。
がら、図2〜図5の一実施例の構成図と、図6〜図10
によって、本発明の一実施例を、パケット管理テーブル
14に関連する動作を中心にして説明する。
【0034】図6は、本発明の一実施例のシステム構成
図で、パケットバス 3とVMEバス5の間で、データ転
送を行うバス変換モジュールを持った情報処理装置のブ
ロック図である。パケットバス 3側には、CPUモジュ
ール(#0,〜) や他のバスマスタとなるI/Oアダプタ等
のモジュールが接続され、VMEバス側には、公知のV
MEバス規格のボードが接続される。
図で、パケットバス 3とVMEバス5の間で、データ転
送を行うバス変換モジュールを持った情報処理装置のブ
ロック図である。パケットバス 3側には、CPUモジュ
ール(#0,〜) や他のバスマスタとなるI/Oアダプタ等
のモジュールが接続され、VMEバス側には、公知のV
MEバス規格のボードが接続される。
【0035】バス変換モジュールは、パケットバス 3上
に接続されたCPUモジュールからの送信パケットを受
信し、パケットコマンドa内のアドレス値で指定され
たVMEアダプタボードに対し、データの書き込みや読
み出し指示を行ったり、VMEバス 5に接続されれたV
MEアダプタボードからのデータ転送要求により、パケ
ットバス 3上の指定されたCPUモジュール内のメモリ
Aにデータ書き込み,又は、入出力装置(I/O) からのメ
モリ内容の読み出し要求を、CPUモジュール(#0,〜)
に通知する機能を持つ。
に接続されたCPUモジュールからの送信パケットを受
信し、パケットコマンドa内のアドレス値で指定され
たVMEアダプタボードに対し、データの書き込みや読
み出し指示を行ったり、VMEバス 5に接続されれたV
MEアダプタボードからのデータ転送要求により、パケ
ットバス 3上の指定されたCPUモジュール内のメモリ
Aにデータ書き込み,又は、入出力装置(I/O) からのメ
モリ内容の読み出し要求を、CPUモジュール(#0,〜)
に通知する機能を持つ。
【0036】従って、上記CPUモジュール(#0,〜),又
は、バス変換モジュールが、パケットの送信側のときに
は、バスマスタ 1として動作し、パケットの受信側のと
きには、バススレーブ 2として動作することになる。
は、バス変換モジュールが、パケットの送信側のときに
は、バスマスタ 1として動作し、パケットの受信側のと
きには、バススレーブ 2として動作することになる。
【0037】上記パケットバスの信号には、アドレスや
データを時分割で送出するADxx[63:00](6
4ビット幅)信号,ADxxの各バイトロケーションに
対応したバイトパリティ信号のADP[7:0]信号,
ADxx[63:00]の情報がアドレスであること示
すAS信号,ADxx[63:00]の情報がデータで
あることを示すDS信号{図9参照},図示されていな
いがADxx信号に対するレスポンス信号としてRES
P[2:0]信号,バスアービトレーション関係の信号
でバス使用要求を示すバスリクエスト(BRQ)信号,
バスアービタからのバス使用許可を示すバスグラント
(BGR)信号,バスマスタがバス使用中を示すバスビ
ジー(BBSY)信号がある。
データを時分割で送出するADxx[63:00](6
4ビット幅)信号,ADxxの各バイトロケーションに
対応したバイトパリティ信号のADP[7:0]信号,
ADxx[63:00]の情報がアドレスであること示
すAS信号,ADxx[63:00]の情報がデータで
あることを示すDS信号{図9参照},図示されていな
いがADxx信号に対するレスポンス信号としてRES
P[2:0]信号,バスアービトレーション関係の信号
でバス使用要求を示すバスリクエスト(BRQ)信号,
バスアービタからのバス使用許可を示すバスグラント
(BGR)信号,バスマスタがバス使用中を示すバスビ
ジー(BBSY)信号がある。
【0038】先ず、図7は、バス使用権要求回路 11 に
関連する部分の回路例である。前述のパケット管理テー
ブル 14 は、通常、各バスマスタ 1, バススレーブ 2内
において、送信用と受信用の2つのパケット管理テーブ
ル 14 がある。ここでは、送信パケット管理テーブル 1
4 の場合を例にして説明する。
関連する部分の回路例である。前述のパケット管理テー
ブル 14 は、通常、各バスマスタ 1, バススレーブ 2内
において、送信用と受信用の2つのパケット管理テーブ
ル 14 がある。ここでは、送信パケット管理テーブル 1
4 の場合を例にして説明する。
【0039】図1の転送要求発生回路 10 から、DMA 転
送要求(DMA RQ)が有効化される。このとき、後述(図8
参照)のパケット管理テーブル 14 の送信パケット全使
用フラグ(TXPK-FULL) が、パケット送信可能
{“0”}を示していると、パケットバス 3に対して、
バス使用要求(BRQ) を送出し、図1に示されているバ
スアービタ 4からバス使用許可信号(BGR) を得ると、
パケット送信サイクル実行中フラグ(PKTX-CYC) 110を有
効化する。このとき、送信パケットアドレスストローブ
(AS)を有効化して、パケットバス 3に送信パケット (例
えば、送信パケット番号"15")を送出する。この結果、
上記パケット送信サイクル実行中フラグ(PKTX-CYC) 110
は、パケット転送終了信号(TXCYC-END) によってネゲー
ト (リセット) される。{図10のタイミングチャート
参照} 上記送信パケットの送信が行われると、図8において、
送信パケット番号(TX-PKNo(0:3))が、パケット管理テー
ブル制御回路 15 内のデコーダ 150でデコードされ、上
記パケット転送終了信号(TXCYC-END) がネゲートされた
タイミングで、パケット管理テーブル 14 の該当の送信
フラグ(TXPK-V(15))がセットされ、結果として、全て
の送信フラグ{TXPK-V(0) 〜V(15) }が“1”になっ
ていることが、図8の論理積回路 152で検出されると、
送信パケット全使用フラグ(TXPK-FULL) がパケット送
信不可能“1”を指示する。
送要求(DMA RQ)が有効化される。このとき、後述(図8
参照)のパケット管理テーブル 14 の送信パケット全使
用フラグ(TXPK-FULL) が、パケット送信可能
{“0”}を示していると、パケットバス 3に対して、
バス使用要求(BRQ) を送出し、図1に示されているバ
スアービタ 4からバス使用許可信号(BGR) を得ると、
パケット送信サイクル実行中フラグ(PKTX-CYC) 110を有
効化する。このとき、送信パケットアドレスストローブ
(AS)を有効化して、パケットバス 3に送信パケット (例
えば、送信パケット番号"15")を送出する。この結果、
上記パケット送信サイクル実行中フラグ(PKTX-CYC) 110
は、パケット転送終了信号(TXCYC-END) によってネゲー
ト (リセット) される。{図10のタイミングチャート
参照} 上記送信パケットの送信が行われると、図8において、
送信パケット番号(TX-PKNo(0:3))が、パケット管理テー
ブル制御回路 15 内のデコーダ 150でデコードされ、上
記パケット転送終了信号(TXCYC-END) がネゲートされた
タイミングで、パケット管理テーブル 14 の該当の送信
フラグ(TXPK-V(15))がセットされ、結果として、全て
の送信フラグ{TXPK-V(0) 〜V(15) }が“1”になっ
ていることが、図8の論理積回路 152で検出されると、
送信パケット全使用フラグ(TXPK-FULL) がパケット送
信不可能“1”を指示する。
【0040】この状態で、次のDMA 転送要求が有効化さ
れても、上記の送信パケット全使用フラグ(TXPK-FULL)
が、パケット送信可能“0”を示していない為、図7
に示されている上記パケット送信サイクル実行中(PKTX-
CYC) 110はセットされない。{図10のタイミングチャ
ート参照} ここで、例えば、現在送信中のパケット番号 "0"におい
て、受信パケットを受信すると、図8に示されている対
応する送信フラグ{TXPK-V(0) }がデコーダ 151からの
出力信号によりクリアされ、結果として、上記送信パケ
ット全使用フラグ(TXPK-FULL) がネゲート状態とな
る。すると、図7に示されているパケット送信要求(PKT
X-RQ) がセットされ、上記と同様のシーケンスで、パケ
ットの送信動作が可能となる。{図10のタイミングチ
ャート参照} 図9は、上記送信パケットアドレスストローブ(AS)が有
効化されたときの、パケットバス 3への送信パケットデ
ータ ADxx(63:00)の送出回路の例を示した図である。
れても、上記の送信パケット全使用フラグ(TXPK-FULL)
が、パケット送信可能“0”を示していない為、図7
に示されている上記パケット送信サイクル実行中(PKTX-
CYC) 110はセットされない。{図10のタイミングチャ
ート参照} ここで、例えば、現在送信中のパケット番号 "0"におい
て、受信パケットを受信すると、図8に示されている対
応する送信フラグ{TXPK-V(0) }がデコーダ 151からの
出力信号によりクリアされ、結果として、上記送信パケ
ット全使用フラグ(TXPK-FULL) がネゲート状態とな
る。すると、図7に示されているパケット送信要求(PKT
X-RQ) がセットされ、上記と同様のシーケンスで、パケ
ットの送信動作が可能となる。{図10のタイミングチ
ャート参照} 図9は、上記送信パケットアドレスストローブ(AS)が有
効化されたときの、パケットバス 3への送信パケットデ
ータ ADxx(63:00)の送出回路の例を示した図である。
【0041】上記送信パケットアドレスストローブ(TX-
AS) が有効化されたとき、パケットバス 3{バス幅n(=
64) }の情報がアドレス (即ち、コマンド) であること
を示し、該送信パケットアドレスストローブ(TX-AS)
と、送信パケットデータ ADxx(63:00)が、パケットバス
3に送出される。{図10のタイミングチャート参照}
該送信パケットデータ ADxx(63:00)が、コマンドの次に
送出されるデータ部のときには、送信パケットデータス
トローブ(TX-DS) が有効化される。
AS) が有効化されたとき、パケットバス 3{バス幅n(=
64) }の情報がアドレス (即ち、コマンド) であること
を示し、該送信パケットアドレスストローブ(TX-AS)
と、送信パケットデータ ADxx(63:00)が、パケットバス
3に送出される。{図10のタイミングチャート参照}
該送信パケットデータ ADxx(63:00)が、コマンドの次に
送出されるデータ部のときには、送信パケットデータス
トローブ(TX-DS) が有効化される。
【0042】図9のプライオリティエンコーダは、上記
送信フラグ(TXPK-V(0)〜(15)) の内容が“0”である数
字の一番小さい番号が、16進数の送信パケット番号(TX-
PK No(0:3)) にエンコードされ、該パケット管理テーブ
ル 14 に空き (未使用の送信フラグ) が存在すると
き、パケット生成回路 12 で生成されたパケットを管理
する位置を指示するのに使用される。{図8参照} 又、本発明のパケット管理装置では、図8に示したパケ
ット管理テーブル 14の送信フラグ{TXPK-V(0) 〜}
の容量を、前述のように、パケット管理テーブルの有効
サイズ変更パケットコマンドで、任意のサイズに変更
することができるように構成されている。
送信フラグ(TXPK-V(0)〜(15)) の内容が“0”である数
字の一番小さい番号が、16進数の送信パケット番号(TX-
PK No(0:3)) にエンコードされ、該パケット管理テーブ
ル 14 に空き (未使用の送信フラグ) が存在すると
き、パケット生成回路 12 で生成されたパケットを管理
する位置を指示するのに使用される。{図8参照} 又、本発明のパケット管理装置では、図8に示したパケ
ット管理テーブル 14の送信フラグ{TXPK-V(0) 〜}
の容量を、前述のように、パケット管理テーブルの有効
サイズ変更パケットコマンドで、任意のサイズに変更
することができるように構成されている。
【0043】即ち、最大容量をK個とすると、上記有効
サイズ変更パケットコマンドで、m≦Kの範囲で、任
意の容量mに変更することができる。具体的には、最大
K個の送信フラグの内、上記有効サイズ変更パケット
コマンドで、m(≦K)を指定した場合、容量変更制御
回路 153において、K−m個の送信フラグ{TXPK-V(k)
〜V(m+1)}に対して、常に、送信中を指示するように
制御することで、該パケット管理テーブル 14 の容量の
可変化を実現することができる。
サイズ変更パケットコマンドで、m≦Kの範囲で、任
意の容量mに変更することができる。具体的には、最大
K個の送信フラグの内、上記有効サイズ変更パケット
コマンドで、m(≦K)を指定した場合、容量変更制御
回路 153において、K−m個の送信フラグ{TXPK-V(k)
〜V(m+1)}に対して、常に、送信中を指示するように
制御することで、該パケット管理テーブル 14 の容量の
可変化を実現することができる。
【0044】次に、図10によって、パケットバス送信
動作をシーケンスの順に纏めて説明する。ここで、C1〜
C12 は、図10で示されいるクロックの番号と対応す
る。 C1:転送要求発生回路 10 より、DMA転送要求(DMA R
Q)が有効化される。送信パケット番号(TX-PK No(0:3))
で、未使用となっている番号 "15" {前述のプライオリ
ティエンコーダの出力信号により指示される}で、送信
パケットを作成し、図7に示されているパケット送信要
求(PKTX-RQ) を有効化する。
動作をシーケンスの順に纏めて説明する。ここで、C1〜
C12 は、図10で示されいるクロックの番号と対応す
る。 C1:転送要求発生回路 10 より、DMA転送要求(DMA R
Q)が有効化される。送信パケット番号(TX-PK No(0:3))
で、未使用となっている番号 "15" {前述のプライオリ
ティエンコーダの出力信号により指示される}で、送信
パケットを作成し、図7に示されているパケット送信要
求(PKTX-RQ) を有効化する。
【0045】C2:パケットバス 3の使用権を得るため、
バス使用要求(BRQ) を有効化する。 C3:パケットバス 3上のバスアービタ 4より、バス使用
許可(BGR) が通知される。 C4:このタイミングで、パケット送信サイクル実行中フ
ラグ(PKTX-CYC)を有効化する。 C5:このタイミングで、パケットバス 3に送信パケット
を送出すると共に、送信パケットアドレスストローブ(T
X-AS) を有効化する。上記(1) のタイミングで有効化さ
れているパケット送信要求(PKTX-RQ) は、上記パケット
送信サイクル実行中フラグ(PKTX-CYC)が有効化されると
ネゲートされる。
バス使用要求(BRQ) を有効化する。 C3:パケットバス 3上のバスアービタ 4より、バス使用
許可(BGR) が通知される。 C4:このタイミングで、パケット送信サイクル実行中フ
ラグ(PKTX-CYC)を有効化する。 C5:このタイミングで、パケットバス 3に送信パケット
を送出すると共に、送信パケットアドレスストローブ(T
X-AS) を有効化する。上記(1) のタイミングで有効化さ
れているパケット送信要求(PKTX-RQ) は、上記パケット
送信サイクル実行中フラグ(PKTX-CYC)が有効化されると
ネゲートされる。
【0046】C6:このタイミングで、送信サイクルの終
了を示す TXCYC-ENDを有効化する。 C7:上記パケット送信サイクル実行中フラグ(PKTX-CYC)
とバス使用要求(BRQ) がネゲートされ、送信パケット番
号 "15" の使用フラグ TXPK-V(15) が有効化される。こ
のとき、TXPK-V(0) 〜TXPK-V(15)の全てが“1”になっ
ているため、送信パケット全使用フラグ(TXPK-FULL)
が有効化される。{図8参照} C8:バス使用要求(BRQ) のネゲートにより、バス使用許
可(BGR) がネゲートされる。
了を示す TXCYC-ENDを有効化する。 C7:上記パケット送信サイクル実行中フラグ(PKTX-CYC)
とバス使用要求(BRQ) がネゲートされ、送信パケット番
号 "15" の使用フラグ TXPK-V(15) が有効化される。こ
のとき、TXPK-V(0) 〜TXPK-V(15)の全てが“1”になっ
ているため、送信パケット全使用フラグ(TXPK-FULL)
が有効化される。{図8参照} C8:バス使用要求(BRQ) のネゲートにより、バス使用許
可(BGR) がネゲートされる。
【0047】C9:このタイミングで、次のDMA 転送要求
(DMARQ) が有効化される。 C10 :この場合、上記送信パケット全使用フラグ(TXPK-
FULL) が“1”である為、パケット送信サイクル実行中
フラグ(PKTX-CYC)がセットされることはない。ここで、
パケットバス 3より、他のバスマスタ 1からパケットを
受信する。 C11 :該パケットの受信により、現在送信中のパケット
番号に対応する送信フラグ(TXPK-V(i)) がクリアされ
る。図10の例では、パケット番号 "0"であるため、TX
PK-V(0) がクリアされ、それにより、上記送信パケット
全使用フラグ(TXPK-FULL) が“0”状態となる。 C12 :従って、上記タイミング C9 で有効化されている
DMA転送要求(DMARQ) によって、パケット送信要求(PXT
KRQ)がセットされ、以下 C1 〜と同様のシーケンスで、
パケット送信動作が繰り換えして実行される。
(DMARQ) が有効化される。 C10 :この場合、上記送信パケット全使用フラグ(TXPK-
FULL) が“1”である為、パケット送信サイクル実行中
フラグ(PKTX-CYC)がセットされることはない。ここで、
パケットバス 3より、他のバスマスタ 1からパケットを
受信する。 C11 :該パケットの受信により、現在送信中のパケット
番号に対応する送信フラグ(TXPK-V(i)) がクリアされ
る。図10の例では、パケット番号 "0"であるため、TX
PK-V(0) がクリアされ、それにより、上記送信パケット
全使用フラグ(TXPK-FULL) が“0”状態となる。 C12 :従って、上記タイミング C9 で有効化されている
DMA転送要求(DMARQ) によって、パケット送信要求(PXT
KRQ)がセットされ、以下 C1 〜と同様のシーケンスで、
パケット送信動作が繰り換えして実行される。
【0048】以上、本発明の一実施例を、本発明の主眼
であるパケット管理テーブル 14 の制御動作を中心にし
て説明した。本発明によるパケット管理装置では、上記
パケット管理テーブル 14 に対応して、リプライタイマ
21 が設けられているが、タイマ制御についは、公知の
技術で、作用欄で説明した動作を実現することは容易で
あるので、ここでは、実施例の詳細な説明は省略する。
{図4,図5参照} 又、図3で説明したリプライ応答が不要なコマンドに対
して、パケット管理テーブル 14 での管理を省略させる
技術についても、公知の技術で、作用欄で説明した動作
を実現することは容易であるので、ここでは、実施例の
詳細な説明は省略する。
であるパケット管理テーブル 14 の制御動作を中心にし
て説明した。本発明によるパケット管理装置では、上記
パケット管理テーブル 14 に対応して、リプライタイマ
21 が設けられているが、タイマ制御についは、公知の
技術で、作用欄で説明した動作を実現することは容易で
あるので、ここでは、実施例の詳細な説明は省略する。
{図4,図5参照} 又、図3で説明したリプライ応答が不要なコマンドに対
して、パケット管理テーブル 14 での管理を省略させる
技術についても、公知の技術で、作用欄で説明した動作
を実現することは容易であるので、ここでは、実施例の
詳細な説明は省略する。
【0049】このように、本発明は、パケット管理装置
内に、送信フラグからなるパケット管理テーブルと、
パケット管理テーブル制御回路を設け、転送要求発生回
路から、データ転送要求がバス使用権要求回路に通知さ
れたとき、上記パケット管理テーブル制御回路からバス
管理テーブルの状態を確認し、空きが無い場合には、バ
スアービタに対してバス使用要求を保留し、バス管理テ
ーブルに空きができた時点で、バス使用要求を送出す
る。更に、上記パケット管理テーブルの有効サイズを、
所定のコマンドで指示して、該指示されたパケットサイ
ズの範囲で、上記空き/万杯を認識して、バス使用要求
の送出の可否を制御するようにしたところに特徴があ
る。
内に、送信フラグからなるパケット管理テーブルと、
パケット管理テーブル制御回路を設け、転送要求発生回
路から、データ転送要求がバス使用権要求回路に通知さ
れたとき、上記パケット管理テーブル制御回路からバス
管理テーブルの状態を確認し、空きが無い場合には、バ
スアービタに対してバス使用要求を保留し、バス管理テ
ーブルに空きができた時点で、バス使用要求を送出す
る。更に、上記パケット管理テーブルの有効サイズを、
所定のコマンドで指示して、該指示されたパケットサイ
ズの範囲で、上記空き/万杯を認識して、バス使用要求
の送出の可否を制御するようにしたところに特徴があ
る。
【0050】
【発明の効果】以上、詳細に説明したように、本発明の
パケット管理装置によれば、パケットバス上の無駄なデ
ータ転送をなくし、バスの使用効率を向上できるため、
システム全体のスループットの向上が期待できる効果が
得られる。
パケット管理装置によれば、パケットバス上の無駄なデ
ータ転送をなくし、バスの使用効率を向上できるため、
システム全体のスループットの向上が期待できる効果が
得られる。
【図1】本発明の原理構成図
【図2】本発明の一実施例の構成図(その1)
【図3】本発明の一実施例の構成図(その2)
【図4】本発明の一実施例の構成図(その3)
【図5】本発明の一実施例の構成図(その4)
【図6】本発明の一実施例のシステム構成図
【図7】本発明の一実施例を示した図(その1)
【図8】本発明の一実施例を示した図(その2)
【図9】本発明の一実施例を示した図(その3)
【図10】本発明の一実施例を示した図(その4)
【図11】従来のパケット管理装置を説明する図(その
1)
1)
【図12】従来のパケット管理装置を説明する図(その
2)
2)
1 バスマスタ 2 バススレー
ブ 10 転送要求発生回路 11 バス使用権要求回路 12 パケット生
成回路 13 パケットバッファ 14 パケット管
理テーブル 15 パケット管理テーブル制御回路 16 マルチプクレサ(MPX) 17 パケットコマンドデコーダ部 18 パケットサイズ記憶レジスタ 19 送出パケット切替え制御回路 20 第2のパケットバッファ 21 リプライタイマ 22 タイマ制御
回路 23 受信パケットコマンドデコード回路 24 レスポンスデコード回路 3 パケットバス 4 バスアービ
タ 5 VMB バス 110 パケット送信サイクル実行中フラグ(PKTX-CYC) 150 送信パケット番号デコーダ 151 受信パケット番号デコーダ 152 論理積回路 153 容量変更制御回路 送信フラグ 送信パケット全使用フラグ バス使用要求信号(BRQ) バス使用許可信号(BGR) 有効サイズ変更パケットコマンド レスポンス信号
ブ 10 転送要求発生回路 11 バス使用権要求回路 12 パケット生
成回路 13 パケットバッファ 14 パケット管
理テーブル 15 パケット管理テーブル制御回路 16 マルチプクレサ(MPX) 17 パケットコマンドデコーダ部 18 パケットサイズ記憶レジスタ 19 送出パケット切替え制御回路 20 第2のパケットバッファ 21 リプライタイマ 22 タイマ制御
回路 23 受信パケットコマンドデコード回路 24 レスポンスデコード回路 3 パケットバス 4 バスアービ
タ 5 VMB バス 110 パケット送信サイクル実行中フラグ(PKTX-CYC) 150 送信パケット番号デコーダ 151 受信パケット番号デコーダ 152 論理積回路 153 容量変更制御回路 送信フラグ 送信パケット全使用フラグ バス使用要求信号(BRQ) バス使用許可信号(BGR) 有効サイズ変更パケットコマンド レスポンス信号
フロントページの続き (72)発明者 ▲廣▼岡 順二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 加藤 貴紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項1】パケットの送信を行うバスマスタ(1) と、
該送信されたパケットの受信を行うバススレーブ(2) と
の間を接続するパケットバス(3) でのパケットの送受信
を制御するバスマスタ(1),又は、バススレーブ(2) にお
けるパケット管理装置であって、 上記パケットの転送要求発生回路(10)と、バス使用権要
求回路(11)と、送信すべきパケットを生成するパケット
生成回路(12)と、パケットバッファ(13)と、送信中のパ
ケット番号を記憶する送信フラグ()からなるパケッ
ト管理テーブル(14)と、上記送信フラグ()を監視し
て、使用されていないパケット番号が存在するか否かを
管理するパケット管理テーブル制御回路(15)とを設け、 上記バス使用権要求回路(11)が、上記転送要求発生回路
(10)からのパケットデータ転送要求を通知されたとき、
上記パケット管理テーブル制御回路(15)から、上記パケ
ット管理テーブル(14)中に、未使用の上記送信フラグ
() があるか否かを示す情報 () を確認して、上記
パケット管理テーブル(14)に、未使用の送信フラグ
() が存在しない場合には、上記転送要求発生回路(1
0)からのパケット転送要求を保留し、上記パケット管理
テーブル(14)に、未使用の送信フラグ () が検出され
た時点で、上記保留していたパケット転送要求を有効に
して、上記パケット生成回路(12)から、生成されたパケ
ットを、上記パケットバッファ(13)を介して、パケット
バス(3) に転送することを特徴とするパケット管理装
置。 - 【請求項2】請求項1に記載のパケット管理装置であっ
て、該パケット管理装置から送出されるパケットコマン
ドとして、上記パケット管理テーブル(14)の有効サイズ
を指示する有効サイズ変更パケットコマンド () を設
けると共に、受信したパケットコマンドが、上記有効サ
イズ変更パケットコマンド () であることを認識する
パケットコマンドデコーダ部(17)と、該有効サイズ変更
パケットコマンド () のデータ部(b)が指示す
る、上記パケット管理テーブル(14)の有効サイズを設定
するパケットサイズ記憶レジスタ(18)とを設け、 上記パケット管理テーブル制御回路(15)は、パケットを
送出する場合、上記パケットサイズ記憶レジスタ(18)の
内容で指示されるパケットサイズ以下の範囲で、上記パ
ケット管理テーブル制御回路(15)に、未使用の送信フラ
グ () が存在するかどうかを調べ、未使用の送信フラ
グ () がある場合には、送信パケットのパケット番号
を、上記パケット管理テーブル(14)の該当の位置に記憶
し、未使用の送信フラグ () が存在しない場合には、
該パケット管理テーブル(14)に、未使用の送信フラグ
() が検出されるまで、上記送信パケットのパケット
番号を該パケット管理テーブル(14)に書き込み、記憶す
ることを保留することを特徴とするパケット管理装置。 - 【請求項3】請求項1又は2に記載のパケット管理装置
であって、バススレーブ(2) からの、コマンド応答が不
要なパケットを格納する第2のパケットバッファ(20)
と、パケット生成回路(12)で生成されるパケットに対す
るパケットコマンドが、バススレーブ(2) からのコマン
ド応答が不要なコマンドであるとき、生成されたパケッ
トを、上記第2のパケットバッファ(20)に書き込み、該
第2のパケットバッファ(20)に書き込まれたパケット
を、上記パケットバス(3) に送出するように切り換え制
御を行う送出パケット切替え制御回路(19)とを設けたこ
とを特徴とするパケット管理装置。 - 【請求項4】請求項1,2又は3に記載のパケット管理
装置であって、パケットの送出時に、上記パケット管理
テーブル(14)に、送信パケットのパケット番号を指示す
る送信フラグ () をセットすると同時に、所定の値が
設定され、カウント状態となるリプライタイマ(21)を設
け、 上記リプライタイマ(21)がタイムアウトしたとき、上記
パケット管理テーブル制御回路(15)の制御により、上記
パケット管理テーブル(14)にセットされている送信フラ
グ () を消去することを特徴とするパケット管理装
置。 - 【請求項5】請求項1,2,3又は4に記載のパケット
管理装置であって、バススレーブ(2) からのレスポンス
信号 () を受信するレスポンスデコード回路(24)を付
加し、 該レスポンスデコード回路(24)が、上記バススレーブ
(2) から受信した上記レスポンス信号 () の状態情報
によって、パケット管理テーブル制御回路(15)が、パケ
ット管理テーブル(14)上にセットされている送信フラグ
() を制御することを特徴とすのパケット管理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3397694A JPH07245620A (ja) | 1994-03-04 | 1994-03-04 | パケット管理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3397694A JPH07245620A (ja) | 1994-03-04 | 1994-03-04 | パケット管理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07245620A true JPH07245620A (ja) | 1995-09-19 |
Family
ID=12401527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3397694A Pending JPH07245620A (ja) | 1994-03-04 | 1994-03-04 | パケット管理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07245620A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010269095A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
JP2010269096A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
JP2010269093A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
-
1994
- 1994-03-04 JP JP3397694A patent/JPH07245620A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010269095A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
JP2010269096A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
JP2010269093A (ja) * | 2009-05-25 | 2010-12-02 | Kyoraku Sangyo Kk | 電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5878217A (en) | Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available | |
US7761642B2 (en) | Serial advanced technology attachment (SATA) and serial attached small computer system interface (SCSI) (SAS) bridging | |
US5386517A (en) | Dual bus communication system connecting multiple processors to multiple I/O subsystems having a plurality of I/O devices with varying transfer speeds | |
US6205501B1 (en) | Apparatus and method for handling universal serial bus control transfers | |
JP3340738B2 (ja) | 並行パケットバスに関する方法及び装置 | |
US5594882A (en) | PCI split transactions utilizing dual address cycle | |
US6742076B2 (en) | USB host controller for systems employing batched data transfer | |
US5544346A (en) | System having a bus interface unit for overriding a normal arbitration scheme after a system resource device has already gained control of a bus | |
JP2886173B2 (ja) | アダプタ | |
JP2539614B2 (ja) | ポインタアドレスを発生するための装置および方法 | |
US8386887B2 (en) | High-speed memory system | |
JP2518986B2 (ja) | 汎用アダプタ | |
US7526592B2 (en) | Interrupt control system and storage control system using the same | |
KR100321490B1 (ko) | 디지탈데이터를전달하기위한고속패킷버스아키텍쳐및그방법 | |
US5519883A (en) | Interbus interface module | |
US6061274A (en) | Methods and apparatus for message transfer in computer storage system | |
JPH04229350A (ja) | 媒体アクセス制御/ホストシステムインターフェースを実施するための方法及び装置 | |
JPH0775016B2 (ja) | データ処理システム及びデータ通信バス・システム | |
US7603488B1 (en) | Systems and methods for efficient memory management | |
US20080215926A1 (en) | Dubug by a Communication Device | |
US5522039A (en) | Calculation of network data check sums by dedicated hardware with software corrections | |
US7779188B2 (en) | System and method to reduce memory latency in microprocessor systems connected with a bus | |
JPH11272603A (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
JPH07245620A (ja) | パケット管理装置 | |
US7039730B2 (en) | Storage device control apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030128 |