JPH07245534A

JPH07245534A - 半導体装置

Info

Publication number: JPH07245534A
Application number: JP6056686A
Authority: JP
Inventors: Hiroko Tanba; 裕子丹場; Kazuo Yamakido; 一夫山木戸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-03-02
Filing date: 1994-03-02
Publication date: 1995-09-19

Abstract

(57)【要約】【目的】異なる電位の電源電圧を動作電源とする回路
間のインタフェース整合に適したレベルシフト回路を実
現する。これにより、そのコスト上昇及び性能低下を招
くことなく、携帯通信端末装置等の低電圧化及び低消費
電力化を推進し、その小型化，軽量化及び低価格化を図
る。【構成】異なる電位の電源電圧を動作電源とする複数
の回路つまりＬＳＩを備える携帯通信端末装置等におい
て、各ＬＳＩにおけるアナログ信号の中心電位をその電
源電圧ＶＤＤ及びＶＣＣの二分の一にそれぞれ設定する
とともに、ＬＳＩ間のインタフェース整合に供給される
レベルシフト回路ＬＳＦＩを、その反転入力端子−に抵
抗Ｒ１を介して入力アナログ信号Ｖｉを受けその非反転
入力端子＋に所定のバイアス電圧ＶＬを受ける演算増幅
器ＯＡ２と、この演算増幅器の反転入力端子−及び出力
端子間に設けられる抵抗Ｒ２とを基本に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に関し、例
えば、携帯通信端末装置ならびにそのレベルシフト回路
に利用して特に有効な技術に関するものである。

【０００２】

【従来の技術】Ｄ（ディジタル）／Ａ（アナログ）変換
器，Ａ／Ｄ変換器及びディジタル信号処理プロセッサ等
を含むベースバンド部と、位相変調器及び復調器等を含
む中間周波部と、高電力増幅器及び検波器等を含む高周
波部とを備え、電池によって駆動される無線電話器等の
携帯通信端末装置がある。これらの携帯通信端末装置で
は、その利用環境上、装置の小型化，軽量化及び低価格
化が必須とされ、これに呼応して携帯通信端末装置を構
成する回路の低消費電力化及び低電圧化が進みつつあ
る。しかし、携帯通信端末装置を構成する回路のうち、
ベースバンド部及び中間周波部は、その動作特性上、動
作電源を３Ｖ（ボルト）程度に低電圧化することは比較
的容易であるが、高周波部では、アンテナから送受信さ
れる信号の周波数が数百ＭＨｚ（メガヘルツ）ないし数
ＧＨｚ（ギガヘルツ）と高いことや電波送信のために比
較的高い電力を必要とするなどの理由から低電圧化が困
難であり、５Ｖ程度の比較的高い電源電圧を動作電源と
して使用せざるを得ない。この結果、異なる電位の電源
電圧を動作電源とするこれらの回路間で授受されるアナ
ログ信号のインタフェース整合が必要となり、アナログ
信号の中心電位つまりは直流電位を最適電位にシフトす
るレベルシフト回路が必要となる。

【０００３】異なる電位の電源電圧を動作電源とする複
数の回路を備える携帯通信端末装置について、例えば、
特願平４−３５９９５７号に記載されている。

【０００４】

【発明が解決しようとする課題】上記に記載される従来
の携帯通信端末装置において、異なる電位の電源電圧を
動作電源とする複数の回路は、例えば電源電圧ごとに複
数の半導体基板に分割して形成され、複数のＬＳＩ（大
規模集積回路）を構成する。このため、異なる電位の電
源電圧を動作電源とする回路間つまりＬＳＩ間のインタ
フェース整合は、従来、これらのＬＳＩ間に複数の外付
け抵抗からなるレベルシフト回路を設ける方法か、ＬＳ
Ｉ間で授受されるアナログ信号の中心電位を無理に一致
させる方法のいずれかが採られてきた。ところが、前者
の方法を採った場合、ＬＳＩ化つまり高集積化に逆行し
て外付け部品が必要となり、部品数が増えて携帯通信端
末装置の小型化，軽量化及び低価格化が阻害され、場合
によってはその低消費電力化が阻害されるとともに、電
源電圧やアナログ信号の中心電位が仕様変更されるたび
にレベルシフト回路を構成する抵抗の数や抵抗値の変更
を余儀なくされ、携帯通信端末装置の製造工数が増えて
コスト上昇を招く結果となる。

【０００５】一方、後者の方法では、特に比較的高い電
位の電源電圧を動作電源とする回路でのアナログ信号の
中心電位が他方の回路の電源電圧電位より高い場合に
は、原理的に実現不可能であり、これが実現可能な場合
でも、アナログ信号の中心電位が偏るためにその許容振
幅が制限されるとともに、ディジタル回路が混載される
ことにより不可避的に生じる雑音や高周波部の直交変調
器等とのインタフェースに際して周辺部品又は信号線等
から生じる雑音等によってＳ／Ｎ（信号対雑音）比が劣
化し、携帯通信端末装置の性能低下を招く結果となる。

【０００６】この発明の目的は、異なる電位の電源電圧
を動作電源とする回路間のインタフェース整合に適した
レベルシフト回路を実現することにある。この発明の他
の目的は、そのコスト上昇及び性能低下を招くことな
く、異なる電位の電源電圧を動作電源とする複数の回路
を備える携帯通信端末装置等の低電圧化及び低消費電力
化を推進し、その小型化，軽量化及び低価格化を図るこ
とにある。

【０００７】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、異なる電位の電源電圧を動作
電源とする複数の回路つまりＬＳＩを備える携帯通信端
末装置等において、各ＬＳＩにおけるアナログ信号の中
心電位をその電源電圧電位の二分の一にそれぞれ設定す
るとともに、ＬＳＩ間のインタフェース整合に供される
レベルシフト回路を、その反転入力端子に第１の抵抗を
介して入力アナログ信号を受けその非反転入力端子に所
定のバイアス電圧を受ける演算増幅器と、この演算増幅
器の反転入力端子及び出力端子間に設けられる第２の抵
抗とを基本に構成する。

【０００９】

【作用】上記手段によれば、抵抗等の外付け部品を要す
ることなく、各ＬＳＩにおけるアナログ信号の中心電位
を最適化し、その許容振幅を拡大することができる。こ
の結果、Ｓ／Ｎ比を高めてその性能低下を防止し、部品
数及び製造工数の増加を抑えてそのコスト上昇を防止し
つつ、携帯通信端末装置等の低電圧化及び低消費電力化
を推進し、小型化，軽量化及び低価格化を図ることがで
きる。

【００１０】

【実施例】図１には、この発明が適用された携帯通信端
末装置の一実施例のブロック図が示されている。同図を
もとに、まずこの実施例の携帯通信端末装置の構成及び
動作の概要について説明する。

【００１１】図１において、この実施例の携帯通信端末
装置は、ベースバンド部ＢＢ，中間周波部ＩＦ及び高周
波部ＨＦと、ベースバンド部ＢＢに結合されるスピーカ
ＳＰＫ及びマイクロフォンＭＩＣならびに高周波部ＨＦ
に結合されるアンテナＡＮＴとを備える。また、各部の
動作を制御・統轄するマイクロコンピュータＭＣを備
え、さらに、内部電圧発生回路ＶＧ１及びＶＧ２ならび
にクロック発生回路ＣＧ１及びＣＧ２を備える。このう
ち、内部電圧発生回路ＶＧ１は、充電可能な電池ＢＡＴ
から電源スイッチＰＳＷを介して供給される主電源電圧
をもとに、＋５Ｖのような比較的高い電位の電源電圧Ｖ
ＣＣ（第２の電源電圧）を形成し、高周波部ＨＦ及びク
ロック発生回路ＣＧ１に供給する。また、内部電圧発生
回路ＶＧ２は、上記主電源電圧をもとに、＋３Ｖのよう
な比較的低い電位の電源電圧ＶＤＤ（第１の電源電圧）
を形成し、中間周波部ＩＦ，ベースバンド部ＢＢ，クロ
ック発生回路ＣＧ２及びマイクロコンピュータＭＣに供
給する。

【００１２】一方、クロック発生回路ＣＧ１は、水晶発
振子を含み、比較的高い周波数のクロック信号Ｋ１及び
Ｋ２を形成して、高周波部ＨＦ及びクロック発生回路Ｃ
Ｇ２に供給する。また、クロック発生回路ＣＧ２は、ク
ロック発生回路ＣＧ１から供給されるクロック信号Ｋ２
を分周して比較的低い周波数のクロック信号Ｋ３及びＫ
４を形成し、中間周波部ＩＦ及びベースバンド部ＢＢに
供給する。

【００１３】ここで、ベースバンド部ＢＢは、プレフィ
ルタＰＲＦ２，Ａ／Ｄ変換器ＡＤＣ２，ディジタル信号
処理プロセッサＤＳＰ，Ｄ／Ａ変換器ＤＡＣ２ならびに
ポストフィルタＰＯＦ２を含む。このうち、プレフィル
タＰＲＦ２は、マイクロフォンＭＩＣから入力される送
信アナログ音声信号の高域雑音成分を抑圧してＡ／Ｄ変
換器ＡＤＣ２に伝達し、Ａ／Ｄ変換器ＡＤＣ２は、プレ
フィルタＰＲＦ２から伝達される送信アナログ音声信号
をディジタル信号に変換してディジタル信号処理プロセ
ッサＤＳＰに伝達する。ディジタル信号処理プロセッサ
ＤＳＰは、Ａ／Ｄ変換器ＡＤＣ２から伝達される送信デ
ィジタル音声信号に対してディジタル信号処理による帯
域圧縮処理を施し、中間周波部ＩＦの変調器ＭＯＤ１に
伝達するとともに、中間周波部ＩＦの復調器ＤＥＭ１か
ら伝達される受信ディジタル音声信号に対してやはりデ
ィジタル信号処理による帯域伸長処理を施し、Ｄ／Ａ変
換器ＤＡＣ２に伝達する。Ｄ／Ａ変換器ＤＡＣ２は、デ
ィジタル信号処理プロセッサＤＳＰから伝達される受信
ディジタル音声信号をアナログ信号に変換する。この受
信アナログ音声信号は、ポストフィルタＰＯＦ２によっ
てその高調波成分が抑圧された後、増幅され、スピーカ
ＳＰＫに伝達される。

【００１４】一方、中間周波部ＩＦは、変調器ＭＯＤ１
と，それぞれ２個のＤ／Ａ変換器ＤＡＣＩ及びＤＡＣ
Ｑ，ポストフィルタＰＯＦＩ及びＰＯＦＱ（第１の回
路）ならびにレベルシフト回路ＬＳＦＩ及びＬＳＦＱ
と、プレフィルタＰＲＦ１，Ａ／Ｄ変換器ＡＤＣ１及び
復調器ＤＥＭ１とを備える。このうち、変調器ＭＯＤ１
は、ベースバンド部ＢＢのディジタル信号処理プロセッ
サＤＳＰから出力される送信ディジタル音声信号に対し
て無線伝送に適した例えばπ／４シフトキュー・ピー
・エス・ケイ（ＱＰＳＫ）方式による変調処理を施し、
Ｄ／Ａ変換器ＤＡＣＩ及びＤＡＣＱに伝達する。また、
Ｄ／Ａ変換器ＤＡＣＩ及びＤＡＣＱは、変調器ＭＯＤ１
から伝達される送信ディジタル変調信号を９０度の位相
関係にある送信アナログ信号Ｉ及びＱに変換し、ポスト
フィルタＰＯＦＩ及びＰＯＦＱは、Ｄ／Ａ変換器ＤＡＣ
Ｉ及びＤＡＣＱから供給される送信アナログ信号の高調
波成分を抑圧してそれぞれ１８０度の位相関係を有する
相補アナログ信号とする。これらの相補アナログ信号
は、対応するレベルシフト回路ＬＳＦＩ及びＬＳＦＱに
よりその中心電位が所定レベルだけシフトされた後、高
周波部ＨＦの変調器ＭＯＤ２に伝達される。また、オフ
セット調整回路ＯＳにより、製造変動や使用環境温度の
変化にともなって相補アナログ信号の中心電位に生じる
オフセット電圧が調整される。なお、変調器ＭＯＤ１，
ポストフィルタＰＯＦＩ及びＰＯＦＱならびにレベルシ
フト回路ＬＳＦＩ及びＬＳＦＱは、システム構成に応じ
てそれぞれ複数の単位回路を備える。また、この実施例
のレベルシフト回路ＬＳＦＩ及びＬＳＦＱは、その回路
構成に特徴を有するが、これらのレベルシフト回路の具
体的構成及び動作ならびにその特徴については、後で詳
細に説明する。

【００１５】中間周波部ＩＦを構成するプレフィルタＰ
ＲＦ１は、高周波部ＨＦの検波器ＤＥＴから伝達される
受信アナログ変調信号の高域雑音成分を抑圧してＡ／Ｄ
変換器ＡＤＣ１に伝達する。また、Ａ／Ｄ変換器ＡＤＣ
１は、プレフィルタＰＲＦ１を介して伝達される受信ア
ナログ変調信号を、所定ビットのディジタル信号に変換
する。これらの受信ディジタル変調信号は、復調器ＤＥ
Ｍ１によってその基本信号成分が復調された後、受信デ
ィジタル音声信号としてベースバンド部ＢＢのディジタ
ル信号処理プロセッサＤＳＰに伝達される。

【００１６】次に、高周波部ＨＦは、変調器ＭＯＤ２
（第２の回路），高電力増幅器ＨＡＭＰ，送受信切り換
えスイッチＴＲＳＷ，増幅器ＡＭＰならびに検波器ＤＥ
Ｔを備える。このうち、変調器ＭＯＤ２は、中間周波部
ＩＦのレベルシフト回路ＬＳＦＩ及びＬＳＦＱから相補
信号として伝達される送信アナログ変調信号に例えば８
００ＭＨｚ（メガヘルツ）ないし２ＧＨｚ（ギガヘル
ツ）程度の無線周波数キャリア信号による変調処理を施
す。これらの送信信号は、高電力増幅器ＨＡＭＰにより
所定の送信電力まで増幅された後、送受信切り換えスイ
ッチＴＲＳＷを介してアンテナＡＮＴに伝達される。一
方、増幅器ＡＭＰは、アンテナＡＮＴから送受信切り換
えスイッチＴＲＳＷを介して入力される受信信号を増幅
し、検波器ＤＥＴに伝達する。検波器ＤＥＴは、これら
の受信信号から所望の受信アナログ変調信号を抽出し、
中間周波部ＩＦのプレフィルタＰＲＦ１に伝達する。

【００１７】この実施例において、携帯通信端末装置の
ベースバンド部ＢＢ及び中間周波部ＩＦならびに高周波
部ＨＦを構成する各ブロックは、３個の半導体基板ＳＵ
Ｂ１及びＳＵＢ２（第１の半導体基板）ならびにＳＵＢ
３（第２の半導体基板）上にそれぞれ分割して形成さ
れ、複数のＬＳＩを構成する。このうち、高周波部ＨＦ
に対応するＬＳＩは、その内部におけるアナログ信号の
周波数が高くまた比較的高い送信電力を要するために＋
５Ｖのような比較的高い電位の電源電圧ＶＣＣをその動
作電源とするが、中間周波部ＩＦ及びベースバンド部Ｂ
Ｂに対応するＬＳＩは、比較的低電圧化に適した回路構
成とされることで＋３Ｖのような比較的低電位の電源電
圧ＶＤＤをその動作電源とする。周知のように、アナロ
グ信号の許容振幅は、その中心電位が電源電圧の二分の
一とされるとき最大となる。このため、この実施例の携
帯通信端末装置では、中間周波部ＩＦのポストフィルタ
ＰＯＦＩ及びＰＯＦＱから出力される相補アナログ信号
の中心電位が、その電源電圧ＶＤＤの二分の一つまり＋
１．５Ｖ（第１の電位）に設定され、高周波部ＨＦの変
調器ＭＯＤ２に入力される相補アナログ信号の中心電位
が、その電源電圧ＶＣＣの二分の一つまり＋２．５Ｖ
（第２の電位）に設定されるとともに、これらの回路間
にレベルシフト回路ＬＳＦＩ及びＬＳＦＱが設けられ、
相補アナログ信号のインタフェース整合が行われる。な
お、レベルシフト回路ＬＳＦＩ及びＬＳＦＱは、電源電
圧ＶＤＤを動作電源とする中間周波部ＩＦの一部として
半導体基板ＳＵＢ２上に形成されるが、その各部は、後
述するように、内部電圧発生回路ＶＧ１によって形成さ
れる電源電圧ＶＣＣを動作電源とする。

【００１８】図２には、図１の携帯通信端末装置に含ま
れるレベルシフト回路ＬＳＦＩの第１の実施例の部分的
な回路図が示され、図３には、図２のレベルシフト回路
ＬＳＦＩに含まれるバイアス回路ＢＣの第１の実施例の
回路図が示されている。これらの図をもとに、この実施
例の携帯通信端末装置のレベルシフト回路ＬＳＦＩの具
体的構成及び動作ならびにその特徴について説明する。
なお、レベルシフト回路ＬＳＦＩは、前述のようにシス
テム構成に応じて複数の単位回路を有するが、図２には
その一つが例示的に示されている。また、携帯通信端末
装置は、同様に複数の単位回路を有するレベルシフト回
路ＬＳＦＱを備えるが、図２のレベルシフト回路ＬＳＦ
Ｉと同一の構成とされるため、類推されたい。

【００１９】図２において、レベルシフト回路ＬＳＦＩ
は、電源電圧ＶＣＣを動作電源とする演算増幅器ＯＡ２
（第１の演算増幅器）をその基本構成要素とする。演算
増幅器ＯＡ２の反転入力端子−には、ポストフィルタＰ
ＯＦＩの演算増幅器ＯＡ１からなるバッファアンプから
抵抗Ｒ１（第１の抵抗）を介して入力アナログ信号Ｖｉ
（第１の信号）が供給され、その非反転入力端子＋に
は、バイアス回路ＢＣから所定のバイアス電圧ＶＬが供
給される。演算増幅器ＯＡ２の反転入力端子−及び出力
端子間には、所定の帰還抵抗Ｒ２（第２の抵抗）が設け
られ、その出力信号は、レベルシフト回路ＬＳＦＩの出
力信号つまり出力アナログ信号Ｖｏとして高周波部ＨＦ
の変調器ＭＯＤ２に供給される。なお、入力アナログ信
号Ｖｉは、ポストフィルタＰＯＦＩから出力される相補
アナログ信号の非反転又は反転信号に対応し、出力アナ
ログ信号Ｖｏは、変調器ＭＯＤ２に対する相補アナログ
信号の非反転又は反転信号に対応する。また、入力アナ
ログ信号Ｖｉは、バイアス電圧ＶＢを直流成分とするア
ナログ交流信号Ｖｓｉｇからなり、バイアス電圧ＶＢは
入力アナログ信号Ｖｉの中心電位つまり＋１．５Ｖに対
応する。

【００２０】この実施例において、レベルシフト回路Ｌ
ＳＦＩの抵抗Ｒ１及びＲ２は、同一の抵抗値Ｒａを持つ
べく設計される。また、バイアス回路ＢＣは、図３に示
されるように、電源電圧供給点ＶＣＣと回路の接地電位
との間に直列形態に設けられる２個の抵抗Ｒ３（第３の
抵抗）及びＲ４（第４の抵抗）と、抵抗Ｒ３及びＲ４の
共通ノードとバイアス電圧供給点ＶＢとの間に設けられ
る抵抗Ｒ５（第５の抵抗）とを含む。このうち、抵抗Ｒ
５は、所定の抵抗値Ｒｂを持つべく設計され、抵抗Ｒ３
及びＲ４は、抵抗Ｒ５の抵抗値Ｒｂの２倍つまり２Ｒｂ
の抵抗値を持つべく設計される。なお、バイアス電圧供
給点ＶＢにおけるバイアス電圧ＶＢが、上記入力アナロ
グ信号Ｖｉの中心電位つまりバイアス電圧ＶＢであるこ
とは言うまでもない。また、バイアス回路ＢＣは、さら
に、抵抗Ｒ３及びＲ４の共通ノードつまりバイアス回路
ＢＣの出力端子と回路の接地電位との間に設けられる平
滑用キャパシタＣ１を含むが、このようなキャパシタは
必要不可欠のものではないし、他の回路の任意のノード
に必要に応じて追加することもできる。

【００２１】周知のように、バイアス回路ＢＣの出力端
子におけるバイアス電圧ＶＬの電位ＶＬは、抵抗Ｒ３〜
Ｒ５に流れる電流をそれぞれｉ３〜ｉ５とするとき、ＶＬ＝ＶＣＣ−ｉ３×Ｒ３＝ＶＢ−ｉ５×Ｒ５＝ｉ４×Ｒ４・・・・（１）となり、電流ｉ４は、ｉ４＝ｉ３＋ｉ５・・・・・・・・・・・・・・・・・・・・・・・（２）である。また、前述のように、抵抗Ｒ３及びＲ４の抵抗
値は、抵抗Ｒ５の抵抗値Ｒｂの２倍つまり２Ｒｂとされ
るため、上記（１）式は、ＶＬ＝ＶＣＣ−ｉ３×２Ｒｂ＝ＶＢ−ｉ５×Ｒｂ＝ｉ４×２Ｒｂ・・（３）となる。したがって、（２）式及び（３）式からなる連
立方程式の解として、ｉ４＝（ＶＣＣ＋２×ＶＢ）／８Ｒｂが得られ、これをもとに、ＶＬ＝ｉ４×２Ｒｂ＝ＶＣＣ／４＋ＶＢ／２なるバイアス電圧ＶＬの電位ＶＬが得られる。

【００２２】一方、図２のレベルシフト回路ＬＳＦＩに
おいて、出力アナログ信号Ｖｏの電位Ｖｏは、演算増幅
器ＯＡ２の増幅率をＡｄとしその反転入力端子における
入力アナログ信号の電位をＶｎとするとき、Ｖｏ＝Ａｄ×（ＶＬ−Ｖｎ）・・・・・・・・・・・・・・・・・・（４）となる。また、演算増幅器ＯＡ２の反転入力端子の入力
インピーダンスは無限大と見なせることから、抵抗Ｒ１
及びＲ２には同一の電流が流れ、（Ｖｉ−Ｖｎ）／Ｒ１＝（Ｖｎ−Ｖｏ）／Ｒ２・・・・・・・・・・（５）となる。前述のように、抵抗Ｒ１及びＲ２は、同一の抵
抗値Ｒａとされる。したがって、（５）式は、（Ｖｉ−Ｖｎ）／Ｒａ＝（Ｖｎ−Ｖｏ）／Ｒａつまり、Ｖｉ−Ｖｎ＝Ｖｎ−Ｖｏとなり、Ｖｎ＝（Ｖｉ＋Ｖｏ）／２となる。これを（４）式に代入して整理すると、Ｖｏ（１＋２／Ａｄ）＝２ＶＬ−Ｖｉ・・・・・・・・・・・・・・（６）となるが、演算増幅器ＯＡ２の増幅率Ａｄは無限大と見
なせるため、Ｖｏ＝２ＶＬ−Ｖｉ・・・・・・・・・・・・・・・・・・・・・・（７）となる。

【００２３】前記したように、入力アナログ信号Ｖｉの
電位Ｖｉは、Ｖｉ＝ＶＢ＋Ｖｓｉｇであり、バイアス電圧ＶＬの電位ＶＬは、ＶＬ＝ＶＣＣ／４＋ＶＢ／２である。したがって、これらを（７）式に代入して、Ｖｏ＝２×（ＶＣＣ／４＋ＶＢ／２）−（ＶＢ＋Ｖｓｉ
ｇ）＝ＶＣＣ／２−Ｖｓｉｇとなる。つまり、入力アナログ信号Ｖｉは、レベルシフ
ト回路ＬＳＦＩを介することで、その交流成分Ｖｓｉｇ
の位相が反転されかつその中心電位ＶＢが高周波部ＨＦ
の動作電源である電源電圧ＶＣＣの二分の一すなわちＶ
ＣＣ／２にシフトされて出力アナログ信号Ｖｏとなる訳
であって、出力アナログ信号Ｖｏは、その中心電位がＶ
ＤＤ／２とされる入力アナログ信号Ｖｉとともに最大許
容振幅を有するものとなる。この結果、抵抗等の外付け
部品を要することなく、Ｓ／Ｎ比を高めてその性能低下
を防止し、部品数及び製造工数の増加を抑えてそのコス
ト上昇を防止しつつ、携帯通信端末装置等の低電圧化及
び低消費電力化を推進し、小型化，軽量化及び低価格化
を図ることができるものである。

【００２４】図４には、図２のレベルシフト回路ＬＳＦ
Ｉに含まれるバイアス回路ＢＣの第２の実施例の回路図
が示されている。なお、この実施例は図３の実施例を基
本的に踏襲するものであるため、これと異なる部分につ
いて説明を追加する。

【００２５】図４において、この実施例のバイアス回路
ＢＣは、電源電圧供給点ＶＣＣと回路の接地電位との間
に直列形態に設けられる２個の抵抗Ｒ６（第６の抵抗）
及びＲ７（第７の抵抗）と、その非反転入力端子＋が抵
抗Ｒ６及びＲ７の共通ノードに結合される演算増幅器Ｏ
Ａ３（第２の演算増幅器）とを含む。演算増幅器ＯＡ３
の反転入力端子−は、その出力端子に共通結合される。
これにより、演算増幅器ＯＡ３は、いわゆるボルテージ
フォロア回路を構成し、その入力インピーダンスがほぼ
無限大とされ、その出力インピーダンスがほぼゼロとさ
れ、しかもその利得がほぼ１とされるバッファアンプと
して作用する。

【００２６】バイアス回路ＢＣは、さらに、演算増幅器
ＯＡ３の出力端子とバイアス電圧供給点ＶＢとの間に直
列形態に設けられる２個の抵抗Ｒ８（第８の抵抗）及び
Ｒ９（第９の抵抗）と、その非反転入力端子＋が抵抗Ｒ
８及びＲ９の共通ノードに結合される演算増幅器ＯＡ４
（第３の演算増幅器）とを含む。演算増幅器ＯＡ４の反
転入力端子−は、その出力端子に共通結合される。これ
により、演算増幅器ＯＡ４は、同様にボルテージフォロ
ア回路を構成し、バッファアンプとして作用する。演算
増幅器ＯＡ４の出力信号は、バイアス回路ＢＣの出力信
号つまりバイアス電圧ＶＬとして演算増幅器ＯＡ２の非
反転入力端子＋に供給される。

【００２７】この実施例おいて、抵抗Ｒ６及びＲ７は、
同一の抵抗値Ｒｃを持つべく設計され、抵抗Ｒ８及びＲ
９も、同一の抵抗値Ｒｄを持つべく設計される。このた
め、演算増幅器ＯＡ３の非反転入力端子＋つまりその出
力端子における電位Ｖａは、Ｖａ＝ＶＣＣ／２となり、演算増幅器ＯＡ４の非反転入力端子＋つまりそ
の出力端子における電位すなわちバイアス電圧ＶＬは、ＶＬ＝ＶＢ＋（Ｖａ−ＶＢ）／２＝ＶＢ＋（ＶＣＣ／２−ＶＢ）／２＝ＶＣＣ／４＋ＶＢ／２となって、前記図３のバイアス回路ＢＣと同一電位のバ
イアス電圧ＶＬが得られる。なお、この実施例の場合、
演算増幅器ＯＡ３及びＯＡ４からなるバッファアンプが
設けられることで、抵抗Ｒ６及びＲ７ならびに抵抗Ｒ８
及びＲ９をそれぞれ同一抵抗値としてバイアス電圧ＶＬ
の電位を容易に設定することができるとともに、バイア
ス電圧ＶＬの電位を安定化することができる。

【００２８】図５には、図１の携帯通信端末装置のレベ
ルシフト回路ＬＳＦＩの第２の実施例の回路図が示され
ている。なお、この実施例は、前記図２の実施例を基本
的に踏襲するものであるため、これと異なる部分につい
て説明を追加する。

【００２９】図５において、この実施例のレベルシフト
回路ＬＳＦＩは、抵抗Ｒ１と演算増幅器ＯＡ２の反転入
力端子−との間に設けられるスイッチＳ１（第１のスイ
ッチ手段）と、演算増幅器ＯＡ２の反転入力端子−と抵
抗Ｒ２との間に設けられるスイッチＳ２（第２のスイッ
チ手段）とを含み、演算増幅器ＯＡ２の反転入力端子−
及び非反転入力端子＋間に設けられるスイッチＳ３（第
３のスイッチ手段）を含む。これらのスイッチＳ１〜Ｓ
３は、Ｐチャンネル型（第２導電型）及びＮチャンネル
型（第１導電型）のＭＯＳＦＥＴ（金属酸化物半導体型
電界効果トランジスタ。この明細書では、ＭＯＳＦＥＴ
をして絶縁ゲート型電界効果トランジスタの総称とす
る）が並列結合されてなる相補スイッチからなり、スイ
ッチＳ１及びＳ２は、制御信号ＰＤのロウレベルを受け
て選択的にオン状態、言い換えるならば制御信号ＰＤの
ハイレベルを受けて選択的にオフ状態とされ、スイッチ
Ｓ３は、スイッチＳ１及びＳ２とは相補的な条件でつま
り制御信号ＰＤのハイレベルを受けて選択的にオン状態
とされる。なお、制御信号ＰＤは、携帯通信端末装置が
パワーダウン状態にあるとき選択的にハイレベルとされ
る。

【００３０】この実施例のレベルシフト回路ＬＳＦＩ
は、さらに、そのゲートが演算増幅器ＯＡ２の出力端子
に結合されるＮチャンネルＭＯＳＦＥＴＮ１（第１のＭ
ＯＳＦＥＴ）を含む。ＭＯＳＦＥＴＮ１のドレインは、
ＰチャンネルＭＯＳＦＥＴＰ１（第２のＭＯＳＦＥＴ）
を介して電源電圧供給点ＶＣＣに結合される。また、そ
のソースは、抵抗Ｒ２つまりレベルシフト回路ＬＳＦＩ
の出力端子に結合されるとともに、ＮチャンネルＭＯＳ
ＦＥＴＮ２（第３のＭＯＳＦＥＴ）を介して回路の接地
電位に結合される。ＭＯＳＦＥＴＮ２のゲートは、所定
の電流バイアス回路ＩＢの出力端子に結合されるととも
に、ＮチャンネルＭＯＳＦＥＴＮ３（第４のＭＯＳＦＥ
Ｔ）を介して回路の接地電位に結合される。ＭＯＳＦＥ
ＴＰ１及びＮ３のゲートには、上記制御信号ＰＤが共通
に供給される。

【００３１】この実施例において、電流バイアス回路Ｉ
Ｂは、ＭＯＳＦＥＴＮ２とカレントミラー形態とされる
出力ＭＯＳＦＥＴを含み、ＭＯＳＦＥＴＮ２に所定のミ
ラー電流を流すべく作用する。また、この電流バイアス
回路ＩＢの動作は、制御信号ＰＤがハイレベルとされる
ことで選択的に停止され、演算増幅器ＯＡ２の反転入力
端子−にバイアス電圧ＶＬを与えるバイアス回路ＢＣの
動作も、制御信号ＰＤがハイレベルとされることで選択
的に停止される。

【００３２】携帯通信端末装置がパワーオン状態とされ
制御信号ＰＤがロウレベルとされるとき、レベルシフト
回路ＬＳＦＩでは、バイアス回路ＢＣ及び電流バイアス
回路ＩＢが動作状態とされるとともに、スイッチＳ１及
びＳ２がオン状態とされ、スイッチＳ３はオフ状態とさ
れる。また、ＭＯＳＦＥＴＰ１がオン状態なり、ＭＯＳ
ＦＥＴＮ３はオフ状態とされる。このため、ＭＯＳＦＥ
ＴＮ２は、電流バイアス回路ＩＢの出力ＭＯＳＦＥＴと
カレントミラー形態となって所定のミラー電流を流し、
ＭＯＳＦＥＴＮ１とともに演算増幅器ＯＡ２の出力信号
を伝達するソースフォロア回路を構成する。これによ
り、レベルシフト回路ＬＳＦＩは、前記図２のレベルシ
フト回路ＬＳＦＩと同じ様に作用し、入力アナログ信号
Ｖｉの交流成分Ｖｓｉｇの位相を反転しその中心電位を
ＶＣＣ／２にシフトして、出力アナログ信号Ｖｏを形成
する。なお、演算増幅器ＯＡ２の出力インピーダンス
は、ソースフォロア回路が設けられることによって低く
される。

【００３３】一方、携帯通信端末装置がパワーダウン状
態とされ制御信号ＰＤがハイレベルとされると、レベル
シフト回路ＬＳＦＩでは、バイアス回路ＢＣ及び電流バ
イアス回路ＩＢの動作が停止されるとともに、スイッチ
Ｓ１及びＳ２がオフ状態とされ、代わってスイッチＳ３
がオン状態とされる。また、ＭＯＳＦＥＴＰ１がオフ状
態とされ、代わってＭＯＳＦＥＴＮ３がオン状態とされ
る。このため、ＭＯＳＦＥＴＮ２は、そのゲートがＭＯ
ＳＦＥＴＮ３を介して回路の接地電位に結合されること
でオフ状態とされ、ＭＯＳＦＥＴＮ１も、ＭＯＳＦＥＴ
Ｐ１及びＮ２がオフ状態とされることで非動作状態とさ
れる。これにより、レベルシフト回路ＬＳＦＩは、その
動作が完全に停止されるとともに、その出力インピーダ
ンスが高インピーダンス状態とされる。なお、この実施
例の携帯通信端末装置では、制御信号ＰＤに従って各ブ
ロックの動作が併せて選択的に停止され、これによって
パワーダウン時における携帯通信端末装置の低消費電力
化が図られる。

【００３４】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、（１）異なる電位の電源電圧を動作電源とする複数の回
路つまりＬＳＩを備える携帯通信端末装置等において、
各ＬＳＩにおけるアナログ信号の中心電位をその電源電
圧電位の二分の一にそれぞれ設定するとともに、ＬＳＩ
間のインタフェース整合に供されるレベルシフト回路
を、その反転入力端子に第１の抵抗を介してアナログ信
号を受けその非反転入力端子に所定のバイアス電圧を受
ける第１の演算増幅器と、第１の演算増幅器の反転入力
端子及び出力端子間に設けられる第２の抵抗とを基本に
構成することで、抵抗等の外付け部品を要することな
く、各ＬＳＩにおけるアナログ信号の中心電位を最適化
し、その許容振幅を拡大することができるという効果が
得られる。（２）上記（１）項により、Ｓ／Ｎ比を高めてその性能
低下を防止し、部品数及び製造工数の増加を抑えてその
コスト上昇を防止しつつ、携帯通信端末装置等の低電圧
化及び低消費電力化を推進し、小型化，軽量化及び低価
格化を図ることができるという効果が得られる。

【００３５】（３）上記（１）項及び（２）項におい
て、第１の演算増幅器の反転入力端子に所定のバイアス
電圧を与えるためのバイアス回路を、後段回路の動作電
源となる第２の電源電圧の供給点と回路の出力端子との
間に設けられる第３の抵抗と、回路の出力端子と接地電
位との間に設けられ第３の抵抗と同一抵抗値を有する第
４の抵抗と、回路の出力端子と入力アナログ信号の中心
電位となる第１の電位の供給点との間に設けられ第３及
び第４の抵抗の二分の一の抵抗値を有する第５の抵抗と
により構成することで、レベルシフト回路の出力端子に
おける出力アナログ信号の中心電位を第２の電源電圧の
二分の一に設定するためのバイアス電圧を容易に得るこ
とができるという効果が得られる。（４）上記（１）項及び（２）項において、第１の演算
増幅器の反転入力端子に所定のバイアス電圧を与えるた
めのバイアス回路を、後段回路の動作電源となる第２の
電源電圧の供給点と接地電位との間に直列形態に設けら
れる第６及び第７の抵抗と、その非反転入力端子が第６
及び第７の抵抗の共通ノードに結合されボルテージフォ
ロア形態とされる第２の演算増幅器と、第２の演算増幅
器の出力端子と入力アナログ信号の中心電位となる第１
の電位の供給点との間に直列形態に設けられる第８及び
第９の抵抗と、その非反転入力端子が第８及び第９の抵
抗の共通ノードに結合されボルテージフォロア形態とさ
れる第３の演算増幅器とにより構成することで、レベル
シフト回路の出力端子における出力アナログ信号の中心
電位を第２の電源電圧の二分の一に設定するためのバイ
アス電圧を容易に得ることができ、しかもその電位を安
定化できるという効果が得られる。

【００３６】（５）上記（１）項ないし（４）項におい
て、レベルシフト回路を構成する第１の演算増幅器の反
転入力端子と第１及び第２の抵抗との間に、所定の制御
信号に従って選択的にオン状態とされる第１及び第２の
スイッチ手段をそれぞれ設け、第１の演算増幅器の反転
及び非反転入力端子間に第１及び第２のスイッチ手段と
相補的にオン状態とされる第３のスイッチ手段を設ける
とともに、第１の演算増幅器の出力信号を、そのゲート
が第１の演算増幅器の出力端子に結合されるＮチャンネ
ル型の第１のＭＯＳＦＥＴと、第２の電源電圧の供給点
と第１のＭＯＳＦＥＴのドレインとの間に設けられ第１
及び第２のスイッチと同一条件でオン状態とされるＰチ
ャンネル型の第２のＭＯＳＦＥＴと、第１のＭＯＳＦＥ
Ｔのソースと回路の接地電位との間に設けられそのゲー
トが所定の電流バイアス回路の出力端子に結合されるＮ
チャンネル型の第３のＭＯＳＦＥＴと、第３のＭＯＳＦ
ＥＴのゲートと回路の接地電位との間に設けられ第１及
び第２のスイッチと相補的にオン状態とされるＮチャン
ネル型の第４のＭＯＳＦＥＴとからなるソースフォロア
回路を介して伝達することで、パワーダウン時における
レベルシフト回路の出力インピーダンスを高めつつ、そ
の低消費電力化を図り、携帯通信端末装置の低消費電力
化を図ることができるという効果が得られる。

【００３７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、図１において、レベルシフト回路ＬＳＦＩ及びＬＳ
ＦＱは、中間周波部ＩＦに含まれるものとしているが、
電源電圧ＶＣＣを動作電源とする高周波部ＨＦに含めて
もよい。また、同様なレベルシフト回路は、中間周波部
ＩＦのポストフィルタＰＯＦＩ及びＰＯＦＱと高周波部
ＨＦの変調器ＭＯＤ２との間に限らず、必要に応じて任
意の個所に設けることができる。携帯通信端末装置は、
例えばキーパッドやダイヤル信号発生器，呼出信号発生
器等を備えることができる。また、高周波部ＨＦの変調
器ＭＯＤ２による変調は、例えば一旦４５５ＫＨｚ又は
９０ＭＨｚ程度の比較的低い周波数で変調した後、８０
０ＭＨｚないし２ＧＨｚ程度のキャリア信号で変調する
等の方法を採ってもよい。携帯通信端末装置を構成する
ベースバンド部ＢＢ及び中間周波部ＩＦならびに高周波
部ＨＦは、１個の半導体基板上に形成してもよいし、所
定の組み合わせで任意数の半導体基板上に形成すること
ができる。さらに、携帯通信端末装置のブロック構成や
使用されるキャリア信号の具体的な周波数ならびに電源
電圧の極性及び絶対値等は、種々の実施形態を採りう
る。

【００３８】図２及び図５において、入力アナログ信号
Ｖｉ及び出力アナログ信号Ｖｏの中心電位は、それぞれ
正確にＶＤＤ／２及びＶＣＣ／２に設定する必要はな
く、これに近い電位であればよい。また、演算増幅器Ｏ
Ａ２は、電源電圧ＶＤＤをその動作電源とすることがで
きるし、その反転入力端子−に供給されるバイアス電圧
ＶＬの値も限定はされない。レベルシフト回路ＬＳＦＩ
は、必要に応じて所定の平滑容量を含むことができる
し、制御信号ＰＤの論理レベルに応じてＭＯＳＦＥＴの
導電型を入れ換えることもできる。さらに、図２及び図
５に示されるレベルシフト回路ＬＳＦＩの具体的構成や
図３及び図４に示されるバイアス回路ＢＣの具体的構成
は、これらの実施例による制約を受けない。

【００３９】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である携帯
通信端末装置に適用した場合について説明したが、それ
に限定されるものではなく、本発明は、少なくとも異な
る電位の電源電圧を動作電源とする複数の回路を備える
半導体装置に広く適用できる。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、異なる電位の電源電圧を動
作電源とする複数の回路つまりＬＳＩを備える携帯通信
端末装置等において、各ＬＳＩにおけるアナログ信号の
中心電位をその電源電圧電位の二分の一にそれぞれ設定
するとともに、ＬＳＩ間のインタフェース整合に供され
るレベルシフト回路を、その反転入力端子に第１の抵抗
を介してアナログ信号を受けその非反転入力端子に所定
のバイアス電圧を受ける演算増幅器と、この演算増幅器
の反転入力端子及び出力端子間に設けられる第２の抵抗
とを基本に構成することで、抵抗等の外付け部品を要す
ることなく、各ＬＳＩにおけるアナログ信号の中心電位
を最適化して、その許容振幅を拡大することができる。
この結果、Ｓ／Ｎ比を高めてその性能低下を防止し、部
品数及び製造工数の増加を抑えてそのコスト上昇を防止
しつつ、携帯通信端末装置等の低電圧化及び低消費電力
化を推進し、小型化，軽量化及び低価格化を図ることが
できる。

【図面の簡単な説明】

【図１】この発明が適用されたレベルシフト回路を含む
携帯通信端末装置の一実施例を示すブロック図である。

【図２】図１の携帯通信端末装置に含まれるレベルシフ
ト回路の第１の実施例を示す部分的な回路図である。

【図３】図２のレベルシフト回路に含まれるバイアス回
路の第１の実施例を示す回路図である。

【図４】図２のレベルシフト回路に含まれるバイアス回
路の第２の実施例を示す回路図である。

【図５】図１の携帯通信端末装置に含まれるレベルシフ
ト回路の第２の実施例を示す部分的な回路図である。

【符号の説明】

ＢＢ・・・ベースバンド部、ＩＦ・・・中間周波部、Ｈ
Ｆ・・・高周波部。ＤＳＰ・・・ディジタル信号処理プ
ロセッサ、ＤＡＣ，ＤＡＣＩ，ＤＡＣＱ・・・・Ｄ（デ
ィジタル）／Ａ（アナログ）変換器、ＡＤＣ１〜ＡＤＣ
２・・・Ａ（アナログ）／Ｄ（ディジタル）変換器、Ｐ
ＲＦ１〜ＰＲＦ２・・・プレフィルタ、ＰＯＦ，ＰＯＦ
Ｉ，ＰＯＦＱ・・・ポストフィルタ、ＬＳＦＩ，ＬＳＦ
Ｑ・・・・レベルシフト回路、ＯＳ・・・オフセット調
整回路、ＭＯＤ１〜ＭＯＤ２・・・変調器、ＤＥＭ・・
・復調器、ＤＥＴ・・・検波器、ＨＡＭＰ・・・高電力
増幅器、ＡＭＰ・・・増幅器、ＴＲＳＷ・・・送受信切
り換えスイッチ、ＳＰＫ・・・スピーカ、ＭＩＣ・・・
マイクロフォン、ＡＮＴ・・・アンテナ、ＭＣ・・・マ
イクロコンピュータ、ＶＧ１〜ＶＧ２・・・内部電圧発
生回路、ＣＧ１〜ＣＧ２・・・クロック発生回路、ＰＳ
Ｗ・・・電源スイッチ、ＢＡＴ・・・電池、ＳＵＢ１〜
ＳＵＢ３・・・半導体基板。ＢＣ・・・バイアス回路、
ＩＢ・・・電流バイアス回路。ＯＡ１〜ＯＡ４・・・演
算増幅器、Ｒ１〜Ｒ９・・・抵抗、Ｃ１・・・平滑容量
（キャパシタ）、Ｓ１〜Ｓ３・・・スイッチ、Ｐ１・・
・ＰチャンネルＭＯＳＦＥＴ、Ｎ１〜Ｎ３・・・Ｎチャ
ンネルＭＯＳＦＥＴ。

Claims

【特許請求の範囲】

【請求項１】第１の電源電圧をその動作電源とし第１
の電位を中心電位とする第１の信号を形成する第１の回
路と、その非反転入力端子に所定のバイアス電圧を受け
その反転入力端子に実質的な上記第１の信号を受ける第
１の演算増幅器を含み上記第１の信号をもとに第２の電
位を中心電位とする第２の信号を形成するレベルシフト
回路と、第２の電源電圧をその動作電源とし上記第２の
信号を受ける第２の回路とを具備することを特徴とする
半導体装置。
【請求項２】上記レベルシフト回路は、上記第１の信
号を上記第１の演算増幅器の反転入力端子に伝達する第
１の抵抗と、第１の演算増幅器の反転入力端子及び出力
端子間に設けられる第２の抵抗と、上記バイアス電圧を
形成するバイアス回路とを含むものであることを特徴と
する請求項１の半導体装置。
【請求項３】上記第１の電位は、上記第１の電源電圧
のほぼ二分の一の電位とされ、上記第２の電位は、上記
第２の電源電圧のほぼ二分の一の電位とされるものであ
ることを特徴とする請求項１又は請求項２の半導体装
置。
【請求項４】上記第１の演算増幅器は、上記第２の電
源電圧を動作電源とするものであり、上記バイアス電圧
は、上記第２の電源電圧の四分の一の電位に第１の電位
の二分の一の電位を加えた電位とされるものであって、
上記バイアス回路は、上記第２の電源電圧の供給点と回
路の出力端子との間に設けられる第３の抵抗と、回路の
出力端子と回路の接地電位との間に設けられ上記第３の
抵抗と同じ抵抗値を有する第４の抵抗と、回路の出力端
子と上記第１の電位の供給点との間に設けられ上記第３
及び第４の抵抗の二分の一の抵抗値を有する第５の抵抗
とを含むものであることを特徴とする請求項３の半導体
装置。
【請求項５】上記第１の演算増幅器は、上記第２の電
源電圧を動作電源とするものであり、上記バイアス電圧
は、上記第２の電源電圧の四分の一の電位に第１の電位
の二分の一の電位を加えた電位とされるものであって、
上記バイアス回路は、上記第２の電源電圧の供給点と回
路の接地電位との間に直列形態に設けられ同一抵抗値を
有する第６及び第７の抵抗と、その非反転入力端子が上
記第６及び第７の抵抗の共通ノードに結合されその反転
入力端子及び出力端子が共通結合される第２の演算増幅
器と、上記第２の演算増幅器の出力端子と上記第１の電
位の供給点との間に直列形態に設けられ同一抵抗値を有
する第８及び第９の抵抗と、その非反転入力端子が上記
第８及び第９の抵抗の共通ノードに結合されその反転入
力端子及び出力端子が共通結合される第３の演算増幅器
とを含むものであることを特徴とする請求項３の半導体
装置。
【請求項６】上記レベルシフト回路は、上記第１の演
算増幅器の反転入力端子と第１及び第２の抵抗との間に
それぞれ設けられ所定の制御信号に従ってそれぞれ選択
的にオン状態とされる第１及び第２のスイッチ手段と、
上記第１の演算増幅器の非反転及び反転入力端子間に設
けられ上記第１及び第２のスイッチと相補的にオン状態
とされる第３のスイッチと、そのゲートが上記第１の演
算増幅器の出力端子に結合されそのソースが回路の出力
端子に結合される第１導電型の第１のＭＯＳＦＥＴと、
上記第２の電源電圧の供給点と第１のＭＯＳＦＥＴのド
レインとの間に設けられ上記第１及び第２のスイッチと
同時にオン状態とされる第２導電型の第２のＭＯＳＦＥ
Ｔと、回路の出力端子と回路の接地電位との間に設けら
れそのゲートが所定の電流バイアス回路の出力端子に結
合される第１導電型の第３のＭＯＳＦＥＴと、上記第３
のＭＯＳＦＥＴのゲートと回路の接地電位との間に設け
られ上記第１及び第２のスイッチと相補的にオン状態と
される第１導電型の第４のＭＯＳＦＥＴとを含むもので
あることを特徴とする請求項２，請求項３，請求項４又
は請求項５の半導体装置。
【請求項７】上記第１及び第２の回路ならびにレベル
シフト回路は、所定の携帯通信端末装置を構成するもの
であり、上記第１の電源電圧は、上記第２の電源電圧よ
り小さな絶対値の電位とされるものであって、上記第１
の回路及びレベルシフト回路は、第１の半導体基板上に
形成され、上記第２の回路は、第２の半導体基板上に形
成されるものであることを特徴とする請求項１，請求項
２，請求項３，請求項４，請求項５又は請求項６の半導
体装置。