JPH07245377A - Electronic part and its manufacture - Google Patents
Electronic part and its manufactureInfo
- Publication number
- JPH07245377A JPH07245377A JP6064697A JP6469794A JPH07245377A JP H07245377 A JPH07245377 A JP H07245377A JP 6064697 A JP6064697 A JP 6064697A JP 6469794 A JP6469794 A JP 6469794A JP H07245377 A JPH07245377 A JP H07245377A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- electronic component
- molding
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はICチップ等を搭載した
超小型の電子部品及びその製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ultra-compact electronic component on which an IC chip or the like is mounted and a manufacturing method thereof.
【0002】[0002]
【従来の技術】近年ICチップを搭載した情報カードが
実用化されつつあり、その厚さを薄くするために実開平
2-76078号等に示されているような構造を有するカード
形基板が提案されている。これは図9に示すようにカー
ド形のプリント基板1上の外周部にプリントコイル2を
形成し、その内側にICチップや電子部品を実装する窪
み3a,3bを設ける。そして窪み3a,3b内にチッ
プIC4をCOB実装し、コンデンサ等のチップ部品5
をプリント基板1にマウントし、リフロー炉に通して電
気的に接続する。そして窪み3a,3b内にエポキシ樹
脂6を注入してICチップ4及びチップ部品5を固定し
空隙を埋める。こうして上下面を塗装してカード形基板
としたものである。2. Description of the Related Art In recent years, information cards equipped with IC chips have been put into practical use, and card-shaped substrates having a structure as shown in Japanese Utility Model Laid-Open No. 2-76078 etc. have been proposed in order to reduce the thickness thereof. Has been done. As shown in FIG. 9, a printed coil 2 is formed on an outer peripheral portion of a card-shaped printed circuit board 1, and recesses 3a and 3b for mounting IC chips and electronic parts are provided inside the printed coil 2. Then, the chip IC 4 is COB-mounted in the depressions 3a and 3b, and the chip component 5 such as a capacitor is formed.
Are mounted on the printed circuit board 1 and passed through a reflow furnace to be electrically connected. Then, the epoxy resin 6 is injected into the depressions 3a and 3b to fix the IC chip 4 and the chip component 5 and fill the gap. In this way, the upper and lower surfaces are painted to form a card-shaped substrate.
【0003】又図10に示すように、ケース11にIC
チップ等が実装されたプリント基板12を挿入し巻線型
の空芯コイル13をケース11の溝の縁部分に取付け、
上部から蓋14を被せることによって平板状に電子部品
を形成するようにした電子部品も用いられている。この
場合には超音波溶接等によって蓋14をケース11に固
定して、平板型の電子部品としている。Further, as shown in FIG. 10, an IC is provided in a case 11.
Insert the printed circuit board 12 on which chips and the like are mounted, and attach the wire-type air-core coil 13 to the edge portion of the groove of the case 11,
There is also used an electronic component in which the electronic component is formed in a flat plate shape by covering the lid 14 from above. In this case, the lid 14 is fixed to the case 11 by ultrasonic welding or the like to form a flat plate type electronic component.
【0004】[0004]
【発明が解決しようとする課題】しかしながらこのよう
な従来の電子部品ではプリント基板が必要となり、電子
部品を低価格化することが難しいという欠点があった。
又ベアチップICを使用する場合には、ダイボンディン
グ及びポッティングを行うCOB工程とチップマウント
工程とが独立しているため、工数が複雑になり、低価格
化が難しいという欠点もあった。更にプリント基板を用
いるため小型化にも制限が生じるという欠点があった。However, such a conventional electronic component has a drawback that a printed circuit board is required and it is difficult to reduce the cost of the electronic component.
Further, when a bare chip IC is used, the COB process for die bonding and potting and the chip mounting process are independent, which complicates the number of steps and makes it difficult to reduce the cost. Further, since the printed circuit board is used, there is a drawback that miniaturization is limited.
【0005】本発明はこのような従来の問題点に着目し
てなされたものであって、プリント基板を用いることな
く電子部品を小型化し、低価格で製造できるようにする
ことを目的とする。The present invention has been made in view of such conventional problems, and an object of the present invention is to miniaturize an electronic component without using a printed board and to manufacture it at a low cost.
【0006】[0006]
【課題を解決するための手段】本願の請求項1の発明
は、リードフレーム上にマウントされたICチップの端
子をリードフレームに接続し、該ICチップ及びその接
続部を含むように成形して構成された電子部品であっ
て、リードフレーム上にチップ型電子部品を載置して電
気的に接続したことを特徴とするものである。According to a first aspect of the present invention, terminals of an IC chip mounted on a lead frame are connected to the lead frame, and the IC chip and its connecting portion are molded so as to include the same. The electronic component has a structure in which a chip-type electronic component is placed on a lead frame and electrically connected.
【0007】本願の請求項2の発明では、チップ部品が
載置されるリードフレームは、チップ型電子部品とIC
成形部との間にはんだ流れ防止部を設けたことを特徴と
するものである。In the invention of claim 2 of the present application, the lead frame on which the chip component is mounted is a chip type electronic component and an IC.
It is characterized in that a solder flow prevention portion is provided between the molding portion and the molding portion.
【0008】本願の請求項3の発明は、リードフレーム
上にマウントされたICチップの端子をリードフレーム
に接続し、該ICチップ及びその接続部を含むように成
形して構成された電子部品であって、リードフレーム上
にチップ型電子部品を載置して電気的に接続すると共
に、少なくとも一部のリードフレームを直角に折り曲
げ、該折り曲げたリードフレームの周囲にコイルを巻付
けて構成したことを特徴とするものである。According to a third aspect of the present invention, there is provided an electronic component formed by connecting a terminal of an IC chip mounted on a lead frame to the lead frame and molding the IC chip and the connecting portion thereof to be molded. The chip-type electronic component is placed on the lead frame for electrical connection, at least a part of the lead frame is bent at a right angle, and a coil is wound around the bent lead frame. It is characterized by.
【0009】本願の請求項4の発明では、電子部品内の
ICチップは、ICチップ外部の共振回路に受信される
共振信号の包絡線信号に基づいて信号を復調する復調回
路と、メモリと、復調回路より得られる信号に基づいて
メモリを制御するメモリ制御部と、共振回路に受信され
る信号のレベル低下時に共振回路の残響を制御する残響
制御手段と、を有するデータキャリアであり、チップ型
電子部品は共振回路を構成するコンデンサを含むことを
特徴とするものである。According to a fourth aspect of the present invention, the IC chip in the electronic component has a demodulation circuit for demodulating a signal based on an envelope signal of a resonance signal received by a resonance circuit outside the IC chip, a memory, and a memory. A data carrier having a memory control unit that controls a memory based on a signal obtained from a demodulation circuit, and a reverberation control unit that controls reverberation of the resonance circuit when the level of a signal received by the resonance circuit is lowered. The electronic component is characterized by including a capacitor forming a resonance circuit.
【0010】本願の請求項5の発明は、リードフレーム
に打抜き加工を行い、リードフレーム上にマウントした
ICチップの端子とボンディング接続する第1の接続工
程と、ICチップとリードフレームの接続部をトランス
ファ成形によってモールドする第1のモールド工程と、
モールド化されたICパッケージの周囲のリードフレー
ムを直角に折り曲げる折り曲げ工程と、折り曲げられた
ICのリードフレームにコイル巻線を巻付け、コイルを
形成する巻線工程と、リードフレームにチップ部品を載
置し電気的に接続する第2の接続工程と、チップ部品,
ICパッケージ及びコイル部をトランスファ成形によっ
てモールドする第2のモールド工程と、を具備すること
を特徴とするものである。According to a fifth aspect of the present invention, the lead frame is punched, and the first connecting step of bonding and connecting to the terminals of the IC chip mounted on the lead frame, and the connecting portion between the IC chip and the lead frame. A first molding step of molding by transfer molding,
A bending step of bending the lead frame around the molded IC package at a right angle, a winding step of winding a coil winding around the lead frame of the bent IC to form a coil, and mounting a chip component on the lead frame. A second connecting step for placing and electrically connecting the chip parts,
A second molding step of molding the IC package and the coil portion by transfer molding.
【0011】[0011]
【作用】このような特徴を有する本願の請求項1の発明
では、ICチップをリードフレーム上にマウントし、そ
の端子をリードフレームに接続してモールド成形してい
る。そして電子部品のリードフレームにチップ型の電子
部品を更に搭載し、チップ型電子部品をリードフレーム
と電気的に接続することによって電子部品を構成するよ
うにしている。According to the invention of claim 1 of the present application having such characteristics, the IC chip is mounted on the lead frame, and its terminals are connected to the lead frame for molding. Then, a chip-type electronic component is further mounted on the lead frame of the electronic component, and the chip-type electronic component is electrically connected to the lead frame to form the electronic component.
【0012】又請求項2の発明では、チップ型電子部品
と成形されたICパッケージとの間にはんだ流れ防止部
を設け、電気的に接続する際にチップ部品からはんだが
ICパッケージ側に流出しないようにしている。According to the second aspect of the present invention, a solder flow prevention portion is provided between the chip type electronic component and the molded IC package so that the solder does not flow out from the chip component to the IC package side when electrically connecting. I am trying.
【0013】更に本願の請求項3及び5の発明では、I
Cチップを接続部分と共に成形した後、リードフレーム
の一部を直角に折り曲げたリードフレームに係合させて
コイルを巻付けてコイルを含む電子部品を構成するよう
にしている。Further, in the inventions of claims 3 and 5 of the present application, I
After the C chip is molded together with the connecting portion, a part of the lead frame is engaged with the lead frame bent at a right angle to wind the coil to form an electronic component including the coil.
【0014】更に本願の請求項4の発明では、チップ型
のコンデンサ及びコイルによって共振回路とし、この共
振回路とICチップによってデータキャリアを構成して
いる。データキャリアは共振信号を受信し復調すると共
に、復調した信号に基づきメモリ制御部によってメモリ
にデータを書込み及び読出しを行う。そして読出した信
号によって共振回路の残響を制御して外部に信号を出力
するようにしている。Further, according to the invention of claim 4 of the present application, a resonance circuit is formed by a chip type capacitor and a coil, and a data carrier is constituted by the resonance circuit and an IC chip. The data carrier receives and demodulates the resonance signal, and the memory controller writes and reads data in the memory based on the demodulated signal. Then, the reverberation of the resonance circuit is controlled by the read signal to output the signal to the outside.
【0015】[0015]
【実施例】図1は本発明の一実施例による電子部品とし
て、識別システムに用いられるデータキャリアを参照し
つつ説明する。識別システムにおいてデータキャリアは
LC共振回路と平滑用のコンデンサを有し、その他の部
分はIC回路として構成されている。従ってデータキャ
リアを構成するICチップには、図1に示すようにコイ
ル及びコンデンサC1,C2を外付け部品として取付け
ることが必要となる。本実施例のデータキャリア30
は、リードフレーム上にICチップを実装しボンディン
グした後、リードフレームに更に電子部品を取付けるよ
うにしたものである。1 is a block diagram of an electronic component according to an embodiment of the present invention, with reference to a data carrier used in an identification system. In the identification system, the data carrier has an LC resonance circuit and a smoothing capacitor, and the other part is configured as an IC circuit. Therefore, it is necessary to attach the coil and the capacitors C1 and C2 as external parts to the IC chip forming the data carrier as shown in FIG. Data carrier 30 of this embodiment
Is a method in which an IC chip is mounted on a lead frame and bonded, and then an electronic component is further attached to the lead frame.
【0016】図2はデータキャリア30の構成を示すブ
ロック図である。本図においてデータキャリア30は共
振回路31を有している。共振回路31はコイルLと、
このコイルLに並列に接続されているコンデンサC1よ
り構成される。そして共振回路31の両端には電圧制御
回路32及び全波整流回路33が接続される。電圧制御
回路32はその両端の電圧レベルを所定値以下に制限す
るものである。全波整流回路33は得られた信号を全波
整流して、電源回路34を介してデータキャリアの各部
に電源Vccとして供給するものであり、平滑用のコンデ
ンサC2が接続されている。FIG. 2 is a block diagram showing the structure of the data carrier 30. In the figure, the data carrier 30 has a resonance circuit 31. The resonance circuit 31 includes a coil L,
It is composed of a capacitor C1 connected in parallel to the coil L. A voltage control circuit 32 and a full-wave rectification circuit 33 are connected to both ends of the resonance circuit 31. The voltage control circuit 32 limits the voltage level across the voltage control circuit 32 to a predetermined value or less. The full-wave rectification circuit 33 full-wave rectifies the obtained signal and supplies it to each part of the data carrier as the power supply Vcc via the power supply circuit 34, and is connected to the smoothing capacitor C2.
【0017】又共振回路31の一端にはDEM抽出回路
35が接続される。DEM抽出回路35はキャリアの周
波数を通過周波数とし、送信信号のキャリアを半波整流
して整形することにより、方形波に変換するものであっ
て、その出力は復調回路36に与えられる。又積分コン
パレート回路37が共振回路31の一端に接続されてい
る。積分コンパレート回路37は共振回路31に得られ
る信号の包絡線検波をし、電源を分圧した閾値で弁別す
ることによってクロック信号CKAを抽出してその出力
を復調回路36に出力するものである。復調回路36は
データキャリアが信号を受信する際に、CKAに基づい
てDEM抽出回路35より抽出されるキャリアパルス数
を計数し、送信信号の断続のデューティ比によってHレ
ベル又はLレベルのいずれかを判別するものである。こ
うして復調された信号はメモリ制御部38によってコマ
ンド及びデータに分離され、メモリ39に必要なデータ
が書込まれ、又メモリ39からデータが読出される。又
積分コンパレート回路37の出力は立下りパルス発生回
路40にも与えられる。立下りパルス発生回路40は積
分コンパレート回路37の出力CKAのパルスの立下り
毎に短いパルスを発生させるものであって、その出力は
シャントパルス発生回路41に与えられる。又メモリ制
御部38から読出されたNRZの信号は、変換回路42
によって例えば直列のバイフェーズ符号に変換されてシ
ャントパルス発生回路41に入力される。シャントパル
ス発生回路41はこれらの論理積によってシャントパル
スを発生するものであって、シャント回路43に入力さ
れる。シャント回路43はシャントパルスに基づき共振
回路31の両端を接地する一対のスイッチング素子を有
しており、共振回路の両端を同時に接地させることによ
って、残響を短時間で停止させるものである。このデー
タキャリアにおいては、コイルL,コンデンサC1から
成る共振回路と、平滑用のコンデンサC2を除いた全て
の回路はICチップ50内に組み込まれているものとす
る。A DEM extraction circuit 35 is connected to one end of the resonance circuit 31. The DEM extraction circuit 35 converts the carrier of the transmission signal into a square wave by half-wave rectifying and shaping the carrier of the transmission signal with the frequency of the carrier as the passing frequency, and the output thereof is given to the demodulation circuit 36. Further, the integration comparator circuit 37 is connected to one end of the resonance circuit 31. The integration comparator circuit 37 performs envelope detection of the signal obtained in the resonance circuit 31 and discriminates the power supply with a divided threshold value to extract the clock signal CKA and output its output to the demodulation circuit 36. . When the data carrier receives a signal, the demodulation circuit 36 counts the number of carrier pulses extracted by the DEM extraction circuit 35 based on CKA, and determines either H level or L level depending on the intermittent duty ratio of the transmission signal. It is to determine. The signal thus demodulated is separated into a command and data by the memory control unit 38, necessary data is written in the memory 39, and the data is read from the memory 39. The output of the integration comparator circuit 37 is also given to the falling pulse generation circuit 40. The falling pulse generation circuit 40 generates a short pulse at every falling of the pulse of the output CKA of the integration comparator circuit 37, and its output is given to the shunt pulse generation circuit 41. The NRZ signal read from the memory control unit 38 is converted into the conversion circuit 42.
Is converted into, for example, a serial bi-phase code and input to the shunt pulse generation circuit 41. The shunt pulse generation circuit 41 generates a shunt pulse by the logical product of these, and is input to the shunt circuit 43. The shunt circuit 43 has a pair of switching elements that ground both ends of the resonance circuit 31 based on a shunt pulse, and grounds both ends of the resonance circuit at the same time to stop reverberation in a short time. In this data carrier, all circuits except the resonance circuit including the coil L and the capacitor C1 and the smoothing capacitor C2 are incorporated in the IC chip 50.
【0018】次にこのデータキャリア30の製造工程に
ついて説明する。図3(a)はリードフレームに打抜き
加工を行った状態を示している。リードフレーム51は
図示のようにその一部のリードフレーム51a,51b
の端部をやや細く形成する。又リードフレーム51c,
51dにはその端部を正方形とし、その中心に開口を形
成しておく。そして所定のリードフレーム上にICチッ
プ50を接着し、ワイヤボンディングによってリードフ
レームの必要な端子と接続する。この後図3(b)に示
すように、所定の金型を用いてトランスファ成形加工を
行い、ICパッケージ52をモールド成形する。そして
ICパッケージ52の周囲に図1に示すようにチップ部
品、即ちデータキャリアの場合はチップコンデンサC1
及びC2を取付ける。そしてチップコンデンサC1,C
2を搭載した部分にリフロー炉を通してはんだ付けを行
う。図1はICパッケージ52とコンデンサC1,C2
とを接続した電子部品を示している。こうしてリードフ
レームの端子51a,51bにコイルLを接続すれば、
データキャリア30を構成することができる。Next, the manufacturing process of the data carrier 30 will be described. FIG. 3A shows a state where the lead frame is punched. The lead frame 51 is a part of the lead frames 51a and 51b as shown in the figure.
The ends of the are made slightly thinner. In addition, the lead frame 51c,
51d has a square end, and an opening is formed at the center thereof. Then, the IC chip 50 is adhered onto a predetermined lead frame and connected to a required terminal of the lead frame by wire bonding. After that, as shown in FIG. 3B, transfer molding is performed using a predetermined mold to mold the IC package 52. Around the IC package 52, as shown in FIG. 1, a chip component, that is, a chip capacitor C1 in the case of a data carrier.
And install C2. And chip capacitors C1 and C
Solder through the reflow furnace to the part where 2 is mounted. FIG. 1 shows an IC package 52 and capacitors C1 and C2.
It shows an electronic component connected to and. In this way, by connecting the coil L to the terminals 51a and 51b of the lead frame,
The data carrier 30 can be configured.
【0019】さてリードフレーム51にチップコンデン
サC1,C2を搭載し、リフロー炉を通してはんだ付け
を行う際に、はんだが流出してICパッケージ52にま
で到達することがある。図4はこのはんだ流出を防ぐた
めのはんだ流れ防止部の種々の例を示す部分側面図であ
る。はんだ流れ防止部は、チップ部品が搭載される部分
以外に図4(a)に示すようにチップ部品から少し離し
た位置に形成した湾曲部53や図4(b)のように段差
54とする。又トランスファ成形と同時に、図4(c)
に示すような成形ダム55を作り込んでもよい。この場
合にはチップ部品C1,C2をリフロー炉を通して接続
する際に、はんだの流れ防止が確実となる。又図4
(d)に示すようにリードフレーム形成時にはんだの流
れ防止用のダムを印刷部56として形成してもよい。こ
の場合には印刷膜厚を50μm以下に限定することによ
って、トランスファモールド加工の加工時に既存の金型
をそのまま用いてトランスファ成形が可能となる。When the chip capacitors C1 and C2 are mounted on the lead frame 51 and soldering is performed through a reflow furnace, the solder may flow out and reach the IC package 52. FIG. 4 is a partial side view showing various examples of the solder flow prevention portion for preventing the solder outflow. The solder flow prevention portion is a curved portion 53 formed at a position slightly apart from the chip component as shown in FIG. 4 (a) and a step 54 as shown in FIG. 4 (b) in addition to the portion where the chip component is mounted. . At the same time as the transfer molding, FIG. 4 (c)
The molding dam 55 as shown in FIG. In this case, when the chip components C1 and C2 are connected through the reflow furnace, the solder flow is surely prevented. See also FIG.
As shown in (d), a dam for preventing solder flow may be formed as the printed portion 56 when the lead frame is formed. In this case, by limiting the printed film thickness to 50 μm or less, it becomes possible to perform transfer molding by using the existing mold as it is at the time of transfer molding processing.
【0020】こうして構成された電子部品は図1に示す
ように特定のリードフレームにコイル端末を接続し易い
ように幅を所定部分だけ細くするように加工されている
ため、コイルの端末部分をこれに巻付けて加工すること
が容易となる。又リードフレーム51c,51dにはケ
ースへの取付部を設けているため、電子部品を極めて容
易にケースに装着することができるという効果が得られ
る。尚チップ部品を取付けるリードフレームについて
は、図1に示すようにいずれか一方に湾曲させ、その上
部にチップ部品を取付けるようにすれば全体を薄く構成
することができ、又ダムを形成することも不要となる。As shown in FIG. 1, the electronic component thus constructed is processed so that the width of the coil is reduced by a predetermined portion so that the coil end can be easily connected to a specific lead frame. It becomes easy to wind and process. Further, since the lead frames 51c and 51d are provided with the mounting portions to the case, it is possible to obtain an effect that the electronic parts can be mounted to the case very easily. The lead frame to which the chip component is attached can be made thin as shown in FIG. 1, and if the chip component is attached to the upper portion of the lead frame, the entire structure can be made thin, and a dam can be formed. It becomes unnecessary.
【0021】次に本発明の第2実施例について説明す
る。図5は本発明の第2実施例による電子部品の構造、
図6,図7はその製造工程を示す概略図である。図5
(a)はその側面図であり、図5(b)はその正面図で
ある。本実施例の電子部品はICチップ60に接続され
た一部のリードフレームにコイルを巻付けるようにした
ものであり、図2に示すデータキャリアであってもよ
い。そしてICチップとコイルを一体としてモールド成
形している。Next, a second embodiment of the present invention will be described. FIG. 5 shows the structure of an electronic component according to the second embodiment of the present invention.
6 and 7 are schematic views showing the manufacturing process. Figure 5
5A is a side view thereof, and FIG. 5B is a front view thereof. The electronic component of the present embodiment has a coil wound around a part of the lead frame connected to the IC chip 60, and may be the data carrier shown in FIG. Then, the IC chip and the coil are integrally molded.
【0022】次に本実施例による電子部品の製造過程に
ついて説明する。図6(a)はリードフレーム61に打
抜き加工を行い、短冊状に形成した状態を示す図であ
る。この状態でICチップを特定のリードフレーム上に
搭載して必要なリードフレーム61にワイヤボンディン
グ接続を行う。そして図6(b)に示すようにトランス
ファ成形加工を行ってICチップをモールドし、ICパ
ッケージ62を成形する。そして図6(c)に示すよう
に全てのリードフレーム61を分離してその周囲のリー
ドフレーム、即ち61a〜61hに上向きの湾曲部を成
形し、それよりICパッケージ62に近い位置で上向き
に折り曲げる。その後に図5(b)に示すようにリード
フレーム61i,61j,61k,61m上にチップ部
品、前述したデータキャリアではチップコンデンサC
1,C2をチップマウンタを用いてマウントし、ハンダ
リフロー炉を通して実装する。このとき前述した第1実
施例の図4に示すように、はんだがICパッケージ62
側に流出しないように湾曲部や段差やダム等のはんだ流
れ防止部を設ける必要がある。Next, the manufacturing process of the electronic component according to this embodiment will be described. FIG. 6A is a diagram showing a state in which the lead frame 61 is punched and formed into a strip shape. In this state, the IC chip is mounted on a specific lead frame and the required lead frame 61 is connected by wire bonding. Then, as shown in FIG. 6B, a transfer molding process is performed to mold the IC chip and mold the IC package 62. Then, as shown in FIG. 6C, all the lead frames 61 are separated, and the lead frames around them, that is, 61a to 61h, are formed with upward curved portions, and are bent upward at a position closer to the IC package 62. . After that, as shown in FIG. 5B, chip parts are provided on the lead frames 61i, 61j, 61k, 61m, and the chip capacitor C is used in the above-mentioned data carrier.
1, C2 are mounted using a chip mounter and mounted through a solder reflow furnace. At this time, as shown in FIG. 4 of the above-described first embodiment, the solder is the IC package 62.
It is necessary to provide a solder flow prevention part such as a curved part, a step or a dam so as not to flow out to the side.
【0023】次いで図7(a)に示すように、リードフ
レーム61a〜61hの湾曲部にコイル線63を巻付け
る。巻線工程は例えばフライヤ巻線器で所定ターンの巻
線加工を行い、コイル線63を巻付けることによって行
う。コイル線63の両端は例えばリードフレーム61
a,61bに接続する。Next, as shown in FIG. 7A, the coil wire 63 is wound around the curved portions of the lead frames 61a to 61h. The winding step is performed by, for example, performing a winding process of a predetermined turn with a flyer winding machine and winding the coil wire 63. Both ends of the coil wire 63 are, for example, the lead frame 61.
a, 61b.
【0024】次いで図7(b)に示すように、ICパッ
ケージ62とリードフレーム上に実装されたチップ部品
C1,C2及び折り曲げた後コイル線63が巻かれたリ
ードフレームの巻線部分とを、全てモールド内に含むよ
うにトランスファ成形加工を行ってモールド成形する。
そうすれば図7(b)に示すように外周のケース64が
形成されることとなる。この状態ではICチップ及び上
方に折り曲げられたリードフレーム61a〜61h、チ
ップ部品C1,C2が搭載されたリードフレーム61
i,61j及び61k,61mはトランスファ成形され
たモールド部分に含まれる。従って電子部品の外部には
リードフレーム61n,61p,61q及び61rのみ
が突出することとなる。こうして形成されたケース64
の左右に突出しているリードフレーム61n〜61rを
切断して折り曲げ加工を行い、図7(c)に示すように
成形する。こうすればデュアルインライン型のデータキ
ャリアが極めて小型に形成できることとなる。Next, as shown in FIG. 7B, the IC package 62, the chip components C1 and C2 mounted on the lead frame, and the winding portion of the lead frame on which the coil wire 63 after bending is wound, Transfer molding is performed so that everything is contained in the mold.
Then, the outer case 64 is formed as shown in FIG. 7B. In this state, the IC chip, the lead frames 61a to 61h bent upward, and the lead frame 61 on which the chip components C1 and C2 are mounted.
i, 61j and 61k, 61m are included in the transfer-molded mold portion. Therefore, only the lead frames 61n, 61p, 61q and 61r are projected to the outside of the electronic component. Case 64 formed in this way
The lead frames 61n to 61r projecting to the left and right are cut and bent, and molded as shown in FIG. 7 (c). In this way, the dual in-line type data carrier can be made extremely small.
【0025】尚前述した第2実施例の工程では、リード
フレームの一部、即ち61a〜61hを上向きに折り曲
げた後、チップマウンタを用いてチップコンデンサC
1,C2を実装するようにしているが、チップコンデン
サ等を実装した後、他のリードフレームを上向きに折り
曲げるように構成してもよい。In the process of the second embodiment described above, a part of the lead frame, that is, 61a to 61h is bent upward and then the chip capacitor C is used by using the chip mounter.
Although C1 and C2 are mounted, other lead frames may be bent upward after mounting a chip capacitor or the like.
【0026】[0026]
【発明の効果】以上詳細に説明したように本願の請求項
1〜5の電子部品は、リードフレーム上にICチップと
一体に電子部品を成形することにより、プリント基板を
用いることなく極めて小型の電子部品を製造することが
できる。又請求項2の発明では、リードフレームにはん
だ流れ防止部を設けているため、リードフレーム上にチ
ップ部品を装着してリフロー炉を通してはんだ付け接続
した場合にも、はんだがICパッケージ側に流出するこ
とがなく、ICの熱破壊を未然に防止することができ
る。又請求項3及び4の発明では、リードフレーム自体
にコイル巻線を形成することにより、コイルを有する電
子部品を極めて小型化し低価格で製造することができる
という効果が得られる。As described in detail above, the electronic parts according to claims 1 to 5 of the present application are extremely small in size without using a printed board by forming the electronic parts integrally with the IC chip on the lead frame. Electronic parts can be manufactured. Further, in the invention of claim 2, since the solder flow prevention portion is provided on the lead frame, the solder flows out to the IC package side even when the chip component is mounted on the lead frame and soldered and connected through the reflow furnace. It is possible to prevent the thermal destruction of the IC. Further, according to the inventions of claims 3 and 4, by forming the coil winding on the lead frame itself, it is possible to obtain an effect that the electronic component having the coil can be extremely miniaturized and manufactured at a low price.
【図1】本発明の第1実施例による電子部品の構成を示
す正面図及び側面図である。FIG. 1 is a front view and a side view showing a configuration of an electronic component according to a first embodiment of the present invention.
【図2】本発明の第1実施例による電子部品の内部回路
の構成を示す図である。FIG. 2 is a diagram showing a configuration of an internal circuit of the electronic component according to the first embodiment of the present invention.
【図3】本発明の第1実施例による電子部品の製造過程
を示す概略斜視図である。FIG. 3 is a schematic perspective view showing a manufacturing process of the electronic component according to the first embodiment of the present invention.
【図4】本発明の第1実施例による電子部品のチップ部
品取付部分に形成されるはんだ流れ防止部の種々の例を
示す部分側面図である。FIG. 4 is a partial side view showing various examples of a solder flow prevention portion formed in a chip component mounting portion of an electronic component according to the first embodiment of the present invention.
【図5】本発明の第2実施例による電子部品の構成を示
す正面図及び立面図である。FIG. 5 is a front view and an elevation view showing a configuration of an electronic component according to a second embodiment of the present invention.
【図6】本発明の第2実施例による電子部品の製造工程
を示す概略斜視図(その1)である。FIG. 6 is a schematic perspective view (No. 1) showing the manufacturing process of the electronic component according to the second embodiment of the present invention.
【図7】本発明の第2実施例による電子部品の製造工程
を示す概略斜視図(その2)である。FIG. 7 is a schematic perspective view (No. 2) showing the manufacturing process of the electronic component according to the second embodiment of the present invention.
【図8】本発明の第2実施例による電子部品のICパッ
ケージをモールドした状態を示す正面図及び立面図であ
る。FIG. 8 is a front view and an elevation view showing a state in which an IC package of an electronic component according to a second embodiment of the present invention is molded.
【図9】従来のカード形電子部品の一例を示す斜視図で
ある。FIG. 9 is a perspective view showing an example of a conventional card-type electronic component.
【図10】従来のカード形電子部品の他の例を示す組立
図である。FIG. 10 is an assembly diagram showing another example of a conventional card-type electronic component.
50,60 ICチップ 51,51a〜51c,52,61,61a〜61r,
62 ICパッケージ 53 湾曲部 54 段差 55 成形ダム 56 印刷部 L コイル C1,C2 チップコンデンサ50, 60 IC chips 51, 51a to 51c, 52, 61, 61a to 61r,
62 IC Package 53 Curved Part 54 Step 55 Molding Dam 56 Printing Part L Coil C1, C2 Chip Capacitor
Claims (5)
チップの端子をリードフレームに接続し、該ICチップ
及びその接続部を含むように成形して構成された電子部
品において、 前記リードフレーム上にチップ型電子部品を載置して電
気的に接続したことを特徴とする電子部品。1. An IC mounted on a lead frame
In an electronic component formed by connecting a terminal of a chip to a lead frame and molding the IC chip and its connecting portion, a chip type electronic component is placed on the lead frame and electrically connected. Electronic parts characterized by the following.
ームは、チップ型電子部品とIC成形部との間にはんだ
流れ防止部を設けたことを特徴とする請求項1記載の電
子部品。2. The electronic component according to claim 1, wherein the lead frame on which the chip component is mounted is provided with a solder flow prevention portion between the chip type electronic component and the IC molding portion.
チップの端子をリードフレームに接続し、該ICチップ
及びその接続部を含むように成形して構成された電子部
品において、 前記リードフレーム上にチップ型電子部品を載置して電
気的に接続すると共に、少なくとも一部の前記リードフ
レームを直角に折り曲げ、該折り曲げたリードフレーム
の周囲にコイルを巻付けて構成したことを特徴とする電
子部品。3. An IC mounted on a lead frame
In an electronic component formed by connecting a terminal of a chip to a lead frame and molding the IC chip and its connecting portion, a chip type electronic component is placed on the lead frame and electrically connected. At the same time, at least a part of the lead frame is bent at a right angle, and a coil is wound around the bent lead frame.
線信号に基づいて信号を復調する復調回路と、 メモリと、 前記復調回路より得られる信号に基づいて前記メモリを
制御するメモリ制御部と、 前記共振回路に受信される信号のレベル低下時に前記共
振回路の残響を制御する残響制御手段と、を有するデー
タキャリアであり、前記チップ型電子部品は共振回路を
構成するコンデンサを含むものであることを特徴とする
請求項1,2又は3記載の電子部品。4. The IC chip in the electronic component is obtained from a demodulation circuit for demodulating a signal based on an envelope signal of a resonance signal received by a resonance circuit outside the IC chip, a memory, and the demodulation circuit. A data carrier, comprising: a memory control unit that controls the memory based on a signal; and a reverberation control unit that controls reverberation of the resonance circuit when the level of a signal received by the resonance circuit decreases. 4. The electronic component according to claim 1, wherein the component includes a capacitor that constitutes a resonance circuit.
ードフレーム上にマウントしたICチップの端子とボン
ディング接続する第1の接続工程と、 前記ICチップとリードフレームの接続部をトランスフ
ァ成形によってモールドする第1のモールド工程と、 モールド化されたICパッケージの周囲のリードフレー
ムを直角に折り曲げる折り曲げ工程と、 前記折り曲げられたICのリードフレームにコイル巻線
を巻付け、コイルを形成する巻線工程と、 前記リードフレームにチップ部品を載置し電気的に接続
する第2の接続工程と、 前記チップ部品,ICパッケージ及びコイル部をトラン
スファ成形によってモールドする第2のモールド工程
と、を具備することを特徴とする電子部品の製造方法。5. A first connecting step of punching a lead frame to perform bonding connection with a terminal of an IC chip mounted on the lead frame, and a step of molding the connecting portion of the IC chip and the lead frame by transfer molding. 1. A molding step of 1, a bending step of bending a lead frame around a molded IC package at a right angle, and a winding step of winding a coil winding around the bent lead frame of the IC to form a coil, A second connecting step of mounting a chip component on the lead frame and electrically connecting the same, and a second molding step of molding the chip component, the IC package and the coil portion by transfer molding. And a method of manufacturing an electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6064697A JPH07245377A (en) | 1994-03-07 | 1994-03-07 | Electronic part and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6064697A JPH07245377A (en) | 1994-03-07 | 1994-03-07 | Electronic part and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07245377A true JPH07245377A (en) | 1995-09-19 |
Family
ID=13265609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6064697A Pending JPH07245377A (en) | 1994-03-07 | 1994-03-07 | Electronic part and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07245377A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278355A (en) * | 2005-03-25 | 2006-10-12 | Nec Corp | Assembly structure and manufacturing method of integrated circuit package |
US8141423B2 (en) | 2007-12-06 | 2012-03-27 | Denso Corporation | Electronic device including two electronic components connected with each other and output terminal and method of manufacturing same |
JP2013534320A (en) * | 2010-08-20 | 2013-09-02 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Sensor module for housing pressure sensor chip and assembling to sensor housing |
JP2015103790A (en) * | 2013-11-28 | 2015-06-04 | 株式会社東海理化電機製作所 | Lead frame structure and manufacturing method of the same |
-
1994
- 1994-03-07 JP JP6064697A patent/JPH07245377A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278355A (en) * | 2005-03-25 | 2006-10-12 | Nec Corp | Assembly structure and manufacturing method of integrated circuit package |
JP4701779B2 (en) * | 2005-03-25 | 2011-06-15 | 日本電気株式会社 | Integrated circuit package assembly structure |
US8141423B2 (en) | 2007-12-06 | 2012-03-27 | Denso Corporation | Electronic device including two electronic components connected with each other and output terminal and method of manufacturing same |
JP2013534320A (en) * | 2010-08-20 | 2013-09-02 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Sensor module for housing pressure sensor chip and assembling to sensor housing |
US9006847B2 (en) | 2010-08-20 | 2015-04-14 | Robert Bosch Gmbh | Sensor module for accommodating a pressure sensor chip and for installation into a sensor housing |
EP2606329B1 (en) * | 2010-08-20 | 2018-09-12 | Robert Bosch GmbH | Sensor module for receiving a pressure sensing chip and for assembling in a sensor housing |
JP2015103790A (en) * | 2013-11-28 | 2015-06-04 | 株式会社東海理化電機製作所 | Lead frame structure and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5598032A (en) | Hybrid chip card capable of both contact and contact-free operation and having antenna contacts situated in a cavity for an electronic module | |
RU2194306C2 (en) | Electronic contactless unit for card or label | |
US6696952B2 (en) | Structures and assembly methods for radio-frequency-identification modules | |
US5671525A (en) | Method of manufacturing a hybrid chip card | |
US6719205B1 (en) | Carrier element for a semiconductor chip for incorporation into smart cards | |
US7275962B1 (en) | Connector | |
JPH07245377A (en) | Electronic part and its manufacture | |
JP3117348B2 (en) | Trance | |
JP3572216B2 (en) | Contactless data carrier | |
JPS63310151A (en) | Support pad of integrated electronic component | |
CN212209481U (en) | Simple packaged card type vehicle-mounted unit | |
JP2000323646A (en) | Insulating material case and semiconductor device | |
JP2003067695A (en) | Semiconductor device | |
JPH04340265A (en) | Surface-mounting type semiconductor device | |
JPH10135401A (en) | Semiconductor device | |
JP4514497B2 (en) | Manufacturing method of semiconductor device | |
JP3170519B2 (en) | Memory card | |
JPH11306310A (en) | Ic card | |
JPS5989447A (en) | Semiconductor device | |
JPS59220956A (en) | Structure for mounting electronic component | |
KR200246501Y1 (en) | contactless IC card with an integrated chip | |
JPS62265749A (en) | Ic package | |
JPH02261696A (en) | Ic module | |
JPS6233345Y2 (en) | ||
JP2000163549A (en) | Contactless ic card and its production |