JPH07245328A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPH07245328A
JPH07245328A JP6034987A JP3498794A JPH07245328A JP H07245328 A JPH07245328 A JP H07245328A JP 6034987 A JP6034987 A JP 6034987A JP 3498794 A JP3498794 A JP 3498794A JP H07245328 A JPH07245328 A JP H07245328A
Authority
JP
Japan
Prior art keywords
bonding wire
chip
integrated circuit
circuit device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6034987A
Other languages
Japanese (ja)
Inventor
Naonori Uda
尚典 宇田
Tetsuo Sawai
徹郎 澤井
Masao Nishida
昌生 西田
Toshikazu Hirai
利和 平井
Yasoo Harada
八十雄 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6034987A priority Critical patent/JPH07245328A/en
Publication of JPH07245328A publication Critical patent/JPH07245328A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Wire Bonding (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

PURPOSE:To provide an integrated circuit device which prevents the leakage of a high frequency and separates high-frequency elements from each other in an IC chip or high-frequency elements of IC chips from each other or signal transmission lines from each other in a package. CONSTITUTION:High-frequency signals are inputted to a transmission-reception switch 13 from a bonding wire 15 and outputted to the outside of an IC chip 20 from another bonding wire 16. The bonding wire 16 is provided with a ground G1 between the connecting terminal of the wire 16 and LNA 14 and a trap bonding wire 17 is provided in nearly parallel with the bonding wire 16 so as to connect the ground G1 to another ground 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えば携帯電話のよう
な移動体通信， LAN(local Area Net.) 等に用いられる
UHF以上の高周波用の集積回路装置に関する。BACKGROUND OF THE INVENTION The present invention is used for mobile communication such as mobile phones, LAN (local area net), etc.
The present invention relates to an integrated circuit device for high frequencies above UHF.

【０００２】[0002]

【従来の技術】UHF以上の高周波用集積回路はＴＶ用素
子として用いられているほか、近年では例えば携帯電話
のような移動体通信，または映像信号を屋内無線伝送す
る LAN(local Area Net.) 等の分野にも多く活用されつ
つある。2. Description of the Related Art In addition to UHF high frequency integrated circuits being used as TV elements, in recent years, for example, mobile communication such as mobile phones, or LAN (local area net.) For wirelessly transmitting video signals indoors. It is being used in many fields such as.

【０００３】図１４は、携帯電話に用いられる高周波用
ICチップの構成を示す模式的平面図である。図中４３は
送受信切り換えスイッチであり、 UHF伝送信号がアンテ
ナANT から図示しない伝送路を介して送受信切り換えス
イッチ４３の入出力端子RCへ入力され、受信端子RXから
バンドパスフィルタ(BPF) ４８へ出力される。BPF ４８
は所望周波数帯域の信号だけを通過させるフィルタであ
り、ここでは情報の信号だけが出力されてイメージ信号
は遮断される。この情報の信号がローノイズアンプ (LN
A)４４へ入力され、ここで信号が増幅されてミクサ４９
へ入力される。ミクサ４９では、この情報の信号が他の
信号と混合され出力されるようになっている。送受信切
り換えスイッチ４３, LNA ４４及びミクサ４９は同一の
GaAs基板４１上に形成されている。FIG. 14 is for high frequency used in a mobile phone.
It is a schematic plan view showing a configuration of an IC chip. Reference numeral 43 in the figure denotes a transmission / reception changeover switch, in which a UHF transmission signal is input from the antenna ANT to the input / output terminal RC of the transmission / reception changeover switch 43 via a transmission line (not shown) and output from the reception terminal RX to the bandpass filter (BPF) 48. To be done. BPF 48
Is a filter that allows only signals in a desired frequency band to pass, and here, only information signals are output and image signals are blocked. This information signal is a low noise amplifier (LN
A) 44, where the signal is amplified and mixed by the mixer 49
Is input to. The mixer 49 mixes the signal of this information with other signals and outputs the mixed signal. The transmission / reception changeover switch 43, the LNA 44 and the mixer 49 are the same.
It is formed on the GaAs substrate 41.

【０００４】以上の構成の高周波用ICでは、図中実線矢
符で示したように、伝送信号はBPF４８を通って不要な
イメージ信号が除かれ、必要な情報の信号だけがLNA ４
４からミクサ４９へ伝送される。しかしながら実際に
は、遮断すべきイメージ信号が例えば基板, インナーリ
ード, 空間, ボンディングワイヤのような信号伝送用線
路等を伝播してLNA ４４またはミクサ４９へ漏洩する。
この様な UHF信号の漏洩を防止するために、従来では以
下のことを行っていた。In the high-frequency IC having the above-described structure, as shown by solid line arrows in the figure, the transmission signal passes through the BPF 48 to remove unnecessary image signals, and only the necessary information signals are sent to the LNA 4.
4 to the mixer 49. However, in reality, the image signal to be blocked propagates through the substrate, the inner lead, the space, the signal transmission line such as the bonding wire, etc., and leaks to the LNA 44 or the mixer 49.
In order to prevent such UHF signal leakage, the following has been done in the past.

【０００５】送受信切り換えスイッチ４３とLNA ４４ま
たはミクサ４９との間の距離を考慮する。漏洩電界が到
達しない距離を経験から決定し、これらの素子の配置位
置を設定する。これにより UHF信号の漏洩は低減される
が、漏洩電界が到達しないための充分な距離を必要とす
るために、これらの素子を備えるべき基板の面積が大き
くなるという問題があった。Consider the distance between the transmission / reception changeover switch 43 and the LNA 44 or the mixer 49. The distance that the leakage electric field does not reach is determined empirically, and the arrangement positions of these elements are set. Although this reduces the leakage of UHF signals, it requires a sufficient distance to prevent the leakage electric field from reaching, which causes a problem that the area of the substrate on which these elements are to be installed becomes large.

【０００６】また、送受信切り換えスイッチ４３とLNA
４４及びミクサ４９との間にグランド部を設ける。これ
は、送受信切り換えスイッチ４３の動作のために要する
グランドパッドを送受信切り換えスイッチ４３のLNA ４
４側に設けることにより実現される。送受信切り換えス
イッチ４３とLNA ４４との間のグランド部が、GaAs基板
４１上を伝播する漏洩電界をトラップし、これによりLN
A ４４，ミクサ４９への UHF信号の基板表面の漏洩は低
減される。しかしながら、上述したように UHF信号は基
板上方の空間からもLNA ４４，ミクサ４９へ伝播してお
り、例えばICチップの伝送路として前記ボンディングワ
イヤを用いる場合は、ボンディングワイヤからの空間を
伝播する高周波の漏洩を、上述のグランド部では低減す
ることができないという問題があった。Further, the transmission / reception changeover switch 43 and the LNA
A ground portion is provided between the mixer 44 and the mixer 49. This is because the ground pad required for the operation of the transmission / reception changeover switch 43 is the LNA 4 of the transmission / reception changeover switch 43.
It is realized by providing on the 4 side. The ground portion between the transmission / reception changeover switch 43 and the LNA 44 traps the leaky electric field propagating on the GaAs substrate 41, whereby the LN
The leakage of the UHF signal to the A 44 and the mixer 49 on the substrate surface is reduced. However, as described above, the UHF signal also propagates from the space above the substrate to the LNA 44 and the mixer 49. For example, when the bonding wire is used as the transmission path of the IC chip, the high frequency that propagates in the space from the bonding wire. However, there is a problem that the leakage cannot be reduced in the above-mentioned ground portion.

【０００７】次に、別の従来の高周波用の集積回路装置
について説明する。図１５は高周波用ICが内装されたパ
ッケージの外観平面図である。図中、５８は内装された
ICチップであり、10本のピンのリード部１，２，…１０
とICチップ５８とがボンディングされ、樹脂５２でモー
ルドされている。図中Ｔは信号伝送用を表し、Ｇはグラ
ンド部である。Next, another conventional high frequency integrated circuit device will be described. FIG. 15 is an external plan view of a package in which a high frequency IC is incorporated. In the figure, 58 is an interior
It is an IC chip and has 10 pin leads 1, 2, ... 10
The IC chip 58 and the IC chip 58 are bonded and molded with the resin 52. In the figure, T indicates signal transmission, and G indicates a ground section.

【０００８】図１６はこのような集積回路装置のICチッ
プとリード部とのボンディングの状態を示す平面図であ
る。ここでは伝送線路によって集積回路を代表してい
る。ICチップ５８を形成するGaAs基板５１は、グランド
部であるリード部２，３と一体化されたアイランド５３
上に載置され、リード部１，ICチップ５８間及びリード
部６，ICチップ５８間がボンディングワイヤ５５及びボ
ンディングワイヤ５６で結線されている。伝送すべき信
号はリード部１からICチップ５８へ入力され、ICチップ
５８からリード部６へ出力される。FIG. 16 is a plan view showing a bonding state of an IC chip and a lead portion of such an integrated circuit device. Here, an integrated circuit is represented by a transmission line. The GaAs substrate 51 forming the IC chip 58 is an island 53 integrated with the lead portions 2 and 3 which are ground portions.
The lead portion 1 and the IC chip 58 and the lead portion 6 and the IC chip 58 are mounted on each other and are connected by the bonding wires 55 and 56. The signal to be transmitted is input from the lead section 1 to the IC chip 58 and output from the IC chip 58 to the lead section 6.

【０００９】信号が伝送されているときの電界の様子を
図中にハッチングで示す。これはリード部面内での電界
分布であり、ハッチング間隔が狭い程強電界であること
を示している。図から判るようにリード部１とICチップ
５８を載置したアイランド５３との間が最も強電界であ
り、次いでリード部６，７とアイランド５３との間が強
く、他の信号の伝送路であるリード部８にまで及んでい
る。また、分離度は1.9GHzでリード部１，８間が37dB,
リード部６，８間が37dBである。これらの値は、ICチッ
プが２本以上の高周波用の伝送ラインを有する場合には
不充分な値である。このような電界の漏洩は、信号伝送
の効率を悪くするだけでなく他の伝送路へも悪影響を及
ぼすという問題があった。これを解決するためにリード
部の改良が行われている。The state of the electric field when a signal is transmitted is shown by hatching in the figure. This is the electric field distribution in the plane of the lead portion, and indicates that the narrower the hatching interval, the stronger the electric field. As can be seen from the figure, the strongest electric field is between the lead section 1 and the island 53 on which the IC chip 58 is placed, and then the strongest electric field is between the lead sections 6 and 7 and the island 53. It extends to a certain lead part 8. In addition, the separation is 1.9 GHz, 37 dB between the lead parts 1 and 8,
37 dB between lead parts 6 and 8. These values are insufficient when the IC chip has two or more high-frequency transmission lines. Such electric field leakage not only deteriorates the efficiency of signal transmission but also adversely affects other transmission lines. In order to solve this, the lead portion is being improved.

【００１０】[0010]

【発明が解決しようとする課題】図１７，図１８は、集
積回路装置の平面図であり、リード部を改良した例を示
している。まず、図１７に示す集積回路装置は、ボンデ
ィングワイヤ５７が一端をグランド部であるアイランド
５３上に他端をリード部７上に接続して形成されてい
る。その他の構成は上述の図１６と同様であり、対応す
る部分には同符号を付してその説明を省略する。このボ
ンディングワイヤ５７によりアイランド５３，リード部
７間が接続され、空間を伝播する上方からの漏洩をトラ
ップする。しかしながら、アイランド５３とリード部７
との間が離隔しているために、リード部平面上を伝播す
る高周波がこの離間を漏洩するという問題があった。17 and 18 are plan views of an integrated circuit device, showing an example in which the lead portion is improved. First, in the integrated circuit device shown in FIG. 17, a bonding wire 57 is formed by connecting one end on the island 53 which is a ground part and the other end on the lead part 7. Other configurations are the same as those in FIG. 16 described above, and corresponding parts will be denoted by the same reference numerals and description thereof will be omitted. The bonding wire 57 connects the island 53 and the lead portion 7, and traps leakage from above propagating in the space. However, the island 53 and the lead portion 7
There is a problem that the high frequency propagating on the plane of the lead portion leaks out of the gap because of the gap between the gap.

【００１１】次に、図１８に示す集積回路装置は、グラ
ンド部であるリード部２，３，７がICチップ５１を載置
するアイランド５３と一体形成されている。その他の構
成は上述の図１６と同様であり、対応する部分には同符
号を付してその説明を省略する。グランド部であるリー
ド部７とアイランド５３とが一体であることにより、IC
チップからリード部６へ信号が伝送される際に、高周波
がリード部平面上をリード部８側へ漏洩することを低減
できる。しかしながら、高周波は例えば信号伝送用のボ
ンディングワイヤからリード部８側へ伝播するように、
基板上方の空間からもリード部８側へ伝播しており、リ
ード部７をアイランドと一体形成しても上方からの漏洩
を低減することができないという問題があった。Next, in the integrated circuit device shown in FIG. 18, the lead portions 2, 3, 7 which are ground portions are integrally formed with the island 53 on which the IC chip 51 is mounted. Other configurations are the same as those in FIG. 16 described above, and corresponding parts will be denoted by the same reference numerals and description thereof will be omitted. Since the lead portion 7 as the ground portion and the island 53 are integrated, the IC
When a signal is transmitted from the chip to the lead portion 6, it is possible to reduce the leakage of high frequency waves on the plane of the lead portion to the lead portion 8 side. However, for example, the high frequency propagates from the bonding wire for signal transmission to the lead portion 8 side,
There is also a problem that the propagation from the space above the substrate to the side of the lead portion 8 cannot reduce leakage from above even if the lead portion 7 is formed integrally with the island.

【００１２】ところで、高周波用の集積回路装置を一般
家庭用として提供するために上述の例のような安価な樹
脂モールド型のパッケージが要望されている。しかしな
がら、樹脂モールドされたパッケージはセラミック型パ
ッケージと比較して高周波の漏洩が激しく、高周波用集
積回路装置として使用しにくいという問題があった。By the way, in order to provide an integrated circuit device for high frequency for general household use, there is a demand for an inexpensive resin mold type package as in the above example. However, the resin-molded package has a problem that the high-frequency leakage is more severe than that of the ceramic type package, and it is difficult to use as a high-frequency integrated circuit device.

【００１３】本発明はかかる事情に鑑みてなされたもの
であり、ボンディングワイヤを基準電位部に形成するこ
とにより、所定領域への高周波の漏洩を防止する集積回
路装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an integrated circuit device which prevents a high frequency from leaking to a predetermined region by forming a bonding wire in a reference potential portion. .

【００１４】[0014]

【課題を解決するための手段】第１発明に係る集積回路
装置は、ＩＣチップと、該ＩＣチップに対する信号の伝
送路と、基準電位部とを備える集積回路装置において、
少なくとも一方が前記ＩＣチップ上に形成され、少なく
とも一方が前記基準電位部に導通する、周囲と電気的に
絶縁された第１及び第２の導電部と、該第１及び第２の
導電部夫々にその両端が接続されたボンディングワイヤ
とを備えることを特徴とする。An integrated circuit device according to a first invention is an integrated circuit device including an IC chip, a signal transmission path for the IC chip, and a reference potential section.
First and second conductive portions, at least one of which is formed on the IC chip, at least one of which is electrically connected to the reference potential portion and which is electrically insulated from the surroundings, and the first and second conductive portions, respectively. And a bonding wire whose both ends are connected to each other.

【００１５】第２発明に係る集積回路装置は、ＩＣチッ
プと、該ＩＣチップに対する信号の伝送路と、基準電位
部とを備える集積回路装置において、前記ＩＣチップ上
に形成されて前記基準電位部に導通する導電部と、該導
電部にその両端が接続されたボンディングワイヤとを備
えることを特徴とする。An integrated circuit device according to a second aspect of the present invention is an integrated circuit device including an IC chip, a signal transmission path for the IC chip, and a reference potential part, the reference potential part being formed on the IC chip. And a bonding wire whose both ends are connected to the conductive portion.

【００１６】第３発明に係る集積回路装置は、第１また
は第２発明において、前記ボンディングワイヤは前記伝
送路と略平行であることを特徴とする。An integrated circuit device according to a third invention is characterized in that, in the first or second invention, the bonding wire is substantially parallel to the transmission line.

【００１７】第４発明に係る集積回路装置は、ＩＣチッ
プと、その近傍に配された複数の導電部と、前記導電部
の少なくとも１つに導通する基準電位部と、前記ＩＣチ
ップと導電部との間で信号を伝送するための伝送路とを
備える集積回路装置において、前記基準電位部に導通す
る導電部の１つに両端が接続されたボンディングワイヤ
を備えることを特徴とする。An integrated circuit device according to a fourth aspect of the present invention is an IC chip, a plurality of conductive parts arranged in the vicinity thereof, a reference potential part conducting to at least one of the conductive parts, the IC chip and the conductive part. An integrated circuit device having a transmission path for transmitting a signal between and is provided with a bonding wire whose both ends are connected to one of the conductive parts which is electrically connected to the reference potential part.

【００１８】第５発明に係る集積回路装置は、第４発明
において、前記ボンディングワイヤを接続する導電部
は、他の導電部と一体成形されていることを特徴とす
る。An integrated circuit device according to a fifth aspect of the present invention is characterized in that, in the fourth aspect, the conductive portion connecting the bonding wire is integrally formed with another conductive portion.

【００１９】第６発明に係る集積回路装置は、第４発明
において、前記ボンディングワイヤは前記伝送路と略平
行であることを特徴とする。An integrated circuit device according to a sixth invention is characterized in that, in the fourth invention, the bonding wire is substantially parallel to the transmission line.

【００２０】[0020]

【作用】第１発明の集積回路装置では、前記ボンディン
グワイヤの両端が電気的に絶縁された第１及び第２の導
電部に接続されており、かつ少なくとも一端が基準電位
部に導通するので、前記ボンディングワイヤが漏洩高周
波を３次元領域でトラップする。また、第２発明の集積
回路装置では、前記ボンディングワイヤの両端が基準電
位部に導通する１つの導電部に接続されており、前記ボ
ンディングワイヤが漏洩高周波を３次元領域でトラップ
する。例えば前記伝送路の近傍領域に形成された第１及
び第２の導電部に前記ボンディングワイヤを接続するこ
とにより、前記伝送路からＩＣチップ上を漏洩する高周
波を低減できる。このボンディングワイヤは、その端部
がＩＣチップに形成された第１，第２の導電部夫々に接
続されていても良く、一端がＩＣチップに形成された第
１の導電部に接続され他端がＩＣチップ外領域に形成さ
れた第２の導電部に接続されていても良く、または両端
がＩＣチップに形成された１つの導電部に接続されてい
ても良い。これにより、ＩＣチップ上に形成された例え
ばスイッチ素子，アンプ等の素子間において、または複
数のＩＣチップ間において、高周波に対する分離性能が
向上する。In the integrated circuit device of the first invention, both ends of the bonding wire are connected to the electrically insulated first and second electrically conductive portions, and at least one end is electrically connected to the reference potential portion. The bonding wire traps leakage high frequency in a three-dimensional area. In addition, in the integrated circuit device of the second aspect of the invention, both ends of the bonding wire are connected to one conductive portion that conducts to the reference potential portion, and the bonding wire traps leakage high frequency in a three-dimensional region. For example, by connecting the bonding wires to the first and second conductive portions formed in the vicinity of the transmission line, it is possible to reduce high frequencies leaking from the transmission line onto the IC chip. This bonding wire may have its end connected to each of the first and second conductive parts formed on the IC chip, and one end connected to the first conductive part formed on the IC chip and the other end. May be connected to the second conductive portion formed in the area outside the IC chip, or both ends may be connected to one conductive portion formed in the IC chip. As a result, the isolation performance for high frequencies is improved between elements such as switch elements and amplifiers formed on the IC chip or between a plurality of IC chips.

【００２１】第３発明の集積回路装置では、ボンディン
グワイヤが信号の伝送路と平行なので伝送路から漏洩す
る高周波をトラップし易い。In the integrated circuit device of the third aspect of the invention, since the bonding wire is parallel to the signal transmission line, it is easy to trap the high frequency leaking from the transmission line.

【００２２】第４発明の集積回路装置では、前記ボンデ
ィングワイヤの両端が基準電位部に導通する導電部に接
続されているので、このボンディングワイヤが漏洩高周
波を３次元領域でトラップする。例えば前記伝送路の近
傍領域に形成された前記導電部に前記ボンディングワイ
ヤを接続することにより、前記伝送路から空間を漏洩す
る高周波を低減できる。これにより、複数の導電部間で
高周波に対する分離性能が向上する。In the integrated circuit device of the fourth aspect of the present invention, both ends of the bonding wire are connected to the conductive portion that is electrically connected to the reference potential portion, so that the bonding wire traps leaked high frequency waves in a three-dimensional region. For example, by connecting the bonding wire to the conductive portion formed in the region near the transmission line, it is possible to reduce high frequencies that leak into the space from the transmission line. This improves the separation performance for high frequencies between the plurality of conductive parts.

【００２３】第５発明の集積回路装置では、ボンディン
グワイヤが接続される導電部が例えば伝送路の近傍の導
電部と一体成形された場合は、前記ボンディングワイヤ
を形成する面積が大きくなり、所望の漏洩防止領域に前
記ボンディングワイヤを形成し易い。In the integrated circuit device of the fifth aspect of the invention, when the conductive portion to which the bonding wire is connected is integrally molded with the conductive portion near the transmission path, for example, the area for forming the bonding wire becomes large, which is desirable. It is easy to form the bonding wire in the leakage prevention area.

【００２４】第６発明の集積回路装置では、ボンディン
グワイヤが信号の伝送路と平行なので伝送路から漏洩す
る高周波をトラップし易い。In the integrated circuit device of the sixth aspect of the present invention, since the bonding wire is parallel to the signal transmission line, it is easy to trap the high frequency leaking from the transmission line.

【００２５】[0025]

【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は本発明に係る第１実施例の
集積回路装置の構造を示す模式的斜視図であり、図２は
この集積回路装置を備える携帯電話用素子の構造を示し
た模式的平面図である。図１，図２において１１はGaAs
基板であり、前記基準電位部と導通する第１の導電部で
あるグランド１２上に載置されている。GaAs基板１１上
には送受信切り換えスイッチ１３, ローノイズアンプ
(LNA)１４及び図示しないミクサ１９が形成されて、こ
のICチップ２０が樹脂モールドされている。なお、本実
施例ではGaAs基板１１の寸法は1750×1040μｍ2 であ
り、高さ700 μｍ程度の樹脂モールドが施されている
が、本発明はこの寸法に限るものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. FIG. 1 is a schematic perspective view showing the structure of an integrated circuit device of a first embodiment according to the present invention, and FIG. 2 is a schematic plan view showing the structure of an element for a mobile phone equipped with this integrated circuit device. . 1 and 2, 11 is GaAs
It is a substrate and is placed on the ground 12, which is a first conductive portion that is electrically connected to the reference potential portion. A transmission / reception changeover switch 13 and a low noise amplifier are provided on the GaAs substrate 11.
The (LNA) 14 and the mixer 19 (not shown) are formed, and the IC chip 20 is resin-molded. In this embodiment, the GaAs substrate 11 has a size of 1750 × 1040 μm 2 and is resin-molded with a height of about 700 μm, but the present invention is not limited to this size.

【００２６】UHF伝送信号が例えばアンテナANT から送
受信切り換えスイッチ１３の入出力端子RCへ入力され、
受信端子RXからバンドパスフィルタ(BPF) １８へ出力さ
れる。 BPF１８は所望周波数帯域の信号だけを通過させ
るフィルタであり、ここでは情報の信号だけが出力され
てイメージ信号は遮断される。この情報の信号がローノ
イズアンプ (LNA)１４へ入力され、ここで信号が増幅さ
れてミクサ１９へ入力される。ミクサ１９では、この情
報の信号は他の信号とを混合され出力されるようになっ
ている。The UHF transmission signal is input from the antenna ANT to the input / output terminal RC of the transmission / reception changeover switch 13,
The signal is output from the reception terminal RX to the bandpass filter (BPF) 18. The BPF 18 is a filter that passes only signals in a desired frequency band, and here, only information signals are output and image signals are blocked. The signal of this information is input to the low noise amplifier (LNA) 14, where the signal is amplified and input to the mixer 19. The mixer 19 mixes this information signal with other signals and outputs the mixed signal.

【００２７】以上の構成の集積回路装置では、図中実線
矢符で示したように、伝送信号は BPF１８を通って不要
なイメージ信号が除かれ、必要な情報の信号だけが LNA
１４からミクサ１９へ伝送されるようになっている。図
３は、送受信切り換えスイッチのレイアウトを示したGa
As基板の平面図であり、図４は送受信切り換えスイッチ
の回路図である。次に、この送受信切り換えスイッチに
ついて説明する。In the integrated circuit device having the above configuration, as shown by the solid line arrow in the figure, the transmission signal passes through the BPF 18 to remove the unnecessary image signal, and only the necessary information signal is transferred to the LNA.
It is adapted to be transmitted from 14 to the mixer 19. Figure 3 shows the layout of the transmit / receive switch
FIG. 4 is a plan view of an As substrate, and FIG. 4 is a circuit diagram of a transmission / reception changeover switch. Next, the transmission / reception changeover switch will be described.

【００２８】入出力端子RCから入力される高周波信号は
FET F1を介して受信端子RXへ出力される。受信端子TXと
前記第２の導電部であるグランドG1との間にFET F3が介
装されている。送信端子TXから入力される高周波信号
は、FET F2を介して入出力端子RCへ出力される。送信端
子TXととグランドG2との間にFET F4が介装されている。
FET F1のゲートは抵抗R1を介し、FET F4のゲートは抵抗
R4を介して、夫々コントロールの電圧端子V2に接続され
ている。FET F2のゲートは抵抗R2を介し、FET F3のゲー
トは抵抗R3を介して夫々コントロール電圧端子V1に接続
されている。The high frequency signal input from the input / output terminal RC is
It is output to the reception terminal RX via FET F1. The FET F3 is interposed between the reception terminal TX and the ground G1 which is the second conductive portion. The high frequency signal input from the transmission terminal TX is output to the input / output terminal RC via the FET F2. FET F4 is interposed between the transmission terminal TX and the ground G2.
The gate of FET F1 is through the resistor R1 and the gate of FET F4 is
Each is connected to the control voltage terminal V2 via R4. The gate of the FET F2 is connected to the control voltage terminal V1 via the resistor R2, and the gate of the FET F3 is connected to the control voltage terminal V1 via the resistor R3.

【００２９】FET F1,F2,F3,F4 はいずれもＮチャネルの
デプリーション型MES FET であり、ゲートに０Ｖを与え
た場合にオンとなり、−３Ｖを与えた場合にオフとな
る。コントロール電圧端子V1,V2 はFET F2,F3 及びF1,F
4 を夫々制御するコントロール電圧を与える端子であ
る。The FETs F1, F2, F3 and F4 are all N-channel depletion type MES FETs, which are turned on when 0V is applied to the gate and turned off when -3V is applied. Control voltage terminals V1, V2 are FETs F2, F3 and F1, F
It is a terminal that gives control voltage to control 4 respectively.

【００３０】図１，図３に示すように、送受信切り換え
スイッチ１３の入出力端子RCには、Auを材料としたボン
ディングワイヤ１５が最頂略 400μｍの半円弧状で形成
され、外部の高周波信号がボンディングワイヤ１５を通
って入出力するようになっている。送受信切り換えスイ
ッチ１３の受信端子RXには、ボンディングワイヤ１６が
最頂略 400μｍの半円弧状で形成され、受信端子RXから
高周波信号がボンディングワイヤ１６を通って外部へ出
力するようになっている。As shown in FIGS. 1 and 3, at the input / output terminal RC of the transmission / reception changeover switch 13, a bonding wire 15 made of Au is formed in a semi-circular shape with a top of about 400 μm, and an external high frequency signal is supplied. Input / output through the bonding wire 15. A bonding wire 16 is formed on the receiving terminal RX of the transmission / reception changeover switch 13 in a semi-circular shape with a top of about 400 μm, and a high frequency signal is output from the receiving terminal RX to the outside through the bonding wire 16.

【００３１】図３に示すように、グランドG1は、送受信
切り換えスイッチ１３の中央部から右下寄り即ち受信端
子RXよりもLNA １４側に配置されている。グランドG1に
はスルホールが形成されており、GaAs基板１１の下面に
接触しているグランド１２（図１参照）と導通してい
る。そして、グランドG1には高周波漏洩防止を目的とす
るトラップボンディングワイヤ１７が最頂略 400μｍの
半円弧状で形成され、グランド１２と接続されている。
トラップボンディングワイヤ１７はAuを材料とし、ボン
ディングワイヤ１６と略平行に形成されている。As shown in FIG. 3, the ground G1 is arranged on the lower right side from the center of the transmission / reception changeover switch 13, that is, on the LNA 14 side of the reception terminal RX. A through hole is formed in the ground G1 and is electrically connected to the ground 12 (see FIG. 1) in contact with the lower surface of the GaAs substrate 11. Then, a trap bonding wire 17 for the purpose of preventing high frequency leakage is formed in the ground G1 in a semi-circular shape with a top of about 400 μm and is connected to the ground 12.
The trap bonding wire 17 is made of Au and is formed substantially parallel to the bonding wire 16.

【００３２】以上の如き送受信スイッチ１３に、例えば
アンテナから入出力端子RCに高周波信号が入力された場
合に、コントロール電圧端子V1,V2 に夫々−３Ｖ，０Ｖ
を与える。FET F1,F4 はオン,FET F2,F3はオフとなり、
入出力端子CRから入力される高周波信号は受信端子RXへ
入力される。そして高周波信号は受信端子RXからボンデ
ィングワイヤ１６を通って BPF１８へ出力される。この
とき、GaAs基板１１上を伝播して LNA１４側へ漏洩する
高周波はグランドG1によりトラップされ、空間中及びボ
ンディングワイヤ１６から LNA１４側へ漏洩する高周波
は、受信端子RXとLNA １４との間に介在するトラップボ
ンディングワイヤ１７によりトラップされる。When a high frequency signal is inputted to the input / output terminal RC from the antenna, for example, in the transmission / reception switch 13 as described above, the control voltage terminals V1 and V2 are -3V and 0V, respectively.
give. FETs F1 and F4 are on, FETs F2 and F3 are off,
The high frequency signal input from the input / output terminal CR is input to the reception terminal RX. Then, the high frequency signal is output from the receiving terminal RX through the bonding wire 16 to the BPF 18. At this time, the high frequency that propagates on the GaAs substrate 11 and leaks to the LNA 14 side is trapped by the ground G1, and the high frequency that leaks in space and from the bonding wire 16 to the LNA 14 side is interposed between the reception terminal RX and the LNA 14. It is trapped by the trap bonding wire 17.

【００３３】図５は、上述の高周波ICの電界分布を測定
するための疑似パターン図であり、夫々のスイッチ，LN
A 等の素子は金属で形成している。LNA １４に対応する
疑似パターンLNA １４ａ上に外部と信号を伝送するポー
ト１８ａを形成している。これ以外は図１に示したもの
と同様であり、対応する部分には対応する符号を付して
説明を省略する。ボンディングワイヤ１５に対応するポ
ート１５ａから、1.9GHzのイメージ信号である1.4GHzの
信号をポート１６ａに伝送する。このときのポート１８
ａへの漏洩電圧を測定した。FIG. 5 is a pseudo pattern diagram for measuring the electric field distribution of the above-mentioned high frequency IC.
Elements such as A are made of metal. A port 18a for transmitting a signal to the outside is formed on the pseudo pattern LNA 14a corresponding to the LNA 14. Except for this, the configuration is the same as that shown in FIG. 1, and corresponding parts are denoted by corresponding reference numerals and description thereof is omitted. A 1.4 GHz signal which is an image signal of 1.9 GHz is transmitted from the port 15a corresponding to the bonding wire 15 to the port 16a. Port 18 at this time
The leakage voltage to a was measured.

【００３４】図６は第１実施例の集積回路装置のGaAs基
板上方 150μｍでの電界分布図であり、図７は比較例で
ある従来の集積回路装置のGaAs基板上方 150μｍでの電
界分布図である。図から明らかなように、本実施例では
伝送すべき高周波信号がトラップボンディングワイヤ１
７ａによってトラップされ、疑似パターン LNA１４ａ側
に漏洩していないことが判る。またポート１５ａ，１８
ａ間の分離度を測定した結果、1.4GHzでは従来の疑似パ
ターンの66dBに対して、本実施例では74dBであった。こ
れらのことから本実施例の集積回路装置では、高周波の
空間からの他の伝送路への漏洩を低減できると言える。FIG. 6 is an electric field distribution diagram at 150 μm above the GaAs substrate of the integrated circuit device of the first embodiment, and FIG. 7 is an electric field distribution diagram at 150 μm above the GaAs substrate of the conventional integrated circuit device of the comparative example. is there. As is clear from the figure, in this embodiment, the high frequency signal to be transmitted is the trap bonding wire 1
It can be seen that it is trapped by 7a and does not leak to the pseudo pattern LNA 14a side. Also, the ports 15a, 18
As a result of measuring the degree of separation between points a, it was found to be 74 dB in this embodiment, compared to 66 dB in the conventional pseudo pattern at 1.4 GHz. From these things, it can be said that the integrated circuit device of the present embodiment can reduce the leakage from the high frequency space to other transmission lines.

【００３５】なお、第１実施例で集積回路装置及びトラ
ップボンディングワイヤ１７の寸法，形状及び方向は記
載された程度に限るものではない。The size, shape and direction of the integrated circuit device and the trap bonding wire 17 in the first embodiment are not limited to those described.

【００３６】また、上述の実施例では図３に示すよう
に、トラップボンディングワイヤ１７はグランドG1とGa
As基板１外のグランド１２とを接続させて形成している
が、これに限るものではなく、例えばグランドG1とグラ
ンドG2とに両端を接続するように形成しても良い。この
場合は、送受信切り換えスイッチ１３の中央上方を伝播
してLNA １４へ漏洩する高周波をトラップすることがで
きる。Further, in the above-mentioned embodiment, as shown in FIG. 3, the trap bonding wire 17 is connected to the ground G1 and Ga.
Although it is formed by connecting to the ground 12 outside the As substrate 1, the present invention is not limited to this, and may be formed so that both ends are connected to the ground G1 and the ground G2, for example. In this case, it is possible to trap the high frequency that propagates above the center of the transmission / reception changeover switch 13 and leaks to the LNA 14.

【００３７】また、以上の実施例ではトラップボンディ
ングワイヤ１７の両端がグランドに接続された場合を説
明しているが、どちらか一端がグランドに導通していな
い導電部に接続されていても良い。例えば図３におい
て、GaAs基板１上でLNA １４の左側に、スルホールが形
成されていない金属パッドを載置し、この金属板とグラ
ンドG1とをトラップボンディングワイヤで接続しても良
い。但し、極めて高い高周波帯域の信号を伝送する場合
には両端が基準電位部であるグランドに接続されている
方が望ましい。Further, in the above embodiments, the case where both ends of the trap bonding wire 17 are connected to the ground has been described, but either one end may be connected to the conductive portion which is not electrically connected to the ground. For example, in FIG. 3, a metal pad having no through hole may be placed on the left side of the LNA 14 on the GaAs substrate 1 and this metal plate and the ground G1 may be connected by a trap bonding wire. However, in the case of transmitting a signal in an extremely high frequency band, it is desirable that both ends are connected to the ground which is the reference potential part.

【００３８】また、以上の実施例では、トラップボンデ
ィングワイヤの端部が２つの導電部に接続されている場
合を説明しているが、基準電位部であるグランドに導通
された、ICチップ上の１つの導電部に接続されていても
良い。In the above embodiments, the case where the end of the trap bonding wire is connected to the two conductive parts has been described. However, on the IC chip, which is electrically connected to the ground which is the reference potential part. It may be connected to one conductive part.

【００３９】次に、本発明の第２実施例をこれを示す図
面に基づいて具体的に説明する。図８は、第２実施例の
集積回路装置の構造を示した斜視図である。図におい
て、二点鎖線は集積回路装置をモールドした樹脂部分を
示している。図中３０は内装された高周波用のICチップ
であり、ICチップ上に形成される素子は、ここでは電送
線路によって表している。図面ではそのレイアウトの詳
細は省略している。Next, a second embodiment of the present invention will be specifically described with reference to the drawings showing the same. FIG. 8 is a perspective view showing the structure of the integrated circuit device of the second embodiment. In the figure, the alternate long and two short dashes line shows the resin portion in which the integrated circuit device is molded. In the figure, reference numeral 30 denotes an IC chip for high frequency built in, and an element formed on the IC chip is represented by a transmission line here. Details of the layout are omitted in the drawings.

【００４０】前記導電部であるアイランド２３は、前記
基準電位部即ち図示しないグランドに導通されており、
アイランド２３上にICチップ３０が載置されている。IC
チップ３０の近傍には、前記導電部である10本ピンのリ
ード部１，２，…１０が配されている。リード部２，
３，７はパッケージ中央部分のアイランド２３と一体形
成されている。図９はこのようなパッケージ内のICチッ
プとリード部とのボンディングの状態を示す平面図であ
る。図８，図９において、Ｔはリード部１，６，８が信
号伝送用であることを表しており、Ｇはリード部２，
３，７及びアイランド２３がグランド部であることを表
している。The island 23, which is the conductive portion, is electrically connected to the reference potential portion, that is, the ground (not shown),
The IC chip 30 is placed on the island 23. I c
In the vicinity of the chip 30, lead portions 1, 2, ... Lead part 2,
3, 7 are integrally formed with the island 23 in the central part of the package. FIG. 9 is a plan view showing a bonding state between an IC chip and a lead portion in such a package. 8 and 9, T indicates that the lead portions 1, 6, 8 are for signal transmission, and G indicates the lead portion 2,
3 and 7 and the island 23 represent the ground portion.

【００４１】リード部１，ICチップ３０間及びリード部
６，ICチップ３０間が、Auを材料とする前記伝送部であ
るボンディングワイヤ２５，２６で結線されており、樹
脂２２でモールドされている。伝送すべき1.9GHzの高周
波信号はリード部１からボンディングワイヤ２５を通っ
てICチップ３０へ入力され、ボンディングワイヤ２６を
通ってリード部６から出力されるようになっている。The lead portion 1 and the IC chip 30 and the lead portion 6 and the IC chip 30 are connected by the bonding wires 25 and 26 which are the transmission portion made of Au and are molded with the resin 22. . A high-frequency signal of 1.9 GHz to be transmitted is input from the lead portion 1 to the IC chip 30 through the bonding wire 25 and is output from the lead portion 6 through the bonding wire 26.

【００４２】そして、アイランド２３のリード部７寄り
には、高周波の漏洩をトラップする目的のトラップボン
ディングワイヤ２７が両端をアイランド２３に接続させ
た態様で形成されている。トラップボンディングワイヤ
２７はAuを材料とし、上述した信号伝送用のボンディン
グワイヤ２６と略平行に形成されており、高さは同程度
である。A trap bonding wire 27 for trapping high-frequency leakage is formed near the lead portion 7 of the island 23, with both ends connected to the island 23. The trap bonding wire 27 is made of Au and is formed substantially in parallel with the above-described signal transmission bonding wire 26, and has the same height.

【００４３】以上の如き集積回路装置が高周波信号を伝
送する場合に、1.9GHzの信号がリード部３ａからボンデ
ィングワイヤ３４，ICチップ３１，ボンディングワイヤ
３５を通ってリード部８ａは出力され外部へ伝送され
る。このとき、アイランド２３上に形成されたトラップ
ボンディングワイヤ２７が、ボンディングワイヤ２６か
ら漏洩される高周波をトラップし、高周波信号をリード
部６に集中させると共に、他の伝送路であるリード部８
側への漏洩を防止する。リード部間の分離度を測定した
ところ、1.9GHZでリード部１，８間が50dB，リード部
６，８間が49dBであった。これは、トラップボンディン
グワイヤを形成しない従来の図１６に示した集積回路装
置のリード部１，８間が37dB，リード部６，８間が37d
B、及び図１８に示した集積回路装置のリード部１，８
間が43dB，リード部６，８間が41dBと比較して分離状態
が向上していることを示しており、高周波の漏洩が低減
されたといえる。When the integrated circuit device as described above transmits a high frequency signal, a 1.9 GHz signal is output from the lead portion 3a through the bonding wire 34, the IC chip 31, and the bonding wire 35 to the lead portion 8a and is transmitted to the outside. To be done. At this time, the trap bonding wire 27 formed on the island 23 traps the high frequency leaked from the bonding wire 26 and concentrates the high frequency signal on the lead portion 6, and at the same time, the lead portion 8 which is another transmission path.
Prevent leakage to the side. When the degree of separation between the lead parts was measured, it was 50 dB between the lead parts 1 and 8 and 49 dB between the lead parts 6 and 8 at 1.9 GHz. This is 37 dB between the lead portions 1 and 8 and 37d between the lead portions 6 and 8 of the conventional integrated circuit device shown in FIG. 16 in which no trap bonding wire is formed.
B, and lead parts 1 and 8 of the integrated circuit device shown in FIG.
It is shown that the separation state is improved compared to 43 dB for the gap and 41 dB for the lead portions 6 and 8, and it can be said that high frequency leakage is reduced.

【００４４】なお、上述の第２実施例では、トラップボ
ンディングワイヤ２７が形成されるアイランド２３が、
伝送路近傍のリード部７と一体成形されている場合を説
明しているが、これに限るものではなく、例えばリード
部７と隔離しているアイランド２３上にトラップボンデ
ィングワイヤの両端部を接続しても、空間から漏洩する
高周波を低減することはできる。In the second embodiment, the island 23 on which the trap bonding wire 27 is formed is
Although the case where it is integrally molded with the lead portion 7 near the transmission line is described, the present invention is not limited to this, and for example, both ends of the trap bonding wire are connected to the island 23 isolated from the lead portion 7. However, the high frequency leaked from the space can be reduced.

【００４５】次に本発明の第３実施例をこれを示す図面
に基づいて具体的に説明する。図１０は、第３実施例の
集積回路装置であるパッケージ内部の構造を示した斜視
図である。図において、二点鎖線は集積回路装置をモー
ルドした樹脂部分を示している。図中４０は内装された
高周波用のICチップであり、ICチップ４０にはAuを材料
としたスルーラインがGaAs基板３１上に形成されてい
る。Next, a third embodiment of the present invention will be specifically described with reference to the drawings showing the same. FIG. 10 is a perspective view showing the internal structure of the package which is the integrated circuit device of the third embodiment. In the figure, the alternate long and two short dashes line shows the resin portion in which the integrated circuit device is molded. In the figure, reference numeral 40 is an IC chip for high frequency use which is internally provided. In the IC chip 40, a through line made of Au is formed on the GaAs substrate 31.

【００４６】前記導電部であるアイランド３３は、前記
基準電位部即ち図示しないグランドに導通されており、
アイランド３３の中央部分にICチップ４０が載置されて
いる。ICチップ４０の近傍には、前記導電部である10本
ピンのリード部１ａ，２ａ，…１０ａが配されている。
リード部２ａ，４ａ，７ａ，９ａはパッケージ中央部分
のアイランド３３と一体形成されている。図において、
Ｔはリード部１ａ，３ａ，６ａ，８ａが信号伝送用であ
ることを表しており、Ｇはリード部２ａ，４ａ，７ａ，
９ａ及びアイランド３３がグランドであることを表して
いる。第３実施例の集積回路装置は、伝送路であるリー
ド部３ａ，８ａに対して両側がグランドのコープレーナ
伝送路を形成している。コープレーナ伝送路とは、信号
伝送路の両側にグランドラインを備えた状態の伝送路で
ある。The island 33, which is the conductive portion, is electrically connected to the reference potential portion, that is, the ground (not shown),
The IC chip 40 is mounted on the central portion of the island 33. In the vicinity of the IC chip 40, lead portions 1a, 2a, ...
The lead portions 2a, 4a, 7a, 9a are integrally formed with the island 33 in the central portion of the package. In the figure,
T indicates that the lead portions 1a, 3a, 6a, 8a are for signal transmission, and G indicates the lead portions 2a, 4a, 7a,
9a and the island 33 are grounded. In the integrated circuit device according to the third embodiment, the coplanar transmission line whose both sides are ground is formed with respect to the lead portions 3a and 8a which are transmission lines. The coplanar transmission line is a transmission line in which ground lines are provided on both sides of the signal transmission line.

【００４７】リード部２ａ，４ａのインナー部分即ちア
イランド３３と同一平面をなす部分は、伝送用のリード
部３ａとの間隔がICチップに近い程狭くなるような形状
をなしている。また、リード部７ａ，９ａの形状もリー
ド部２ａ，４ａの形状と同様に伝送用のリード部８ａと
の間隔がICチップに近い程狭くなるような形状である。
リード部２ａ，４ａ，７ａ，９ａのこのような形状によ
り、リード部３ａからICチップ４０への信号伝送路のイ
ンピーダンスが50Ωとなる。The inner portions of the lead portions 2a and 4a, that is, the portions that are flush with the island 33, have a shape such that the distance between the lead portion 3a for transmission and the IC chip becomes narrower. Further, the lead portions 7a and 9a are also shaped like the lead portions 2a and 4a such that the distance between the lead portions 8a for transmission and the IC chip becomes narrower.
Due to such a shape of the lead portions 2a, 4a, 7a, 9a, the impedance of the signal transmission path from the lead portion 3a to the IC chip 40 becomes 50Ω.

【００４８】そして、リード部３ａ，ICチップ４０間及
びリード部８ａ，ICチップ４０間が、Auを材料とする前
記伝送部であるボンディングワイヤ３４，３５で結線さ
れており、樹脂３２でモールドされている。伝送すべき
1.9GHzの高周波信号はリード部３ａからボンディングワ
イヤ３４を通ってICチップ４０へ入力され、ボンディン
グワイヤ３５を通ってリード部８ａから出力されるよう
になっている。The lead portion 3a and the IC chip 40 and the lead portion 8a and the IC chip 40 are connected by the bonding wires 34 and 35, which are the transmission portions made of Au, and are molded with the resin 32. ing. Should be transmitted
A high-frequency signal of 1.9 GHz is input from the lead portion 3a to the IC chip 40 through the bonding wire 34 and is output from the lead portion 8a through the bonding wire 35.

【００４９】このようなコープレーナ伝送路を備えるこ
とにより、リード部面上での高周波の漏洩を低減するこ
とができる。図１１は、コープレーナ伝送路を備える集
積回路装置のリード部面内における電磁界分布を示して
いる。また、図１２はこの集積回路装置の寸法、例えば
パッケージ、ICチップ及びリード部等の寸法を示した平
面図であり、単位はｍｍで示している。また、図１３に
比較例である従来のコープレーナ伝送路型ではない集積
回路装置のリード部面内における電磁界分布を示す。By providing such a coplanar transmission line, it is possible to reduce high frequency leakage on the surface of the lead portion. FIG. 11 shows an electromagnetic field distribution in the plane of the lead portion of an integrated circuit device having a coplanar transmission line. FIG. 12 is a plan view showing the dimensions of this integrated circuit device, for example, the dimensions of the package, the IC chip, the lead portion, etc., and the unit is mm. Further, FIG. 13 shows an electromagnetic field distribution in the plane of the lead portion of an integrated circuit device which is not a conventional coplanar transmission line type as a comparative example.

【００５０】図から判るように、コープレーナ伝送路型
ではない図１３の集積回路装置では、伝送すべき信号の
伝送路から他の信号の伝送路側へ、即ちリード部６から
リード部８側へ高周波が漏洩している。1.9GHzでリード
部１，８間の分離度は37dB,リード部６，８間は37dBで
ある。これに対して、コープレーナ伝送路型の図１１の
集積回路装置では、信号がリード部３ａからボンディン
グワイヤ３４，ICチップ４０，ボンディングワイヤ３５
を通ってリード部８ａへ出力される間に、高周波はリー
ド部３ａ，８ａに集中し、他の信号伝送路１ａ，６ａ側
への漏洩は見られない。1.9GHzでリード部１ａ，８ａ間
の分離度は55dB, リード部１ａ，３ａ間の分離度は54d
B, リード部１ａ，６ａ間は74dB, リード部６ａ，８ａ
間の分離度は54dBである。As can be seen from the figure, in the integrated circuit device of FIG. 13 which is not the coplanar transmission line type, the high frequency is transmitted from the transmission line of the signal to be transmitted to the transmission line side of the other signal, that is, from the lead portion 6 to the lead portion 8 side. Is leaking. At 1.9 GHz, the separation between the leads 1 and 8 is 37 dB, and the separation between the leads 6 and 8 is 37 dB. On the other hand, in the coplanar transmission line type integrated circuit device of FIG. 11, signals are transmitted from the lead portion 3a to the bonding wire 34, the IC chip 40, and the bonding wire 35.
While being output to the lead portion 8a through the lead, the high frequency is concentrated on the lead portions 3a and 8a, and leakage to the other signal transmission paths 1a and 6a is not seen. At 1.9 GHz, the separation between leads 1a and 8a is 55 dB, and the separation between leads 1a and 3a is 54d.
B, 74 dB between lead parts 1a and 6a, lead parts 6a and 8a
The separation between them is 54 dB.

【００５１】このように、伝送路の両側にグランドライ
ンを備えたコープレーナ伝送路が、高周波がリード部平
面上で周囲へ漏洩することを防止しており、また、イン
ピーダンス合わせのために伝送路のリード部と両側のリ
ード部との間隔がICチップに近い程狭くしてあることに
より、さらに伝送路に高周波が集中されることが判る。As described above, the coplanar transmission line having the ground lines on both sides of the transmission line prevents high frequency from leaking to the surroundings on the plane of the lead portion, and the impedance of the transmission line is adjusted for impedance matching. It can be seen that the high frequency is further concentrated in the transmission path by making the distance between the lead portion and the lead portions on both sides closer to the IC chip.

【００５２】このようなコープレーナ伝送路を備える本
発明の集積回路装置には、図１０に示すように、リード
部３ａ，ICチップ４０間及びリード部８ａ，ICチップ４
０間がボンディングワイヤ３４，３５で結線されてい
る。伝送すべき1.9GHzの高周波信号は、リード部３ａか
らボンディングワイヤ３４を通ってICチップ４０へ入力
され、ボンディングワイヤ３５を通ってリード部８ａか
ら出力されるようになっている。また、リード部１ａ，
３ａ，８ａのモールド樹脂３２外へ突き出た部分にはマ
イクロストリップラインが接続され、外部からの高周波
信号が入力及び出力される。このマイクロストリップラ
インのインピーダンスは50Ωである。In the integrated circuit device of the present invention provided with such a coplanar transmission line, as shown in FIG. 10, between the lead portion 3a and the IC chip 40 and between the lead portion 8a and the IC chip 4 is provided.
Bonding wires 34 and 35 connect between 0. A high frequency signal of 1.9 GHz to be transmitted is input from the lead portion 3a to the IC chip 40 through the bonding wire 34, and is output from the lead portion 8a through the bonding wire 35. In addition, the lead portion 1a,
Microstrip lines are connected to the portions of 3a and 8a protruding outside the mold resin 32, and high-frequency signals from the outside are input and output. The impedance of this microstrip line is 50Ω.

【００５３】そして、アイランド３３と一体成形された
リード部２ａ及びリード部４ａのボンディングワイヤ３
４寄りには、高周波の漏洩をトラップする目的のトラッ
プボンディングワイヤ３６及びトラップボンディングワ
イヤ３７が、夫々その両端を１つのリード部２ａ，４ａ
に接続させた態様で形成されている。これらトラップボ
ンディングワイヤ３６，３７はAuを材料とし、リード部
３ａからICチップ４０へ信号を伝送するボンディングワ
イヤ３４と略平行に形成されており、高さは同程度であ
る。Then, the bonding wire 3 of the lead portion 2a and the lead portion 4a integrally formed with the island 33 is formed.
The trap bonding wire 36 and the trap bonding wire 37 for the purpose of trapping the leakage of the high frequency are provided near the position 4 on both sides of the lead bonding portions 2a and 4a.
Is formed in a manner connected to the. These trap bonding wires 36 and 37 are made of Au and are formed substantially parallel to the bonding wire 34 that transmits a signal from the lead portion 3a to the IC chip 40, and have the same height.

【００５４】同様に、アイランド３３と一体成形された
リード部７ａ及びリード部９ａのボンディングワイヤ３
５寄りには、トラップボンディングワイヤ３８及びトラ
ップボンディング３９が、夫々その両端を１つのリード
部７ａ，９ａに接続させた態様で形成されている。これ
らトラップボンディングワイヤ３８，３９はAuを材料と
し、ICチップ４０からリード部８ａへ信号を伝送するボ
ンディングワイヤ３５と略平行に形成されており、高さ
は同程度である。Similarly, the bonding wire 3 of the lead portion 7a and the lead portion 9a integrally formed with the island 33 is formed.
A trap bonding wire 38 and a trap bonding 39 are formed near 5 in a manner that both ends thereof are connected to one lead portion 7a, 9a. These trap bonding wires 38 and 39 are made of Au and are formed substantially parallel to the bonding wire 35 that transmits a signal from the IC chip 40 to the lead portion 8a, and have the same height.

【００５５】以上の如き集積回路装置が高周波信号を伝
送する場合に、1.9GHzの信号がマイクロストリップライ
ン３Ａを伝送されてリード部３ａへ入力され、ボンディ
ングワイヤ３４，ICチップ４０，ボンディングワイヤ３
５を通ってリード部８ａからマイクロストリップライン
８Ａへ出力され外部へ伝送される。このとき、ボンディ
ングワイヤ３４及びボンディングワイヤ３５から空間を
伝播して漏洩される高周波を、トラップボンディングワ
イヤ３６，３７，３８，３９がトラップする。そして高
周波信号をリード部２ａ，８ａに集中させると共に、他
の伝送路であるリード部１ａ及び６ａ側への漏洩を防止
する。1.9GHzでリード部１ａ，８ａ間の分離度は57dBで
あった。When the integrated circuit device as described above transmits a high frequency signal, a 1.9 GHz signal is transmitted through the microstrip line 3A and input to the lead portion 3a, and the bonding wire 34, the IC chip 40, and the bonding wire 3 are connected.
It is output from the lead portion 8a to the microstrip line 8A through the line 5 and transmitted to the outside. At this time, the trap bonding wires 36, 37, 38 and 39 trap the high frequency waves that propagate through the space from the bonding wires 34 and 35 and leak. Then, the high frequency signal is concentrated on the lead portions 2a and 8a, and the leakage to the side of the lead portions 1a and 6a which are other transmission paths is prevented. At 1.9 GHz, the degree of separation between the leads 1a and 8a was 57 dB.

【００５６】このように本実施例では、空間を伝播する
高周波の漏洩をトラップボンディングワイヤがトラップ
し、リード部平面上の高周波の漏洩をコープレーナ伝送
路が防止し、さらに伝送路と両側のリード部との間隔を
ICチップに近い程狭くすることによって、伝送すべき信
号を伝送路に集中させることができる。As described above, in this embodiment, the trap bonding wire traps the high frequency leakage propagating in the space, the high frequency leakage on the plane of the lead portion is prevented by the coplanar transmission line, and the transmission line and the lead portions on both sides are prevented. And the interval
Signals to be transmitted can be concentrated on the transmission path by narrowing the distance closer to the IC chip.

【００５７】また、リード部２ａ，４ａ，７ａ，９ａの
形状が、ICチップに近い側ほど面積が大きい形状である
ので、トラップボンディングワイヤ３６，３７，３８，
３９が接続し易く、また伝送路により近い位置にトラッ
プボンディングワイヤを形成できるので高周波信号を伝
送路にさらに集中できる。Further, since the lead portions 2a, 4a, 7a, 9a are shaped such that the area closer to the IC chip has a larger area, the trap bonding wires 36, 37, 38,
Since 39 is easy to connect and the trap bonding wire can be formed at a position closer to the transmission line, the high frequency signal can be further concentrated on the transmission line.

【００５８】なお、本発明の実施例では、伝送経路とな
るボンディングワイヤからの漏洩信号をトラップするた
めに、漏洩防止のためのトラップボンディングワイヤの
形状，高さは、伝送経路となるボンディングワイヤと同
程度であることが望ましい。また、１つの漏洩防止領域
に複数本数のトラップボンディングワイヤを形成する場
合に、異なる高さに形成しても良い。夫々の高さの領域
で高周波の漏洩をトラップでき、高周波の漏洩をさらに
低減できる。In the embodiment of the present invention, in order to trap the leakage signal from the bonding wire which becomes the transmission path, the shape and height of the trap bonding wire for preventing leakage are the same as those of the bonding wire which becomes the transmission path. It is desirable that they are about the same. Further, when a plurality of trap bonding wires are formed in one leakage prevention region, they may be formed at different heights. High-frequency leakage can be trapped in each height region, and high-frequency leakage can be further reduced.

【００５９】また、以上の実施例では、トラップボンデ
ィングワイヤはAuを材料として形成されているが、これ
に限るものではなく、Al, Cuまたはアルミ金合金等ので
導電製材料であっても良い。Further, in the above-mentioned embodiments, the trap bonding wire is made of Au as a material, but the material is not limited to Au and may be a conductive material such as Al, Cu or aluminum-gold alloy.

【００６０】また、以上の実施例ではICチップ及びボン
ディングワイヤが樹脂モールドされている例を説明して
いるが、これに限るものではなく、モールドされていな
くても良いし、他の材料でモールドされていても良い。In the above embodiments, the IC chip and the bonding wire are resin-molded. However, the present invention is not limited to this. The IC chip and the bonding wire may not be molded, or may be molded with another material. It may be done.

【００６１】[0061]

【発明の効果】以上のように、本発明においては、漏洩
を防止すべき領域に設けた、基準電位部に導通する導電
部にボンディングワイヤを接続することにより、空間を
伝播して漏洩する高周波を空間でトラップでき、高周波
の漏洩を低減できる。これにより、樹脂モールドのパッ
ケージングされる場合でも、アイソレーションが高く安
価な高周波用集積回路装置を得ることができる等、本発
明は優れた効果を奏する。As described above, according to the present invention, a bonding wire is connected to a conductive portion which is provided in a region where leakage is to be prevented and which conducts to a reference potential portion. Can be trapped in space, and high frequency leakage can be reduced. As a result, the present invention has excellent effects such that a high-frequency integrated circuit device having high isolation and low cost can be obtained even when the resin mold is packaged.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る第１実施例の集積回路装置の構造
を示す模式的斜視図である。FIG. 1 is a schematic perspective view showing the structure of an integrated circuit device according to a first embodiment of the present invention.

【図２】図１の集積回路装置を備える携帯電話用素子の
構造を示した模式的平面図である。FIG. 2 is a schematic plan view showing the structure of a mobile phone device including the integrated circuit device of FIG.

【図３】第１実施例の送受信切り換えスイッチのレイア
ウトを示したGaAs基板の平面図である。FIG. 3 is a plan view of a GaAs substrate showing a layout of a transmission / reception changeover switch of the first embodiment.

【図４】第１実施例の送受信切り換えスイッチの回路図
である。FIG. 4 is a circuit diagram of a transmission / reception changeover switch of the first embodiment.

【図５】第１実施例の高周波ICの電界分布を測定するた
めの疑似パターン図である。FIG. 5 is a pseudo pattern diagram for measuring the electric field distribution of the high frequency IC of the first embodiment.

【図６】第１実施例の集積回路装置のGaAs基板上方 150
μｍでの電界分布図である。FIG. 6 is an upper side of the GaAs substrate of the integrated circuit device of the first embodiment.
It is an electric field distribution map in μm.

【図７】比較例である集積回路装置のGaAs基板上方 150
μｍでの電界分布図である。FIG. 7: Above the GaAs substrate of the integrated circuit device of the comparative example 150
It is an electric field distribution map in μm.

【図８】第２実施例の集積回路装置の構造を示した斜視
図である。FIG. 8 is a perspective view showing the structure of the integrated circuit device of the second embodiment.

【図９】第２実施例のICチップとリード部とのボンディ
ングの状態を示す平面図である。FIG. 9 is a plan view showing a bonding state between an IC chip and a lead portion of a second embodiment.

【図１０】第３実施例の集積回路装置であるパッケージ
内部の構造を示した斜視図である。FIG. 10 is a perspective view showing an internal structure of a package which is an integrated circuit device of a third embodiment.

【図１１】コープレーナ伝送路を備える集積回路装置の
リード部面内における電磁界分布である。FIG. 11 is an electromagnetic field distribution in a plane of a lead portion of an integrated circuit device including a coplanar transmission line.

【図１２】コープレーナ伝送路を備える集積回路装置の
寸法を示した平面図である。FIG. 12 is a plan view showing dimensions of an integrated circuit device including a coplanar transmission line.

【図１３】比較例である集積回路装置のリード部面内に
おける電磁界分布を示す。FIG. 13 shows an electromagnetic field distribution in a plane of a lead portion of an integrated circuit device which is a comparative example.

【図１４】従来の高周波用ICチップの構成を示す模式的
平面図である。FIG. 14 is a schematic plan view showing a configuration of a conventional high-frequency IC chip.

【図１５】従来の高周波用ICが内装されたパッケージの
外観平面図である。FIG. 15 is an external plan view of a package in which a conventional high frequency IC is incorporated.

【図１６】図１５のICチップとリード部とのボンディン
グの状態を示す平面図である。16 is a plan view showing a bonding state between the IC chip and the lead portion of FIG. 15. FIG.

【図１７】従来の集積回路装置の平面図である。FIG. 17 is a plan view of a conventional integrated circuit device.

【図１８】従来の集積回路装置の平面図である。FIG. 18 is a plan view of a conventional integrated circuit device.

【符号の説明】[Explanation of symbols]

１，２，３，４，５，６，７，８，９，１０ リード部 １５，１６ ボンディングワイヤ １７ トラップボンディングワイヤ １１，２１，３１ GaAs基板 １２，Ｇ１ グランド ２２，３２ モールド樹脂 ２３，３３ アイランド ２５，２６，３４，３５ ボンディングワイヤ ２７，３６，３７，３８，３９ トラップボンディング
ワイヤ ２０，３０，４０ ICチップ1,2,3,4,5,6,7,8,9,10 Lead part 15,16 Bonding wire 17 Trap bonding wire 11,21,31 GaAs substrate 12, G1 ground 22,32 Mold resin 23,33 Island 25,26,34,35 Bonding wire 27,36,37,38,39 Trap bonding wire 20,30,40 IC chip

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平井 利和 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 原田 八十雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshikazu Hirai 2-5-5 Keihan Hon-dori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasoo Harada 2 Keihan-hondori, Moriguchi-shi, Osaka 5-5, Sanyo Electric Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 ＩＣチップと、該ＩＣチップに対する信
号の伝送路と、基準電位部とを備える集積回路装置にお
いて、 少なくとも一方が前記ＩＣチップ上に形成され、少なく
とも一方が前記基準電位部に導通する、周囲と電気的に
絶縁された第１及び第２の導電部と、該第１及び第２の
導電部夫々にその両端が接続されたボンディングワイヤ
とを備えることを特徴とする集積回路装置。1. An integrated circuit device comprising an IC chip, a signal transmission path for the IC chip, and a reference potential section, at least one of which is formed on the IC chip and at least one of which is electrically connected to the reference potential section. An integrated circuit device, comprising: first and second conductive parts electrically insulated from the surroundings; and bonding wires having both ends connected to the first and second conductive parts. . 【請求項２】 ＩＣチップと、該ＩＣチップに対する信
号の伝送路と、基準電位部とを備える集積回路装置にお
いて、 前記ＩＣチップ上に形成されて前記基準電位部に導通す
る導電部と、該導電部にその両端が接続されたボンディ
ングワイヤとを備えることを特徴とする集積回路装置。2. An integrated circuit device comprising an IC chip, a signal transmission path to the IC chip, and a reference potential part, wherein a conductive part formed on the IC chip and electrically connected to the reference potential part, An integrated circuit device comprising: a conductive part; and a bonding wire whose both ends are connected. 【請求項３】 前記ボンディングワイヤは前記伝送路と
略平行である請求項１または２記載の集積回路装置。3. The integrated circuit device according to claim 1, wherein the bonding wire is substantially parallel to the transmission line. 【請求項４】 ＩＣチップと、その近傍に配された複数
の導電部と、前記導電部の少なくとも１つに導通する基
準電位部と、前記ＩＣチップと導電部との間で信号を伝
送するための伝送路とを備える集積回路装置において、 前記基準電位部に導通する導電部の１つに両端が接続さ
れたボンディングワイヤを備えることを特徴とする集積
回路装置。4. An IC chip, a plurality of conductive parts arranged in the vicinity thereof, a reference potential part conducting to at least one of the conductive parts, and a signal transmitted between the IC chip and the conductive part. An integrated circuit device comprising: a transmission line for connecting the both ends to one of the conductive parts that are electrically connected to the reference potential part. 【請求項５】 前記ボンディングワイヤを接続する導電
部は、他の導電部と一体成形されている請求項４記載の
集積回路装置。5. The integrated circuit device according to claim 4, wherein the conductive portion connecting the bonding wire is integrally formed with another conductive portion. 【請求項６】 前記ボンディングワイヤは前記伝送路と
略平行である請求項４記載の集積回路装置。6. The integrated circuit device according to claim 4, wherein the bonding wire is substantially parallel to the transmission line.
JP6034987A 1994-03-04 1994-03-04 Integrated circuit device Pending JPH07245328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6034987A JPH07245328A (en) 1994-03-04 1994-03-04 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6034987A JPH07245328A (en) 1994-03-04 1994-03-04 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPH07245328A true JPH07245328A (en) 1995-09-19

Family

ID=12429501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6034987A Pending JPH07245328A (en) 1994-03-04 1994-03-04 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPH07245328A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721472B1 (en) * 2000-02-21 2007-05-23 가부시키가이샤 히타치세이사쿠쇼 Semiconductor integrated circuit device
KR100726904B1 (en) * 2000-02-21 2007-06-12 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device
CN115986433A (en) * 2023-03-21 2023-04-18 成都雷电微力科技股份有限公司 TR module architecture and process method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721472B1 (en) * 2000-02-21 2007-05-23 가부시키가이샤 히타치세이사쿠쇼 Semiconductor integrated circuit device
KR100726904B1 (en) * 2000-02-21 2007-06-12 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device
CN115986433A (en) * 2023-03-21 2023-04-18 成都雷电微力科技股份有限公司 TR module architecture and process method thereof
CN115986433B (en) * 2023-03-21 2023-08-04 成都雷电微力科技股份有限公司 TR module architecture and process method thereof

Similar Documents

Publication Publication Date Title
US11881822B2 (en) Power amplifier module
US11476226B2 (en) Radio-frequency module and communication device
CN110402546A (en) High-frequency model and communication device
US11336315B2 (en) Radio-frequency module and communication device
CN216699995U (en) High-frequency module and communication device
US11451249B2 (en) Radio-frequency module and communication device
US20230261382A1 (en) Radio frequency module and communication device
US11463116B2 (en) Radio frequency module and communication device
US11323142B2 (en) Radio frequency module and communication device
US7253513B2 (en) High-frequency switch device and electronic device using the same
US6320548B1 (en) Dual disk active antenna
JP2021129217A (en) High frequency module and communication device
JPH07245328A (en) Integrated circuit device
CN215186738U (en) High-frequency module and communication device
CN215498955U (en) High-frequency module and communication device
WO2021241339A1 (en) High-frequency module and communication device
WO2022059457A1 (en) High-frequency module and communication device
US11418225B2 (en) Radio frequency module and communication device
CN213937899U (en) High-frequency module and communication device
US6787815B2 (en) High-isolation semiconductor device
JP4969193B2 (en) Duplexer
US20230198478A1 (en) Radio-frequency module and communication device
JPH07288488A (en) Transmission power amplifier module and compact radio equipment
JP2001085570A (en) Semiconductor device
JP2001118981A (en) Multi chip module

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees