JPH07240445A - Data display control method for ic tester - Google Patents
Data display control method for ic testerInfo
- Publication number
- JPH07240445A JPH07240445A JP6054577A JP5457794A JPH07240445A JP H07240445 A JPH07240445 A JP H07240445A JP 6054577 A JP6054577 A JP 6054577A JP 5457794 A JP5457794 A JP 5457794A JP H07240445 A JPH07240445 A JP H07240445A
- Authority
- JP
- Japan
- Prior art keywords
- coordinates
- sample
- reference sample
- axis
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＩＣ試験装置でウェ
ハ上に多数形成されたデバイスを複数個同時に試験する
場合に、デバイスの試験結果をＩＣ試験装置の表示部に
表示する制御方法についてのものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control method for displaying a test result of a device on a display section of an IC test device when a plurality of devices formed on a wafer are tested simultaneously by the IC test device. It is a thing.
【０００２】[0002]
【従来の技術】ＩＣ試験装置は、ウェハ上に多数形成さ
れた各デバイス（以下、試料という。）を測定するもの
であり、複数の試料を同時に測定して測定結果を表示す
る。次に、一般的なＩＣ試験装置の構成を図８に示す。
図８の１はＩＣ試験部、３は制御プロセッサ、４はデー
タ処理プロセッサ、５は表示部である。ＩＣ試験部１と
制御プロセッサ３とデータ処理プロセッサ４でＩＣ試験
装置１０を構成する。２はＩＣ試験装置１０の図示を省
略したテストヘッドとウェハ上の試料との位置合わせを
自動的に行うプローバである。2. Description of the Related Art An IC tester measures a large number of devices (hereinafter referred to as samples) formed on a wafer, and simultaneously measures a plurality of samples and displays the measurement results. Next, FIG. 8 shows the configuration of a general IC test apparatus.
In FIG. 8, 1 is an IC test unit, 3 is a control processor, 4 is a data processing processor, and 5 is a display unit. The IC test section 1, the control processor 3, and the data processor 4 constitute an IC test apparatus 10. Reference numeral 2 is a prober for automatically aligning a test head (not shown) of the IC test apparatus 10 with a sample on a wafer.
【０００３】図８で、制御プロセッサ３は共通メモリ３
Ａと制御プログラム３Ｂを備えており、データ処理プロ
セッサ４は設定入力手段４Ａと表示ソフトウェア４Ｂを
備えている。ＩＣ測定装置１０は制御プロセッサ３とデ
ータ表示プロセッサ４の２つのプロセッサを搭載し、一
方をテストプログラム制御用、他の一方をデータの処理
用と使い分けている。In FIG. 8, the control processor 3 is a common memory 3
A data processor 4 has a setting input means 4A and display software 4B. The IC measuring device 10 is equipped with two processors, a control processor 3 and a data display processor 4, one of which is used for controlling a test program and the other one of which is used for processing data.
【０００４】次に、従来技術による試料の測定方法を図
６を参照して説明する。図６は、基準となる試料の座標
および同時に測定される他の試料（以下、非基準試料と
いう。）の座標の方向を選択記号として示している。Next, a conventional method for measuring a sample will be described with reference to FIG. FIG. 6 shows, as selection symbols, the coordinates of the reference sample and the directions of the coordinates of other samples (hereinafter referred to as non-reference samples) that are simultaneously measured.
【０００５】従来のＩＣ試験装置では、ウェハ上に多数
存在する被測定試料を試験する時、複数の試料を同時に
試験する場合には、基準となる試料のウェハ上の座標に
対する非基準試料の座標の方向を、図６の選択記号ア〜
クを使用して事前に設定する。In the conventional IC testing apparatus, when testing a plurality of samples to be measured which are present on the wafer, when testing a plurality of samples at the same time, the coordinates of the non-reference sample with respect to the coordinates of the reference sample on the wafer are tested. The direction of the selection symbol
Preset in advance.
【０００６】図６で、選択記号アは「ａ」の列に示すよ
うにＸ軸方向へ＋１、Ｙ軸方向へ＋１の方向を表す。選
択記号イは「ｂ」の列に示すようにＸ軸方向へ０、Ｙ軸
方向へ＋１の方向を表す。選択記号ウは「ｃ」の列に示
すようにＸ軸方向へ−１、Ｙ軸方向へ＋１の方向を表
す。選択記号エは「ｄ」の列に示すようにＸ軸方向へ−
１、Ｙ軸方向へ０の方向を表す。選択記号オは「ｅ」の
列に示すようにＸ軸方向へ−１、Ｙ軸方向へ−１の方向
を表す。選択記号カは「ｆ」の列に示すようにＸ軸方向
へ０、Ｙ軸方向へ−１の方向を表す。選択記号キは
「ｇ」の列に示すようにＸ軸方向へ＋１、Ｙ軸方向へ−
１の方向を表す。選択記号クは「ｈ」の列に示すように
Ｘ軸方向へ＋１、Ｙ軸方向へ０の方向を表している。こ
のように、座標の方向には選択記号ア〜クの記号を選択
することができる。In FIG. 6, a selection symbol "a" indicates a direction of +1 in the X-axis direction and a direction of +1 in the Y-axis direction as shown in the column "a". The selection symbol a represents a direction of 0 in the X-axis direction and a direction of +1 in the Y-axis direction as shown in the column "b". The selection symbol c represents a direction of -1 in the X-axis direction and a direction of +1 in the Y-axis direction as shown in the column "c". The selection symbol d is in the X-axis direction as shown in the column of "d".
1, the direction of 0 in the Y-axis direction. The selection symbol "e" indicates a direction of -1 in the X-axis direction and a direction of -1 in the Y-axis direction as shown in the column of "e". The selection symbol f represents a direction of 0 in the X-axis direction and a direction of -1 in the Y-axis direction as shown in the column of "f". As shown in the column of “g”, the selection symbol K is +1 in the X-axis direction and − in the Y-axis direction.
Represents the direction of 1. The selection symbol C represents a direction of +1 in the X-axis direction and 0 in the Y-axis direction as shown in the column of "h". In this way, it is possible to select the symbols of the selection symbols AK in the direction of the coordinates.
【０００７】次に、従来技術によるＩＣ試験装置のデー
タ表示制御方法について、図６〜図８を参照して説明す
る。まず、図８の制御プロセッサ３Ａには、図６の選択
信号ア〜クが格納されており、データ処理プロセッサ４
の設定入力手段４Ａからの内容により、選択信号を指定
する。図７は、図６で選択記号クを選択し、ウェハ上の
８個の被測定試料を同時に試験した時の表示状態を示し
たものである。Next, a data display control method of the IC test apparatus according to the prior art will be described with reference to FIGS. First, the control processor 3A of FIG. 8 stores the selection signals AC of FIG.
The selection signal is designated by the contents from the setting input means 4A. FIG. 7 shows a display state when the selection symbol C is selected in FIG. 6 and eight measured samples on the wafer are simultaneously tested.
【０００８】次に、同時に試験された８個の試料の中
で、基準試料になる試料の試験結果が、図７のＸ軸・Ｙ
軸の２次元平面上の基準座標Ａ0 （Ｘ0 ，Ｙ0 ）に表示
される。基準座標Ａ0 （Ｘ0 ，Ｙ0 ）はウェハ上の被試
験試料の絶対座標のデータで、プローバ２から送られて
くる。そして、残る試料の試験結果Ａ2 ＝Ｄを、順次基
準座標Ａ0 （Ｘ0 ，Ｙ0 ）から図８の制御プログラム３
Ｂで得られる選択された選択記号クの方向Ａ1 の各座標
へ、図８の表示ソフトウェア４Ｂで処理して表示部５に
表示する。このように、基準試料以外の試料の試験結果
を、固定された方向にある座標に表示している。Next, among the eight samples tested at the same time, the test result of the sample to be the reference sample is shown in FIG.
It is displayed at the reference coordinate A 0 (X 0 , Y 0 ) on the two-dimensional plane of the axis. The reference coordinates A 0 (X 0 , Y 0 ) are absolute coordinate data of the sample to be tested on the wafer and are sent from the prober 2. Then, the test results A 2 = D of the remaining samples are sequentially determined from the reference coordinates A 0 (X 0 , Y 0 ) to the control program 3 of FIG.
The display software 4B of FIG. 8 processes each coordinate in the direction A 1 of the selected selection symbol C obtained in B and displays it on the display unit 5. In this way, the test results of the samples other than the reference sample are displayed at the coordinates in the fixed direction.
【０００９】[0009]
【発明が解決しようとする課題】従来のＩＣ試験装置で
は、ウェハ上の複数の試料を同時に試験する時、基準試
料以外の試料の試験結果は、座標の固定された方向にの
み表示するようになっていたため、ＩＣ試験装置で試験
した複数の試料の座標が固定された方向以外の座標であ
る場合、試験結果が試験した試料の座標と異なる座標に
表示されるという問題がある。この発明は、ウエハ上の
試験する試料の座標を試験作業者が自由に設定するＩＣ
試験装置のデータ表示制御回路の提供を目的とする。In the conventional IC test apparatus, when a plurality of samples on a wafer are tested at the same time, the test results of the samples other than the reference sample are displayed only in the direction in which the coordinates are fixed. Therefore, when the coordinates of the plurality of samples tested by the IC test apparatus are coordinates other than the fixed direction, the test result is displayed at a different coordinate from the coordinates of the tested sample. The present invention is an IC in which a test operator freely sets the coordinates of a sample to be tested on a wafer.
An object is to provide a data display control circuit of a test device.
【００１０】[0010]
【課題を解決するための手段】この目的を達成するた
め、この発明は、ＩＣ試験部１と共通メモリ３Ａと制御
プログラム３Ｂをもつ制御プロセッサ３と、設定入力手
段４Ａと表示ソフトウェア４Ｂをもつデータ処理プロセ
ッサ４を備え、試料を試験するＩＣ試験装置１０と、Ｉ
Ｃ試験装置１０に接続し、試料との位置合わせを自動的
に行うプローバ２を備え、設定入力手段４Ａは試験する
複数の試料の１つを基準試料として規準座標を入力する
とともに、他の試料の基準試料に対する相対座標を入力
し、設定入力手段４Ａの内容を共通メモリ３Ａに書き込
み、制御プログラム３Ｂはプローバ２より基準試料の絶
対座標を入力するとともに、共通メモリ３Ａから他の試
料の相対座標を入力して、各被試験試料の絶対座標を演
算し、表示ソフトウェア４Ｂは、各試料の絶対座標ごと
に試験結果を表示する。In order to achieve this object, the present invention provides an IC test section 1, a control processor 3 having a common memory 3A and a control program 3B, a data input having setting input means 4A and display software 4B. An IC tester 10 for testing a sample, which comprises a processor 4;
A prober 2 that is connected to the C test apparatus 10 and automatically aligns with the sample is provided, and the setting input means 4A inputs the reference coordinates using one of the plurality of samples to be tested as a reference sample, and another sample. Relative coordinates with respect to the reference sample, the contents of the setting input means 4A are written in the common memory 3A, the control program 3B inputs the absolute coordinates of the reference sample from the prober 2, and the relative coordinates of other samples from the common memory 3A. Is input to calculate the absolute coordinates of each sample to be tested, and the display software 4B displays the test result for each absolute coordinate of each sample.
【００１１】[0011]
【作用】図８で、データ制御プロセッサ４の設定入力手
段４Ａは基準試料の座標に対する非基準試料の相対座標
のデータを作成し、制御プロセッサ３の共通メモリ３Ａ
に書き込む。制御プロセッサ３の制御プログラム３Ｂは
試験を実行した後、プローバ２より試験した被測定試料
の、基準試料の座標を得る。基準試料の座標を得た制御
プログラム３Ｂは、共通メモリ３Ａより非基準試料の相
対アドレスを読み込み、読み取った各非基準試料の相対
座標を基準試料の座標に加算することにより、試験され
た各非基準試料の絶対座標を算出する。In FIG. 8, the setting input means 4A of the data control processor 4 creates data of the relative coordinates of the non-reference sample with respect to the coordinates of the reference sample, and the common memory 3A of the control processor 3 is used.
Write in. After executing the test, the control program 3B of the control processor 3 obtains the coordinates of the reference sample of the measured sample under test from the prober 2. The control program 3B, which has obtained the coordinates of the reference sample, reads the relative address of the non-reference sample from the common memory 3A and adds the read relative coordinates of each of the non-reference samples to the coordinates of the reference sample. Calculate the absolute coordinates of the reference sample.
【００１２】次に、制御プログラム３Ｂは、試験された
各試料の座標及びその試料のパス、フェイル情報をデー
タ制御プロセッサ４の表示ソフトウェア４Ｂへ送る。表
示ソフトウェア４Ｂは各試料の座標とパス、フェイル情
報を得て、表示部５のＸ・Ｙ座標上のその座標にパス、
フェイル情報を出力する。Next, the control program 3B sends the coordinates of each sample tested and the pass and fail information of the sample to the display software 4B of the data control processor 4. The display software 4B obtains the coordinates, path, and fail information of each sample, and passes the coordinates to the coordinates on the XY coordinates of the display unit 5,
Output fail information.
【００１３】[0013]
【実施例】次に、この発明による実施例を図１〜図５と
図８を参照して説明する。ここでは、図１に示す位置の
８個の試料を同時に試験する場合の例について説明す
る。ＩＣ試験装置で、ウェハ上の８個の試料を同時に試
験した場合に、試験作業者は、被測定試料を図１に示す
ようにＤＵＴ１〜ＤＵＴ８として定義する。ＤＵＴ１は
基準試料であり、ＤＵＴ１〜ＤＵＴ８は基準試料と同時
に試験され、各ＤＵＴの試験結果がＩＣ試験装置から個
別に得られる。Embodiments of the present invention will be described below with reference to FIGS. 1 to 5 and 8. Here, an example in which eight samples at the positions shown in FIG. 1 are simultaneously tested will be described. When eight samples on a wafer are simultaneously tested by the IC test apparatus, the test operator defines the samples to be measured as DUT1 to DUT8 as shown in FIG. DUT1 is a reference sample, DUT1 to DUT8 are tested simultaneously with the reference sample, and the test result of each DUT is individually obtained from the IC test apparatus.
【００１４】次に試験作業者は、図２に示すように、図
８の設定入力手段４Ａにより、図１に定義した各試料の
基準座標に対する相対座標を示すテーブルを作成する。
テーブルは基準試料ＤＵＴ１の座標に対する非基準座標
ＤＵＴ２〜ＤＵＴ８の相対座標をＸ軸とＹ軸とで指定す
る。Next, as shown in FIG. 2, the test operator uses the setting input means 4A shown in FIG. 8 to create a table showing the relative coordinates of the samples defined in FIG. 1 with respect to the reference coordinates.
The table specifies the relative coordinates of the non-reference coordinates DUT2 to DUT8 with respect to the coordinates of the reference sample DUT1 by the X axis and the Y axis.
【００１５】ＤＵＴ１は基準試料で、座標（Ｘ，Ｙ）は
（０，０）で固定し、これを「Ａ」とする。ＤＵＴ２は
基準座標に対してＸ軸に＋０方向、Ｙ軸に＋１方向にあ
るため、テーブルにはＸ軸を０、Ｙ軸を１に設定し、こ
れを相対座標「Ｂ」とする。ＤＵＴ３は基準座標に対し
てＸ軸に＋１方向、Ｙ軸に＋０方向にあるため、テーブ
ルにはＸ軸を１、Ｙ軸を０に設定し、これを相対座標
「Ｃ」とする。ＤＵＴ４は基準座標に対してＸ軸に＋１
方向、Ｙ軸に＋１方向にあるため、テーブルにはＸ軸を
１、Ｙ軸を１に設定し、これを相対座標「Ｄ」とする。
ＤＵＴ５は基準座標に対してＸ軸に＋０方向、Ｙ軸に＋
２方向にあるため、テーブルにはＸ軸を０、Ｙ軸を２に
設定し、これを相対座標「Ｅ」とする。ＤＵＴ６は基準
座標に対してＸ軸に＋０方向、Ｙ軸に＋３方向にあるた
め、テーブルにはＸ軸を０、Ｙ軸を３に設定し、これを
相対座標「Ｆ」とする。ＤＵＴ７は、基準座標に対して
Ｘ軸に＋１方向、Ｙ軸に＋２方向にあるため、テーブル
にはＸ軸を１、Ｙ軸を２に設定し、これを相対座標
「Ｇ」とする。ＤＵＴ８は基準座標に対してＸ軸に＋１
方向、Ｙ軸に＋３方向にあるため、テーブルにはＸ軸を
１、Ｙ軸を３に設定し、これを相対座標「Ｈ」とする。The DUT 1 is a reference sample, and the coordinates (X, Y) are fixed at (0, 0), and this is designated as "A". Since the DUT 2 is in the +0 direction on the X axis and the +1 direction on the Y axis with respect to the reference coordinates, the X axis is set to 0 and the Y axis is set to 1 in the table, and this is referred to as relative coordinate “B”. Since the DUT 3 is in the +1 direction on the X axis and the +0 direction on the Y axis with respect to the reference coordinates, the X axis is set to 1 and the Y axis is set to 0 in the table, and this is designated as relative coordinate “C”. DUT4 is +1 on the X axis with respect to the reference coordinate
Since the direction is in the +1 direction with respect to the Y axis, the X axis is set to 1 and the Y axis is set to 1 in the table, and this is designated as relative coordinate “D”.
DUT5 is +0 direction on the X axis and + on the Y axis with respect to the reference coordinates.
Since there are two directions, the X axis is set to 0 and the Y axis is set to 2 in the table, and this is designated as relative coordinate “E”. Since the DUT 6 is in the +0 direction on the X axis and the +3 direction on the Y axis with respect to the reference coordinates, the X axis is set to 0 and the Y axis is set to 3 in the table, and this is referred to as relative coordinate “F”. Since the DUT 7 is in the +1 direction on the X axis and the +2 direction on the Y axis with respect to the reference coordinates, the X axis is set to 1 and the Y axis is set to 2 in the table, and this is designated as relative coordinate “G”. DUT8 is +1 on the X axis with respect to the standard coordinate
Since the direction is +3 to the Y-axis, the X-axis is set to 1 and the Y-axis is set to 3 in the table, and this is set as the relative coordinate “H”.
【００１６】図４は設定入力手段４Ａの動作を示すフロ
ーチャートであり、図５は図８の制御プロセッサ３の制
御プログラム３Ｂの動作を示すフローチャートである。
このテーブルの作成が完了すると、図８の設定入力手段
４Ａは、テーブルの内容を制御プロセッサ３の共通メモ
リ３Ａへ書き込む。FIG. 4 is a flow chart showing the operation of the setting input means 4A, and FIG. 5 is a flow chart showing the operation of the control program 3B of the control processor 3 of FIG.
When the creation of this table is completed, the setting input means 4A of FIG. 8 writes the contents of the table into the common memory 3A of the control processor 3.
【００１７】図８の制御プロセッサ３の制御プログラム
３Ｂは、試験を実行した後、試験した被測定試料の中の
基準試料の絶対座標（Ｘ，Ｙ）をプローバ２より得る。
図３では、基準試料の絶対座標（Ｘ，Ｙ）が例として
（４，３）の場合について説明している。基準試料の絶
対座標を得た制御プログラム３Ｂは、共通メモリ３Ａよ
り各非基準試料ＤＵＴ２〜ＤＵＴ８の相対座標「Ｂ」〜
「Ｈ」を読み込み、基準試料の座標（３，４）へそれぞ
れ加算することにより、試験された各非基準試料の絶対
座標を算出する。ＤＵＴ２〜ＤＵＴ８の絶対座標は、図
３のＢ1 〜Ｂ8 になる。After executing the test, the control program 3B of the control processor 3 shown in FIG. 8 obtains the absolute coordinates (X, Y) of the reference sample in the tested sample from the prober 2.
In FIG. 3, the case where the absolute coordinates (X, Y) of the reference sample are (4, 3) is described as an example. The control program 3B, which has obtained the absolute coordinates of the reference sample, uses the common memory 3A to read the relative coordinates "B" of the non-reference samples DUT2 to DUT8.
Calculate the absolute coordinates of each non-reference sample tested by reading "H" and adding to the coordinates (3,4) of the reference sample, respectively. Absolute coordinates of DUT2~DUT8 will B 1 .about.B 8 in FIG.
【００１８】次に、制御プログラム３Ｂは、試験された
各試料の絶対座標及び各試料のパス・フェイル情報をデ
ータ制御プロセッサ４の表示ソフトウェア４Ｂへ送る。
各試料の座標とパス・フェイル情報を得た表示ソフトウ
ェア４Ｂは、表示部５のＸ・Ｙ座標上の座標Ｂ1 〜Ｂ8
にパス、フェイル情報を出力する。The control program 3B then sends the absolute coordinates of each sample tested and the pass / fail information of each sample to the display software 4B of the data control processor 4.
The display software 4B which has obtained the coordinates of each sample and the pass / fail information is the coordinates B 1 to B 8 on the X and Y coordinates of the display unit 5.
Output pass and fail information to.
【００１９】[0019]
【発明の効果】この発明によれば、ＩＣ試験装置におい
て、ウェハ上の複数の被測定試料を一度に試験する時、
試験する試料の座標を試験作業者が自由に設定すること
ができる。According to the present invention, when a plurality of samples to be measured on a wafer are tested at one time in an IC test apparatus,
The coordinates of the sample to be tested can be freely set by the test operator.
【図１】この発明による、同時に試験する８個の被試験
試料の配置の例を示す図である。FIG. 1 is a diagram showing an example of an arrangement of eight test samples to be tested simultaneously according to the present invention.
【図２】この発明による各試料の基準座標に対する相対
座標を示すテーブルである。FIG. 2 is a table showing relative coordinates with respect to reference coordinates of each sample according to the present invention.
【図３】この発明による非試験試料の絶対座標上の試験
結果表示例である。FIG. 3 is a display example of test results on absolute coordinates of a non-test sample according to the present invention.
【図４】設定入力手段４Ａの動作を示すフローチャート
である。FIG. 4 is a flowchart showing an operation of a setting input means 4A.
【図５】図８の制御プロセッサ３の制御プログラム３Ｂ
の動作を示すフローチャートである。5 is a control program 3B of the control processor 3 of FIG.
3 is a flowchart showing the operation of FIG.
【図６】従来技術による試料の測定方法の説明図であ
る。FIG. 6 is an explanatory diagram of a sample measuring method according to a conventional technique.
【図７】図６で選択記号クを選択し、ウェハ上の８個の
被測定試料を同時に試験した時の表示状態を示す図であ
る。FIG. 7 is a view showing a display state when eight symbols to be measured on a wafer are simultaneously tested by selecting the selection symbol C in FIG.
【図８】一般的なＩＣ試験装置の構成図である。FIG. 8 is a configuration diagram of a general IC test apparatus.
１ ＩＣ試験装置 ２ プローバ ３ 制御プロセッサ ３Ａ 共通メモリ ３Ｂ 制御プログラム ４ データ処理プロセッサ ４Ａ 設定入力手段 ４Ｂ 表示ソフトウェア ５ 表示部 1 IC test device 2 prober 3 control processor 3A common memory 3B control program 4 data processor 4A setting input means 4B display software 5 display section
Claims (1)
プログラム(3B)をもつ制御プロセッサ(3) と、設定入力
手段(4A)と表示ソフトウェア(4B)をもつデータ処理プロ
セッサ(4) を備え、試料を試験するＩＣ試験装置(10)
と、ＩＣ試験装置(10)に接続し、試料との位置合わせを
自動的に行うプローバ(2) を備え、 設定入力手段(4A)は試験する複数の試料の１つを基準試
料として規準座標を入力するとともに、他の試料の基準
試料に対する相対座標を入力し、 設定入力手段(4A)の内容を共通メモリ(3A)に書き込み、 制御プログラム(3B)はプローバ(2) より基準試料の絶対
座標を入力するとともに、共通メモリ(3A)から他の試料
の相対座標を入力して、各被試験試料の絶対座標を演算
し、 表示ソフトウェア(4B)は、各試料の絶対座標ごとに試験
結果を表示することを特徴とするＩＣ試験装置のデータ
表示制御方法。1. A control processor (3) having an IC test section (1), a common memory (3A) and a control program (3B), and a data processor (1) having a setting input means (4A) and display software (4B). 4) equipped with an IC tester for testing samples (10)
And a prober (2) that is connected to the IC tester (10) and automatically aligns with the sample, and the setting input means (4A) uses one of the multiple samples to be tested as the reference sample and the standard coordinate system. Input the relative coordinates of another sample to the reference sample, write the contents of the setting input means (4A) to the common memory (3A), and the control program (3B) from the prober (2) to the absolute reference sample. Input the coordinates and the relative coordinates of other samples from the common memory (3A) to calculate the absolute coordinates of each sample under test.The display software (4B) displays the test results for each absolute coordinate of each sample. Is displayed. A method for controlling data display in an IC test apparatus, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05457794A JP3267037B2 (en) | 1994-02-28 | 1994-02-28 | Data display control method for IC test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05457794A JP3267037B2 (en) | 1994-02-28 | 1994-02-28 | Data display control method for IC test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240445A true JPH07240445A (en) | 1995-09-12 |
| JP3267037B2 JP3267037B2 (en) | 2002-03-18 |
Family
ID=12974562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05457794A Expired - Fee Related JP3267037B2 (en) | 1994-02-28 | 1994-02-28 | Data display control method for IC test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267037B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7062691B2 (en) | 1999-07-02 | 2006-06-13 | Oki Electric Industry Co., Ltd. | Method and apparatus for displaying test results and recording medium |
-
1994
- 1994-02-28 JP JP05457794A patent/JP3267037B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7062691B2 (en) | 1999-07-02 | 2006-06-13 | Oki Electric Industry Co., Ltd. | Method and apparatus for displaying test results and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3267037B2 (en) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532994B2 (en) | Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method | |
| JP3267037B2 (en) | Data display control method for IC test equipment | |
| JPS61262671A (en) | Function testing method and function tester | |
| US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| JP2591071B2 (en) | LSI test system | |
| JPH0195529A (en) | Test method of wafer | |
| JP2938584B2 (en) | Inspection method and apparatus for semiconductor device | |
| JP4723124B2 (en) | How to generate position data | |
| JP3215600B2 (en) | IC test equipment | |
| JP2752454B2 (en) | Display device inspection method | |
| JPH0275979A (en) | Device for analyzing fault of lsi | |
| JPS6116368A (en) | Inspecting instrument of picture processor | |
| JP2951971B2 (en) | Semiconductor evaluation apparatus and method | |
| JP2953029B2 (en) | Test method for logic integrated circuits | |
| JP2002131364A (en) | Fixture-less in-circuit tester | |
| JP2001110198A (en) | Memory test device | |
| JP2004309498A (en) | Trouble analyzer for printed circuit board | |
| TW517323B (en) | Detection method of remote-controlled wafer tester | |
| JPH03197881A (en) | Output display method for defective data by in-circuit tester | |
| JPH10275835A (en) | Wafer test device | |
| JPS62250651A (en) | Analyzer for defective lsi | |
| JPS6031654A (en) | Method for testing peripheral equipment of computer | |
| JP2002261135A (en) | Apparatus for inspecting semiconductor | |
| JPH05216448A (en) | Test method and test device for frame memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |